DE2711452A1 - Schaltung zur demodulation eines impulsbreitenmodulierten signales - Google Patents

Schaltung zur demodulation eines impulsbreitenmodulierten signales

Info

Publication number
DE2711452A1
DE2711452A1 DE19772711452 DE2711452A DE2711452A1 DE 2711452 A1 DE2711452 A1 DE 2711452A1 DE 19772711452 DE19772711452 DE 19772711452 DE 2711452 A DE2711452 A DE 2711452A DE 2711452 A1 DE2711452 A1 DE 2711452A1
Authority
DE
Germany
Prior art keywords
signal
counter
bit
pulse
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19772711452
Other languages
English (en)
Other versions
DE2711452C2 (de
Inventor
Katsuichi Tachi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of DE2711452A1 publication Critical patent/DE2711452A1/de
Application granted granted Critical
Publication of DE2711452C2 publication Critical patent/DE2711452C2/de
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
    • G11B27/10—Indexing; Addressing; Timing or synchronising; Measuring tape travel
    • G11B27/19—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier
    • G11B27/28—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording
    • G11B27/32—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on separate auxiliary tracks of the same or an auxiliary record carrier
    • G11B27/322—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on separate auxiliary tracks of the same or an auxiliary record carrier used signal is digitally coded
    • G11B27/323—Time code signal, e.g. on a cue track as SMPTE- or EBU-time code
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1407—Digital recording or reproducing using self-clocking codes characterised by the use of two levels code representation depending on a single bit, i.e. where a one is always represented by a first code symbol while a zero is always represented by a second code symbol
    • G11B20/1419—Digital recording or reproducing using self-clocking codes characterised by the use of two levels code representation depending on a single bit, i.e. where a one is always represented by a first code symbol while a zero is always represented by a second code symbol to or from biphase level coding, i.e. to or from codes where a one is coded as a transition from a high to a low level during the middle of a bit cell and a zero is encoded as a transition from a low to a high level during the middle of a bit cell or vice versa, e.g. split phase code, Manchester code conversion to or from biphase space or mark coding, i.e. to or from codes where there is a transition at the beginning of every bit cell and a one has no second transition and a zero has a second transition one half of a bit period later or vice versa, e.g. double frequency code, FM code
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B2220/00—Record carriers by type
    • G11B2220/90—Tape-like record carriers

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Television Signal Processing For Recording (AREA)

Description

-W-
Die Society of Motion Picture and Television Engineers (SMPTE) hat einen Signalcode zur Identifizierung der Halb- oder Teilbilder des Videosignals oder Fernsehsignalgemisches, das entlang einer der Spuren, welche zum Rand des Bandes parallel verläuft, aufgezeichnet wird, genehmigt. Das genehmigte Signal zur Identifizierung jedes Teil- oder Halbbildes enthält 80 periodische Signalbits mit 32 Bits, welche einem Zeitcode zugeordnet sind, während 32 Bits einem Identifizierungssignal für den Benutzer und weiterhin 16 Bits einem Synchronisierwort zugeordnet sind. Die 16 Bits des Synchronisierwortes sind an einem Ende des Signals angeordnet, welches jedes Teilbild- oder Halbbild identifiziert, während die 64 Bits des Zeitcodes und des Identifizierungssignals für den Benutzer abwechselnd in aufeinanderfolgenden bzw. nachfolgenden 4-Bit-Teilen danach abwechselnd vorliegen.
Jedes Bit des SMPTE-Teilbildidentifizierungssignals stellt die impulsbreitenmodulierten, Binärsignalcodes, mit welchen der Erfindungsgegenstand arbeitet. Auch andere Impulsbreitenmodulationscodes können Verwendung finden.
Beim Abspielen oder bei der Wiedergabe eines Videobandes kann die Geschwindigkeit des Bandes gegenüber dem Bandlesekopf schwanken. So z.B. kann das Band mit einer Geschwindigkeit entsprechend der Schnellvorwärts-, Schnellrückspul-, der Normalwiedergabe- oder einer Langsambewegungsbetriebsart bewegt werden. Zusätzlich kann sich die Bandgeschwindigkeit parallel mit dem Durchmesser des Bandes beim Abwickeln aus einer Bandvorratsrolle ändern.
709839/0887
271H52
•ff.
Wenn sich die Bandgeschwindigkeit ändert, ändert sich auch die Realzeit der Impulsbreiten oder Bitfrequenz der Bits eines impulsbreitenmodulierten Signals, das von dem Band abgelesen wird. Daher kann die Demodulierung eines auf einem Videoband aufgezeichneten, impulsbreitenmodulierten Signals die Koordination zwischen der Bandwiedergabegeschwindigkeit und der Arbeitsweise der Demodulationsvorrichtung erfordern.
Eine Kooridnation der Bandwiedergabegeschwindigkeit mit der Arbeitsweise der Signaldemodulationsschaltungsanordnung ist schwierig. Jede Betriebsart der Bandwiedergabegeschwindigkeit erfordert eine Maßnahme zur Anpassung der Demodulationsschaltung an die Bandwiedergabegeschwindigkeit. Darüber hinaus ist auch eine Maßnahme zur Inbezugbringung der Bandgeschwindigkeitsveränderung aus dem Banddurchmesser des auf der Vorratsrolle aufgewickelten Bandes erforderlich.
Es ist jedoch erwünscht, einen impulsbreitenmodulierten Code während jeder Betriebsart eines Videobandrecorders demodulieren zu können. Mit dem durch die SMPTE genehmigte Teilbildidentifizierungssignal könnte beispielsweise ein durch seinen Identifeierungscode ausgewähltes bestimmtes Teilbild dann bei jedes Betriebsart des Videobandrecorders eingerastet bzw. in die nächste Indexstellung geschaltet werden.
Demgemäß ist das Ziel der vorliegenden Erfindung die Schaffung einer Schaltung zur Demodulierung eines impulsbreitenmodulierten, binären Signalcodes im
709839/0887
- Ad -
• 4%♦
wesentlichen unabhängig von der Bitfrequenz des codierten Signals, so daß bei der bevorzugten Verwendung des Erfindungsgegenstandes die Arbeitweise der Demodulationsschaltung von der Wiedergabegeschwindigkeit eines Videobandes im wesentlichen unabhängig ist, auf welchem der impulsbreitenmodulierte Signalcode aufgezeichnet worden ist.
Insbesondere ist das Ziel der vorliegenden Erfindung die Schaffung einer Schaltung zur Demodulierung eines impulsbreitenmodulierten, binären Signalcodes durch den Vergleich der Impulsbreiten nachfolgender Bits des codierten Signals.
Das Ziel der vorliegenden Erfindung ist ferner die Schaffung einer bestimmten Schaltung zur Demodulierung eines impulsbreitenmodulierten, binären Signalcodes durch Quantisierung nachfolgender Bits des impulsbreitenmodulierten Signals zum Bilden eines impulszahlmodulierten Signals, worauf zumindest ausgewählte Ziffern höheren Wertes der Zahl der impulszahlmodulierten Impulse verglichen werden, um die "0"- und "1"-Bits des impulsbreitenmodulierten Signals zu demodulieren.
Nach einem erfindungsgemäßen Merkmal in Kombination mit einem Videobandrecorder mit einem die "0"- und "1"- binär codierten Bits eines impulsbreitenmodulierten Signals detektormäßig erfassenden Kopf, die auf diesem Band aufgezeichnet sind, wie z.B. das von der SMPTE genehmigte Signal zur Identifizierung von Halb- bzw. Teilbildern eines
709839/0887
Videosignals, das ebenso auf dem Band aufgezeichnet worden ist, ist erfindungsgemäße eine Schaltung vorgesehen, welche das impulsbreitenmodulierte, binär codierte Signal im wesentlichen unabhängig von der Bandgeschwindigkeit relativ zum Kopf demoduliert, wodurch die Bitfrequenz des impulsbreitenmodulierten Signals bestimmt wird. Die Bandgeschwindigkeit wird entsprechend der Betriebsart des Bandrecorders geändert. Eine Schnellvorwärts-, Schnellrückspul-, Normalwiedergabe- und eine Langsambewegungsbetriebsart können beispielsweise jeweils eine unterschiedliche Bandgeschwindigieit aufweisen. Veränderungen des Durchmessers des auf einer Rolle aufgewickelten Bandes führen auch zur Veränderung der Bandgeschwindigkeit. Daher wird erfindungsgemäß ermöglicht, das impulsbreitenmodulierte Signal bei jeder Betriebsart eines Videobandrecorders zu demodulieren, wobei jedoch zu verstehen ist, daß die vorliegende Erfindung auch bei anderen Vorrichtungen nutzbar ist, bei welchen die Bitfrequenz eines impulsbreitenmodulierten, binär codierten Signals sich ändert.
Die Veränderung der Bitfrequenz führt auch zur Veränderung der tatsächlichen Zeit der codierten Impuls breiten. Eine lange Breite des codierten Impulses bei einer niedrigen Bitfrequenz kann dann als ein kurzer codierter Impuls mit einer hohen Bitfrequenz erscheinen. Ein zweckmäßger Ausgleich für die Bitfrequenz ist daher erforderlich, um das Signal in tatsächlicher Zeit zu demodulieren. Mit der erfindungsgemäßen Demodulationsschaltung werden jedoch die Breiten der codierten Impulse in nachfolgenden
709839/0887
• 4h.
Bits miteinander verglichen. Es besteht somit keine Veränderung der Breiten der codierten Impuls gegenüber der Bitfrequenz bei jeder beliebigen diskreten Bitfrequenz. In vielen Fällen ist jedoch sogar die Beschleunigung der Bitfrequenz ausreichend allmählich, um die Veränderung der Frequenz zwischen aufeinanderfolgenden bzw. nachfolgenden Bit geringfügig zu machen. Bei einem Videobandrecorder kann beispielsweise die Bandgeschwindigkeit nur allmählich oder stufenweise geändert werden, worauf dann die entsprechenden Veränderungen der Bitfrequenz innerhalb der Konstruktion der Demodulationsschaltung aufgenommen oder angepaßt werden können. Die Demodulationsschaltung ist daher von der Bitfrequenz im wesentlichen unabhängig.
Bei der bevorzugten Ausführungsform werden die Breiten der nachfolgenden Bits der codierten Impulse digital verglichen. Die Schaltung quantisiert zuerst die Impulsbreitenmodulation jedes Bit in ein impulszahlmoduliertes Signal. Die Zahl der Impulse entsprechend jeder nachfolgenden codierten Impulsbreite wird dann verglichen, um das Signal zu demodulieren. Insofern als Digitalvorrichtungen ohne weiteres integriert werden, kann der Digitalvergleich der impulszahlmodulierten Signale für nachfolgende Bits leichter durchgeführt werden als der unmittelbare Vergleich nachfolgender codierter Impulsbreiten. Die Demodulationsschaltung ist daher zur Demodulierung von impulsbreitencodierten Signalen auf einem Videoband bei jeder Betriebsart des Videobandrecorders äußerst geeignet.
709839/08 8 7
- Vd -
Die bevorzugte Demodulationsschaltung ist ferner durch die Vorwahl eines Bereiches relativ zur Periode des vorhergehenden Bits noch präziser gemacht, während welcher die Demodulation wirksam ist, Ein Vergleicher zum Vergleich der Impulsbreiten,( wie durch die Impulszahlen aus dem impulszahlmodulierten Signal bei der bevorzugten Ausführungsform dargestellt) erzeugt ein zweckmäßiges Diskriminationssignal nur während dieses Bereiches. Eine logische Schaltung wirkt dann auf das Diskriminationssignal in Kombination mit einem Flankenimpulssignal, wodurch das Ende der codierten Impulsbreite angezeigt wird, um ein Signal zu erzeugen, das anzeigt, daß der codierte Impuls einen Wert hatte, beispielsweise ein "1"-Bit. Störende Flankenimpulssignale werden dann die Demodulation nicht beeinträchtigen. Mit dem durch die SMPTE genehmigte Teilbildidentifizierungssignal tritt beispielsweise das Ende der ein "1"-Bit identifizierenden codierten Impulsbreite in der Mitte des Bits auf. Der Bereich, in welchem das Diskriminationssignal die logische Schaltung ansteuert, wird dann so ausgewählt, daß es sich auf jeder Seite der Mitte des Bits erstreckt-
Die obigen und weiteren Ziele, Merkmale und Vorteile der vorliegenden Erfindung erhellen aus der nachfolgenden näheren Beschreibung einiger Ausführungsbeispiele unter Bezugnahme auf die beigefügten Zeich nungen; darin zeigen:
Figur 1: eine schematische Ansicht der auf dem Magnetband aufgezeichneten Signale;
709839/0887
271H52
* 46-
Figur 2: ein Zeitdiagramm zur Veranschaulichung der verschiedenen Signalwellenformen bei der bevorzugten Ausführungsform entsprechend einem angezeigten, binär codierten,impulsbreitenmodulierten Signal;
Figur 3: eine schematische Ansicht der bevorzugten Ausführungsform; und
Figur 4: eine detailliertere schematische Ansicht eines Abschnittes der in Figur 3 gezeigten Ausführungsform.
Die Linie Sa der Figur 2 stellt ausgewählte Binärwerte dar. Ein entsprechendes Signal Sb, welche in nachfolgende Bits einer binär codierten Information gemäß dem durch die SMPTE zur Aufzeichnung einer Teilbildidentifizierungsinformation auf einem Videoband genehmigten Schema impulsbreitenmoduliert worden ist, ist auch gezeigt. Jedes Bit hat einen Pegelübergang am Beginn des Bits, wobei jedes Bit, das codiert ist, um ein "1" darzustellen, einen zweiten Pegelübergang halbwegs entlang des Bits hat. Ein Signal der Art Sb kann somit von der Teilbildidentif izierungsspur Tq auf dem Videoband M gemäß Figur 1, wie bereits beschrieben, aufgenommen werden. Zwei nachfolgende bzw. aufeinanderfolgende, schräge Spuren Tv tragen das Videosignal für jedes Teilbild des Videobildes. Die Spur Ta trägt das Ton- oder Audiosignal, während die Spur Tc ein Steuersignal trägt.
709839/0887
Wie in Figur 3 gezeigt, wird das Signal Sb aus einer Klemme 10 einer Detektorschaltung erhalten, wie z.B. von dem Ausgang des (nicht gezeigten) Bandaufnahmeteils eines Videobandrecorders, der zum Erfassen der Signale auf der Spur Tq (Figur 1) angeordnet ist. Eine Bahn oder Leitung aus der Klemme 10 führt das impulsbreitenmodulierte Signal Sb einem Wellenformer 12 zu, der auch angeschlossen ist, um Taktimpulse Cp aus einem Taktimpulsgeber 13 zu empfangen. Die Frequenz der Taktimpulse ist wesentlich höher als die höchste Bitfrequenz des impulsbreitenmodulierten Signals Sb, worauf die Demodulationsschaltung wirken soll, und zwar beispielweise 8 mal höher, so daß der Wellenformer 12 mit einem Flankenimpulssignal Pc auf jeden Pegelübergang in dem codierten Signal Sb synchron mit einem der Taktimpulse Cp ansprechen kann. Der Wellenformer liefert auch Flankenimpulse Pd entsprechend den Impulsen Cp, wobei die ersteren in Phase etwas verzögert sind. Die Flankenimpulse Pc und Pd aus dem Wellenformer (sowie andere später zu beschreibende Signale) sind in Figur 2 gezeigt.
Die Flankenimpulse Pc und Pd werden entlang entsprechen der Bahnen den Torstufen 14 und 15 zugeführt, welche so angeordnet sind, daß sie durch ein Signal Se gesteuert sind, wie nachfolgend beschrieben. Die Torstufen 14 und 15 sind schematisch dargestellt, wobei es sich versteht, daß verschiedene andere zweckmäßige Relaistorstufen sowie Feststofftorstufen handelsüblich sind.
Wenn die Torstufen durch das Signal Se richtig angesteuert werden, läßt jedes Tor die entsprechenden
709839/0887
Eingangsflankenimpulse Pc, Pd als Impulse Pf und Pg durch. Die Impulse Pf entsprechend dem Beginn jedes Bits des codierten Signal Sb (wobei das Tor 14 durch das Signal Se zum Zeitpunkt eines Impulses Pc aberregt worden ist, der einen Pegelübergang zwischen dem Beginn und dem Ende eines "1"-Bits darstellt, wie nachfolgend beschrieben). Das Tor 15 wirkt auf ähnliche Weise auf die Impulse Pd. Aufgrund ihrer später beschriebenen Funktion wird auf die Impulse Pf manchmal als auf Sperrimpulse Bezug genommen, während auf die Impulse Pg manchmal als auf Rückstellimpulse Bezug genommen wird.
Die Taktimpulse Cp aus dem Taktimpulsgeber 13 werden auch entlang einer Bahn einer Zählereingangsklemme eines Vierzehnenergiebinärzählers 17 der Art, bei welcher er durch die hintere oder negative Kante oder Flanke jedes Impulses getriggert wird, zugeführt. Geeignete Zähler sind im Handel erhältlich. Der Zähler 17 ist in Figur 3 schematisch dargestellt, wobei XO die niedrigste Ziffernstufe des Zählers und X13 die höchste Ziffernstufe des Zählers zeigt. Der Zähler 17 hat auch eine Rückstellklemme, welche mit dem Tor 15 zum Empfang der Rückstellimpulssignale verbunden ist. Der Zähler 17 dient somit zum Zählen der Zahl der Taktimpulse in der Periode zwischen nachfolgenden bzw. aufeinanderfolgenden Rückstellimpulssignalen Pg. Insofern als die Signale Pg dem Beginn jedes Bits des impulsbreitencodierten Signals entsprechen, ist der Zähler 17 zum Zähler der Zahl der Taktimpulse Cp entsprechend jedem Bit des Codesignals Sb angeordnet. Jedes Bit des Signals Sb wird somit in ein impulszahlmoduliertes
709839/0887
Signal quantisiert. (Da die Frequenz der Taktimpulse bekannt ist, liefert die Zahl der für jedes Bit gezählten impulszahlmodulierten Signalimpulse auch eine Anzeige für die Bandgeschwindigkeit).
Ein Datenwähler 18 hat sechzehn Datensignaleingangsklemmen DO bis D15. Die beiden ersten Klemmen DO und D1 sind mit dem Taktimpulsgeber 13 zum Empfang der Taktimpulse Cp verbunden. Die nächsten 14 Klemmen D2 bis D15 sind jeweils mit Ziffernstufen XO bis X13 des Zählers 17 entsprechend parallelgeschaltet. Der Datenwähler hat auch eine Steuerklemme DC.
Figur 4 zeigt den Datenwähler schematisch im einzelnen. Jede Eingangsklemme DO bis D15 ist, wie dort gezeigt,mit einer gemeinsamen Zuleitung zu einem anderen Zähler 19 torsteuermäßig verbunden. Die Torstufen sind aufeinanderfolgend erregt, um die zugeordneten Klemmen mit der Zuleitung des Zähler 19 durch nachfolgende oder aufeinanderfolgende "V-Impulse an der Steuerklemme DC zu verbinden. Nur ein Tor wird zu einem Zeitpunkt beginnend von dem Tor, welches der Klemme DO zugeordnet ist, erregt. In der anfänglichen Anordnung des in Figur 4 gezeigten Datenwählers werden somit die Taktimpulse Cp aus dem Taktimpulsgeber 13 mit dem Zähler 19 durch das der Klemme DO zugeordnete Tor tormäßig verbunden. Ein "1"-Signal an der Klemme DC wird dann das der Klemme DO zugeordnete Tor abschalten, jedoch das der Klemme D1 zugeordnete Tor einschalten, so daß die Taktimpulse dann dem Zähler 19 über die Klemme D1 zugeführt werden. Aufeinanderfolgende bzw. nachfolgende "1"-Signale beaufschlagen
709839/0887
271H52
- ae -
auf ähnliche Weise in einer Reihenfolge, die anderen Torstufen, bis ein ganzes "0"-Signal an der Klemme DC den Datenwähler 18 in den in Figur 4 gezeigten Zustand zurückstellt. Der Fachmann erkennt, daß ein Sequentialdatenwähler der hier beschriebenen Art ohne weiteres angewendet werden kann.
Rückkehrend auf Figur 3 ist ersichtlich, daß der Zähler 19 ein Drei-Bit-Zähler mit Ziffernstufen QO bis Q2 ist, wobei QO die niedrigste und Q2 die höchste Ziffernstufe ist. Eine der höchsten Ziffernstufe Q2 zugeordnete Klemme ist mit einem anderen Zähler 20 verbunden, um ein überlaufsignal aus der höchsten Ziffernstufe Q2 des Zähler 19 als Eingangssignal dem Zähler 20 zuzuführen. Die beiden Zähler 19 und 20 sind wie der Zähler 17 einer Art, bei welcher sie durch die Hinterflanke eines Eingangsimpulses getriggert werden.
Der Zähler 20 ist ein Vier-Bit-Zähler mit Ziffernstufe YO bis Y3, wobei YO die niedrigste Ziffernstufe ist. Jede Bitstufe YO bis Y2 des Zählers 20 ist mit der Steuersignalklemme DC des Datenwählers 18 zur Erzeugung des Steuersignals verbunden.
Jede der drei Ziffernstufen QO bis Q2 des Zähler 19 ist auch mit entsprechenden Ziffernstufen RO bis R2 eines Dreiziffernstufenschieberegister 21 und mit Eingangsklemmen eines Vergleichers 22 parallelgeschalten. Jede der Ziffernstufen RO bis R2 des Registers 21 ist auch mit Eingangsklemmen des Vergleicher 22 verbunden, so daß, wie nachfolgend
709839/0887
271H52
beschrieben, der Vergleicher die im Register 21 gespeicherte Zahl mit der dann im Zähler 19 gezählte Zahl vergleichen kann.
Die Bahn für das Oberlaufsignal aus dem Zähler 19 zum Zähler 20 ist, wie bereits beschrieben, auch mit einer Zählereingangssignalklemme des Rückwärtszählers 23 verbunden. Der Rückwärts- oder Abwärtszähler 23 ist auch mit jeder der Ziffernstufen YO bis Y3 des Zähler 20 verbunden. Der Rückwärtszähler 23 und das Schieberegister 23 sind jeweils auch zum Empfang der Sperrimpulse Pf aus dem Tor 14 zur Voreinstellung des Rückwärtszählers auf die dann in den Ziffernstufen YO bis Y3 des Zählers 20 bestehende Zahl und des Schieberegisters auf die dann in den Ziffernstufen QO bis Q2 des Zählers 19 bestehenden Zahl angeschlossen.
Eine Rückstellklemme auf jedem der Zähler 17, 19 und 20 ist mit dem Tor 15 zum Empfang der Rückstellimpulse Pg verbunden. Die Rückstellimpulse stellen jeden Zähler auf einen ganzen "0"-Zählwert zurück. Zurückkommend auf die Tatsache, daß die Sperrimpulse Pf den Rückstellimpulsen Pg geringfügig in bezug auf Phase vorhergehen, ist verständlich, daß die Zählwerte der Zähler 19 und 20 in dem Register 21 und dem Rückwärtszähler 23 direkt unmittelbar vor der Rückstellung der Zähler 19 und 20 voreingestellt sind.
Eine entsprechende Bahn oder Leitung trägt ein Ausgangssignal Se von dem Vergleicher 22 zu den Torstufen 14 und 15 zur Steuerung deren Arbeitsweise.
709839/0887
Diese Bahn trägt auch das Ausgangssignal Se aus dem Vergleicher zu einem Inverter 31. Dieser Inverter ist mit einer Eingangsklemme einer UND-Torschaltung
32 verbunden, um das ivertierte Signal Se, ein Signal Sh, der UND-Torstufe zuzuführen. Die UND-Torstufe 32 ist auch mit dem Wellenformer 12 zum Empfang der Impulse Pd aus dem Wellenforder verbunden. Wenn ein Flankenimpulssignal Pd aus dem Wellenformer 12 und einem Signal Sh aus dem Inverter 31 jeweils die UND-Torstufe erregen, so liefert die UND-Torstufe ein Signal Pi entlang einer Ausgangsbahn zu der Stellklemme S einer Flip-Flop-Schaltung 33. Eine Rückstellklemme R der Flip-Flop-Schaltung
33 ist mit dem Tor 15 zum Empfang der Rückstellimpulssignale Pg verbunden. Wie nun zu beschreiben sein wird, ist das Ausgangssignal Sj aus der Flip-Flop-Schaltung 33 an der Klemme 34 der Flip-Flop-Schaltung erzeugt und stellt jedes "1"-Bit eines impulsbreitenmodulierten Signalcodes Sb dar. Eine Klemme 35 ist mit dem Tor 15 verbunden, wobei die Signale Pg an dieser Klemme 35 jedes Bit des Signalcodes zur endgültigen Durchführung der Demodulation darstellen.
Nun wird die Arbeitsweise der bevorzugten Ausführungsform beschrieben. Wenn ein Pegelübergang in dem Signal Sb und ein Taktimpuls Cp aus dem Taktimpulsgeber 13 jeweils den Wellenformer 12 ansteuern, so liefert der Wellenformer Flankenimpulsausgangssignale Pc und Pd, wobei das Flankenimpulssignal Pd in bezug auf das Flankenimpulssignal Pc in der Phase etwas verzögert wird. Angenommen nun, daß der Pegelübergang in dem Signal Sb
709839/0887
-M-
den Beginn eines Bits des Signals Sb darstellt, so erregt das Signal Se die TOre 14 und 15, so daß die Flankenimpulssignale Pc und Pd durch die Tore wie die Sperr- und Rückstellimpulssignale Pf und Pg durchpassieren, wobei das Signal Pg in bezug auf das Signal Pf entsprechend den Signalen Pc und Pd in Phase etwas verzögert ist.
Der Impuls Pg stellt die Zähler 17, 19 und 20 zurück, so daß jede Ziffernstufe jedes Zählers gleich Null ist. Die Nulleinstellung jeder Ziffernstufe des Zählers 20 erzeugt ein Nullsteuersignal und liefert es der Klemme DC des Datenwählers 18, so daß der Datenwähler die in Figur 4 schematisch gezeigte Schaltanordnung aufweist.
Der nächste Taktimpuls Cp aus dem Taktimpulsgeber 13 beaufschlagt inkremenzmäßig den Zähler 17, so daß die erste Ziffernstufe XO zu "1" wird. Derselbe erste Taktimpulsimpuls wird auch der Eingangsklemme DO des Datenwählers 18 zugeführt, wobei bei der in Figur 4 gezeigten Schaltanordnung der Impuls aus dem Datenwähler 18 zum Zähler 19 geführt wird. Der Zähler 19 wird dann auch zu einem "1"-Zählwert in der ersten Ziffernstufe QO inkremenzmäßig beaufschlagt.
Die nächsten Taktimpulse Cp werden weiterhin geleitet, um die Zähler 17, 19, wie soeben beschrieben, inkremenzmäßig zu beaufschlagen, bis die höchste Ziffernstufe Q2 des Zählers 19 überläuft, wenn der Zähler 19 aus einem Zählwert von "111" in einen Zählwert von "000" inkremenzmäßig beaufschlagt wird, wobei das Überlaufsignal dem Zähler 20 zugeführt wird.
709839/0887
-M-
Die YO-Ziffernstufe des Zählers 20 liefert dann ein "1"-Steuersignal der Steuerkleirane DC des Datenwählers zum Verändern der angesteuerten Schaltanordnung zu der D1-Klemme. Der nächste Taktimpuls beaufschlagt dann den Zähler 17 inkremenzmäßig auf "1001" und den Zähler 19 auf "1", wie zuvor, wobei jeder der Taktimpuls Cp durch die D1-Klemme des Datenwählers 18 zum Zähler 19 und nicht durch die D0-Klemme, wie bei den vorhergehenden Taktimpulsen, geht. Weitere Taktimpulse beaufschlagen weiterhin inkremenzmäßig die Zähler 17 und 19 bis die höchste Ziffernstufe Q2 des Zählers 19 wiederum zum Zähler 20 überläuft.
Der Zähler 20 steigt dann inkremenzmäßig zu einem Zählwert von "10" in der Y1- und YO-Ziffernstufe. Die neue "1"-Ziffer in der Y1-Ziffernstufe des Zählers 20 führt ein anderes Steuersignal zur Klemme DC des Datenwählers, um wiederum den Datenwähler zu der nächsten Eingangsklemme D2 fortzuschalten.
Der nächste Taktimpuls beaufschlagt wiederum inkremenzmäßig den Zähler 17, wie zuvor. Der Zähler 17, genau wie der Zähler 19, der soeben zu einer höheren Ziffernstufe fortgeschaltet worden ist, wird durch den Taktimpul auf "1" in der XO-Ziffernstufe inkremenzmäßig beaufschlagt. Dieses "1"-Signal wird durch die Klemme D2 des Datenwählers dem Zähler 19 zugeführt. Der Zähler 19 steigt jedoch nicht inkremenzmäßig an, da, wie schon erwähnt, der Zähler 19 der in bezug auf die Hinterflanke getriggerten Art angehört. Daher wird nur dann die Hinterflanke der "1"-Ziffer aus der XO-Ziffernstufe durch die Datenwählerklemme D2 zum
709839/0887
271H52
Zähler 19 zum inkremenzmäßigen Beaufschlagen des Zählers 19 hindurchkommen, wenn der nächste Taktimpuls Cp den Zähler 17 auf "10" in der X1- und XO-Ziffernstufe inkremenzmäßig beaufschlagt. Der Datenwähler hat somit nun den Zähler 19 so angeordnet, daß er nur jeden zweiten Taktimpuls zählt.
Während jeder zweite Taktimpuls weiterhin den Zähler 19 inkremenzmäßig beaufschlagt, wird der Zähler ggf. wie zuvor überlaufen, um ein anderes "1"-Signal in einer Ziffernstufe des Zählers 20 zu liefern. Das entsprechende "!"-Steuersignal aus dem Zähler 20 schaltet den Datenwähler 18, um nun die Xl-Ziffernstufe mit dem Zähler 19 zu verbinden. Die Hinterflanke eines "1"-Signals aus der Ziffernstufe X1 des Zählers 17 erscheint nur bei jedem vierten Taktimpuls, so daß nur jeder vierte Taktimpuls dann den Zähler 19 inkremenzmäßig beaufschlagt, und zwar ähnlich wie bei der soeben zum Zählen jedes zweiten Impulses beschriebenen Arbeitsweise. Jeder Zeitzähler 19 füllt wiederum den Zähler 20 und überläuft diesen, um ein neues Steuersignal der Klemme DC des Datenwählers 18 zuzuführen, wobei der Datenwähler durch seine weiteren Ziffernstufen fortschreitet. Jede Ziffernstufe reduziert ferner die Frequenz, mit der die Taktimpulse Cp von dem Zähler 19 gezählt werden, und zwar um die Hälfte für jede Ziffernstufe des Datenwählers 18. Diese Arbeitsweise ist jedoch der soeben beschriebenen analog, so daß sie nicht näher beschrieben werden muß. Die soeben beschriebene Arbeit wird somit fortgesetzt, bis der nächste Impuls Pg jeden der Zähler 17, 19 und 20 am Beginn des nächsten Bits rückstellt.
709839/0887
2711A52
Das Rückstellimpulssignal Pg ist jedoch von dem entsprechenden Sperrimpuls Pf in Phase geringfügig verzögert. Der unmittelbar vorhergehende Sperrimpuls Pf stellt das Schieberegister 21 vor oder sperrt dieses Register sowie den Rückwärtszähler 23 an den Werten, die dann in ihrem entsprechend verbundenen Zähler 19 und 20 vorliegen. Jede Ziffernstufe des Schieberegisters 21 ist beispielsweise mit der entsprechenden Ziffernstufe des Zähler 19 verbunden, so daß der Sperrimpuls Pf die Ziffernstufen des Registers 21 auf Werte entsprechend den dann im Zähler 19 vorliegenden festsetzt. Auf ähnliche Weise ist der Rückwärtszähler 23 mit dem Zähler 20 verbunden, wobei nach Empfang des Sperrimpulses Pf er auf die Ziffernwerte in dem Zähler 20 voreingestellt wird. Eine quantisierte Zahl von Taktimpulsen entsprechend einem Bit (B.) des Codesignals Sb werden dann in dem Register 21 und in dem Rückwärtszähler 23 zum Vergleich mit dem nächsten Bit (B.+1) gespeichert.
Der Pegelübergang am Beginn des nächsten Bits (B1+!) des Signals Sb und der Taktimpuls aus dem Taktimpulsgeber 13 triggern neue Signal Pc und Pd aus dem Wellenformer 12, wie für das vorhergehende Bit (B.) beschrieben. Der Zählvorgang für die Quantisierung der Länge des nachfolgenden Bits (B.+1) wird dann wie für das vorhergehende Bit beschrieben, fortgesetzt, wobei jeder den Zähler 17 inkremenzmäßig beaufschlagender Taktimpuls und die durch den Datenwähler 18 gewählten Taktimpulse die Zähler 19 und 20, wie soeben beschrieben, inkremenzmäßig beaufschlagen. Insofern als die Ziffernstufen D2 bis D15
709839/0887
271U52
des Datenwählers mit dem Zähler 17 zusammenarbeiten, um nur einen Bruchteil der Taktimpulse dem Zähler und 20 zuzuführen, stellen die Zahlen in den Zählern 19 und 20 höhere Werte der Gesamttaktimpulszahl gegenüber der Bitperiode dar.
Die Überlauf-"1"-Bits von Q2-Ziffernstufe des Zähler 19, welche den Zähler 20, wie zuvor beschrieben, inkremenzmäßig beaufschlagen, werden auch dem Rückwärtszähler 23 zugeführt. Der Rückwärtszähler erfährt ein Dekrement oder zählt von seinem voreingestellten Wert für das B1-BIt für jedes der "1"-Überlaufbits während des B1+1-Bits zurück und liefert den Zählwert des Zählers dem Vergleicher 22. Insofern als jeder überlauf aus der höchsten Ziffernstufe Q2 des Zählers 19 den Zähler 20 entsprechend mit Inkrementen versieht und der Wert der Inkrementzahl aus dem Zähler 20 in dem Rückwärtszähler gespeichert worden ist, stellt der Wert der in dem Rückwärtszähler zu irgendeinem Zeitpunkt gespeicherten Zahl die Zahl der Zeiten dar, in welchen der Zähler 19 während des vorhergehenden Bits (B.) überlaufen wurde, welche die Zahl der Zeiten überschreitet, in welchen der Zähler während des nachfolgenden Bits (B.+1) überlaufen war, die dann in dem Zähler 19 quantisiert wird. Mit anderen Worten stellt die Zahl in dem Rückwärtszähler 23 eine entsprechende Verschiebung nach rechts des Wertes der Ziffernstufen des Zählers 19 im Vergleich mit dem Wert der Ziffernstufen im Register 21 dar.
Falls beispielsweise während des vorhergehenden Bits (B.) der Zähler 19 dreimal überlaufen wurde, so
709839/0887
271H52
würde eine Zahl drei ("11" in Binärform) in dem Rückwärtszähler durch den Sperrimpuls Pf gerade vor der Rückstellung der Zähler 19 und 20 durch den Impuls Pg am Beginn des nächsten Bits(B.+1) voreingestellt worden sein. Wenn der erste Taktimpuls den Zähler 19 während des nachfolgenden Bits (B.+1) auf ein "1" in der Q -Ziffernstufe mit Inkrementen versieht, so würde der Wert in dem "1" in der Q -Ziffernstufe kleiner als der Wert der R -Ziffernstufe des Re-
gisters 21 und zwar um die 3 Ziffernstellen sein, die durch den Zählwert oder Zählerstand in dem Rückwärtszähler 23 dargestellt sind. Der Zählerstand oder Zählwert in dem Rückwärtszähler 23 wird daher dem Vergleicher 22 zum Verschieben des Wertes der
Ziffernstufe Q bis Q0 von dem Zähler 19 relativ ο i
zu den Ziffernstufen R bis R„ des Registers 21 geliefert, so daß ein zweckmäßiger Vergleich der Relativwerte der Ziffernstufen in dem Vergleicher erfolgen kann.
Der Vergleicher 22 bestimmt den Unterschied in den Ziffernzahlen von dem vorhergehenden Bit (B.), wie in dem Register 21 gespeichert, zur Ziffernzahl aus dem nachfolgenden Bit (B.+1), wie dann im Zähler 19, mit Korrektur für eine Zifferngrößenordnung aus der Zahl von dem Rückwärtszähler 23. Wenn die Zahl im Zähler 19 innerhalb eines vorbestimmten Bereiches der Zahl im Register 21 (nach der Ziffernkorrektur mit der Zahl aus dem Zähler 23) liegt, so liefert der Vergleicher ein "0"-Diskriminationssignal Se, wobei jedoch dann, wenn die Werte der Zahlen in dem Zähler 19 und dem Register 21 (nach der Zifferkorrektur) außerhalb des vorgewählten Bereiches liegen,
709839/0887
271H52
liefert der Vergleicher 22 ein "1"-Diskriminationssignal Se.
Es kann gezeigt werden, daß zu jeder Zeit nach Zählung einer Zahl von Taktimpulsen die Ziffernstufe Q bis Q- des Zählers 19 der vierten bis zur vorletzten Ziffernstufe im Zähler 17 entsprechen, die um einen Taktimpuls inkremenzmäßig vergrößert wurden, wobei die Taktimpulsfrequenz ausreichend hoch eingestellt wird, um diese Zahl stets zu erreichen. Die höchste Ziffernstufe im Zähler 17, welche um einen Taktimpuls inkremenzmäßig vergrößert wurde, ist darüber hinaus stets "1". Die höchsten vier Ziffern im Zähler 17 entsprechen dann der Zahl in den Ziffernstufen Q bis Q?, wobei eine zusätzliche Ziffernstufe Q_ auf "1" eingestellt wird. Ein "1"-Bit in der Q_-Ziffernstufe wird daher dem Vergleicher zugeführt, wobei insofern als die Ziffernstufen RO bis R2 im Register 21 den Werten in den Ziffernstufen QO bis Q2 für das vorhergehende Bit entsprechen, auch ein "1"-Bit bei einer R3-Ziffernstufe im Vergleicher 22 erzeugt wird.
Sogar ohne Berücksichtigung der tatsächlichen Arbeitsweise der Zähler ist ersichtlich, daß da derselbe Quantisiervorgang für jedes nachfolgende Bit durchgeführt wurde, der Zähler 19 dieselbe Zahl über jedes Bit (wenn Veränderungen der Bitfrequenz umbeachtet bleiben) erreicht. Wenn der Zähler 19 einen Wert hat, welcher die Hälfte des in dem Register 21 gespeicherten ausmacht, hat somit auf ähnliche Weise die Hälfte der Bitperiode des nachfolgenden Bits (Β±+1)
709839/0887
271H52
relativ zur Periode des vorhergehenden Bits (B.) als verstrichen zu gelten. Der vorbestimmte Bereich, in welchem der Vergleicher das "0"-Diskriminationssignal liefert, bezieht ein Intervall innerhalb des nachfolgenden Bits (B.+1) mit einem Intervall innerhalb des vorhergehenden Bits (B.) .
Die Diskriminationssignale Se werden durch den Inverter 31 umgekehrt, so daß das "O"-Se-Signal innerhalb des vorgewählten Bereiches zu einem "1"-Signal Sh aus dem Inverter wird. Die Signale Sh werden einer Klemme der UND-Torstufe32 zugeführt. Eine andere Klemme der UND-Torschaltung 32 empfängt die Flankenimpuls-Pd-Signale.
Die Flankenimpulse Pd erscheinen bei jedem Pegelübergang in dem Signal Sb, wobei ein "1"-Bit in dem Signal Sb einen Pegelübergang halbwegs während des Bits aufweist. Falls daher der vorbestimmte Bereich, in welchem der Vergleicher 22 ein "0"-Diskriminationssignal Se liefert, sich durch den Mittelabschnitt eines Bits (wenn der Zählwert im Zähler 19) die Hälfte jenes im Register 21 darstellt, erstreckt, so liegt das entsprechende "1"-Signal Sh vor, wenn das Signal Pd entsprechend dem Halbwegspegelübergang in einem "1"-Bit an der UND-Torstufe 32 ankommt. Die UND-Torstufe wird dann instand gesetzt, um ein Signal Pi der Stellklemme S der Flip-Flop-Schaltung 33 zuzuführen. Die Flip-Flop-Schaltung 33 ändert dann ihren Zustand, um das Signal Sj an der Klemme 34 zu liefern, was ein "1"-Bit des Signals Sb bezeichnet. Es ist daher ersichtlich, daß eine untere Grenze A des vorge-
709839/0887
wählten Bereiches und eine obere Grenze B des Bereiches den Zustand
A/ 50% / B
erfüllen muß, worin die A und B Prozentsätze der Periode des vorhergehenden Bits sind.
Das "O"-Signal Se im vorgewählten Bereich regt dann auch die Tore 14 und 15 ab, so daß keine Signale Pf und Pg entsprechend den Signalen Pc und Pd erzeugt bzw. geliefert werden, wenn die Signale Pc und Pd einen Pegelübergang in der Mitte eines "1"-Bits des Signals Sb darstellen. Die Zähler 17, 19 und 20 sind somit während eines "1"-Bits nicht zurückgestellt worden. (Da während eines "O"-Bits kein Pegelübergang vorliegt, erscheinen die Signale Pc und Pd nur am Ende des Bits.) Der dem Zustand
A/ 50% l_ B
genügende vorgewählte Bereich gewährleistet daher, daß die Zähler 17, 19 und 20 nur am Ende jedes Bits zurückgestellt werden, um somit jede ganze Bitperiode zu quantisieren.
Der Impuls Pg am Ende des Bits stellt dann die Flip-Flop-Schaltung 33 zurück. Die Flip-Flop-Schaltung liefert dann ein Signal an der Klemme 34 von dem Mittelpunkt jedes "1"-Bits bis zum Beginn des nächsten Bits. Der Impuls Pg am Ende jedes Bits wird auch der Klemme 35 zugeführt. Da das Signal an der Klemme 34 jedes "1"-Bit und das Signal an der Klemme 35 jedes Bit zeigt, ist die Demodulation vollständig.
709839/0887
Es verbleibt daher nur, den kleinsten Wert der unteren Grenze A des vorgewählten Bereiches festzulegen, was die erforderliche Demodulation ermöglichen wird. Der kleinste Wert wird ausgewählt, indem die Fehler bei der Erfassung des Signals Sb berücksichtigt werden, wie z.B. ein Ausfall beim Lesen der Pegelübergänge aus einem Videoband.
Falls in einem äußersten Fall in Betracht gezogen wird, in welchem sämtliche Pegelübergänge in vier nachfolgenden oder aufeinanderfolgenden "0"-Impulsen fehlen, so wird der im Register 21 gespeicherte, quantisierte Wert viermal größer als erforderlich sein. Falls die üntergrenze A dann weniger als 25% der Periode des erfaßten vorhergehenden "Bits" (vier tatsächliche Bits in diesem Beispiel) ist, so liegt der Vergleicher 22 innerhalb des vorgewählten Bereiches, wenn das Ende des nächsten (fünften) Bits erfaßt und durch einen Impuls Pd dargestellt wird. Das "0"-Diskriminationssignal wird dann die Torstufen 14 und 15 aberregen, so daß keine entsprechende Impulse Pg und Pf erscheinen werden, um die Zähler und das Register, wie beschrieben, rück- bzw. vorzustellen. Dann wird keine Demodulation des nächsten Bits erfolgen.
Falls jeder kleineste Wert des vorgewählten Bereiches größer als 25% ist, dann wird der Vergleicher immer noch außerhalb des Bereiches am Ende des nächsten (fünften) Bits nach vier vermißten Bits liegen. Das entsprechende"!"-Diskriminationssignal wird dann die Torstufen μ 4 und 15 erregen, um die Impulse Pf und Pg
709839/0887
zur Rückstellung bzw. Voreinstellung der Zähler zu liefern. Dann kann die Demodulation forlgesetzt werden.
Falls mehr als vier Bits fehlen, so erfolgt das Ende des nächsten Bits innerhalb weniger als 25% der Periode der fehlenden Bits. (Ein Bit in n-fehlenden Bits ist weniger als 25% der η-fehlenden Bits, wenn η größer als vier ist.) Durch Einstellung des kleinsten Wertes auf höher als 25% der Periode des vorhergehenden Bits wird dann eine fortgesetzte Demodulation ermöglicht, wenn sogar vier oder mehr nachfolgende oder aufeinanderfolgende Bits fehlen.
Falls weniger als vier Bits fehlen, so tritt das Ende des nächsten Bits nach mehr als 25% der Periode der vorhergehenden fehlenden Bits auf. Dann wird die Demodulation nicht fortgesetzt werden, falls das Ende des nächsten Bits in dem Bereich liegen und das nachfolgende Bit ein "O"-Bit sein würde. Falls jedoch das nachfolgende Bit ein "1n-Bit mit einem Pegelübergang halbwegs in dem Bit ist, so wird der Pegelübergang halbwegs in dem Bit immer noch außerhalb eines Bereiches mit einem kleinsten Wert, größer als 25%, liegen, und zwar sogar dann, falls nur ein Bit fehlt. (Die Hälfte oder die Mitte eines Bits ist genau 25% der Periode der beiden fehlenden Bits.) Der Halbwegspegelübergang in einem "1"-Bit wird dann die Signale Pf und Pg zur Rückstellung der Zähler liefern.
Bei dem Teilbildidentifizierungssignal, das von der SMPTE genehmigt wurde, hat das Synchronisierwort stets eine Anzahl oder Vielzahl nachfolgender bzw.
709839/0887
aufeinanderfolgender "1"-Bits. Es ist daher sinnvoll, anzunehmen, daß eines dieser "1"-Bits nach der Periode fehlender Bits auftreten wird, welche der Grund waren, daß die Demodulation unterbrochen wurde. Der kleinste Wert der unteren Grenze A kann somit größer als 25% der Periode des vorhergehenden Bits gesetzt werden. Ähnliche Betrachtungen legen einen höchsten Wert der oberen Grenze B als weniger als 75% der Periode des vorhergehenden Bits nahe.
Die Werte der oberen und unteren Grenze wurden auf diese Weise ohne Berücksichtigung der Beschleunigung der Bitfrequenz zwischen nachfolgenden bzw. aufeinanderfolgenden Bits eingestellt bzw. gesetzt. Aus der Art und Weise, in welcher die Werte bestimmt werden, ist jedoch ersichtlich, daß ein Anstieg der Bitfrequenz des nachfolgenden Bits (B.+1) eine kürzere Bitperiode) relativ zu dem vorhergehenden Bit (B.) es ermöglichen wird, daß der kleinste Wert unteren Grenze A proportional zum Beschleunigungsanstieg der Bitfrequenz ermöglicht, da das Ende eines nächstbeschleunigten Bits nach fehlenden Bits schneller relativ zu längeren Perioden der langsameren fehlenden Bits kommt. Auf ähnliche Weise erfordert die Verlangsamung (negative Beschleunigung) einen proportionalen Anstieg der unteren Grenze A, wobei die Beschleunigung die obere Grenze B entgegengesetzt beeinflussen wird.
Obwohl zuvor unter Bezugnahme auf die beigefügten Zeichnungen einige Ausführungsbeispiele der Erfindung näher beschrieben wurden, ist die Erfindung
709839/0887
selbstverständlich nicht auf diese bestimmten Ausführung sformen beschränkt, so daß verschiedene Abänderungen und Abwandlungen seitens des Fachmannes innerhalb des Schutzumfanges der beigefügten Patentansprüche durchgeführt werden können.
Der Patentanwalt
709839/0887
Leerseite

Claims (16)

  1. 271U52
    Ansprüche
    Schaltung zur Demodulation von "0" und "1"-Bits eines Impulsbreiten- oder impulslängenmodulierten, binär codierten Signals, gekennzeichnet durch eine Schaltung (12, 13) zur Erzeugung von die Periode und die codierte Impulsbreite jedes Bits anzeigenden Signalen (Pc, Pd) und durch eine Vergleicherschaltung (17, 18, 19, 20, 21, 22, 23, 32) zum Vergleichen der codierten Impulsbreite jedes nachfolgenden Bits mit der Periode des vorhergehenden Bits zum Bilden je eines Demodulationssignals für jedes der "0"- und "1"-Bits.
  2. 2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Vergleicherschaltung eine die Perioden nachfolgender bzw. aufeinanderfolgender Bits (B., B. + 1) zur Erzeugung eines Diskriminationssignal (Se) eines Wertes nur während eines vorgewählten Abschnittes der Periode eines nachfolgenden Bits (B. +1) gegenüber der Periode des vorhergehenden Bits (B.) vergleichende Schaltung (17, 18, 19, 20, 21, 22, 23) und eine logische Schaltung (31, 32) aufweist, die auf den besagten einen Wert des Diskriminationssignals (Se) und das die codierte Impulsbreite jedes Bits zur Erzeugung des Demodulationssignals anspricht.
  3. 3. Schaltung zur Demodulation von "0"- und "1"-Bits eines impulsbreitenmodulierten, binär codierten Signals, das einen Pegelübergang aufweist, der
    709839/0887
    271U52 - * -
    • I-
    jedes Bit und am Ende jeder codierten Impulsbreite ab- bzw. begrenzt, gekennzeichnet durch eine auf jeden Pegelübergang in dem impulsbreitenmodulierten Signal zur Erzeugung entsprechender Flankenimpulssignale (edge pulse signals ) (Pc, Pd) ansprechende Schaltung (12, 13), eine Schaltung (13, 14, 17, 18, 19, 20) zur Quantisierung jedes Bits des impulsbreitenmodulierten Signals in ein impulszahlmoduliertes Signal, eine Vergleicherschaltung (21, 22, 23), die auf das impulszahlmodulierte nachfolgender (aufeinanderfolgender) Bits zur Erzeugung eines Diskriminationssignals (Se) anspricht und eine auf das Flankenimpulssignal (Pd) und das Diskriminationssignal (Se) zur Erzeugung eines Demodulationssignals für jedes der 11O"- und "1"-Bits ansprechende logische Schaltung (31, 32).
  4. 4. Schaltung nach Anspruch 3, dadurch gekennzeichnet, daß die Quantisierschaltung einen Datenwähler (18, 19, 20) zum Wählen höherer Ziffern (digits) der Zahl der impulszahlmodulierten Signalimpulse für jedes Bit aufweist und daß die Vergleicherschaltung auf die ausgewählte höhere Impulszahlziffer anspricht.
  5. 5. Schaltung nach Anspruch 4, dadurch gekennzeichnet, daß der Datenwähler einen Zähler (19) zum Zählen ausgewählter Impulse des impulszahlmodulierten Signals und eine auf die gezählte Zahl der gewählten Impulse zur Auswahl der gezählten Impulse ansprechende Schaltung (18, 20) aufweist.
    709839/0887
    271U52 . 5.
  6. 6. Schaltung nach Anspruch 3, dadurch gekennzeichnet, daß die Quanitsierschaltung einen Taktimpulsgeber (13) für Taktimpulse (Cp), einen mit dem Taktimpulsgeber (13) verbundenen ersten binären Zähler (17) zum Zählen der Taktimpulse (Cp) in einer Anzahl bzw. Vielzahl von Ziffernstufen (XO bis X13), einen weniger Ziffernstufen (QO bis Q2) als der erste Zähler (17) aufweisenden zweiten binären Zähler (19) und einen auf Überlaufsignale aus der höchsten Ziffernstufe (Q2) des zweiten Zählers (19) zum Taktimpulsgeber (13) und nachfolgenden Ziffernstufen (XO bis X13)des ersten Zählers (17) ansprechenden Datenwähler (18, 20), so daß die Zahl des zweiten Zählers (19) ausgewählten höheren Ziffern der Zahl der im ersten Zähler (17) gezählten Impulse entspricht, aufweist.
  7. 7. Schaltung nach Anspruch 6, dadurch gekennzeichnet, daß die Vergleicherschaltung ein Register (21) zum Speichern der Zahl aus dem zweiten Zähler für ein vorhergehendes Bit (B.) sowie eine mit dem zweiten Zähler (19) und dem Register (21) verbundene und die Zahl für das nachfolgende Bit (B.+1) im Zähler mit der Zahl für das vorhergehende Bit (B.) im Register zur Erzeugung des Diskriminationssignals (Se) vergleichende Vergleicherschaltung (22, 23) aufweist.
  8. 8. Schaltung nach Anspruch 7, dadurch gekennzeichnet, daß die Quantisierschaltung einen mit der höchsten Ziffernstufe (Q2) des zweiten Zählers (19) zum Zählen der überlaufsignale
    709839/0887
    2711A52 - t -
    • Η-
    daraus verbundenen dritten binären Zähler (20) und daß die Vergleicherschaltung einen mit dem dritten Zähler (20) verbundenen und die Zahl daraus für ein vorhergehendes Bit (B.) speichernden und mit der höchsten Ziffernstufe (Q2) des zweiten Zählers (19) verbundenen und sich mit den überlaufSignalen daraus zur Erzeugung eines den Relaitvwert der Zahlen in dem zweiten Zähler und dem Register anzeigenden verrigernden Rückwärts- oder Abwärtszähler (23) sowie einen Vergleicher (22) aufweist, der auf die Zahlen in dem zweiten und dem dritten Zähler und das Ziffernkorrektursignal aus dem Rückwärtszähler (23) zur Erzeugung des Diskriminationssignals anspricht.
  9. 9. Schaltung nach Anspruch 7, dadurch gekennzeichnet, daß die Vergleicherschaltung ein Diskriminationssignal (Se) eines Pegels dann, wenn die Zahl des zweiten Zählers (19) innerhalb eines vorbestimmten Bereiches der Zahl im Register (21) liegt und ein Diskriminationssignal (Se) eines anderen Pegels dann, wenn diese Zahl außerhalb dieses Bereiches liegt, erzeugt.
  10. 10. Schaltung nach Anspruch 9, dadurch gekennzeichnet, daß der besagte Bereich 25% bis 75% der Zahl im Register entspricht.
  11. 11. Schaltung nach Anspruch 9, dadurch gekennzeichnet, daß eine untere Grenze des Bereiches zwischen 25% und 50% der Zahl im Register entspricht.
    709839/0887
  12. 12. Schaltung nach Anspruch 10, dadurch gekennzeichnet, daß die obere und untere Grenze zur Veränderung der Perioden der nachfolgenden Bits proportionale Größen verändert sind.
  13. 13. Schaltung nach Anspruch 3, dadurch gekennzeichnet, daß die Vergleicherschaltung einen Zähler (19) zum Zähler der Zahl der
    Impulse des impulszahlmodulierten Signals für jedes Bit, ein Register (21) zum Speichern zumindest ausgewählter Ziffern der Zahl der in dem Zähler gezählten Impulse über ein vorhergehendes Bit(B.) sowie eine Vergleicherschaltungseinrichtung (20, 22, 23) zum Vergleichen der Zahl in dem Zähler während eines nach- bzw. aufeinanderfolgenden Bits (B.+1) mit der Zahl im Register für das vorhergehende Bit (B.) zur Erzeugung des Diskriminationssignals aufweist.
  14. 14. Schaltung zur Demodulierung der "0"- und "1n-Bits des impulsbreitenmodulierten, binär
    codierten Signals bei einem Videobandrecorder mit einem die "0"- und "1"-Bits eines auf dem Band aufgezeichneten binär codierten, impulsbreitenmodulierten Signals detektormäßig erfassenden Kopf, beispielsweise zur Identifizierung des Teil-oder Halbbildes von ebenso auf dem
    Band aufgezeichneten Videosignalen, wobei
    das impulsbreitenmodulierte Signal einen Regelübergang am Beginn eines jeden Bits und einen zweiten Regelübergang halbwegs nur in zur Darstellung eines "1" codierten Bits hat, gekennzeichnet durch eine auf jeden
    709839/0887
    - 6-
    Pegelübergang in dem impulsbreitenmodulierten Signal zur Erzeugung entsprechender Flankenimpulssignale ansprechende Schaltung (12), eine die Flankenimpulssignale empfangende und auf ein Diskriminationssignal zur Erzeugung von Rückstellflankenimpulssignalen entsprechend dem Beginn jedes Bits ansprechend Torstufe (15), eine auf die Rückstellflankenimpulssignale zur Quantisierung jedes Bits des impulsbreitenmodulierten Signals in ein impulszahlmoduliertes Signal ansprechende Schaltung (13, 17, 18, 19), eine auf das impulszahlmodulierte Signal nachfolgender Bits zur Erzeugung des Diskriminationssignals in Abhängigkeit von der Zahl der Impulse des impulszahlmodulierten Signals während eines nachfolgenden Bits (B.+1) im Vergleich zur Zahl für das vorhergehende Bit (B.) ansprechende Vergleicherschaltung (20, 21, 22, 23), so daß das Diskriminationssignal und ein daraus erhaltenes Demodulationssignal von der Bitfrequenz des impulsbreitenmodulierten Signals und der entsprechenden Geschwindigkeit des Bandes gegenüber dem Kopf im wesentlichen unabhängig ist, und durch eine auf die Flankenimpulssignale und das Diskriminationssignal zur Erzeugung des Demodulationssignals für jedes "1"-Bit ansprechende logische Schaltung (31, 32, 33).
  15. 15. Schaltung nach Anspruch 14, dadurch gekennzeichnet, daß die Vergleicherschaltung eine Wählerschaltung zum Wählen der Ziffern (18, 20) höheren Wertes der Zahl der Impulse des impulszahlmodulierten Signals für jedes Bit zur
    709839/0887
    2711A52
    Erzeugung des Diskriminationssignals in Abhängigkeit von den ausgewählten Ziffern der Impulszahl während des nachfolgenden Bits (B. +1) im Vergleich in den ausgewählten Ziffern der Impulszahl für das vorhergehende Bit (B.) aufweist.
  16. 16. Schaltung zur Demodulation der "0"- und "1"-Bits des impulsbreitenmodulierten, binär codierten Signals bei einem Videobandrecorder mit einem die 11O"- und "1"-Bit eines binär codierten, impulsbreitenmodulierten, auf dem Band aufgezeichneten Signals, beispielsweise zur Identifizierung der ebenso auf dem Band aufgezeichneten Teil- oder Halbbilder von Videosignalen, detektormäßig erfassenden Kopf bei einem einen Pegelübergang des impulsbreitenmodulierten Signals am Beginn jedes Bits und einen anderen oder zweiten Pegelübergang halbwegs nur in zur Darstellung eines "1" codierten Bits, gekennzeichnet durch einen Wellenformer (12) zur Erzeugung von Flankenimpulssignalen (Pc, Pd) für jeden Pegelübergang in dem impulsbreitenmodulierten Signal, auf ein Diskriminationssignal (Se) zur Erzeugung dem Beginn jedes Bits entsprechender torgesteueerter Flankenimpulssignale (Pf, Pg) ansprechende Torstufen (14, 15), einen Taktimpulsgeber (13) zur Erzeugung von Taktimpulsen (Cp), einen eine An- oder Vielzahl durch die torgesteuerten Flankenimpulssignale (Pg) jeweils auf "0" rückgestellter Ziffernstufen (Xo bis X13) aufweisenden ersten Binärzähler (17) zum Zählen der Taktimpulse (Cp) zur Quantisierung der Impulsbreite jedes Bits, einen
    709839/0887
    271H52
    ebenso durch die torgesteuerten Flankenimpulssignale (Pg) auf "0" rückzustellende weniger Ziffernstufen (QO bis Q2) als der erste Zähler (17) aufweisenden zweiten Binärzähler (19), einen auf Überlaufsignale aus der höchsten Ziffernstufe (Q2) des zweiten Zählers (19) zum fortschreitenden Verbinden des zweiten Zählers (19) mit dem Taktimpulsgeber (13) und nachfolgenden Ziffernstufen (XO bis X13) des ersten Zähler (17) ansprechenden Datenwähler (18), so daß die Zahl im zweiten Zähler (19) den gewählten höheren Ziffern der Zahl der im ersten Zähler gezählten Taktimpulse entspricht, eine die Zahl im zweiten Zähler (19) während eines nachfolgenden Bits (B. + 1) mit jener im Zähler am Ende des vorhergehenden Bits (B.) zur Erzeugung des Diskriminationssignals (Se) vergleichende Vergleicherschaltung (21, 22, 23), wobei das Diskriminationssignal einen Pegel nur dann, wenn die Zahl im zweiten Zähler (19) während des nachfolgenden Bits (B. + 1) innerhalb eines vorgestimmten Bereichs der Zahl während des vorhergehenden Bits (B.) liegt, und einen anderen Pegel außerhalb dieses Bereiches aufweist und der gewählte Bereich eine Zahl im zweiten Zähler (19) während des nachfolgenden Bits (B. + 1) aufweist, die der Hälfte jener während des vorhergehenden Bits (B.) entspricht und durch eine auf die Flankenimpulssignale und das Diskriminationssignal (Se) zur Erzeugung eines Demodulationssignals (Sj) entsprechend nur "1"-codierten Bits des impulsbreitenmodulierten Signals ansprechende logische Schaltung (31, 32, 33).
    709839/0887
    271H52
    - Αθ -
    Die Erfindung betrifft eine Schaltung zur Demodulation eines impulsbreitenmodulierten Signals und insbesondere eine Schaltung zur Demodulation von "0"- und "1"-Bits eines impulsbreitenmodulierten, binär codierten Signals durch den Vergleich der codierten Impulsebreite eines nachfolgenden Signalbits mit der Periode eines vorhergehenden Bits bzw. eine Schaltung zur Demodulation eines auf einem Videoband aufgezeichneten binär codierten, impulsbreitenmodulierten Signals zur Identifizierung von Halbbildern bzw. Teilbildern des Videosignals zur Erzielung eines von der Bitfrequenz und der entsprechen den Bandgeschwindigkeit, die sich mit der Betriebsart des Videorecorder ändern, im wesentlichen unabhängigen Demodulation.
    In dem Stand der Technik ist vorgeschlagen worden, aufeinanderfolgende Spuren aus auf einem Magnetband aufgezeichneten Signalen für einen Videobandrecorder schräg zur Längsachse des Bandes anzuordnen, um somit durch einen Drehkopf detektormäßig erfaßt zu werden. Zwei aufeinanderfolgende schräge Spuren tragen das Signal für jedes Halb- oder Teilbild des Fernsehbildes. Andere Signale werden in Spuren aufgezeichnet, welche den Randabschnitten des Bandes parallel sind, die durch einen feststehenden Kopf detektormäßig erfaßt werden sollen. Eine Spur trägt ein Ton- oder Audiosignal, während eine andere Spur ein Steuersignal und eine dritte Spur ein Signal trägt, welche codiert ist, um die absolute Adresse jedes Halb- oder Teilbildes des auf den schrägen Spuren aufgezeichneten Videosignals anzuzeigen.
    709839/0887
DE2711452A 1976-03-18 1977-03-16 Schaltungsanordnung zur Demodulation eines pulsbreitenmodulierten binärcodierten Signals Expired DE2711452C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2956776A JPS52112311A (en) 1976-03-18 1976-03-18 Demodulating circuit

Publications (2)

Publication Number Publication Date
DE2711452A1 true DE2711452A1 (de) 1977-09-29
DE2711452C2 DE2711452C2 (de) 1984-08-23

Family

ID=12279693

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2711452A Expired DE2711452C2 (de) 1976-03-18 1977-03-16 Schaltungsanordnung zur Demodulation eines pulsbreitenmodulierten binärcodierten Signals

Country Status (8)

Country Link
US (1) US4139870A (de)
JP (1) JPS52112311A (de)
AT (1) AT371300B (de)
CA (1) CA1070826A (de)
DE (1) DE2711452C2 (de)
FR (1) FR2345009A1 (de)
GB (1) GB1556779A (de)
NL (1) NL7702927A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3137907A1 (de) * 1980-09-24 1982-06-09 Sony Corp., Tokyo Wiedergabevorrichtung fuer plattenaufzeichnung

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2432246A1 (fr) * 1978-07-26 1980-02-22 Cit Alcatel Procede et circuit de decodage d'un signal binaire code en cmi
JPS55146676A (en) * 1979-04-27 1980-11-15 Hitachi Ltd Setter for beginning of tape
US4260952A (en) * 1979-07-17 1981-04-07 Teletype Corporation Circuit for decoding a diphase signal
JPS57124954A (en) * 1981-01-26 1982-08-04 Victor Co Of Japan Ltd Data playback circuit
GB2117549A (en) * 1982-03-19 1983-10-12 Kegmatics Limited Security marking video tape recordings
US4462051A (en) * 1982-04-02 1984-07-24 Ampex Corporation Demodulator for an asynchronous binary signal
JPS59230354A (ja) * 1983-06-13 1984-12-24 Victor Co Of Japan Ltd パルス発生回路
CH664034A5 (en) * 1984-02-14 1988-01-29 Studer Willi Ag Processing cueing or marking signal for audio recording system - converting analogue signals into pulse duration modulated signals prior to recording e.g. on magnetic tape
US4663678A (en) * 1984-06-18 1987-05-05 Odetics, Inc. System for writing and reading digital data interspersed with analog audio frequency data on magnetic recording tape
DE3728655A1 (de) * 1987-08-27 1989-03-09 Thomson Brandt Gmbh Verfahren und/oder einrichtung zum demodulieren eines biphasesignales
JP3177637B2 (ja) * 1997-02-05 2001-06-18 広島大学長 パルス幅変調演算回路
DE69820141T2 (de) 1997-03-27 2004-06-17 Victor Company of Japan, Ltd., Yokohama Generator für Zeitkodesignale
US6754026B1 (en) 1999-10-28 2004-06-22 International Business Machines Corporation Tape transport servo system and method for a computer tape drive
US7991080B2 (en) * 2006-07-20 2011-08-02 Broadcom Corporation RFID decoding subsystem with decode module
JP2009250807A (ja) * 2008-04-07 2009-10-29 Seiko Epson Corp 周波数測定装置及び測定方法
JP2010271091A (ja) * 2009-05-20 2010-12-02 Seiko Epson Corp 周波数測定装置
JP5517033B2 (ja) * 2009-05-22 2014-06-11 セイコーエプソン株式会社 周波数測定装置
JP5440999B2 (ja) * 2009-05-22 2014-03-12 セイコーエプソン株式会社 周波数測定装置
JP5582447B2 (ja) * 2009-08-27 2014-09-03 セイコーエプソン株式会社 電気回路、同電気回路を備えたセンサーシステム、及び同電気回路を備えたセンサーデバイス
JP5815918B2 (ja) * 2009-10-06 2015-11-17 セイコーエプソン株式会社 周波数測定方法、周波数測定装置及び周波数測定装置を備えた装置
JP5876975B2 (ja) * 2009-10-08 2016-03-02 セイコーエプソン株式会社 周波数測定装置及び周波数測定装置における変速分周信号の生成方法
JP5883558B2 (ja) 2010-08-31 2016-03-15 セイコーエプソン株式会社 周波数測定装置及び電子機器
US9843285B1 (en) * 2016-07-22 2017-12-12 Allegro Microsystems, Llc Digital demodulator for pulse-width modulated (PWM) signals in a motor controller

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3947662A (en) * 1974-12-31 1976-03-30 International Business Machines Corporation Distorted two frequency coded data interpreting method and apparatus
US4040100A (en) * 1975-09-25 1977-08-02 Adams-Smith Incorporated Digital video tape frame code readout system
US4012786A (en) * 1976-02-05 1977-03-15 Trw Inc. Magnetic data decoder

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
US-Buch: Bennett, William R.,Davey, James R., Data Transmission, New York 1965, S.V, S.26-31 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3137907A1 (de) * 1980-09-24 1982-06-09 Sony Corp., Tokyo Wiedergabevorrichtung fuer plattenaufzeichnung

Also Published As

Publication number Publication date
CA1070826A (en) 1980-01-29
FR2345009A1 (fr) 1977-10-14
GB1556779A (en) 1979-11-28
NL7702927A (nl) 1977-09-20
US4139870A (en) 1979-02-13
FR2345009B1 (de) 1982-07-02
JPS52112311A (en) 1977-09-20
ATA191677A (de) 1982-10-15
DE2711452C2 (de) 1984-08-23
AT371300B (de) 1983-06-10

Similar Documents

Publication Publication Date Title
DE2711452A1 (de) Schaltung zur demodulation eines impulsbreitenmodulierten signales
DE3137906C2 (de)
DE69118288T2 (de) Anordnung und Verfahren zum Aufzeichnen eines digitalen Informationssignals auf einem Aufzeichnungsträger
DE2427225C3 (de) Schaltungsanordnung zur Demodulation digitaler Information
DE3825960C2 (de)
EP0224302B1 (de) Schaltungsanordnung zum Erhöhen der Schärfe von Farbkanten
DE2440636C2 (de) Einrichtung zum Lesen und Schreiben selbsttaktender binär kodierter Daten von bzw. auf einen bewegten Speicher
DE2642019A1 (de) Verfahren zur wiedergabe von auf einem aufzeichnungstraeger - vorzugsweise magnetband - in einzelnen spuren aufgezeichneten videosignalen
DE2841728A1 (de) Verfahren und schaltungsanordnung zur wiedergabe eines auf magnetband gespeicherten videosignals mit veraenderlicher geschwindigkeit
DE2632943B2 (de) Schaltung zur Prüfung von aufzuzeichnenden Zeitfolgen und Festlegung von Aufzeichnungspunkten
DE3420169A1 (de) Synchronsignal-detektorschaltung in einem digitalsignaluebertragungssystem
DE3004799C2 (de)
DE3236311C2 (de)
DE2447310A1 (de) Verfahren und vorrichtung zur datenkomprimierung
DE2844216A1 (de) Synchronisierfolgecodierung bei code mit begrenzter lauflaenge
DE3927580A1 (de) Schaltungsanordnung zur lokalisierung eines synchronmusters in einer digitalen datenfolge
DE2702047C3 (de) Schaltungsanordnung zur Wiedergewinnung von Daten
DE3040436C2 (de)
DE2500649A1 (de) Anordnung zum korrigieren der zeitbasisfehler eines videosignales
DE3431777C2 (de)
DE2229049B2 (de) Video-Bandaufzeichnungsgerät
EP0032232A2 (de) Digitales Übertragungssystem
DE3102782A1 (de) Schaltung zum verzoegern der impulse einer impulsfolge in einem festen verhaeltnis
DE3718566A1 (de) Verfahren zur wiedergabe von auf magnetband gespeicherten daten
DE3309029A1 (de) Verfahren zum bestimmen der momentanen bandlaenge einer videomagnetbandes und nach diesem verfahren bespielte videomagnetbaender

Legal Events

Date Code Title Description
D2 Grant after examination
8364 No opposition during term of opposition