DE2707818C3

DE2707818C3 - Signalschaltmatrix für eine elektrostatische Aufzeichnungseinrichtung

Info

Publication number: DE2707818C3
Application number: DE19772707818
Authority: DE
Inventors: Kazunori Kimura; Takashi Ogawa
Original assignee: Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1977-02-23
Filing date: 1977-02-23
Publication date: 1979-11-22
Also published as: DE2707818B2; DE2707818A1

Description

Die Erfindung bezieht sich auf eine Signalschaltmatrix für eine elektrostatische Aufzeichnungseinrichtung mit einer Vielzahl von ausgerichteten bzw. abgeglichenen Aufzeichnungselektroden und einer Folge von Steuerelektroden entlang den Aufzeichnungselektroden zum zyklischen Erregen der Steuerelektroden in aufeinanderfolgenden Zeitabschnitten, wobei jeweils zwei aufeinanderfolgende Steuerelektrode!! zu jedem Zeitabschnitt erregt sind und wobei eine von zwei aufeinanderfolgenden Steuerelektroden, die der anderen in der Folge unmittelbar nachfolgt, bei dem nächstenfolgenden Zeitabschnitt zusammen mit einer weiteren Steuerelektrode fortlaufend erregt ist, welche in der Folge der einen der zwei Steuerelektroden als Nächste folgt und daß eine Vielzahl von eisten Leitern in einer ersten (zeilenweisen) Anordnung, eine Vielzahl von zweiten Leitern in einer zweiten (spaltenweisen) Anordnung, die die ersten Leiter ohne ohmschen Kontakt zur Bildung von Kreuzungspunkten aufeinanderfolgend kreuzen und eine Vielzahl von Kreuzungspunktelementen vorgesehen sind, die jeweils einem Kreuzungspunkt zugeordnet und mit einer Steuerelektrode verbunden sind, wobei jedes der kreuzungspunktelemente einen der ersten Leiter mit einem der zweiten Leiter verbindet, der den ersten Leiter in einem Punkt kreuzt, welcher einem der Kreuzungspunktelemente benachbart ist, daß logische Schaltungsmittel zur Abgabe von Auswahlsignalen selektiv an die ersten und zweiten Leiter und zur Auswahl von zwei Kreuzungspunktelementen bei jedem der Zeitabschnitt vorgesehen sind, wobei die ausgewählten Kreuzungspunktelemente die zugehörigen Steuerelektroden erregen.

Eine elektrostatische Aufzeichnungseinrichtung um· faßt eine Vielzahl von ausgerichteten bzw. abgeglichenen Aufzeichnungselektroden und eine leitende Einrichtung gegenüber den Elektroden zum Aufzeichnen eines elektrostatischen Bildes auf einem Aufzeichnungsträger in einem elektrostatischen Feld zwischen den Aufzeichnungselektroden und der leitenden Einrichtung. Gewöhnlich ist die leitende Einrichtung in eine Folge von Steuerelektroden unterteilt. Zum zyklischen Erregen der Steuerelektroden in aufeinanderfolgenden Zeitabschnitten ist eine Schaltmatrix erforderlieh, bei der zu jedem Zeitabschnitt zwei Steuerelektroden

erregt werden. Ziel der Erfindung ist es, eine solche für elektrostatische Aufzeichnungsträger geeignete Schaltmatrix anzugeben.

Eine Schaltmatrix besteht hauptsächlich aus einer Vielzahl von Matrixleitern, und zwar aus mehreren zeilenweise oder waagerecht angeordneten Leitern und mehreren spaltenweise oder senkrecht angeordneten Leitern, die die waagerechten Leiter ohne ohmschen Kontakt kreuzen, um Kreuzungspunkte zu bilden, sowie aus einer Vielzahl von Schaltelementen, die den Kreuzungspunkten benachbart bzw. zugeordnet sind und nachstehend als Kreuzungspunktelemente bezeichnet werden. Zum Gebrauch in einer elektrostatischen Aufzeichnungseinrichtung mit einer Folge von Steuerelektroden sind die Kreuzungspunktelemente den Steuerelektroden in einer Ein-zu-Eins-Beziehung zugeordnet Lediglich zwei der Kreuzungspun»telemente sollen zu jeden Zeitabschnitt ausgewählt werden, um die aufeinanderfolgenden Steuerelektroden zu erregen. Es ist daher mit einer herkömmlichen Schaltmatrix ßr allgemeine Zwecke unvermeidbar, daß außer zwei bestimmten Kreuzungspunktelementen weitere Kreuzungspunktelemente in unerwünschter Weise zu einem Zeitabschnitt ausgewählt werden, was nachstehend mehr im einzelnen anhand von Zeichnungen erläutert wird.

jo Eine andere Schaltmatrix, die speziell für eine elektrostatische Auszeichnungseinrichtung vorgeschlagen wurde, vermeidet bereits die Anwahl von unerwünschten Kreuzungspunktelementen. Diese vorgeschlagene Schaltmatrix wird nachstehend ebenfalls anhand einer

)5 beigefügten Zeichnung näher erläutert. Die Arbeitsweise dieser Schaltmatrix ist besonders dann kompliziert, wenn eine der zwei aufeinanderfolgenden Steuerelektroden, die der anderen unmittelbar folgt, bei dem nächstfolgenden Zeitabschnitt zusammen mit eiiier weiteren Steuerelektrode noch weiter erregt werden soll, die dieser einen Steuerelektrode als nächste der Folge nachkommt.

Es ist daher Aufgabe der Erfindung, eine Schaltmatrix der eingangs genannten Art anzugeben, die eine Folge von Steuerelektroden ei.ier elektrostatischen Aufzeichnungseinrichtung zu aufeinanderfolgenden Zeitabschnitten erregt, wobei jeweils zwei aufeinanderfolgende iiteuerelektroden der Folge bei jedem Zeitabschnitt erregt werden und wobei eine von zwei aufeinanderfolgenden Sleuerelektroden, die der anderen in der Folge unmittelbar nachkommt, bei dem nächstfolgenden Zeitabschnitt zusammen mit einer weiteren Steuerelektrode noch weiter erregt wird, die dieser einen Steuerelektrode als nächste der Folge nachfolgt.

Dabei sollen mit der erfindungsgemäßen Schaltmatrix eine ungewollte Auswahl von Steucrelektroden sicher vermieden werden. Außerdem soll sie besonders einfach im Aufbau und in der Funktion sein. Hierzu soll auch die Möglichkeit bestehen, zwei Kreuzungspunkielemente der Schaltmatrix vorteilhafterweise nur mit drei ausgewählten Signalen bestimmen zu können.

Die Aufgabe wird erfindungsgemäß dadurch gelöst, daß alle paarweise angewählten Kreuzungspunktelemente derart angeordnet sind, daß sie einen der Leiter der einen ersten oder zweiten Leiteranordnung mit zwei entsprechenden Leitern der anderen Leiteranordnung verbinden.

Vorteilhafte Ausführungen und Weiterbildungen

nach der Erfindung ergeben sich aus den Merkmalen der Unteransprüche und/oder der nachfolgenden Beschreibung.

Die Erfindung wird anhand von Ausführungsbeispielen in Gegenüberstellung zum Stand der Technik näher *> beschrieben und erläutert, wobei insbesondere auf die Zeichnungen verwiesen wird. Hierin zeigt

Fig. I eine schematische Darstellung einer elektrostatischen Aufzeichnungseinrichtung unter Verwendung einer erfindungsgemäßen Schaltmatrix, in

F i g. 2 eine herkömmliche Schaltmatrix für allgemeine Zwecke,

Fig.3 eine andere Schaltmatrix, die für eine Aufzeichnungseinrichtung nach F i g. I vorgeschlagen wurde, ι ι

F i g. 4 eine Schaltmatrix nach einem ersten Ausführungsbeispiel nach der Erfindung in einer prinzipiel-

F i g. 5 ein Schaltungsdiagramm einer Schallmatrix nach F i g. 4.

F i g. 6 ein Schaltungsdiagramm eines in F i g. 5 als Block dargestellten Verteilers,

F i g. 7 ein Zeitplan einzelner Signale, die in dem Verteiler nach F i g. 6 verwendet werden.

Fig. 8 eine Schaltmatrix nach einem zweiten Ausführungsbeispie! nach der Erfindung in einer prinzipiellen Darstellung,

F i g. 9 eine weitere Schaltmatrix nach einem dritlen Ausführungsbeispiel nach der Erfindung in einer prinzipiellen Darstellung und

Fig. 10 eine noch weitere Schaltmatrix nach einem vierten Ausführungsbeispiel nach der Erfindung ebenfalls in einer prinzipiellen Darstellung.

In F i g. I umfaßt eine elektrostatische Aufzeichnungseinrichtung, in der eine erfindungsgemäße Signalschaltmatrix benutzt wird, eine Vielzahl von abgeglichenen Aufzeichnungselektroden (z. B. 1680 Stück), welche in eine erste Gruppe aus ersten, dritten... i'sw. ungeradzahlig bezifferten Elektroden Si, Si... S_2n. ι, eine zweite Gruppe aus zweiten, vierten ... usw. geradzahlig bezifferten Elektroden und eine Vielzahl von Signaleingangsanschlüssen unterteilt ist, die ihrerseits in eine erste und zweite Gruppe 71 und T₂ aufgegliedert sind. Die Signaleingangsanschlüsse der ersten Gruppe T₁ sind jeweils an die entsprechenden Aufzeichnungselektroden der ungeraden Gruppen Si, 53... S_2n-1 und die Signaleingangsanschlüsse der zweiten Gruppe T₂ sind jeweils an die entsprechenden Aufzeichnungselektroden der geraden Gruppen 52, S₄ ... S_2n angeschlossen. Die aufzuzeichnenden Signale werden zyklisch an die Signaleingangsanschlüsse 71 und T₂ angelegt.

Die Einrichtung umfaßt weiterhin eine Reihe von ersten, zweiten, dritten ... 2n-ten oder (2/i— l)-ten Steuerelektroden G. C₂, C₃... C_2n oder C_2n-I entlang Aufzeichnungselektroden Si — S_2n. Trotz des Index 2/7-1 für die letzte Steuerelektrode C_2n-1 kann die Anzahl der Steuerelektroden G-C_2n-I eine gerade Zahl, wie z. B. sechzehn, sein, wenn die Aufzeichnungselektroden in eine ungerade Anzahl von Gruppen unterteilt sind. Die Steuerelektroden Ci-C_2n-I werden zyklisch erregt, und zwar in aufeinanderfolgenden Zeitabschnitten, die nachfolgend noch näher beschrieben werden, um in Verbindung mit den Aufzeichnungselektroden Si-S_2n eine elektrostatische Aufzeichnung auf einem nicht dargestellten Aufzeichnungsträger zu bilden, der sich in einem elektrostatischen Feld befindet, welches von den Aufzeichnungselektroden Si-S_2n und den Steuerelektroden Ci — C>„-i im Einklang mit Signalen

60

65 erzeugt wird, die an die Signaleingangsanschlüsse T₁ und 7} angelegt werden.

F i g. 1 ist weiter zu entnehmen, daß die Aufzeichnungselektroden jeder Gruppe Si-S_2n mit zwei aufeinanderfolgenden Steuerelektroden Ci-C_2n-I verbunden sind, wie z. B. die Steuerelektroden Ci und C₂ mit Si und C₂ und Cj mit S₂ usw. Hierdurch soll die sonst unvermeidliche Verminderung der Intensität der elektrostatischen Aufzeichnung an beiden Enden jeder Steuerelektrode kompensiert werden. Daher «edm zwei aufeinanderfolgende Steuerelektroden zu jedem Zeitabschnitt erregt. Da also diese Vorrichtung eine Reihe von Steuerelektroden Ci-C_2n-1 und zwei Eingangsanschlüssc 71 und T₂ aufweist, ist eine Verringerung der Anzahl der nicht dargestellten Verstärker zur Abgabe von aufzuzeichnenden Signalen an die Aufzeichnungselektroden möglich. Eine Schaltmatrix ist

I l· f" * ι·· » τ- 'ICt

elektroden Ci-C_2n..ι zu jedem Zeitabschnitt synchron mit den an die Eingangsanschlüsse 71 und T₂ angelegten Signalen unerläßlich. Außerdem wird eine der zwei aufeinanderfolgenden Steuerelektroden, bei jedem Zeitabschnitt erregt, die in der Aufeinanderfolge als nächste folgt; die andere muß fortlaufend während des nächsten Zeitabschnittes durch die Schaltmatrix zusammen mit einer weiteren Steuerelektrode erregt werden, die der einen r.'euerelektrodc unmittelbar folgt (eine, die andere und eine weitere Steuerelektrode sind z. B. die Sieuerelektroden C₂, G und Cj). In anderen Worten muß jede Steuerelektrode bei einer vollen Erregerperiode der Steuerelektrode'; G-C_2n-, während zweier aufeinanderfolgender Zeitabschnitte erregt werden, ausgenommen die erste und letzte Steuerelektrode G und C_2n-I, die jeweils nur einen Zeitabschnitt lang erregt werden.

Anhand von F i g. 2 wird zum besseren Verständnis der erfindungsgemäßen Schaltmatrix eine herkömmliche Schaltmatrix beschrieben. In dem gezeigten Beispiel handelt es sich um eine Vier-zu-Vier-Schaltmatrix, die erste bis vierte in der Zeichnung senkrecht (in Spalten) verlaufende Leiter Al. A₂, Aj und A₄ und die senkrechten Leiter Al. X₂, Aj und A₄ kreuzende, in der Zeichnung waagerecht (in Zeilen) verlaufende Leiter Vi, Y₂, Y) und V₄ aufweisen, die aufeinanderfolgen und keinen ohmschen Koniakt mit den senkrechten Leitern aufweisen, wobei 16 Kreuzungspunkte gebildet werden. Außerdem umfaßt die Schaltmatrix Schaltelemente 1 bis 16, die den sechzehn Kreuzungspunkten 1 bis 16 jeweils zugeordnet sind. Jedes Kreuzungspunktelement kann aus einer in Reihe geschalteten Diode und Einern Widerstand bestehen, wie es in F i g. 2 nur für das erste Kreuzungspunktelement 1 dargestellt ist. Die Reihenschaltung verbindet eine senkrechte und eine waagerechte Leitung, wie Al und Vi, die sich in einem Punkt kreuzen, der der Reihenschaltung benachbart liegt. Die Kreuzungspunktelemente 1 bis 16 sind jeweils mit einer Steuerelektrode G — Ge verbunden, wie es in F i g. 2 in der Gestalt eines Pfeiles nur an dem ersten Kreuzungspunktelement 1 dargestellt ist. Die zweiten bis sechzehnten Kreuzungspunktelemente 2 bis 16 sind durch Punkte symbolisiert, wobei die Verbindungen zu den Steuerelektroden vernachlässigt sind. Zur zyklischen Erregung der Steuerelektroden G bis Ge müssen jeweils zwei Kreuzungspunktelemente entlang verschiedenen senkrechten und waagerechten Leitern, wie z. B. die Elemente 4 und 5, zu bestimmten Zeitabschnitten ausgewählt werden. Mit anderen Worten müssen ausgewählte Signale an zwei waagerechte

Leiter Vi, Vj und an zwei senkrechte Leiter A₄ und Ai angelegt werden. Es zeigt sich dabei, daß hierbei auch Kreuzungspunktc 1 und 8 ungewollt mit ausgewählt werden.

In F i g. 3 ist eine andere herkömmliche Schaltmatrix aufgezeigt. Zur Vermeidung der ungewollten Auswahl von K.reuzungspunkten sind zwei zusätzliche senkrechte Leiter X\ und A₄' in Spaltenrichtung vorgesehen. Bei dieser Schaltmatrix sind Kreuzungspunktelemente 1,4,9 und 12 so angeordnet, wie e? in F i g. 2 gezeigt ist. Kreuzungspunktelemente 5 und 8 sind Kreuzungspunkten zwischen den zusätzlichen senkrechten Leiter AV und A4' einerseits und dem zweiten waagerechten Leiter Vj andererseits zugeordnet. Die Kreuzungspunktelemente 13 und 16 sind entsprechend an den vierten waagerechten Leiter V₄ angeschlossen. Wie durch kleine Kreise 1', 4', 5', 8', 9', 12', 13' und 16' angedeutet ist, sind keine Kreuzungspunktelemente den Kreuzungspunkten des ersten und vierten senkrechten Leiters ΑΊ und A4 und des zweiten und vierten waagerechten Leiters Yt und Yt benachbart. Obgleich dadurch eine unbeabsichtigte Auswahl von Kreuzungspunkten vermieden wird, ist die Schaltmatrix in ihrer Anordnung und Arbeitsweise kompliziert.

F i g. 4 zeigt den grundsätzlichen Aufbau einer beispielsweisen Schaltmatrix nach der Erfindung. In dem dargestellten Beispiel enthält die Schaltmatrix erste bis vierte senkrechte Leitungen Ai-A₄ und erste bis vierte waagerechte Leitungen Vi-V₄. Den Kreuzungspunkten s-nd Kreuzungspunktelemente 1 bis 16 zugeordnet, die jeweils mit einem Steuerelement Ci- Qt in Verbindung stehen. Die Kreuzungspunktelemente 1 bis 4 verbinden die erste waagerechte Leitung Vi und die aufeinanderfolgenden senkrechten Leitungen Ai-A₄, welche die waagerechte Leitung Vi in einer bestimmten ersten Reihenfolge kreuzen. Die Kreuzungspunktelemente 5 bis 8 verbinden die zweite waagerechte Leitung V2 und die senkrechten Leitungen A₄-Ai, die die zweite waagerechte Leitung Vj in der entgegengesetzten, zweiten Reihenfolge kreuzen. Weiter verbinden die Kreuzungspuiiktelemente 4 und 5 die vierte senkrechte Leitung A₄ uiiu uic erste utiiJ zweite waagerechte Leitung Vi und Yi. Außerdem sind die Kreuzungspunktelemente 9 — 12 und 13—16 an einem der waagerechten Leitungen V₃ bzw. V₄ angekuppelt, während die Elemente 8—9 und 12—13 an der ersten bzw. vierten senkrechten Leitung A, bzw. A₄ angeschlossen sind. Auf diese Weise sind alle diejenigen Paare von Kreuzungspunktelementen, die während eines Zeitabschnittes ausgewählt werden, entlang nur einer der senkrechten und waagerechten Leitungen Ai-A₄ und Vi-V₄ angeordnet.

Mit dieser Anordnung der Kreuzungspunktelemente 1 — 16 ist es immer möglich, ein Kreuzungspunktpaar auszuwählen, indem nur drei waagerechte und senkrechte Leiter ausgewählt werden, und es ist unmöglich, gleichzeitig drei oder mehrere Kreuzungspunktelemente durch die drei bestimmten Leiter auszuwählen. Durch F i g. 4 wird verständlich, daß das erste bis sechzehnte Kreuzungspunktelement 1 bis 16 mit den ersten bis sechzehnten Steuerelektroden Q-Qf, den entsprechenden Kreuzungspunkten der Reihe nach so zugeordnet sind, daß sie von einem Ausgangskreuzungspunkt aus für das Kreuzungspunktelement 1 oder 16 zu einem Endkreuzungspunkt für die Elemente 16 oder 1 sofort aufgefunden werden können. Mehr im einzelnen sind von den Steuerelektroden Q-Qe der Reihe nach die Steuerelektroden Ci-G den ersten bis vierten Kreuzungspunktelementen 1 bis 4 zugeordnet, die die erste waagerechte Leitung Vi mit der ersten bis vierten senkrechten Leitung Ai-A₄ verbinden, welche die Leitung Vi in der ersten Aufeinanderfolge der Ziffern 1—4 kreuzen. Die Steuerelektroden C$—Ct sind den fünften bis achten Kreuzungspunktelementen 5—8 zugeordnet, die die zweite waagerechte Leitung Vj der Reihe nach mit der vierten bis ersten senkrechten Leitung A₄-Ai verbinden, welche die Leitung Y₂ in der entgegengesetzten zweiten Aufeinanderfolge der Ziffern 5, 6, 7 und 8 kreuzen. Die Steuerelektroden G— Qi sind den neunten bis zwölften Kreuzungspunktelementen 9—12 zugeordnet, die die dritte waagerechte Leitung Vj der Reihe nach mit der ersten bis vierten senkrechten Leitung Ai-A₄ verbinden, welche die Leitung Yj in der ersten Aufeinanderfolge der Ziffern 9, 10, 11 und 12 kreuzen und die Steuerelektroden Qt-Ci sind schließlich Hen dreizehnten bis sechzehnten Kreuzungspunktelementen 13—16 zugeordnet, die die vierte waagerechte Leitung V₄ der Reihe nach mit der vierten bis ersten senkrechten Leitung A₄-Ai verbinden, welche die Leitung V₄ in der entgegengesetzten Aufeinanderfolge der zweiten Reihenfolge der Ziffern 13, 14, 15 und 16 kreuzen.

2ί Wie bekannt, kann jedes Kreuzungspunktelement eine andere, entsprechend gerichtete Diode anstelle des Widerstandes aufweisen. Alternativ kann jedes Kreuzungspunktelement einen anderen Widerstand anstelle der gezeichneten Diode aufweisen. Die senkrechten

«ι Leitungen Ai-A₄ brauchen in ihrer Anzahl nicht mit der Anzahl der waagerechten Leitungen Vi- V₄ übereinstimmen. Außerdem brauchen die Leitungen Ai-A₄ nicht parallel zueinander verlaufen und können auf einer gekrümmten Fläche angeordnet sein, um dabei die

η Leitungen Vi — V₄ zu kreuzen.

F i g. 5 zeigt eine Schaltmatrix 20 unter Bezugnahme auf Fig.4. Jedes Kreuzungspunktelement besteht aus einer Diode Din Reihe mit einem Widerstand R jeweils in Verbindung mit einem Steuerelement Ci — CW Die

4n Schaltmatrix besitzt eine Treiberschaltung 30 und eine Verteilerschaltung 40 für zu jedem Zeitabschnitt ausgev/ähiie Signaie an drei senkrechten und waagereenten Leitungen Ai-A₄ und Vi- V₄. Wie nachstehend noch näher ausgeführt wird, besitzt der Verteiler 40 erste

4-, Ausgangsanschlüsse X₁-Xd und zweite Ausgangsanschlüsse Vj- Yd in Verbindung mit den Leitern Ai-A₄ bzw. Vi — V₄. Der Verteiler liefert erste und zweite Ausgangs-Signalgruppen an die ersten bzw. zweiten Ausgangsanschlüsse X₃-Xd und Y₁-Yd- Die Ausgangssignale des Verteilers sind logische »L«- und »O«-Signa-Ie, die nachstehend anhand der Tabelle 1 und 2 näher beschrieben sind. Die Treiberschaltung 30 umfaßt Transistorpaare Tn, Trr, 7rj, Tr₄; 7>5, Tn, und Tn, Tn zwischen den ersten Ausgangsanschlüssen X₁-Ajdes Verteilers und den entsprechenden senkrechten Leitern Ai-A₄. die kathodenseitig an die Dioden D anschließen, und Transistoren 7>9, Tno. 7>n und Trn zwischen den zweiten Ausgangsanschlüssen des Verteilers und den entsprechenden, waagerechten Leitungen Vi — V₄, die anodenseitig an die Dioden Dangeschlossen sind. Die Transistoren Tn-Trn liegen an der Spannungsquelle E

Nach F i g. 6 und 7 enthält ein Verteiler 40 für eine Schaltmatrix nach F i g. 4 einen Zähler 41 mit vier Smfen a, b, c und d zum Zählen von Zcitimpuiscn CL, die periodisch einem Eingangssignalanschluß 42 für die Zeitsignale aufgegeben werden, und zwar in entsprechenden Zeitabständen, um vier-bit-binäre Aus-

gangssignale an den zugehörigen Stufen a, b, cund dabzugeben, die zyklisch zwischen logischen Ziffern »0000« und»LLLL«überZiffern»L00O«,»0L0O«,»LL00«.. .und »OLLL« variieren, wie die Tabellen 1 und 2 verdeutlichen. Die Zählerausgangssignale werden mit Ausnahme der höchststelligsten Ziffer der Stufe d von den Stufen a, b und c an zwei Eingangsanschlüsse e und f eines ersten Dekodierers 43 über eine erste log-sche Schaltung angeschlossen, die UND-Gatter Aι-A₄, ODER-Gatter O₁-O₂ und Inverter /, - /₃ umfaßt und in der dargestellten Weise miteinander verbunden sind, um die Zählerausgangssignale für die drei niedrigstelligeren Ziffern in zwei-bit-binäre Signale umzuwandeln,

Tabelle 1

10

wie Tabelle I zeigt. Bezüglich der zwei-bit-binären Signale erzeugt Jer erste Dekodierer 43 erste vier-bit-dekodierte Ausgangssignale an seinen Ausgangsanschlüssen g, h, / und j'wie Tabelle 1 zu entnehmen ist. Der Verteiler 40 umfaßt weiter eine zweite logische Schaltung, die aus UND-Gattern A₅-A₁₂ und ODER-Gattern Oi-Ot besteht und von dem Zählerausgangssignal der zweithöchststelligsten Ziffer gesteuert wird, das von der Stufe c des Zählers 41 abgegeben wird, um die ersten dekodierten Ausgangssignale in die erste Ausgangssignalgruppe des Verteilers umzuwandeln, die an die ersten Ausgangsanschlüsse X₁-Xd abgegeben werden, wie Tabelle I näher veranschaulicht.

Zähler-Ausgänge

0
L
0
L
0
L
0
L

0
0
L
L
0
0
L
L

0
0
0
0
L
L
L
L

0	0
L	0
0	L
L	L
L	L
0	L
L	0
0	0

Dekodierer-Ausgänge	h	i	j	Verteiler	-Ausgänge	Xc	*ä
S	0	0	0	X.	X„	0	0
L	L	0	0	L	L	L	0
0	0	L	0	0	L	L	L
0	0	0	L	0	0	0	L
0	0	0	L	0	0	L	L
0	0	L	0	0	0	L	0
0	L	0	0	0	L	0	0
0	0	0	0	L	L	0	0
L		L	0

Aus F i g. 6 und 7 ergibt sich weiter, daß die höchststelligste Ziffer und die zweithöchststelligste Ziffer des Zählerausgangssignals von den Stufen d und c des Zählers 41 an die Eingangsanschlüsse k und / eines zweiten Dekodierers 44 gelegt werden, welcher diese Ziffern in zweite Vier-bit-Zählerausgangwignale dekodiert, die an den Ausgangsanschlüssen m, η. ο und ρ des Dekodierers in Werten erscheinen, wie sie aus Tabelle 2 ersichtlich sind. Der Verteiler 40 schließt außerdem eine dritte logische Schaltung ein, die UND-Gatter Au—Am und ODER-Gatter O\o— Oi 2 aufweist unddurch jene zwei ersten dekodierten Ausgangssignale gesteuert wird, die an den Ausgangsanschlüssen g und j des ersten Dekodierers 43 erscheinen, um die zweiten dekodierten Ausgangssignale in die zweite Ausgangssignalgruppe des Verteilers umzuwandeln, welche an den Ausgangsanschlüssen des Verteilers Vj — Yd erscheinen, wie Tabelle 2 zu entnehmen ist.

Tabelle 2

Zähler-Ausgänge	b	C	d
α	0	0	0
0	L	0	0
L	0	L	0
0	L	L	0
L	0	0	L
0	L	0	L
L	0	L	L
0	L	L	I.
L

Dekodierer-Ausgänge m η ο

Verteiler-Ausgänge	Y„	^r<	Yc
Ya	O	O	O
L	L	O	O
L	L	O	O
O	L	L	O
O	O	L	O
O	O	L	L
O	O	O	L
O	O	O	L
O

L	0	0	0
L	0	0	0
0	L	0	0
0	L	0	0
0	0	L	0
0	0	L	0
0	0	0	L
0	0	0	L

Wie aus F i g. 7 verständlich wird, werden nur zwei 1Og¹ISChC »L«-Signale an die zweite Gruppe der Ausgangsanschlüsse des Verteilers abgegeben, die an zwei benachbarte, waagerechte Leitungen Vi und Y₂, Y₂ und Yj oder Vj und Y₄ angeschlossen sind, während nur ein logisches »L«-Signal an die erste Gruppe der Ausgangsanschlüsse des Verteilers abgegeben wird, die an einen der senkrechten Leiter Xu X₂, X₃ oder Xa anschließt, um die vierte, achte, zwölfte oder sechzehnte Steuerelektrode C₄, Cg, Cn oder Cu zu erregen, wie vorstehend die zwei aufeinanderfolgenden Steuerelektroden. Auf der anderen Seite werden nur zwei logische »L«-Signale an die erste Gruppe der Ausgangsanschlüsse des Verteilers angelegt, die an zwei benachbarte senkrechte Leitungen X\ und X₂, X₂ und Xj oder Xj und X₄ zu anderen Zeitabschnitten angeschlossen sind, während nur ein logisches »L«-Signal an einen zweiten Verteilerausgangsanschluß abgegeben wird, der an eine der waagerechten Leitungen Yi, Y₂, Y₃ oder V₄ geschaltet ist Es folgt weiter, daß wenn die erste Signal-

gruype der Verteilerausgangssignale an die Nr. I und 4 abgegeben wird, ist an den Vertsilerausgangsanschlüssen X, und Xd ein logisches »L« nur für die Länge von einem Zeitabschnitt vorhanden und für die Länge von drei Zeitabschnitten, wenn der Fall eintritt, während > diejenigen Verteilerausgangssignale, die an die Nr. 2 und 3 abgegeben werden, an den Verteilerausgangsanschlüssen Xb und X_c für die Länge von zwei Zeitabschnitten vorhanden sind.

Fig.8 zeigt eine Vier-zu-Vier-Schaltmatrix gemäß einer zweiten Ausführung nach der Erfindung mit Kreuzungspunktelementen I bis 16, die der Reihe nach zwischen waagerechten Leiterpaaren Y\—Yt zickzackförmig angeordnet sind, während das siebente Kreuzungspunktelement 7 und die Kreuzungspunkt- r> elemente 8— 10 an dem senkrechten Leiter Xt angeschlossen sind, wobei das zehnte Kreuzungspunktelement 10 an den vierten waagerechten Leiter Yt angeschlossen tsL Es zeigt sich, daß bei einer derartigen Schaltmatrix nach der Erfindung die Zahl der senkrech- 2« ten oder waagerechten Leiter gerade sein muß.

F i g. 9 zeigt eine Vier-zu-Vier-Schaltmatrix nach einer dritten erfindungsgemäßen Ausführung mit den Kreuzungspunktelementen 1 — 16 in einer spiralförmigen Aufeinanderfolge.

Schließlich zeigt Fig. 10 eine Vier-zu-Vier-Schaltmatrix nach einer vierten Ausführung gemäß der Erfindung mit Kreuzungspunktelementen 1 — 16 in einer unregelmäßigen Aufeinanderfolge, wobei es unmöglich ist, die Kreuzungspunktelemcnte 1 —16 mit den aufeinanderfolgenden Steuerelektroden Q-Qe in einem bestimmten Linienzug zu beschreiben. Es ist aber hervorzuheben, daß jeweils zwei aufeinanderfolgende Kreuzungspunktelemente, wie die Elemente 3 und 4 oder 4 und 5 an demselben Matrixleiter angeschlossen sind.

Es ist damit für den Fachmann ohne weiteres möglich, auf der Grundlage der erfindungsgemäßen Lehre die Kreuzungspunktelemente in verschiedener Weise anzuordnen und den Verteiler 40 entsprechend auszubilden, der anhand der F i g. 6 und 7 nur für ein Ausführungsbeispiel näher erläutert ist. Die Schaltmatrix nach der Erfindung ist für elektrostatische Aufzeichnungseinrichtungen jeder Art geeignet, vorausgesetzt, daß die Vorrichtung eine Folge von Steuerelektroden entlang einer Vielzahl von ausgerichteten Aufzeichnungselektroden aufweist.

Hierzu 6 Blatt Zeichnungen

Claims

Patentansprüche;

1. Schaltmatrix für eine elektrostatische Aufzaiehnungseinrichtung mit einer Vielzahl von ausgench- s teten bzw. abgeglichenen Aufzeichnungselektroden und einer Folge von Steuerelektroden entlang den Aufzeichnungselektroden zum zyklischen Erregen der Steuerelektroden in aufeinanderfolgenden Zeitabschnitten, wobei jeweils zwei aufeinanderfolgende ι ο Steuerelektroden zu jedem Zeitabschnitt erregt sind und wobei eine von zwei aufeinanderfolgenden Steuerelektroden, die der anderen in der Folge unmittelbar nachfolgt, bei dem nächstfolgenden Zeitabschnitt zusammen mit einer weiteren Steuerelektrode fortlaufend erregt ist, welche in der Folge der einen der zwei Steuerelektroden als Nächste folgt und daß eine Vielzahl von ersten Leitern in einer ersten (zeilenweisen) Anordnung, eine Vielzahl von zweiten Leitern in einer zweiten (spaltenweisen) An-Ordnung, die die ersten Leiter ohne ohmschen Kontakt zur Bildung von Kreuzungspunkten aufeinanderfolgend kreuzen und eine Vielzahl von Kreuzungspunktelementen vorgesehen sind, die jeweils einem Kreuzungspunkt zugeordnet und mit einer >5 Steuerelektrode verbunden sind, wobei jedes der Kreuzungspunktelemente eintn der ersten Leiter mit einem der zweiten Leiter verbindet, der den ersten Leiter in einem Punkt kreuzt, welcher einem der Kreuzungspunktelemente benachbart ist, daß logische Schaltungsmittel zur Abgabe von Ausvahlsignalen selektiv an die ersten und zweiten Leiter und zur Auswahl von rwei Krvuzungspunktelernenten bei jedem der Zeitabschnitte vorgesehen :>ind, wobei die ausgewählten Kreur^ngspunktelemente π die zugehörigen Steuerelektroden erregen, d a durchgekennzeichnet, daß alle paarweise angewählten Kreuzungspunktelemente (1 — 16) derart angeordnet sind, daß sie einen der Leiter der einen ersten oder zweiten Leiteranordnung (Yt -- V₄; to Xi-X*) mit zwei entsprechenden Leitern der anderen Leiteranordnung verbinden.

2. Schaltmatrix nach Anspruch 1, wobei die ersu Leiteranordnung aus wenigstens drei Leitern besteht, dadurch gekennzeichnet, daß die Kreuzungs- r, punktelemente (1 —4) den äußersten Leiter (Yt) der ersten Leiteranordnung mit den Leitern (X\, Xi, Xh Xa)UCT zweiten Leiteranordnung verbinden, die den ersten Leiter der ersten Leiteranordnung in einer vorbestimmten ersten Aufeinanderfolge (X\— X*) v> kreuzen, daß die Kreuzungspunktelemente (5—8) den zweitäußersten Leiter (Yi) der ersten Leiteranordnung mit den Leitern der zweiten Leiteranordnung verbinden, die den zweitäußersten Leiter in der entgegengesetzten Aufeinanderfolge (A₄- X\) %-, kreuzen, daß die Kreuzungspunktelemente (9— 12) den drittäuBersten und gegebenenfalls weitere aufeinanderfolgende Leiter (Ys, Yi) der ersten Leiteranordnung mit den Leitern der zweiten Leiteranordnung verbinden, die den drittäußersten oder «ι einen der nachfolgenden Leiter in der einen oder der entgegengesetzten anderen Aufeinanderfoi'ge kreuzen, je nachdem, ob die Zahl der aufeinanderfolgenden Leiter der ersten Leiteranordnung ungerade oder gerade ist, und daß die Aufeinanderfolgen _h-, der Kreuzungspunkte den Aufeinanderfolgen der Steuerelektroden (Q-Q₆) entsprechen.

3. Schaltmatrix nach Anspruch 1 und 2. wobei die

Leiter der ersten und zweiten Leiteranordnung (Y] -Yr, X] -Xa) jeweils vier sind, dadurch gekennzeichnet, daß die Schaltungsmittel aus einem Verteiler (40) bestehen, der vier erste und vier zweite SignalausgangsanschJösse (X,—X<t Ya-Yd)besitzt, und in Abhängigkeit von umlaufenden Zeitimpulsen erste und zweite Signalgruppen an den ersten und zweiten Signalausgangsanschlüssen (X₁₁-Xd, Ya-Yd) vorhanden sind, wobei die Vert^ilerausgangssignale zwischen zwei logischen Werten (L₁0) variieren, und wobei die Schaltungsmittel außerdem Schaltelemente (Tr_x-Tm) umfassen, die die vorbestimmten logischen Werte der Verteilerausgangssignale der ersten und zweiten Signalgruppe revers an die Leiter der ersten Leiteranordnung (Yi- Y*) bzw. an die Leiter der zweiten Leiteranordnung (Xt -Xa) anschließen.

4. Schaltmatrix nach Anspruch 3, dadurch gekennzeichnet, daß der Verteiler (40) einen Zähler (41) zum Zählen der Zeitimpulse aufweist, der Zählerausgangssignale einer vierstelligen binären Zahl abgibt, wobei die Ausgangssignale zyklisch die Werte zwischen Null und 15 im dezimalen System annehmen, daß der Verteiler logische Schaltungen (Ai-A]S, Ot-On, Ix-Ii, 43, 44) aufweist, die von den Zählerausgangssignalen gesteuert sind, zur aufeinanderfolgenden Abgabe eines der logischen Werte an jene zwei Ausgänge der ersten Signalgruppe des Verteilers (40) und Weitergabe über Schaltelemente auf zwei benachbarte Leiter der ersten Leiteranordnung (Y\— Y*) und zur Abgabe des einen logischen Wertes an jeden der Ausgänge der zweiten Signalgruppe (X\ — X*) des Verteilers (40), und weiter zur Abgabe des einen logischen Wertes zu einem der Ausgänge der ersten Signalgruppe des Verteilers (40), der von den Schaltelementen an den Leiter der ersten Leiteranordnung geschaltet wird, welcher die Leiter der zweiten Leiteranordnung kreuzt, und daß der eine logische Wert an jene zwei Ausgänge cttr zweiten Signalgruppe des Verteilers gelegt und von den Schaltelementen an zwei benachbarte Leiter der zweiten Leiteranordnung geschaltet wird, wobei die Verteilerausgangssignale des einen logischen Wertes als Auswahlsignale dienen.

5. Schaltmatrix nach Anspruch 3 und 4, dadurch gekennzeichnet, daß die logischen Schaltungen einen ersten Dekodierer (43) enthalten, der vier erste Ausgangs.^cignalanschlüsse (g—j) zur Abgabe von vier ersten dekodierten Ausgangssignalen (Nr. 1 bis Nr. 4) aufweist; daß die logischen Schaltungen einen zweiten Dekodierer (44) aufweisen, der vier zweite Ausgangssignalanschlüsse (m—p) zur Abgabe von vier zweiten dekodierten Ausgangssignalen Nr. I bis Nr. 4 enthält, wobei jedes der ersten und zweiten dekodierten Ausgangssignale geeignet ist, ein logisches »L« und »0« zu liefern; das die logischen Schaltungen einen ersten logischen Schaltkreis (It-Ii, At — At, Ot- Οι) enthalten, der an die Ausgänge (a—c)des Zählers (41) mit Ausnahme des Ausganges (d) für die höchste Ziffer angeschlossen ist, zur Abgabe von aufeinanderfolgenden ersten logischen Ausgangssignalen »L« in der Reihenfolge der Nr. 1 bis Nr. 4, weiter zur Abgabe anderer erster logischer Ausgangssignale »0« während einer ersten Hälfte eines Intervalls, bei der das Zählerausgangssignal der zweithöchsten Ziffer einen der logischen Werte annimmt, und weiter zur aufeinanderfolgen-

den Abgabe von ersten logischen Aiisgangssignslen »L« in der Reihenfolge der Nr, 4 bis Nr, 1 und außerdem zur Abgabe weiterer erster logischer Ausgangssignale »0« während einer zweiten Hälfte des Intervalls; daß die logischen Schaltungen einen zweiten logischen Schaltkreis (O3—O9, As—An) enthalten, der von den Ausgangssignalen des ersten Dekodierers (43) beaufschlagt und von dem Ausgang (c) des Zählers (41) für die zweithöchste Ziffer gesteuert ist und dessen Ausgänge an die ersten Ausgangssignalanschlüsse (X₃-Xd) des Verteilers (40) angeschlossen sind; daß der zweite Dekodierer (44) an die Ausgänge (d; c) für die höchste und die zweithöchste Ziffer angeschlossen ist, zur aufeinanderfolgenden Abgabe von zweiten logischen Signalen »L« in der Reihenfolge der Nr. 1 bis Nr. 4 und zur Abgabe weiterer zweiter logischer Signale »0« und daß die logischen Schaltungen einen dritten logischen Schaltkreis (An—Ai% Οίο—O12) aufweisen, der an die Ausgänge (g—j, m—p)der beiden Dekodierer (43,44) angeschlossen ist und dessen Ausgänge an die zweiten Ausgangssignalanschlüsse (Y₃-Yd) des Verteilers (40) anschließen.