DE2703567A1 - Schnittstellenschaltung fuer digitalsysteme unterschiedlicher zeitbasis - Google Patents
Schnittstellenschaltung fuer digitalsysteme unterschiedlicher zeitbasisInfo
- Publication number
- DE2703567A1 DE2703567A1 DE19772703567 DE2703567A DE2703567A1 DE 2703567 A1 DE2703567 A1 DE 2703567A1 DE 19772703567 DE19772703567 DE 19772703567 DE 2703567 A DE2703567 A DE 2703567A DE 2703567 A1 DE2703567 A1 DE 2703567A1
- Authority
- DE
- Germany
- Prior art keywords
- signal
- digital
- code
- memory
- code groups
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/062—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
- H04J3/0626—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers plesiochronous multiplexing systems, e.g. plesiochronous digital hierarchy [PDH], jitter attenuators
- H04J3/0629—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers plesiochronous multiplexing systems, e.g. plesiochronous digital hierarchy [PDH], jitter attenuators in a network, e.g. in combination with switching or multiplexing, slip buffers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Computer Hardware Design (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
- Telephonic Communication Services (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Description
Postadresse München: Patentconsult 8 München 60 Radedtes!fa8e 43 Telefon (089) 883603/883604 Telex 05-212313
Postadresse Wiesbaden: Patentconsult 62 Wiesbaden Sonnenberger Straße 43 Telefon (06121) 562943/561998 Telex 04-184237
Western Electric Company, Incorporated Condon 13-4 195 Broadway, New York, N. Y., USA
Schnittstellenschaitungen .für Digitalsysteme unterschiedlicher
Zeitbasis
Die Erfindung bezieht sich auf eine Vorrichtung zur Übertragung
von Digitalsignalen mit Kodegruppen zwischen zwei Digitalsystemen, wobei ein erstes Digitalsystem auf einer
ersten Zeitbasis und das zweite Digitalsystem auf einer zweiten Zeitbasis synchronisiert ist, die hinsichtlich
Frequenz und Phase von der ersten Zeitbasis unabhängig ist.
Digitalsignaloperationen, sei es nun in einer Digitalsignalübertra^ungsanlage,
einem Kodierer, einem Dekodierer oder irgendeiner Art von Signalverarbeitungsanordnung, erfordern
709831 /0923
irgendeine Art einer vorbestimmten Zeitbasis, die periodisch Zeitsteuerungsinformation oder Signale erzeugt, auf denen
systematische Funktionen basieren, um ordnungsgemäßes Arbeiten vorzusehen. Zeitsteuerungssignaloperationen oder
Synchronisation wird erzeugt durch Verwendung aller oder ausgewählter Signale von einem Zeitbasissignal, das von
einem örtlichen Oszillator oder einem örtlichen Taktgeber erzeugt worden ist. Obwohl solche Oszillatoren für die Erzeugung
eines stabilen Zeitbasissignals einer vorbestimmten konstanten Frequenz ausgelegt sind, unterliegen alle Oszillatoren
einer endlichen Frequenzungenauigkeit zusätzlich zu irgendeinem Wert einer zeitlich veränderlichen Frequenzdrift.
Demgemäß werden zwei identisch aufgebaute Oszillatoren mit denselben Kenndaten höchstwahrscheinlich Signale erzeugen,
die sich etwas in der Frequenz unterscheiden und eine zeitlich veränderliche Frequenzdifferenz aufweisen.
Wenn mehrere Digitalsysteme miteinander verbunden sind, um miteinander in Nachrichtenverbindung zu treten, erfordert
ein kompatibles Arbeiten eine Gesamtsynchronisation systematischer Funktionen. Um ein kompatibles Arbeiten zu bewirken,
werden die örtlichen Oszillatoren der Digitalsysteme generell synchronisiert oder miteinander phasenstarr gekoppelt, um
eine zeitlich veränderliche Frequenzdrift zwischen den verschiedenen örtlichen Oszillatoren zu verhindern. Wenn die
Frequenzdrift nicht ausgeschaltet ist, können Daten verloren gehen oder fehlerhaft verarbeitet werden.
709831 /0923
Wenn verschiedene Teile einer insgesamt digitalen Nachrichtenanlage
verstreut sind, um einen geographischen Bereich zu bedienen, kann eine zuverlässige Synchronisation von örtlichen
Oszillatoren an verschiedenen Stellen der Anlage zusätzliche Nachrichtenverbindungen zu einem Haupttaktgeber erforderlich
machen, was die Kosten der Anlage erhöht. Wenn sich die Abstände erhöhen, um große Bereiche abzudecken, reichen Unterschiede
bei den Laufzeitverzögerungen verschiedener Signalstrecken einschließlich der für Synchronisationszwecke verwendeten
aus, um Synchronisationsprobleme zu schaffen. Ferner stellen ein Ausfall des Haupttaktgebers oder irgendwelcher
der zur Synchronisation verwendeten Nachrichtenverbindungen zusätzliche Quellen für einen Ausfall der Anlage dar.
Eine herkömmliche Lösung für eine Schnittstelle zwischen unabhängig
synchronisierten Digitalsystemen besteht darin, die Digitalinformation eines Systems in Analogform umzusetzen
und dann das Analogsignal wieder in ein Digitalsignal zurückzuverwandeln,
das eine Zeitsteuerung entsprechend der Zeitbasis des anderen Systems erhält. Eine andere Methode besteht
darin, das pulskodemodulierte (PCM-) Signal in ein deltamoduliertes Signal umzuwandeln und dieses dann in ein PCM-Signal
entsprechend einer zweiten Zeitbasis zurückzuverwandeln. Beide Anordnungen benutzen eine Signalumsetzung, die
unerwünscht ist im Hinblick auf die Gerätschaft, die zur Durchführung der Umwandlung erforderlich ist, und im Hinblick von
den Signalumsetzmethoden innewohnenden Amplitudenannäherungen,
709831/0923
27Ü3567
welche die Qualität des Informationsinhalts des der Umwandlung
unterzogenen Signals verschlechtern. Ein weiterer Nachteil der letzteren Methode besteht in folgendem: Wenn
die Digitalsignale der beiden Systeme nicht unter Verwendung derselben Abtastfolgefrequenz kodiert sind, wird diese
Folgefrequenz geändert durch einfaches Wiederholen oder
Weglassen von Digitalsignalen, was ebenfalls die Qualität der Information verschlechtert.
Folglich richtet sich die Aufgabe der vorlegenden Erfindung
auf die Bereitstellung einer flexiblen Schnittstelle zwischen zusammenwirkenden, jedoch autonom synchronisierten
Digitalsystemen, und zwar unter Verwendung einer minimalen Anzahl von Signalumsetzungen, wobei die Schnittstelle automatisch
eine Frequenzdifferenz und eine Drift kompensieren
soll, die entweder durch vorübergehendes oder durch dauerndes Fehlen einer Synchronisation bewirkt ist, wodurch die
Leistungsfähigkeit und Zuverlässigkeit der Gesamtanlage verbessert
werden soll.
Diese Aufgabe wird gelöst mit einer Vorrichtung der einleitend angegebenen Art, die erfindungsgemäß gekennzeichnet
ist durch eine mit dem ersten Digitalsystem gekoppelte Speichereinrichtung zum Empfang von Kodegruppen, die von den
Kodegruppen des ersten Digitalsystems mit einer mit der ersten Zeitbasis synchronisierten ersten Folgefrequenz abgeleitet
sind, und zum Speichern dieser Kodegruppen, durch
709831/0923
eine Zugriffseinrichtung zur Übernahme des Inhalts der Speichereinrichtung mit einer mit der zweiten Zeitbasis
synchronisierten zweiten Folgefrequenz und zur Steuerung der Phase der Kodegruppen für das zweite Digitalsystem,
durch eine Zeitsteuereinrichtung zur Erzeugung eines Ausgangssignals, das die relative Phase der Kodegruppen des
zweiten Digitalsystems bezüglich der Phase der vom ersten Digitalsystem erzeugten Kodegruppen anzeigt, durch eine mit
der Speichereinrichtung gekoppelte Multipliziereinrichtung, die eine vom Ausgangssignal der Zeitsteuereinrichtung gesteuerte
variable Verstärkung aufweist und ein Ausgangssignal erzeugt, welches das Produkt aus der quantisierten
Amplitude wenigstens einer Kodegruppe vom ersten Digitalsystem und der Verstärkung der Multipliziereinrichtung anzeigt,
durch eine Addiereinrichtung zum Zusammenfassen des Ausgangssignals der Multipliziereinrichtung mit dem ausgewählten
Inhalt der Speichereinrichtung zur Erzeugung von Kodegruppen für das zweite Digitalsystem, wobei jede Kodegruppe
von wenigstens einer Kodegruppe vom ersten Digitalsystem abgeleitet ist, und durch eine Ausgangseinrichtung,
die ein interpoliertes Signal, das von der Addiereinrichtung erzeugte Kodegruppen aufweist, erzeugt und mit der Zugriffseinrichtung synchronisiert ist, damit das interpolierte
Signal mit dem zweiten Digitalsystem kompatibel ist, so daß die Zeitsteuereinrichtung und die Multipliziereinrichtung
Frequenz- und Phasenunterschiede zwischen erster und zweiter
- 6 709831/0923
-y-
Zeitbasis dadurch ausgleichen, daß im interpolierten Signal im wesentlichen derselbe Informationsgehalt erhalten
bleibt, wie er vom Digitalsignal vom ersten Digitalsystem angegeben worden ist.
Ausgestaltungen und Weiterbildungen der erfindungsgemäßen Vorrichtung sind in den Unteransprüchen angegeben.
Im folgenden wird die Erfindung anhand von Ausführungsformen näher erläutert. In der zugehörigen Zeichnung zeigen:
Fig. 1 ein Diagramm eines Teils einer Fernsprechanlage;
Fig. 2A und 2B, wenn sie gemäß Fig. 3 zusammengelegt sind,
ein Blockschaltbild einer erfindungsgemä3 angeordneten
Vorrichtung;
Fig. K und 5 Hilfsmittel zur Erläuterung der Arbeitsweise
der gemäß Fig. 2A angeordneten Vorrichtung; und
Fig. 6, 7 und 8 verschiedene Aspekte bei der Arbeitsweise
der in Fig. 2B gezeigten Vorrichtung.
Die Erfindung überwindet in ihren verschiedenen Aspekten
die Begrenzungen bekannter Schnittstellen. Weitläufig betrachtet schafft die Erfindung ein insgesamt digitales
Signalkopplungsmedium, dem eine Flexibilität zur Anpassung
709831/0923 _ ? _
-r-
*s 2703S67
an eine kleine, gewöhnlich vorhandene, jedoch veränderliche Frequenzdrift in der Signalfolgefrequenz zwischen den beiden
Digitalsystemen innewohnt. Was einige speziellere Aspekte betrifft, erzeugt die erfindungsgemäße Vorrichtung eine
Änderung der Abtastfrequenz der Digitalsignale durch Anpassen des Wertes der vom Medium ausgehenden kodierten Abtastwerte
in Abhängigkeit von Echtzeitänderungen der relativen Zeitsteuerungsfolge beim Auftreten der kodierten Abtastwerte der
beiden durch das Medium gekoppelten Digitalsysteme.
Was ihre breiteren Aspekte betrifft, nimmt die erfindungsgemäße Vorrichtung die Form einer elastischen Schnittstelle
zwischen zwei in Verbindung stehenden Digital systemen an, die
autonom auf individuellen Zeitbasen synchronisiert sind, die in Frequenz und Phase von einander unabhängig sind. Die
Systeme stehen durch Verwendung von Kodegruppen aus digitalen Signalen in Nachrichtenverbindung. Die Schnittstelle
umfaßt einen Speicher, der Kodegruppen speichert, die von den Kodegruppen des ersten der beiden Digitalsysteme abgeleitet
sind. Die Inhalte des Speichers werden diesem entnommen, um Kodegruppen für das zweite der beiden Digitalsysteme
zu erzeugen, und zwar mit einer zweiten Folgefrequenz, die entsprechend der Zeitbasis des zweiten Systems synchronisiert
ist. Die Phase der Kodegruppen für das zweite Digitalsystem wird bezüglich der Phase der vom ersten Digitalsystera
erzeugten Kodegruppen von einer Zeitsteuerungsanordnung gemessen. Eine mit dem Speicher in Schaltungsverbindung stehende
709831/0923
Multipliziereinrichtung weist eine variable Verstärkung auf, die entsprechend der* Zeitsteuerungsanordnung gesteuert
wird. Die Multipliziereinrichtung erzeugt ein Ausgangssignal, welches das Produkt der quantisierten Amplitude, die durch
wenigstens eine Kodegruppe vom ersten System angegeben worden ist, und ihre Verstärkung anzeigt. Eine Addiereinrichtung
faßt das Ausgangssignal der Multipliziereinrichtung zusammen mit den ausgewählten Kodegruppen, die man vom Speicher erhalten
hat, um Kodegruppen für das zweite System zu erzeugen, wobei jede Kodegruppe von wenigstens einer Kodegruppe
vom ersten System abgeleitet ist. Das Ausgangssignal der Schnittstellenschaltung ist entsprechend der zweiten Zeitbasis
synchronisiert, um ein interpoliertes Signal zu liefern, das mit dem zweiten Digitalsystem kompatibel ist. Gemäß
eines grundsätzlichen Aspektes der Erfindung kompensiert
die Flexibilität zur Veränderung der Verstärkung der Multipliziereinrichtung entsprechend den Zeitdifferenzen beim
Auftreten der Kodegruppen der beiden Systeme Frequenz- und Phasendifferenzen zwischen den beiden Zeitbasen, indem im
wesentlichen derselbe Informationsinhalt im interpolierten Signal beibehalten bleibt, wie er durch das Digitaisignal
vom ersten System angegeben ist.
Was einen spezielleren Aspekt betrifft, ist die Zeitsteuerungsanordnung
mit der Multipliziereinrichtung über einen Umsetzer verbunden, der eine vorbestimmte Kennlinie aufweist.
709831 /0923
Bei einer erfindungsgemäßen Ausführungsform entspricht die
ubertragungskennlinie einem Teil einer angehobenen Kosinuskurve.
Bei einer zveLten erfindungsgemäßen Ausführungsform
entspricht die ubertragungskennlinie einem Teil der von
einem Polynom dritten Grades erzeugten Kurve. Der Speicher hat bei jeder Ausführungsform einen Aufbau, bei dem jeder
Speicherplatz eine Kodegruppe speichert. Der Speicher arbeitet außerdem bei jeder Ausführungsform als eine Zeitlagen-Austauscheinrichtung,
indem er die Kodegruppen mit einer Adressenfolge ausliest, die von derjenigen Adressenfolge
verschieden ist, welche verwendet worden ist, als dem Speicher die Kodegruppen eingegeben worden sind. Die unterschiedlichen
Adressenfolgen werden einer Subtiahiereinrichtung
zugeführt, deren Ausgangssignal dem übertrager zugeführt wird. Die Speicherkapazität ist bei jeder dieser Ausführungsformen
verschieden. Außerdem ist der Speicher bei der zweiten AusfUhrungsform
dazu ausgelegt, als Akkumulator oder Zwischenspeicher zu arbeiten.
Fig. 1 zeigt einen vereinfachten Teil einer Fernsprechanlage,
der eine vorteilhafte Anwendung der vorliegenden Erfindung zeigt. Es sei auch bemerkt, daß nur der für die Anwendung
und Beschreibung der Erfindung wichtige Anlagenteil gezeigt ist und daß weitere Vorrichtungen, die normalerweise in dem
in Fig. 1 gezeigten Teil der Fernsprechanlage enthalten sind, zugunsten der Klarheit absichtlich weggelassen sind.
709831/0923
- ίο -
In Fig. 1 bedient ein Ortsamt 11 Ortsteilnehmer 12, wofür es ein Zeitmultiplex-(TDM)-Koppelfeld 1.3 benutzt, um unter
der Leitung einer zentralen Steuerung und Zeitsteuerung 14 Verbindungen zwischen den Teilnehmern herzustellen. Das
Koppelfeld 13 und die zentrale Steuerung 14 sind in Fig. 1
einfach als bloße Blocks dargestellt, die viele herkömmliche Systemfunktionen umfassen, welche die vorliegende Erfindung
nicht direkt betreffen. Einzelheiten des Koppelfeldes 13
und der zentralen Steuerung 14 können als bekannt angesehen
Erfindung
werden, sind nicht Teil der vorliegenden/und werden nachfolgend
nur kurz erwähnt. Ein Beispiel für ein typisches Zeitmultiplex-Vermittlungsnetzwerk,
das mit Hilfe eines gemeinsamen Steuerprozessors und einer gemeinsamen Zeitvorgabe
oder Zeitsteuerung betrieben wird, ist in der US-PS 3 73β
(Johnson et al, 29· Kai 1973) beschrieben. Ein solches
Koppelfeld ist als eine Speicher-Vermittler-Speicher-Verraittler-Speicher-Netzwerkform
klassifiziert. Das Koppelfeld 13 bedient eine Vielzahl Ortsteilnehmer 12 und steht
über ein Paar digitale Übertragungswege l8 mit einem entfernt
liegenden Amt 17 in Verbindung. Bei dem entfernt liegenden Amt 17 kann es sich beispielsweise um ein elektromechanisches
Fernsprechamt handeln, in dem die Digitalsignale vom Übertragungsweg l8 vor der Vermittlung in Analogsignale
umgesetzt werden, um Verbindungen zu den zugeordneten örtlichen Teilnehmern dieses Amtes zu schaffen. Da es sich bei
dem entfernt liegenden Amt 17 um ein Fernsprechamt herkömm-
709831 /0923 - Il -
licher Art handelt, können die Übertragungswege, wie sie
durch den übertragungsweg l8 dargestellt sind, der eine Verbindung zwischen dem Zentralamt und dem entfernt liegenden
Amt 17 herstellt, bequemerweise mit den Operationen des Koppelfeldes I3 und der zentralen Steuerung 14 synchronisiert
sein. Demzufolge stellen digitale Übertragungswege keinerlei Synchronisationsprobleme für das Zentralamt 11 dar.
In Fig. 1 ist außerdem ein entfernt liegendes Amt 21 mit einem elektronischen Vermittlungssystem (ESS) gezeigt, bei
dem es sich um ein TDM-Fernsprechamt mit eigenen Einrichtungen zur zentralen Steuerung und Zeitsteuerung handelt. Eine
Vielzahl Paare von Übertragungswegen 22 stellt eine Verbindung zwischen dem entfernt liegenden Amt 21 und dem Ortsamt 11 her. Die Übertragungswege 22 sind mit den innerhalb
des Amtes 21 ausgeführten Operationen synchronisiert und es deshalb müssen geeignete Schritte unternommen werden, um
sicherzustellen, daß der Betrieb der Übertragungswege 22 mit dem Koppelfeld 13 kompatibel ist. Die Verwendung der
vorliegenden Erfindung innerhalb einer jeden einer Vielzahl von Synchronisationsschnittstellen 25, welche die
Übertragungswege 22 an das Koppelfeld lji ankoppeln, ist
nur als Darstellung einer von vielen möglichen Anwendungen zur Verwirklichung der Vorteile der vorliegenden Erfindung
zu verstehen.
709831/0923 -12-
Zur Beurteilung der innerhalb der vielen Synchronisationsschnittstellen 23 durchgeführten Operationen ist es erforderlich,
die Eigenschaften der Digitalsignale sowohl in den Übertragungswegen 22 als auch im Koppelfeld I3 zu
betrachten. Jedes Paar Übertragungswege 22 kann als ein gesondertes T-Träger-Digitalübertragungsystem betrachtet
werden, wie das Tl Carrier Transmission System der Bell Telephone System, das bei einer Folgefrequenz von 1,544
Megabit pro Sekunde arbeitet. Die Digitalsignaie werden über die Übertragungswege 22 in festen Blöcken übertragen,
die Rahmen genannt werden. Normalerweise umfaßt jeder Rahmen ein Digitalkodewort von jedem von 24 Informations- oder
Sprachbandkanälen. Bei jedem Digitalwort handelt es sich um eine Gruppe von 8 Bits in einem nicht linear kodierten oder
kompandierten Pulskodemodulations-(PCM-)Format mit einer
Abtastfrequenz von 8OOO Abtastwerten pro Sekunde. Am Ende
von je 192 Informationsbits in einem Rahmen wird in den
digitalen Bitstrorn ein Schlußbit zu Rahmen bildenden Synchronisationszwecken
eingefügt. Das Koppelfeld 13 dagegen ist für Digitalsignale ausgelegt, die mit Hilfe einer schnelleren
Abtastgeschwindigkeit von 32.000 Abtastwerten pro Sekunde erzeugt worden sind. Zusätzlich zur 4:1-Erhöhung
besteht auch eine grundsätzliche Differenz im Format der Digitalsignale. Bei jedem Digitalwort im Koppelfeld I3
handelt es sich um ein 9-Bit-Wort, das unter Verwendung einer differentiellen PCM linear kodiert ist. Die Erhöhung
709831/0923 -13-
der Folgefrequenz der Digitalsignale plus die Umsetzung von nichtlinearer PCM zu linearer differentieller PCM
ermöglicht die Vereinfachung und wesentliche Einsparung der Hardware oder Geräteausrüstung für die verschiedenen
Filteroperationen, die innerhalb des Koppelfeldes 13 durchgeführt
werden, bei einer bescheidenen Erhöhung der Hardware-Kosten für die Geschv/indigkeitserhöhung. Die Erfindung
wird nachfolgend in einer Zeitmultiplex-Umgebung beschrieben,
da impulskodierte Signalkanäle, wie die durch die Übertragungswege 22 repräsentierten, häufig in einer solchen Umgebung
benutzt werden.
Ein vollständiges Blockschaltbild der Synchronisationsschnittstellenschaltungen
23 der Fig. 1 umfai3t die in den Fig. 2A
und 2B gezeigten Vorrichtungen. Die Fig. 2A und 2B sollten in der in Fig. 3 angedeuteten Weise zusammengelegt werden.
Da die in jedem Teil der Fig. 3 dargestellte Anordnung in einer im wesentlichen unabhängigen Weise arbeitet, wird zuerst
Fig. 2A betrachtet, deren Schaltungsanordnung das ankommende Signal vom Übertragungsweg 22 empfängt und einen Eingang
für das Koppelfeld 13 bildet.
Bei einem Amtsverstärker 31 handelt es sich um den letzten Verstärker einer verstärkerbestückten Leitung, der das übertragene
Signal wie andere Verstärker regeneriert, die seriell entlang der Länge der Digitalübertragungsverbindung, die ein-
709831/0923 - 14 -
fach als einer der Ubertragungswege 22 in Fig. 1 dargestellt
ist, angeordnet sind. Der Verstärker 31 kann außerdem das üblicherweise zur Digitalübertragung verwendete bipolare
Signalformat in das passende unipolare Digitalsignalformat
umwandeln, das der Logikschaltungsanordnung zugeordnet ist, die in der Anordnung gemäß Fig. 2A verwendet wird. Das Ausgangssignal
des Amtsverstärkers 31 wird über einen Bitsynchronisierer
32 auf einen Serien/Parallei-Konverter 33 gegeben. Eine Synchronisiereinrichtung 32 stellt sicher, daß
die Eingabe in den Konverter 33 ohne Verlust oder Wiederho·-
lung von Bits in einer jeden Kodegruppe geschieht. Bei der Synchronisiereinrichtung 32 kann es sich um eine integrierte
Schaltung wie den SN54120 Dual Pulse Synchronizer von Texas
Instruments handeln, die beschrieben ist auf den Seiten 264 bis 268 des "TTL Data Book for Design Engineers" (Copyright
dieser Firma von 1973)· Beim Konverter 33 handelt es sich um ein serielles Schieberegister mit einer Anzahl Zellen,
die der Anzahl Bits in einer Kodegruppe vorn übertragungsweg 22 entspricht. Der Konverter 33 dient als Eingangsvorrichtung
für einen Speicher 3^·
Das Ausgangssignal des Amtsverstärkers 31 wird außerdem einer Taktwiedergewinnungsschaltung 36 zugeführt. Bei der Taktwiedergewinnungsschaltung
36 handelt es sich um eine herkömmliche Anordnung, wie eine R8sonanzsc'n'..'in..~schaltun~ oder eine
PLL-Schaltunc; (Phasensynchrone Schaltung)» die e:.ne Reihe von
Ausgangsimpulsen mit einer Impulsfolgefrequenz erzeugt, die
der Bitfolgefrequenz des empfangenen Signals auf dem Über-
709831/0923
tragungsweg 22 entspricht. Das Ausgangs signal der Taktwiedergewinnungsschaltung
36 wird einem Zähler 37 zugeführt, der durch acht teilt. Ein Detektor 38 stellt den Zustand,
daß lauter Logikw.erte "l" vorliegen, oder das Ausgangssignal
des Zählers 37 bei vollem Zählstand fest und erzeugt ein Freigabesignal für den Speicher 34. Während des rahmenbildungssynehronisierten
Betriebs wird das Freigabesignal erzeugt, um jede vollständige Kodegruppe vom Konverter 33 zum
Speicher 34 zu übertragen. Ein Zähler 39 erhält das Ausgangssignal
der Endstufe des Zählers 37 und dividiert durch 24. Während die Anordnung gemäß Fig. 2A synchronisiert ist, ändert
der Zähler 39 seinen Zählstand in Übereinstimmung mit dem Beginn einer jeden beim Speicher J>k ankommenden Kcdegruppe.
Demgemäß dient der Zähler 39 zum Identifizieren des Platzes einer jeden Kodegruppe in dem Rahmen, wie er empfangen wird.
Die Rahmenbildungsbits, die in dem Rahmen der vom übertragungsweg 22 empfangenen Bitfolge enthalten sind, werden durch
einen Rahmendetektor 42 identifiziert. Wenn der Rahmendetektor
42 einmal die genaue Stelle der Rahmen in der Bitfolge identifiziert, setzt er die Zähler 37 und 39 auf Null, so
daß der Zähler 37 die Bits innerhalb eines jeden Digitalwortes zählt und der Zähler 39 einen Zählstand erhält, der die Stelle
eines jeden Digitalworts innerhalb des Rahmenbildungsmusters der ankommenden Bitfolge anzeigt, um einen synchronisierten
Betrieb zu schaffen. Gleichlaufend mit dem Freigabeausgangssignal
des Detektors 38 erzeugt der Zähler 39 ein Ausgsuigs-
- 16 709831 /0923
signal, das der Stelle des Digitalwortes im empfangenen Rahmenbildungsmuster entspricht, auf einer Anzahl paralleler
Leiter, die durch eine Sammelleitung 45 dargestellt sind,
um die Schreibadressensignale für den Speicher 34 zu erzeugen.
Die Sammelleitung 45 ist wie andere Sammelleitungen in der Zeichnung durch einen doppellinigen Leiter gekennzeichnet.
Die Sammelleitung 45 umfaßt in diesem Fall fünf parallele Leiter.
Beim Speicher 34 handelt es sich um einen Speicher mit beliebigem
Zugriff beim Lesen und Schreiben, der in Zeilen aufgebaut ist, die eine Kapazität zur Speicherung einer
Kodegruppe haben. Der Speicher 34 ist in zwei Abschnitte
unterteilt: Der obere kann als der "gerade" Teil und der untere als der "ungerade" Teil betrachtet werden. Jeder
dieser Teile hat eine ausreichende Kapazität um einen kompletten Rahmen digitaler Signale vom übertragungsweg
22 zu speichern. Der adressierende Zählstand des Zählers zeigt den Zeilenplatz an, während ein Flipflop 43 angibt,
in welchem Teil des Speichers der Inhalt des Konverters gespeichert werden soll. Der zuerst empfangene Rahmen und
nachfolgende ungeradzahlige Rahmen der Signale vom Übertragungsweg 22 werden in den ungeraden Teil des Speichers 3^
geschrieben. Der zweite Rahmen der ankommenden Signale vom Übertragungsweg 22 und nachfolgende geradzahlige Rahmen
werden in den geraden Teil des Speichers 34 geschrieben.
- 17 709831/0923
Es sei bemerkt, daß die erste Kodegruppe in jedem Rahmen
dem ersten Informationskanal entspricht, und sofort, bis zur letzten Kodegruppe in dem Rahmen, die dem 24. Informationskanal
entspricht. Dieses sukzessive Numerierungssystem
wird verwendet, um aufeinanderfolgende Kodegruppen in aufeinanderfolgenden Zeilen des Speichers 34 zu speichern.
Jede Zeile hat einen Adressenplatz und speichert eine komplette Kodegruppe. Der Speicher J4 dient hauptsächlich
zur Erzeugung der kodierten Versionen zweier aufeinanderfolgender Abtastwerte eines gegebenen Informationskanals
für Interpolationszwecke, und zwar jedesmal dann, wenn am Koppelfeld 13 von der zentralen Steuerung 14 ein Eingangssignal
abgerufen wird.
Der Ausgang der Endstufe des Zählers 39 wird auf ein gerade/ungerade-Flipflop 43 gegeben, das der Anzeige dient,
ob das gegenwärtig empfangene Rahmenbildungsmuster geradzahlig oder ungeradzahlig ist. Das Ausgangssignal des Flipflops 43 wird einer Subtrahiereinrichtung 44 zusammen mit
dem Ausgangssignal des Zählers 39 und dem Ausgangssignal der Endstufe des Zählers 37 zugeführt. Die Ausgänge des
Zählers 39 erzeugen die Schreibadresseninformation für jedes Digitalwort im Speicher 34. Die Schreibadresseninformation
wird dem Speicher J>K als das Schreibadresseneingang-(WAR)Signal
auf Sammelleitung 45 zugeführt. An diesem Punkt sei bemerkt, daß alle Operationen der beschriebenen Anordnung
in Fig. 2A synchronisiert sind mit dem ankommenden
709831/0923. - 18 -
Signal vom Uoertragungsweg 22, das in den Speicher 34 geschrieben
wird.
Das Ausgangssignal der zentralen Steuerung und Zeitsteuerung 14 wird einem Leseadressensoeicher 46 zugeführt. Der Speicher
46 erzeugt zwei parallele Ausgangssignale, die als Leseadresse-Gerade-Eingang
(RA^p.) oder Leseadresse-Ungerade-Eingang (RAQR)
bezeichnet sind, zur Adressierung zweier aufeinanderfolgender
Kodegruppen desselben Informationskanals innerhalb des Speichers 32S um jede interpolierte Kodegruppe abzuleiten. Wenn
eine Ausgangssammelleitung des Speichers 46 den Speicher 34
an der der ältesten Kodegruppe entsprechenden Stelle abfragt, identifiziert das Ausgangssignal des Flipflops 4.3 diesselbe.
Auf den Empfang dieser Adresse am Speicher 34 hin wird dessen
Inhalt zu einem Parallel-Serien-Konverter 47 übertragen.
Das Ausgangssignal des Parallel-Serien-Konverters 47 wird
über einen Kode-Konverter 48 auf einen Interpolator 49 gegeben. Der Kode-Konverter 48 ändert den Bitinhalt einer jeden
der im Speicher 3^ gespeicherten nichtlinear kodierten Gruppen
zur Verwendung im Interpolator 49 in eine linear kodierte Gruppe. Beim Konverter 48 handelt es sich um eine herkömmliche
Schaltung, die allgemein bekannt ist als ein digitaler Expander, wie er gezeigt ist in Fig. 15 eines Artikels mit
dem Titel "A Unified Formulation of Segment Companding Laws and Synthesis of Codecs and Digital Compandors" von H. Kaneko
in The Bell System Technical Journal, Vol. 49, No. 7, September 1970, Seiten 1555-1588. Eine Anordnung zur Durchführung
709831/0923
der inversen Operation der digitalen Kompression ist in Fig. 16 des genannten Artikels gezeigt. Die inverse Punktion
wird durch einen Kode-Konverter 85 der Fig. 2B durchgeführt. Das nächste Adressensignal, das vom Speicher 46 am anderen
Ausgang erzeugt wird, entspricht somit den im Speicher 34 gespeicherten Kode-Gruppen des nächstfolgenden Abtastwertes
desselben Informationskanals. Beim Auftreten dieses Adressensignals
überträgt der Ausgang des Konverters 47 die unter dieser Adresse gespeicherte Kodegruppe in der vom Konverter
48 modifizierten Form zum Interpolator 49. Wenn das Kodegruppenpaar
am Ausgang des Konverters 48 erscheint, ist das Zeitsteuerungsintervall zwischen dem Paar zweier aufeinanderfolgender
Kodegruppen gleich der Laufzeitverzögerung der Verzögerungseinrichtung
51, so daß beide Kodegruppen am Eingang und am Ausgang der Verzögerungseinrichtung verfügbar sind.
Da die Eingänge der Subtrahiereinrichtung 52 mit dem Eingang und dem Ausgang der Verzögerungseinrichtung 5I verbunden
sind, entsteht am Ausgang der Subtrahiereinrichtung die
Differenz zwischen diesen beiden Signalen.
Der andere Eingang des Interpolators 49 wird vom Speicher 53
versorgt. Das Eingangssignal für den Speicher 53 von der Subtrahiereinrichtung 44 wird erzeugt durch Subtrahieren des
Leseadressensignals des ersten kodierten Abtastwertes vom gegenwärtigen Schreibadressensignal derjenigen Kodegruppe,
welche gegenwärtig vom Konverter 33 i-n den Speicher J>k ge-
- 20 -
709831/0923
schrieben wird, und zwar zu der Zeit, zu welcher die interpolierte Kodegruppe von der zentralen Steuerung 14
abgerufen wird. Der erste kodierte Abtastwert ist die erste Kodegruppe des Paares, die von den beiden aufeinanderfolgenden
kodierten Abtastwerten desselben Signalkanals, der vom Interpolator 49 zur Erzeugung einer interpolierten
Kodegruppe verwendet wird, ankommt. V/enn die Zähler 37 und
39 die Schreibadressenplätze der Kodegruppen innerhalb des Speichers 34 erzeugen, unterteilen sie auch das Intervall
zwischen zwei aufeinanderfolgenden Kodegruppen desselben Signalkanals in 48 Inkremente. Dies läßt sich leicht durchführen,
da jedes Rahmenbildungsmuster 24 Kodewörter enthält und das endgültige Ausgangssignal der letzten Stufe des
Zählers 37, das der Subtrahiereinrichtung 44 zugeführt wird,
die Folgefrequenz des Ausgangssignals des Zählers 39 auf das Zweifache verändert. Demgemäß erzeugt die Subtrahiereinrichtung
44 ein Binärzahlenausgangssignal in einem Bereich entsprechend von 0-48, und zwar jedesmal, wenn zwei aufeinanderfolgende
Kodegruppen vom Speicher 34 erhalten werden. Dieses Ausgangssignal der Subtrahiereinrichtung 44 dient zur
Identifizierung der relativen Position einer jeden interpolierten Kodegruppe innerhalb desjenigen Intervalls, welches
zwischen der Ankunft des Paares zweier aufeinanderfolgender Kodegruppen am Speicher 3^ definiert ist.
Der Speicher 53 transformiert das Ausgangssignal der Subtrahiereinrichtung
44 in einen Koeffizienten CL, der die Ver-
709831/0923
Stärkung der Multipliziereinrichtung 54 steuert. Das Ausgangssignal
der Multipliziereinrichtung 54 wird einem Eingang eines Addierers 56 zugeführt. Gleichlaufend mit jedem
Ausgangssignal der MuMpliziereinrichtung 54 tritt das Ausgangssignal
der Verzögerungseinrichtung 51 auf. Die Punktion
des Addierers 56 besteht deshalb darin, eine gewichtete
Quantität der Differenz zwischen zwei aufeinanderfolgenden Kodegruppen zur ältesten(oder zuerst empfangenen) Kodegruppe
hinzuzufügen. Das vom Addierer 56 kommende Ausgangssignal
des Interpolators 49 wird einem Digitalfilter 57 zugeführt» Das Digitalfilter 57 kompensiert eine Hochfrequenzdämpfung
(Roll-Off), die durch die vom Interpolator 49 durchgeführte
Interpolationsfunktion erzeugt wird. Bei diesem Digitalfilter handelt es sich um einen herkömmlichen Aufbau eines Filters
vierter Ordnung, das beispielsweise verwirklicht werden kann durch Kaskadieren zweier Abschnitte zweiter Ordnung
derart, wie sie je in den Fig. 2 oder 3 der US-PS 3 777 720
(Croisier, 4. Dezember 1973) gezeigt sind. Alternativ dazu
kann das Filter 57 realisiert werden durch einen einzigen Abschnitt vierter Ordnung des Croisier-Filters. Die endgültige
Funktion des Filters 47 besteht darin, die PCM^interpolierte
Kodegruppe in eine differentielle PCM-Kodegruppe umzuwandeln, die dem Koppelfeld 13 der Pig. I zugeführt wird.
Die Arbeitsweise des Interpolators 49 der Pig, 2A wird aus«
führ!icher anhand der Fig, 4 und 5 erläutert. Wie zuvor be<merkt
worden ist, erzeugt die Subtrahiereinrichtung 44 eine
709831/0923 - 22 -
Digitalzahl, die in Fig. 4 als £R gekennzeichnet ist. Diese
Zahl kann als eine Phasenvariable betrachtet werden, welche die relative Position der interpolierten Kodegruppe zwischen
dem Kodegruppenpaar anzeigt, von dem sie abgeleitet ist. In der Tabelle der Fig. 4 sind entsprechende Werte von 0C.
für jeden Wert von £R aufgelistet. In Fig. 5 bedeuten:
XX' die Zeitbasis des ankommenden Signals, YY' die Zeitbasis
des interpolierten Signals, χ , -r+1 die Amplitudenwerte, wie sie durch ein Paar Kodewörter im ankommenden
Signal angegeben sind, y., y2, y.,, y^ die Amplitudenwerte,
die durch die Interpolation zwischen χ und Xn+1 abgeleitet
worden sind, und 6rij 4do>
<$p>= und ότ>η Zeitintervalle,
die zum Ableiten interpolierter Kodewörter verwendet werden. Im Arbeitsbetrieb wird ein Paar aufeinanderfolgender Kodegruppen
vom selben Inforraaticnskanal dem Interpolator 49 zugeführt, die auf der oberen Zeitskala XX'der Fig. 5 durch
χ und χ - dargestellt sind. Der in zwei Richtungen zeigende Pfeil oberhalb der XX'-Zeitskaia repräsentiert eine relative
Frequenzdrift zwischen dem Takt, der den übertragungsweg 22 betreibt, und dem internen Takt der zentralen Steuerungsund
Zeitsteuerungsschaltung 14 der Fig. 1, welche eine seitliche
Versetzung zwischen den Zeitskalen XX' und YY' erzeugt.
Wie zuvor bemerkt worden ist, arbeitet das Kopoelfeld 15
unter Verwendung von Kodegruppen, denen eine Folgefrequenz von 32.000 Abtastwerten pro Sekunde zugeordnet ist oder das
- 23 -
709831/0923
Vierfadre der Folgefrequenz des ankommenden Signals der
durch die Ubertragungswege 22 der Pig. I repräsentierten
Digitalübertragungssysteme. Demgemäß werden im Durchschnitt von jedem Paar aufeinanderfolgender Kodegruppen vier interpolierte
Kodegruppen abgeleitet, die in Fig. 5 als y, bis Y1, dargestellt sind.
Da die Auftretungspunkte der interpolierten Kodegruppen
durch die zentrale Steuerung 13 bestimmt sind, wird deren
relative Position zwischen dem Kodegruppenpaar von der Subtrahiereinrichtung
44 der Fig. 2A gemessen und als Basis für die Interpolation verwendet. Die Subtrahiereinrichtung
subtrahiert die Leseadresse der ältesten der beiden aufeinanderfolgenden Kodegruppen von der vom Zähler 39 gelieferten
gegenwärtigen Schreibadresse. Der Ausgang der Subtrahiereinrichtung mißt tatsächlich das Zeitintervall zwischen
dem Empfang der ältesten (oder zuerst empfangenen) Kodegruppe durch den Speicher 31J- und dem Auslesen dieser selben Kodegruppe
aus dem Speicher y\, um die interpolierte Kodegruppe
zu erzeugen. Es versteht sich, daß der zusammengefaßte Zählwert aller Ausgangssignale des Zählers 39 und des endgültigen
Ausgangssignals des Zählers 37 niemals 48 übersteigt oder in
Modulo-48-Weise zählt. Somit geht die Differenz zwischen den
beiden Adressen oder 6-a nicht über 48 hinaus, obwohl das
Intervall, während vjelchem der ältere kodierte Abtastwert
im Speicher 34 gespeichert wird, tatsächlich das Intervall
- 24 709831/0923
2703667
zwischen zwei aufeinanderfolgenden kodierten Signalabtastwerten
desselben Signalkanals überschreitet, da beide kodierte Abtastwerte verfügbar sein müssen, bevor die Interpolation
stattfinden kann.
Ein bezeichnendes Merkmal der in Fig. 1 gezeigten Amvendung
besteht darin, daß die Synchronisationsschnittstelle ideal geeignet ist, um die anfängliche Speicherfunktion durchzuführen,
die für das Arbeiten des Koppelfeldes 13 erforderlich
ist. Zusätzlich zur Speicherfunktion wird außerdem die Vermittlungskopplung durchgeführt, indem die Folge, in der
die Signale aus dem Speicher >8 ausgelesen werden, gegenüber
der Folge geändert wird, in welcher sie in den Speicher geschrieben werden. Diese Vermittlungsfunktion in Kombination
mit der Speicherfunktion ist bekannt als Zeitlagenänderungsfunktion. Demzufolge ist das Ausgangssignal der Subtrahiereinrichtung
44 ein tatsächliches Maß dafür, wie lange der älteste kodierte Abtastwert im Speicher 34 gehalten wird,
nachdem die nächstfolgende Kodegruppe desselben Informationskanals im Speicher ankommt. Auf der Grundlage dieser Betrachtungen
kann ein Fachmann die Vorteile der vorliegenden Erfindung realisieren, indem er die zweite oder neuere Kodegruppe
des Kodegruppenpaares vom Speicher J,K in gleicher
Weise zur Bestimmung von 4R benutzt; dies würde natürlich
eine leichte Modifikation der in Fig. 2A gezeigten Schaltungsanordnung
zur Folge haben.
- 25 -
709831/0923
Der Festwertspeicher oder ROM 53 transformiert ^n in einen
Koeffizienten O< der den Gewichtungsfaktor darstellt,
welcher der Differenz zwischen der Amplitude des Kodegruppenpaars zugeordnet ist. Dann wird die gewichtete Differenz
zwischen dem Kodegruppenpaar vom Addierer 56 algebraisch
zur ältesten Kodegruppe addiert, um das Ausgangssignal des Interpolators 49 zu erzeugen. Dieser Vorgang kann ausgedrückt
werden durch
Im Mittel werden vier aufeinanderfolgende interpolierte Kodegruppen von jedem Kodegruppenpaar vom Speicher 34 abgeleitet.
Ferner wird jede Kodegruppe vom Speicher 3^ zweimal
benutzt: Einmal als der neueste Abtastwert und dann einmal als der älteste Abtastwert, um die Abtastfrequenzerhöhung
von 4:1 zu bilden.
Gemäß Fig. 5 definieren die Koeffizienten H^ eine zwischen
χ und Xn+1 verlaufende glatte Kurve, in der sich der Wert
von Of. von 0 bis 1 ändert. Die Änderung der Werte von OL^
bestimmt die Form der glatten Kurve, die in diesem Fall mit einer Halbperiode einer angehobenen Kosinuswelle übereinstimmt.
Folgendes sei bemerkt. Wenn die Amplitude von kleiner als die von χ wäre, hätte die angehobene Kosinuskurve
anstelle der in Fig. 5 gezeigten positiven Steigung eine
negative Steigung.
. - 26 -
Zur Beurteilung der Bedeutung der angehobenen Kosinusicurve
muß man die Auswirkungen auf das durch diesen Vorgang erzeugte interpolierte Signal untersuchen. Es bestehen zwei
herausragende Wirkungen. Es wird ein fester Abfall (Roll-Off) im Durchlaßband (d. h. 0 bis 4000 Hz) des Nyquist-abgetasteten
Signals eingeführt. Diese Auswirkung kann leicht dadurch behoben werden, daß eine kompensierende Durchlaßband-Kennlinie
im Digitalfilter 57 der Fig. 2A verwendet wird. Die zweite Auswirkung tesbäit in einem zeitlich veränderlichen
Abfall oder einer Amplitudenschwankung des Signals, welche sich nicht leicht kompensieren läßt. Die Form der beim
Interpolationsvorgang verwendeten Kurve ist bedeutsam, da sie den Frequenzbereich bestimmt, in dem die Auswirkung
des zeitlich veränderlichen Abfalls auftritt. Die Verwendung der angehobenen Kosinusform anstelle einer geraden
Linie hat die vorteilhafte Wirkung, daß der Frequenzbereich des zeitlich veränderlichen Abfalls vom Durchlaßband nach
oberhalb des Durchlaßbandes angehoben wird. Somit kann die Auswirkung des zeitlich veränderlichen Abfalls durch eine
geeignete Auswahl einer Durchlaßkennlinie des Digitalfilters
57 der Fig. 2A im wesentlichen eliminiert werden. Es versteht sich, daß auf der Grundlage der hier gegebenen Information
vom Fachmann andere und unterschiedliche Kennlinien gewählt werden können. In solchen Fällen wird man
für die Of. in Fig. 4 unterschiedliche Werte wählen, und die Kurve der Fig. 5 wird ebenfalls eine andere Form haben.
- 27 709831/0923
Die Arbeitsweise des Interpolators 49 erzeugt, in Kombination mit dem Speicher J>h und der zugeordneten Anordnung, eine
vollständig elastische Schnittstelle, in der ankommende Signale mit einer Zeitsteuerungsquelle synchronisiert sind,
während die interpolierten Ausgangssignale in Synchronisation mit einer zweiten Zeitsteuerungsquelle erzeugt werden.
Ungleich einer herkömmlichen Pufferanordnung, die lediglich in dem Ausmaß elastisch ist, das durch die Kapazität des
Puffers ermöglicht ist, und die somit nur eine relativ kurz dauernde Frequenzdrift kompensieren kann, ist der erfindungsgemäßen
Vorrichtung von Haus' aus die Möglichkeit gegehen, eine kontinuierliche Frequenzdifferenz bezüglich der Impulsfolgefrequenz
zu kompensieren, die durch den nicht synchronisierten Betrieb der beiden genannten Zeitsteuerungsquellen
verursacht wird. Der Interpolator 49 erreicht dieses Merkmal
durch Ändern der Amplitude der interpolierten Kodegruppe, um die Positionsverschiebung der interpolierten Kodegruppe
relativ zu den empfangenen Kodegruppen, von denen sie abgeleitet ist, zu erlauben. Im Hinblick auf dieses einzigartige
Merkmal wird der Ausdruck "im Mittel" verwendet, um die Anzahl der interpolierten Kodegruppen, die von Jedem Paar
aufeinanderfolgender Kodegruppen abgeleitet worden sind, zu beschreiben, da gelegentlich, wenn auch selten, drei oder
fünf interpolierte Kodegruppen von einem Paar aufeinanderfolgender Kodegruppen abgeleitet werden. Ob mehr oder weniger
als vier interpolierte Kodegruppen von einem Paar Kodegruppen
- 28 - . 709831/0923
abgeleitet werden, wird dadurch bestimmt, ob die ankommende
Bitfolgefrequenz vom übertragungsweg schneller oder langsamer als die Folgefrequenz ist, mit der vom Koppelfeld abgerufen
wird. Das vorangehende Merkmal wird noch deutlicher werden bei der Diskussion der Fig. 6, 7 und 8, welche die
Erläuterung des Interpolationsvorgang der Fig. 2B erleichtern wird.
Die Anordnung gemäß Fig. 2B bildet eine Schnittstelle zwischen dem Ausgang des Koppelfeldes 13 und dem Eingang eines
Digitalübertragungsweges 22, die in der unteren rechten Ecke bzw. der oberen linken Ecke der Fig. gezeigt sind. Vor
irgendeiner weiteren Beschreibung der Anordnung gemä3 Fig. 2B sollte man in Betracht ziehen, daß die Schaltungsanordnung
generell in ähnlicher Weise wie die in Fig. 2A gezeigte Anordnung arbeitet. Man sollte auch im Gedächtnis behalten,
daß in Fig. 2B Signaloperationen durchgeführt werden, die umgekehrt zu denen in Verbindung mit Fig. 2A beschriebenen
sind. Es ist auch hilfreich zu bemerken, daß grundsätzliche Unterschiede in der Schaltungsanordnung bei einem Vergleich
dieser beiden Figuren augenscheinlich v/erden, welche weitgehend auf der Tatsache beruhen, daß die Abtastfolgefrequenz
nicht wie in Fig. 2A erhöht, sondern verringert wird. Das Dateneingangssignal vom Koppelfeld 13 wird einem Digitalfilter
6l zugeführt, bei dem es sich um ein herkömmliches Digitalfilter handelt, das eine Durchlaßbandfilterung des
- 29 -
709831/0923
Signals durchführt. Das Filter 6l kann dadurch verwirklicht werden, daß zwei Hochpaßabschnitte erster Ordnung zusanunengekoppelt
werden, denen ein Tiefpaßteil folgt, der entweder zwei Abschnitte zweiter Ordnung oder einen Abschnitt vierter
Ordnung des Croisier-Typs umfaßt. Das Filter 61 erzeugt
ferner eine Kodeumsetzung von einem differentiellen PCM-Signal zu einem linearen PCM-Signal.
Zusätzlich zum Filter 6l umfaßt der Signalweg vom Koppelfeld I^ eine digitale Multipliziereinrichtung 62, einen Addierer
63 und einen Serien/Parallel-Konverter 64, der als eine
Eingangsvorrichtung für einen Speicher 66 dient. Der Speicher 66 hat einen ähnlichen Aufbau wie der Speicher 3k. Er dient
Jedoch lediglich als ein Ein-Rahmen-Speicher und erzeugt
ferner eine Zeitlagenänderungsfunktion, die der des Speichers 34 in Fig. 2A ähnlich ist. Der Speicher 66 dient
außerdem als Akkumulator zum Speichern von Teilausdrücken der interpolierten Signale während des Interpolationsvorgangs.
Das Signal vom Koppelfeld 1J>
wird in Blöcken oder Rahmen erzeugt, die von jedem von 24 verschiedenen Signalkanälen ein
Digitalwort enthalten. Die Reihenfolge, in der diese Digitalwörter von den verschiedenen Signalkanälen ankommen, ist
eine Funktion der Vermittlungsoperationen des Koppelfelds 13 in Fig. 1 und der Zeitlagenänderungsoperation, die in
- 30 -
709831/0923
Pig. 2A auftritt. Es sei bemerkt, daß Kodewörter von jedem Kanal von dem in der Schaltungsanordnung gemäß Fig. 2A
erzeugten Interpolationsvorgang digital abgeleitete Wörter sind, so daß Jedes Kodewort das Äquivalent des Analogsignals
ist, das durch das Digitalsignal auf den Übertragungswegen der Fig. 1, die mit einer Folgefrequenz von 32.000 Abtastwerten
pro Sekunde abgetastet worden sind, repräsentiert ist. Die Vorrichtung gemäß Fig. 2B wandelt diese Digitalsignale
mit einer Folgefrequenz von 32.000 Abtastwerten pro Sekunde zurück in ein digitales Ausgangssignal mit einer
Folgefrequenz von 8.000 Abtastwerten pro Sekunde, das für eine übertragung auf den Übertragungswegen 22 der Fig. 1
kompatibel ist. Im Mittel werden vier Abtastwerte der Folgefrequenz 32.000 Abtastwerte pro Sekunde von einem Signalkanal
vom Koppelfeld 13 verwendet, um ein einziges interpoliertes Äusgangssignal für einen der Übertragungswege 22
in Fig. 1 zu erzeugen.
Beim Eintreffen eines jeden kodierten Abtastwertes vom Koppelfeld 13 erzeugt die zentrale Steuerung und Zeitsteuerung
l4 der Fig. 1 Steuersignale am anderen Eingang der Fig. 2B für einen Lese/Schreibadressenspeicher ό7· Der
Speicher 67 erzeugt digitale Adressensignale auf einer
Sammelleitung 68 für den Speicher 66 und außerdem Torsignale, die den Konverter 64 über eine Verzögerungseinrichtung
65 zur übertragung einer jeden Kodegruppe frei-
- 31 709831/0923
geben. Beim Eintreffen eines jeden kodierten Abtastwertes vom Koppelfeld I^ wird der Speicher 67 durch die zentrale
Steuerung 14 instruiert, um den Bestimmungskanal oder die Stelle der Kodegruppe in jedem Signalrahmen für die übertragung
auf dem richtigen der Ubertragungswege 22 der Pig. I
zu identifizieren. Der Bestimmungskanal bestimmt deshalb den Zeilenplatz für jede Kodegruppe im Speicher 66, der
der Reihe nach zum Auslesen abgetastet wird. Der Speicher 67 erzeugt aui3erdem ein Digitalsignal, das einer Subtrahiereinrichtung
84 zugeführt wird. Die Subtrahiereinrichtung empfängt ein weiteres Signal vom Ausgang einer Dividiereinrichtung
77> das von einer Verzögerungseinrichtung 70 lediglich etwas verzögert ist. Beim Signal von der Dividiereinrichtung
77 handelt es sich um eine 6-Bit-Binärzahl, in der
die letzten fünf Bits dem Leseadressenübertragungs-Signal (RA-) und dem Bit näshst höherer Ordnung von der Dividiereinrichtung
entsprechen. Dieses Signal auf Sammelleitung liest Kodewörter aus dem Speicher 66 aus. Die Differenz
zwischen dem 6-Bit-Signal und dem Signal vom Speicher 67 dient zur Unterteilung der Zeit zwischen aufeinanderfolgenden
Kodewörtern desselben Signalkanals in 12 Inicremente, was dieselbe Auflösung erzeugt, wie das Aufteilen des in Pig. 2A
verwendeten entsprechenden Rahmenbildungsintervalls in 48 Inkremente. Während das Ausgangssignal vom Zähler 77 für
die Subtrahiereinrichtung 84 im Bereich von O bis 48 liegt, liefert der Zähler das RAm-Signal an den Speicher 66, das
- 32 709831/0923
einen Bereich von 1 bis 24 aufweist. Das RAT-Signal ist
ein binärer Zählstand, der sequentiell die Zeilen im Speicher 66 liest, um für Jede Zeile ein Ausgangssignal
an einen Amtsverstärker Qj> zu liefern, und zwar über den
Signalweg, der eine Wählvorrichtung 72, einen Parallel/ Serien-Konverter 7^ und einen Kode-Konverter 85 umfaßt
sowie einen sogenannten Pirst-In-Pirst-Out-(PIPO-)Speicher,
d. h. einen Speicher, der das zuerst eingelesene zuerst wieder ausgibt, oder Puffer 78.
Es wird nun die Grundoperation des Interpolationsvorgangs beschrieben. Beim Erscheinen eines jeden kodierten Abtastwertes
vom Koppelnetzwerk I3 am Ausgang des Digitalfilters 6l erzeugt der Speicher 67 das Lese/Schreib-Adressenübertragungs-(R/WAT)Signal,
das den Bestimmungskanal des Informationssignals durch Adresseninstruktionen für den Speicher
66 identifiziert und ein Ausgangssignal an die Subtrahiereinrichtung
84 liefert. Die Subtrahiereinrichtung 84 sub-
dem trahiert das Eingangssignal vom Speicher 67 von/dem Zähler
77 zugeführten Signal. Das Ausgangssignal der Subtrahiereinrichtung 84 kann betrachtet werden als eine Phasenvariable
für die Übertragung, die als <Λ bezeichnet ist. Der V/ert
von <f. wird einem Pestwertspeicher (ROM) 86 zugeführt,
der den gespeicherten Koeffizienten auswählt, der die Verstärkung der Multipliziereinrichtung 62 steuert. Der Inhalt
des Festwertspeichers 80 ist in der Tabelle in Fig. 7 aufgelistet. Demgemäß wird der Multipliziereinrichtung 62 vom
709831/0923 - 33 -
Pestwertspeicher 86 ein Gewichtungskoeffizient zugeordnet,
der den Beitrag einer jeden Kodegruppe zu einem interpolierten Kode bestimmt. Im Mittel werden die Beiträge von vier Kodegruppen
vom Koppelfeld 13 der Fig. 1 zusammengefaßt zur Erzeugung
einer interpolierten Kodegruppe. Jeder Beitrag nach dem anfänglichen Beitrag wird vom Addierer 63 zu den vorausgehenden
Beiträgen addiert, bis eine vollständige interpolierte Kodegruppe gebildet und im Speicher 66 so lange gespeichert
wird, bis sie durch das RA^-Signal von der Dividiereinrichtung
77 abgerufen wird. Die vorausgehenden Beiträge werden aus dem Speicher 66 ausgelesen und über die Wähleinrichtung
72 an den Parallel/Serien-Konverter 73 geliefert, von wo sie dem anderen Eingang des Addierers 63 zugeführt
werden. Das Auslesen geschieht, wenn die Wähleinrichtung J2
vom Lese/Schreibspeicher 67 freigegeben ist.
Das Ausgangssignal der Subtrahiereinrichtung 84 wird kontinuierlich
von einer Schwellenwertschaltung 91 überwacht, um festzustellen, wenn die Phasenvariable einen Wert aufweist,
der anzeigt, daß eine bestimmte Kodegruppe zu verwenden ist als der erste Teilausdruck einer Reihe von Teilausdrücken,
die im Speicher 66 akkumuliert werden, um ein interpoliertes Signal zu erzeugen. Wenn € einen Wert
kleiner als 12 hat, erzeugt die Schwellenwertschaltung 91
ein Löschsignal für den Speicher 66, das alle vorausgehenden akkumulierten Werte im Speicher 66 entsprechend dem auf
■- 34 709831/0923
Sammelleitung 68 erzeugten Adressensignal eliminiert. Wenn es sich bei dem Signal von der Multipliziereinrichtung 62
um den ersten Beitrag oder Teilausdruck einer interpolierten Kodegruppe handelt, gelangt dieser unverändert durch den
Addierer 63 und gelangt über den Konverter 64 in den Speicher
66.
Im nächsten vom Koppelfeld 13 empfangenen Rahmen wird dem
Signal mit demselben Bestimmungskanal ein Gewichtungsfaktor oder Koeffizient durch die Wirkung der Multipliziereinrichtung
62 zugeordnet. Der Speicher 86 wird von der Subtrahiereinrichtung 84 instruiert, die wiederum die Adressierungssignale des Speichers 66 subtrahiert, wie es für jede vom
Koppelfeld 13 gelieferte Kodegruppe getan worden ist, um
die Zeit des Auftretens der interpolierten Kodegruppe bezüglich der Kodegruppen vom Koppelfeld 13, die zu ihrer
Ableitung beitragen, zu bestimmen. Das Produkt des Gewichtungskoeffizienten
der Multipliziereinrichtung 62 und die Kodegruppe vom Koppelfeld 13 werden im Addierer 63 mit dem
vorausgehenden Teilausdruck desselben Bestimmungskanals zusammengefa3t.
Die akkumulierte Summe dieser beiden Teilausdrücke wird wiederum über den Konverter 64 im Speicher 66 gespeichert.
Das Freigabesignal für die V/ähleinrichtung 72 wird von der
Verzögerungseinheit 65 verzögert und dem Speicher 66 zuge-
- 35 709831/0923
führt, um die Signalübertragung vom Konverter 64 zum
Speicher freizugeben. Die Verzögerungseinrichtung 65 verlangsamt das Freigabesignal, um die Signallaufzeit
durch den Konverter 73 zum Eingang des Konverters 64 zu kompensieren. Im Mittel wird dieser Vorgang zwei weitere
Male wiederholt, so daß vier Signalabtastwerte vom Koppelfeld 13 verwendet werden, um ein interpoliertes Signal zu
erzeugen, das im Speicher 66 gespeichert wird. Die interpolierten Signale werden aus dem Speicher 66 in einer Folge
ausgelesen, die durch das Ausgangssignal des Zählers 77 bestimmt wird. Der Zähler 77 erzeugt außerdem ein Freigabesignal
für die Wähleinrichtung 72, welche das Ausgangssignal des Speichers 66 zum Konverter 7^ überträgt.
Der Kode-Konverter 85 empfängt die interpolierten Kodegruppen vom Konverter 74 und. verwandelt diese in nichtlinear kodierte
Gruppen, um ein kompandiertes PCM-Signal zu bilden. Im Konverter
85 wird ein Kompressionsprozeß verwendet, bei dem es sich um eine Operation handelt, die umgekehrt zu der vom
Kode-Konverter 48 der Fig 2A erzeugten ist und im zuvor erwähnten Artikel von Kaneko beschrieben ist. Das Ausgangssignal
des Kodekonverters 85 wird durch den Speicher 78
gepuffert, um ein Kurzzeitzittern auszuschalten, bevor es dem Verstärker 83 zur übertragung auf dem übertragungsweg
22 zugeführt wird. Ein Eingangssignal des Speichers 78 wird
durch das wiedergewonnene Taktsignal von der Taktwiedergewinnungsschaltung 36 der Fig. 2A gebildet. Ein Dekodierer
709831/0923 . 36 -
79 überwacht den Signalinhalt des Speichers 78 und erzeugt
ein Steuersignal, das einem spannungsgesteuerten Oszillator 8l über ein Tiefpaßfilter 82 zugeführt wird. Es sei bemerkt,
daß der Speicher 78, der Dekodierer 79, der Filter 82 und
der Oszillator 8l eine PLL-(Phasensynchronisations-)Schaltung um
bilden, /Kurzzeitzittern und vorübergehende frequenzmäßige
Fehlausrichtung zwischen den vom Speicher 66 erzeugten interpolierten Signalen und der Zeitsteuerungsoperation des Amtsverstärkers 85, die mit einem der Ubertragungswege 22 synchronisiert
ist, auszubügeln.
Bei dem von der Vorrichtung der Fig. 2B durchgeführten Interpolationsvorgang
handelt es sich normalerweise urn eine 4-Schritt-Folge, in der Teilsummen im Speicher 66 akkumuliert
werden. Diese vier Schritte kann man ausdrücken als
= a
+ a = b
+ b = c (4)
hox4 + c
Dabei werden Werte von h, durch das <iT-Ausgangssignal der
Subtrahiereinrichtung 84 entsprechend Fig. 7 bestimmt. Die h .-Koeffizienten entsprechen der glatten Kurve eines Polynoms
dritten Grades, die durch die vier Punkte X1, X2, x,
und X^. hindurchgeht. Eine Substitution von c, b und a er-
709831/0923
270356?
weitert Gleichung (5) zu dem üblicheren Interpolationsausdruck
yn = ^x1 + hgx2 + Ix1Xj + hQx4 (6)
Die Wellenformen der Fig. 6 zeigen die Flexibilität des
erfindungsgemäSen Prinzips. Diese Wellenformen sind analoge
Darstellungen eines vollständig digitalen Interpolationsvorgangs, der durch die Vorrichtung der Fig. 2B ausgeführt
wird. Fig. 6 zeigt eine Änderungsgeschwindigkeit von L·,,
die stärker ist als diejenige, die man normalerweise bei einer Übertragungsumgebung aufgrund der als Zeitsteuerungsquellen
verwendeten hochgenauen Taktgeber antrifft. In Fig. 6 bedeuten: XX' die Koppelfeldzeitbasis, YY' die Zeitbasis
des abgehenden Obertragungsweges, x. - x,- die
Amplitudenwerte der Signale vom Koppelfeld und yy - y,
durch die Interpolation erhaltene Amplitudenwerte. «L,
ändert sich gewöhnlich mit einer sehr langsamen Geschwindigkeit, so daß dessen Wert für mehrere Rahmen der Digitalbitfolge
vom Koppelfeld 1J> konstant bleibt. Wellenform A der
Fig. 6 zeigt drei aufeinanderfolgende Interpolationsvorgänge für denselben Signalkanal für einen der Ubertragungswege 22,
der eine übermäßig schnellaufende Zeitbasis YY' bezüglich der Zeitbasis XX' des Koppelfeldes Ij5 aufweist. Die Interpolationsvorgänge
der restlichen Signalkanäle des Rahmens werden zwischen zwei aufeinanderfolgende interpolierte Signale eines Signalkanals geschoben. Das gleiche gilt für die
709831/0923
Wellenform B, die eine übermäßig langsam laufende Zeitbasis
darstellt. Diese Unterschiede in den Zeitbasisgeschwlndigkeiten erzeugen seltene Interpolationsvorgänge, die durch
das mittlere interpolierte Signal einer jeden der Wellenformen in Fig. 6 dargestellt sind.
In Wellenform A werden nur drei Kodewörter vom Koppelnetzwerlc
I3 zur Bestimmung der mittleren interpolierten Kodegruppe
verwendet, während bei Wellenform B fünf Kodewörter vom Koppelfeld I3 zur Erzeugung der mittleren interpolierten
Kodegruppe benutzt werden. Es versteht sich, daß diese beiden Bedingungen in normaler Übertragungsumgebung recht
selten auftreten. Wenn sie Jedoch auftreten, muß die interpolierte Kodegruppe genau abgeleitet werden. Beim Bestimmen
einer Jeden dieser Interpolierten Kodegruppen werden die Gewichtungsfaktoren in Fig. 7 verwendet, um den Beitrag
eines jeden Kodewortes vom Koppelfeld 13 beim Ableiten der interpolierten Kodegruppe zu bestimmen.
Es sei bemerkt, daß in Wellenform A die mittlere interpolierte Kodegruppe dem tatsächlichen Wert der zweiten Kodegruppe
vom Koppelfeld I3 entspricht. Zu dieser Zeit ist der Wert von
6. 36, so daß der Gewichtungskoeffizient 1 ist. Andererseits entspricht in Wellenform 3 der Wert der mittleren interpolierten
Kodegruppe dem dritten Kodewort vom Koppelfeld 13* zu welcher Zeit der Wert von o. ebenfalls 36 ist und der Gewichtungslcoeffizient
h. somit einen Wert 1 aufweist.
709831/0923 - 39 -
In Pig. 6 zeigt der nach beiden Seiten gerichtete Pfeil über Jeder Zeitbasis XX' die seitliche Versetzung, die
zwischen den beiden Zeitbasen auftritt, wenn zwischen diesen eine Frequenzdrift entsteht. Da die Interpolation auf einer
Echtzeitbasis durchgeführt wird, müssen alle Kodewörter vom Koppelfeld 13, die zu einer interpolierten Kodegruppe
beitragen, verfügbar sein, bevor die interpolierte Kodegruppe bestimmt werden kann. Infolgedessen simuliert die
gestrichelte oder verzögerte Wellenform den Arbeitszustand, der in der Vorrichtung der Fig. 2B auftritt. Da diese Verzögerung
einen festen Wert hat, vermehrt sie einfach die Signallaufzeit durch das Ortsamt 11 der Fig. 1 um einen
konstanten Betrag, der keine Auswirkung auf die Qualität der übertragenen Signale hat.
Fig. 8 ist ein Zeitsteuerungsdiagramm, das einen anderen
Aspekt der von der Vorrichtung der Fig. 2B durchgeführten Operation demonstriert. Wiederum ist in Fig. 8 die Änderungsgeschwindigkeit von 6m übertrieben, um die Reihe aufeinanderfolgend
interpolierter Kodegruppen entsprechend einem gemeinsamen Signalkanal, der zur Demonstrierung der Flexibilität des erfindungsgemäßen Prinzips erforderlich ist, zu
komprimieren. Teil A der Fig. 8 zeigt die Reihe der Schritte, die beim Interpolationsvorgang stattfinden, wenn die Zeitbasis
des Übertragungsweges im Vergleich zu derjenigen des Koppelfeldes 13 der Fig. 1 schnellaufend ist, während Teil
B die entgegengesetzte Situation einer langsamlaufenden
709831/0923 - 40 -
Übertragungswegzeitbasis zeigt.
In Fig. 8 nimmt die Zeit von links nach rechts laufend zu.
Demgemäß werden die interpolierten Werte von y gebildet durch die OT-Werte und eine Gruppe von χ -Werten unmittelbar
links von jedem y . Es sei bemerkt, daß die Subtrahiereinrichtung 84 der Fig. 2B einen Wert von 6 dadurch erzeugt,
daß sie die Adresse des Bestimmungskanals von der
Adresse der gegenwärtig vom Zähler 77 aus dem Speicher 66 ausgelesenen interpolierten Kodegruppe subtrahiert. Wie aus
Fig. 8 hervorgeht, wird 6„ genau erzeugt, bevor eine Jede
Kodegruppe vom Koppelfeld 13 der Multipliziereinrichtung 62
zugeführt wird. Jede Zeit <$„, hat einen Wert zwischen 0 und
12. Die Schwellenwertschaltung 91 erzeugt ein Löschsignal
für den Speicher 66, welches das akkumulierte Signal im Schreibadressenplatz des Bestimmungskanals im Speicher löscht.
Dann wird das Produkt aus der Verstärkung der Multipliziereinrichtung 62, bei der es sich um den Wert des vom Speicher
86 gelieferten Koeffizienten handelt, und der der Multipliziereinrichtung zugeführten Kodegruppe in den Platz des Bestimmungskanals
im Speicher 66 geschrieben. Der Koeffizient wird entsprechend dem <5T-Ausgangssignal der Subtrahier einrichtung
84 ausgewählt. Das Einschreiben geschieht, wenn der Konverter 64 vollständig geladen und der Speicher 66 durch
das Ausgangssignal der Verzögerungseinrichtung 65 freigegeben
ist, um den Inhalt des Konverters in den Speicher zu übertragen. Normalerweise werden drei weitere Schritte beim
.709831/0923 - 41 -
Interpolationsvorgang durchgeführt, um die Interpolations- . funktion zu vervollständigen. Bei Jedem Schritt nach dem
ersten wird die Summe der vorausgehenden Beiträge vom Ausgang des Konverters 73 über die Wähleinrichtung 72 zur Zuführung
zum anderen Eingang des Addierers 63 geliefert. Das Ausgangssignal des Addierers 6j5 entspricht dann der Summe
aus vorausgehendem Beitrag oder vorausgehenden Beiträgen plus dem gegenwärtigen Ausgangssignal der Multipliziereinriehtung
62. Die Stelle im Speicher 66 für den Bestimmungskanal speichert daher den neuen akkumulierten Wert für Jeden
Schritt beim Interpolationsvorgang einschließlich des Gesamtwertes,
der bei Vervollständigung des Interpolationsvorgangs erzeugt wird. Wie Fig. 8 zeigt, fällt der Wert von c$T für
die nächsten drei Schritte beim Interpolationsvorgang nach dem ersten Schritt dieses Vorgangs in den Bereich 13 bis
48, so daß die Operation der Schwellenwertschaltung 91 die
Akkumulationsfunktion des Speichers 66 nicht stört.
Im Teil A der Fig. 8 basiert der vierte interpolierte Wert nur auf drei aufeinanderfolgenden Kodegruppen oder kodierten
Signalabtastwerten desselben Signalkanals vom Koppelfeld Folglich zeigt Fig. 8 denselben Zustand, wie er durch Wellenform
A der Fig. 6 für einen übertragungsweg mit einer Zeitbasis, die gegenüber der Zeitbasis des Koppelfeldes schnell
läuft, gezeigt ist. In gleicher Weise tritt der entgegengesetzte Zustand im Teil B der Fig. 8 auf, indem fünf aufein-
709831/0923
anderfolgende kodierte Abtastwerte vom selben Signalkanal
vom Koppelfeld 13 zur Bestimmung einer interpolierten Kodegruppe
verwendet werden. In diesem Fall fällt der Wert von
ά m für Xc- in den Bereich von 0 bis 12, da dieser Teil des
Zählers 77, der zur Erzeugung des RA^-Signals verwendet
wird, in Modulo-48-Weise zählt. Ansonsten würde für x^ das
Eingangssignal der Subtrahiereinrichtung 84 den Wert 48 übersteigen. Die Verzögerungseinrichtung 70 erzeugt eine
momentane Verzögerung der Ausgabe des Löschsignals von der Schwellenwertschaltung 91* so daß die mit Xu endende
Akkumulation der Beiträge durch das RA^-Signal auf Sammelleitung
80 aus dem Speicher 66 ausgelesen werden kann, bevor das Löschsignal auftritt. Die Wirkung dieser Operation
besteht darin, dem x^-Beitrag zur interpolierten Kodegruppe eine Null-Gewichtung zuzuordnen.
709831/0923
Le e rs e i t
Claims (12)
1. Vorrichtung zur Übertragung von Digitalsignalen mit
Kodegruppen zwischen zwei Digitalsystemen, wobei ein erstes Digital syst era auf einer ersten Zeitbasis und.
das zweite Digitalsysterr. auf einer zweiten Zeitbasis synchronisiert ist, die hinsichtlich Frequenz und Phase
von der ersten Zeitbasis unabhängig ist, gekennzeichnet durch eine mit dem ersten Digitalsystem
(21 oder I3) gekoppelte Speichereinrichtung (."54 und 36)
zum Empfang von Kodegruppen, die von den Kodegruppen des ersten Digitalsystems mit einer mit der ersten Zeitbasis
synchronisierten ersten Folgefrequenz abgeleitet sind, und zum Speichern dieser Kodegruppen,
durch eine Zugriffseinrichtung (46 und 77) zur Übernahme
des Inhalts der Speichereinrichtung mit einer mit der zweiten Zeitbasis synchronisierten zweiten Folgefrequenz
und zur Steuerung der Phase der Kodegruppen für das
709831/0923
München: Kramer ■ Or.Weser ■ Hirsch — Wiesbaden: Blumbach ■ Dr. Bergen · Zwirner
ORIGINAL INSPECTED
zweite Digitalsystem (l,j oder 21), durch eine Zeitsteuereinrichtung (44 und 34) zur Erzeugung
eines Ausgangssignals, das die relative Phase der Kodegruppen des zweiten Digitalsystems bezüglich
der Phase der vom ersten Digitalsystem erzeugten Kodegruppen anzeigt,
durch eine mit der Speichereinrichtung gekoppelte Multipliziereinrichtung (54 und 62), die eine vom
Ausgangssignai der Zeitsteuereinrichtung gesteuerte variable Verstärkung aufweist und ein Ausgangssignal
erzeugt, welches das Produkt aus der quantisierten Amplitude wenigstens einer Kodegruppe vom ersten
Digitalsystera und der Verstärkung der Multipliziereinrichtung anzeigt,
durch eine Addiereinrichtung (56 und 6;5) zum Zusammenfassen
des Aus gangssignals der Multipiiziereinrichtung
mit dem ausgewählten Inhalt der Speichereinrichtung zur Erzeugung von Kodegruppen für das zweite Digitalsystem,
wobei jede Kodegruppe von wenigstens einer Kodegruppe vom ersten Digitalsystem abgeleitet ist,
und durch eine Auslasseinrichtung (49 unJ 7^)ß die
ein interpoliertes Signal, das von der ersten Addiereinrichtung erzeugte Kodegruppen aufweist, erzeugt und
mit der Zugriffseinrichtung synchronisiert ist, damit
das interpolierte Signal mit dem zweiten. Oi r;it al system
kompatibel ist, so dai die Zeitsteuerc: nrLehtung und die
7 0 9 8 3 1/0923
Multipliziereinrichtung Frequenz-'und Phasenunterschiede ·
zwischen erster und zweiter Zeitbasis dadurch ausgleichen, daß im interpolierten Signal im wesentlichen derselbe
Informationsgehalt erhalten bleibt, wie er vom Digitalsignal vom ersten Digitalsystem abgegeben worden ist.
2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daiä
eine zwischen der Zeitsteuereinrichtung und der Multipliziereinrichtung angeordnete Umsetzeinrichtung (55)
mit einer durch Gewichtungskoeffizienten definierten vorgeschriebenen Ubertragungskennlinie vorgesehen ist
und dai3 die Umsetzeinrichtung auf die Zeitsteuerungseinrichtung anspricht, indem sie der Multioliziereinrichtung
Gewichtungskoeffizienten zuordnet, die deren Verstärkung bestimmen.
3. Vorrichtung nach Anspruch 2, dadurch gekennzeichnet, da3
die Umsetzeinrichtung eine vorbestimmte Ubertragungskenn-, linie aufweist, bei der es sich um eine glatte Kurve
handelt, deren Form einem Teil einer angehobenen Kosinuskurve
entspricht.
4. Vorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß die Umsetzeinrichtung eine vorbestiminte Ubertragungskennlinie
aufweist, die eine Form entsprechend einem Teil der von einem Polynom dritten Grades erzeugten
Kurve hat.
709831/0923
5. Vorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß die Kodegruppen der Nachrichtenverbindungsdigitalsignale
zu mehreren Signalkanälen gehören, die durch Zeitmultiplex in einer Bitfolge untergebracht sind,
daß die Nachrichtenverbindungsdigitalsignale synchronisierende Signale umfassen, die zur Anzeige der Kanalidentität
einer jeden Kodegruppe dienen, und daß ferner eine Adressierungseinrichtung (yj, 39) fur den Empfang
der synchronisierenden Signale vorgesehen ist, um eine Schreibadressenfolge für die aufeinanderfolgenden Kodegruppen
in der Bitfolge zu schaffen, wobei die Adressierungseinrichtung die Schreibadressenfolge an die
Speichereinrichtung liefert, um in dieser die räumliche Anordnung der Kodegruppen zu bestimmen.
6. Vorrichtung nach Anspruch 5* dadurch gekennzeichnet,
daß die Zugriffseinrichtung (46) die Leseadressenfolge
bildet, welche die Reihenfolge bestimmt, in der die Kodegruppen der Speichereinrichtung zur Bildung des
interpolierten Signals erhalten werden.
7. Vorrichtung nach Anspruch 6, dadurch gekennzeichnet, daß die von der Adressierungseinrichtung erzeugte
Schreibadressenfolge und die von der Zugriffseinrichtung erzeugte Leseadressenfolge ei.ne Ausgangsreihenfolge
der Kodegruppen für das zweite Digital-
709831/0923
system erzeugen, die von der Reihenfolge der vom ersten
Digitalsystem erzeugten Kodegruppen verschieden ist, so daß die Speichereinrichtung als Zeitlagen-Änderungseinrichtung
dient.
8. Vorrichtung nach Anspruch J, dadurch gekennzeichnet,
daß die Zeitsteuerungseinrichtung eine mit der Adressiereinrichtung
und der Zugriffseinrichtung verbundene Subtrahiereinrichtung
umfaßt zur Erzeugung eines Ausgangssignals, das die Differenz zwischen der Schreibadressenfolge
und der Leseadressenfolge anzeigt, und daß die Zeitsteuerungseinrichtung das Ausgangssignal an die
Umsetzeinrichtung liefert.
9. Vorrichtung nach Anspruch 8, dadurch gekennzeichnet,
daß die Bitfolge der Nachrichtenverbindungsdigitalsignale aufeinanderfolgende Rahmen umfaßt, von denen jeder wenigstens
eine Kodegruppe von Jedem der mehreren Signalkanäle aufweist, und daß die Speichereinrichtung zwei Teile aufweist,
die je eine ausreichende Kapazität zum Speichern eines der Rahmen aufweisen.
10. Vorrichtung nach Anspruch 8, dadurch gekennzeichnet, da3
die Bitfolge der Nachrichtenverbindungsdigitalsignale aufeinanderfolgende Rahmen aufweist, die je wenigstens
eine Kodegruppe von jedem der mehreren Signalkanäle aufweist, und daß die Speichereinrichtung ausreichende
709831/0953
Kapazität aufweist, um einen der Rahmen zu speichern.
11. Vorrichtung nach Anspruch 9, dadurch gekennzeichnet, daß die erste Folgefrequenz kleiner als die zweite
Folgefrequenz ist, daß die Adressiereinrichtung eine
überwachungseinrichtung (43) umfaßt, die feststellt,
wenn abwechselnde Rahmen der Kodegruppen von der Speichereinrichtung
empfangen werden, und die dieses der Speichereinrichtung anzeigt, daß die Speichereinrichtung
auf die Überwachungseinrichtung reagiert, indem sie abwechselnde Rahmen in abwechselnde Teile liest,
daß die Zugriffseinrichtung Kodegruppenpaare von der
Speichereinrichtung in aufeinanderfolgenden Rahmen erhält, die demselben Signalkanal bei der zweiten Folgefrequenz
entsprechen, wobei jede Kodegruppe in der Speichereinrichtung mehrmals verwendet wird, um die
Kodegruppen für das zweite Digitaisystem zu erzeugen, so daß eine vorbestimmte Änderung der Folgefrequenz erzeugt
wird, die im wesentlichen gleich der Differenz zwischen der ersten Folgefrequenz und der zweiten
Folgefrequenz ist.
12. Vorrichtung nach Anspruch 10, dadurch gekennzeichnet,
daß die erste Folgefrequenz größer als die zweite Folgefrequenz ist, daß die Multipliziereinrichtung Kodegruppen
vom ersten Digitalsystem empfängt, daß eine Rückkopplungs-
709831 /0923
einrichtung (79, 82, 8l, 77) zum Erhalt ausgewählter >
Speichereinrichtungsinhalte und zu deren Zuführung zur Addiereinrichtung vorgesehen ist, daß die Speichereinrichtung
mit der Rückkopplungseinrichtung und der Addiereinrichtung derart 'zusammenwirkt, daß sie als
ein Akkumulator arbeitet, indem jedes von der Addiereinrichtung erzeugte und in der Speichereinrichtung
gespeicherte Ausgangssignal das Ergebnis ist aus mehreren Kodegruppen, die demselben Signalkanal entsprechen
und der Multipliziereinrichtung zugeführt werden, so daß die Anzahl der Kodegruppen.die der Multipliziereinrichtung
zur Erzeugung einer Kodegruppe für das zweite Digitalsystem zugeführt werden, eine vorbestimmte
Änderung der Folgefrequenz erzeugt, die im wesentlichen gleich der Differenz zwischen der ersten und der zweiten
Folgefrequenz ist.
Vorrichtung nach Anspruch 11, dadurch gekennzeichnet, daß eine in der Schaltung zwischen der Speichereinrichtung
und der Addiereinrichtung angeordnete Verzögerungseinrichtung (51) vorgesehen ist, deren Verzögerung so
groß ist, daß zwei aufeinanderfolgende Kodegruppen desselben Signalkanals gleichlaufend von ihr erhältlich sind,
daß die Subtrahiereinrichtung (52) mit der Addiereinrichtung verbunden ist, um die Differenz zwischen den beiden
aufeinanderfolgenden Kodegruppen zu erhalten und diese
709831 /0923 - 8 -
der Multipliziereinrichtung zuzuführen, und daß die Addiereinrichtung das von der Verzögerungseinrichtung
gelieferte Ausgangssignal mit dem anderen ihr zugeführten Eingangssignal zusammenfaßt, um eine interpolierte
Kodegruppe für das zweite Digitalsystem zu erzeugen.
709831/0923
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US05/653,349 US4006314A (en) | 1976-01-29 | 1976-01-29 | Digital interface for resynchronizing digital signals |
Publications (1)
Publication Number | Publication Date |
---|---|
DE2703567A1 true DE2703567A1 (de) | 1977-08-04 |
Family
ID=24620489
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19772703567 Withdrawn DE2703567A1 (de) | 1976-01-29 | 1977-01-28 | Schnittstellenschaltung fuer digitalsysteme unterschiedlicher zeitbasis |
Country Status (12)
Country | Link |
---|---|
US (1) | US4006314A (de) |
JP (1) | JPS5927519B2 (de) |
BE (1) | BE850718A (de) |
CA (1) | CA1061004A (de) |
CH (1) | CH614574A5 (de) |
DE (1) | DE2703567A1 (de) |
ES (1) | ES455385A1 (de) |
FR (1) | FR2339999A1 (de) |
GB (1) | GB1561471A (de) |
IT (1) | IT1075616B (de) |
NL (1) | NL7700918A (de) |
SE (1) | SE413964B (de) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4154985A (en) * | 1978-04-28 | 1979-05-15 | Northern Telecom Limited | Interface circuit for digital telephone facilities |
US4313173A (en) * | 1980-06-10 | 1982-01-26 | Bell Telephone Laboratories, Incorporated | Linear interpolator |
DE69021567T2 (de) * | 1990-09-18 | 1996-03-21 | Alcatel Nv | Interpolationsrechner zur Erhöhung der Ausgangswortrate eines digitalen Signals. |
US5426633A (en) * | 1992-06-02 | 1995-06-20 | Nec Corporation | System for processing synchronization signals with phase synchronization in a mobile communication network |
US5636327A (en) * | 1991-09-18 | 1997-06-03 | Matsushita Electric Industrial Co., Ltd. | Neural network circuit |
US6711155B1 (en) * | 1999-12-29 | 2004-03-23 | Nortel Networks Limited | Distributed PBX, KSU and the like system utilizing internet protocol |
AU2001265344A1 (en) * | 2000-06-02 | 2001-12-17 | General Instrument Corporation | Method and apparatus for summing asynchronous signal samples in a cable television digital return path |
JP2009239449A (ja) * | 2008-03-26 | 2009-10-15 | Nec Electronics Corp | 高精度同期型ネットワーク装置、ネットワークシステム及びフレーム転送方法 |
US9177570B2 (en) | 2011-04-15 | 2015-11-03 | St-Ericsson Sa | Time scaling of audio frames to adapt audio processing to communications network timing |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1462579A1 (de) * | 1966-10-11 | 1969-02-06 | Fujitsu Ltd | Schaltung zur Umwandlung von Zeitmultiplexsignalen |
US3916107A (en) * | 1972-10-06 | 1975-10-28 | Bell Telephone Labor Inc | Digital system for reclocking pulse code modulation circuits |
US3928755A (en) * | 1973-01-25 | 1975-12-23 | Trt Telecom Radio Electr | Low pass nonrecusine digital filter |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3936604A (en) * | 1970-01-02 | 1976-02-03 | Stromberg-Carlson Corporation | Synchronization of clocks in digital signalling networks |
BE789775A (fr) * | 1971-10-06 | 1973-04-06 | Siemens Ag | Dispositif de synchronisation mutuelle des oscillateurs de cadence de centraux d'un systeme de telecommunications pcm a multiplexage dans le temps |
US3928727A (en) * | 1974-12-23 | 1975-12-23 | Roche Alain | Synchronization device for time-multiplexed signal transmission and switching systems |
-
1976
- 1976-01-29 US US05/653,349 patent/US4006314A/en not_active Expired - Lifetime
- 1976-12-31 CA CA269,037A patent/CA1061004A/en not_active Expired
-
1977
- 1977-01-24 GB GB2835/77A patent/GB1561471A/en not_active Expired
- 1977-01-25 IT IT19600/77A patent/IT1075616B/it active
- 1977-01-25 BE BE174351A patent/BE850718A/xx not_active IP Right Cessation
- 1977-01-27 FR FR7702301A patent/FR2339999A1/fr active Granted
- 1977-01-27 ES ES455385A patent/ES455385A1/es not_active Expired
- 1977-01-28 SE SE7700923A patent/SE413964B/xx not_active IP Right Cessation
- 1977-01-28 NL NL7700918A patent/NL7700918A/xx not_active Application Discontinuation
- 1977-01-28 DE DE19772703567 patent/DE2703567A1/de not_active Withdrawn
- 1977-01-28 JP JP52007894A patent/JPS5927519B2/ja not_active Expired
- 1977-01-31 CH CH114077A patent/CH614574A5/xx not_active IP Right Cessation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1462579A1 (de) * | 1966-10-11 | 1969-02-06 | Fujitsu Ltd | Schaltung zur Umwandlung von Zeitmultiplexsignalen |
US3916107A (en) * | 1972-10-06 | 1975-10-28 | Bell Telephone Labor Inc | Digital system for reclocking pulse code modulation circuits |
US3928755A (en) * | 1973-01-25 | 1975-12-23 | Trt Telecom Radio Electr | Low pass nonrecusine digital filter |
Non-Patent Citations (1)
Title |
---|
S.A.WHITE, "A slow approach ro mechanizing a fast digital interpolation filter", in: US-Z.: IEEE Trans.on Audio and Electroacoustics, März 1972, S.90-93 * |
Also Published As
Publication number | Publication date |
---|---|
US4006314A (en) | 1977-02-01 |
JPS52115606A (en) | 1977-09-28 |
NL7700918A (nl) | 1977-08-02 |
IT1075616B (it) | 1985-04-22 |
GB1561471A (en) | 1980-02-20 |
SE413964B (sv) | 1980-06-30 |
CA1061004A (en) | 1979-08-21 |
ES455385A1 (es) | 1978-02-01 |
CH614574A5 (de) | 1979-11-30 |
FR2339999B1 (de) | 1980-03-14 |
FR2339999A1 (fr) | 1977-08-26 |
SE7700923L (sv) | 1977-07-30 |
JPS5927519B2 (ja) | 1984-07-06 |
BE850718A (fr) | 1977-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2614086C3 (de) | Schaltungsanordnung zum Übertragen digitaler Nachrichten über mehrere Vermittlungsstellen | |
DE69833600T2 (de) | Digitale PLL-Schaltung und Verfahren zur Signalrückgewinnung | |
DE69231871T2 (de) | Verfahren zur parallelen Übertragung | |
EP0141194B1 (de) | Schaltungsanordnung zur Rahmen- und Phasensynchronisation eines empfangsseitigen Abtasttaktes | |
DE2018885B2 (de) | Adaptiver entzerrer fuer eine digitale datenempfangseinrich tung | |
DE2818704A1 (de) | Uebertragungssystem fuer die uebertragung analoger bild- und synchronisiersignale und zugemischer synchroner numerischer datensignale ueber analogleitungen | |
DE2510281C2 (de) | Demultiplexer für eine digitale Zeitmultiplex-Übertragungsanlage | |
EP0475498B1 (de) | Schaltungsanordnung zur Bitratenanpassung zweier digitaler Signale | |
DE2838757A1 (de) | Schnittstellenschaltung fuer zeitmultiplexleitungen von nachrichtenvermittlungsanlagen | |
DE2924922C2 (de) | ||
DE3140683C2 (de) | Zeitdehnungsschaltkreis für Wiedergabesysteme | |
EP0777351B1 (de) | Synchrones digitales Übertragungssystem | |
DE2703567A1 (de) | Schnittstellenschaltung fuer digitalsysteme unterschiedlicher zeitbasis | |
DE2818675A1 (de) | Mikroprogrammierte einheit zur verwendung in einer datenuebertragungseinrichtung | |
DE2529940A1 (de) | Leitungskonzentrator | |
DE2718087A1 (de) | Digitaldemodulator fuer linear amplitudenmodulierte datensignale | |
DE69111669T2 (de) | Phasenkorrekturschaltung für Signale in einem System mit doppelten digitalen Leitungen. | |
DE2217178C3 (de) | Schaltungsanordnung zur Interpolation der Ausgangscodes von PCM-Übertragungssystemen | |
DE2247666C2 (de) | Schaltungsanordnung zur gegenseitigen Synchronisierung der In den Vermittlungsstellen eines PCM-Zeitmultlplex-FernmeMenetzes vorgesehenen Amtstaktoszillatoren | |
EP0006986B1 (de) | Datenübertragungssystem sowie Verfahren und Schaltungsanordnung zum Betreiben eines solchen Datenübertragunssystems | |
EP0268694B1 (de) | Verfahren zur Synchronisation auf im Zeitmultiplexbetrieb ausgesendete Signale und zur Taktgewinnung hieraus | |
DE2349905A1 (de) | Vorrichtung zur signaluebertragung zwischen anlagen mit nichtsynchroner zeitsteuerung | |
DE2121660C3 (de) | Verfahren zur Geschwindigkeitstransformation von Informationsflüssen | |
WO1989011188A1 (en) | Coupling field for digital audio signals | |
EP0787389B1 (de) | Abstimmungsverfahren für punkt-zu-multipunkt kommunikationssysteme |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8127 | New person/name/address of the applicant |
Owner name: AT & T TECHNOLOGIES, INC., NEW YORK, N.Y., US |
|
8128 | New person/name/address of the agent |
Representative=s name: BLUMBACH, P., DIPL.-ING., 6200 WIESBADEN WESER, W. |
|
8130 | Withdrawal |