DE2702586B2 - Schaltungsanordnung zum Steuern des Speicherzugriffs bei einem Rechner - Google Patents
Schaltungsanordnung zum Steuern des Speicherzugriffs bei einem RechnerInfo
- Publication number
- DE2702586B2 DE2702586B2 DE19772702586 DE2702586A DE2702586B2 DE 2702586 B2 DE2702586 B2 DE 2702586B2 DE 19772702586 DE19772702586 DE 19772702586 DE 2702586 A DE2702586 A DE 2702586A DE 2702586 B2 DE2702586 B2 DE 2702586B2
- Authority
- DE
- Germany
- Prior art keywords
- command
- memory
- register
- computer
- circuit arrangement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 title claims description 46
- 238000000034 method Methods 0.000 claims description 7
- 238000002789 length control Methods 0.000 claims description 2
- LGAILEFNHXWAJP-BMEPFDOTSA-N macrocycle Chemical compound N([C@H]1[C@@H](C)CC)C(=O)C(N=2)=CSC=2CNC(=O)C(=C(O2)C)N=C2[C@H]([C@@H](C)CC)NC(=O)C2=CSC1=N2 LGAILEFNHXWAJP-BMEPFDOTSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3818—Decoding for concurrent execution
- G06F9/382—Pipelined decoding, e.g. using predecoding
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
- G06F9/30149—Instruction analysis, e.g. decoding, instruction word fields of variable length instructions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
- G06F9/30149—Instruction analysis, e.g. decoding, instruction word fields of variable length instructions
- G06F9/30152—Determining start or end of instruction; determining instruction length
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/32—Address formation of the next instruction, e.g. by incrementing the instruction counter
- G06F9/321—Program or instruction counter, e.g. incrementing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3802—Instruction prefetching
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Executing Machine-Instructions (AREA)
- Advance Control (AREA)
Description
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Speicher (SP) aus m
Speicherblöcken (BX-B4) gebildet ist, wobei m
mindestens so groß wie die höchste in einem Befehl enthaltene Zahl η von Befehlswörtern ist, daß die
Register der Positioniereinrichtung PE) wenigstens m plus η Speicherplätzen und der Zwischenspeicher
(ZS) η Speicherplätze enthält, wobei jeder Speicherplatz ein Befehlswort speichern kann.
3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß der Programmzähler (PZ) vom
Rechner (μΡ) gesetzt werden kann.
4. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß der Programmzähler (PZ)
einen Adressierungszähler (A) und einen Wortzähler (£y enthält und daß der Stand des Adressierungszählers
bei jedem Auslesen aus dem Speicher (SP) und der Stand des Wortzählers bei jedem in der
Positioniereinrichtung (PE) positionierten Wort erhöht wird.
5. Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, daß der Programmzähler (PZ)
immer dann das Auslesen aus dem Speicher (SP) bewirkt, wenn der Wortzähler (B) um m erhöht
worden ist.
6. Schaltungsanordnung nach Anspruch 5, dadurch gekennzeichnet, daß das Register der Positioniereinrichtung
(PE)em Schieberegister (SR)\st.
7. Schaltungsanordnung nach Anspruch 6, dadurch gekennzeichnet, daß das Schieberegister (SR) 2 ■ m
Speicherplätze hat.
8. Schaltungsanordnung nach Anspruch 5, dadurch gekennzeichnet, daß die Positioniereinrichtung (PE)
einen Multiplexer (MUX) enthält, der schaltbare Verbindungen von den rn zu den η Speicherplätzen
des Registers herstellt.
9. Schaltungsanordnung nach Anspruch 5, dadurch gekennzeichnet, daß die Positioniereinrichtung Tri-State-Speicher
enthält.
Die Erfindung betrifft eine Schaltungsanordnung für einen Rechner, insbesondere einen Mikroprozessor, bei
der zur Verringerung der Speicherzugriffszeit während des Abarbeitens eines Befehls schon der nächste Befehl
bereitgestellt wird.
Eine derartige Schaltungsanordnung ist aus der amerikanischen Patentschrift 3162 841 bekannt. Die
bekannte Schaltungsanordnung verwendet Befehlszähler, die eine Vielzahl von Zählvorgängen ausführen,
wobei jeder Zählvorgang einen Befehl einheitlicher Länge ergibt und den Zählerstand um ein festgelegtes
Inkrement erhöht. Während der Abarbeitung alter Befehle werden schon neue bereitgestellt, so daß die
Zeit, die zum Bereitstellen der Befehle notwendig ist, nicht mehr in die Verarbeitungszeit einfließt. Dabei darf
die Bereitstellungszeit die Verarbeitungszeit nicht übersteigen.
Die Befehlslänge muß aufgrund des festgelegten Inkrements stets gleich sein.
Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung der eingangs genannten Art so
auszubilden, daß mit ihr Befehle unterschiedlicher Länge verarbeitet werden können.
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß zur Verarbeitung von Befehlen unterschiedlicher
Länge ( = Anzahl der Befehlswörter pro Befehl) ein rechnerexterner Programmzähler vorgesehen ist, der
ein paralleles Auslesen von m Befehlswörtern aus einem Speicher in ein Register einer Positioniereinrichtung
steuert, daß mit der Positioniereinrichtung ein Befehlsdecoder verbunden ist, der aus dem in dem ersten
Speicherplatz des Registers enthaltenen Befehlswort die Länge des jeweils in den vorderen Speicherplätzen
des Registers anstehenden nächsten Befehls erkennt, und daß der Ausgang des Befehlsdecoders mit einer
Steuerschaltung verbunden ist, die die Übergabe des Befehls von der Positioniereinrichtung in einen Zwischenspeicher
und anhand der gespeicherten decodierten Befehlslänge die Positionierung des jeweils in den
hinteren Speicherplätzen des Registers enthaltenen übernächsten Befehls steuert, während der Rechner den
im Zwischenspeicher stehenden Befehl abarbeitet.
Durch die Verwendung eines externen Programmzählers ergibt sich der Vorteil, daß im Rechner ein sonst
zur Programmzählung zu verwendendes Register beispielsweise zur Erweiterung des Arbeitsregisters zur
Verfügung steht. Außerdem entfallen die zum Erhöhen und Ausgeben der Zählung notwendigen Befehle, so daß
ein zusätzlicher Zeitgewinn entsteht.
Vorteilhafte Weiterbildungen der Erfindung sind aus den Unteransprüchen 2 bis 9 ersichtlich.
Nachfolgend werden anhand der Zeichnungen Ausführungsbeispiele der Erfindung beschrieben. Es
zeigt
Fig. 1 ein Blockschaltbild des Rechners mit einem
Schieberegister zum Positionieren der Befehlswörter
*>■"> und
Fig. 2 ein Schaltbild mit einem Multiplexer und einem Register anstelle des in F i g. 1 verwendeten
Schieberegisters.
Zunächst wird anhand F i g. 1 die Steuerung eines Speicherzugriffs für einen Makrozyklus innerhalb des
Programmablaufes geschrieben. Es wird angenommen, daß der Makrozyklus einen Befehl mit einer Länge von
drei Wörtern umfaßt. s
Eine Steuerschaltung 55 veranlaß über Leitung ÜL zu Beginn des Makrozyklus, daß der Inhalt der letzten drei
Speicherplätze eines Schieberegisters SR in einer Positioniereinrichtung PE parallel in drei Speicherplätze
eines Zwischenspeichers ZS übertragen wird. Jeder iü
Speicherplatz kann ein 8-Bit-breites Befehlswort, also ein Byte, speichern, so daß ein 3-Byte-langer Befehl für
den Makroprozessor μΡ zur Abarbeitung zur Verfügung steht. Die Zahl m der Speicherplätze des
Zwischenspeichers ZS ist so gewählt, daß der längste vorkommende Befehl — hier sind es drei Bytes —
bereitgestellt werden kann.
Während der Mikroprozessor μΡ den im Zwischenspeicher
ZS stehenden Befehl abarbeitet, wird bereits der nächstfolgende Befehl, dessen Befehlswörter weiter
links im Schieberegister SR stehen, positioniert: mit drei Schiebeimpuisen über Leitung PL werden alle Befehlswörter
im Schieberegister SR ganz nach rechts geschoben. Der folgende Befehl kann dann in der
beschriebenen Weise in den Zwischenspeicher ZS >■>
aufgenommen werden, wenn es sich wieder um einen drei Wörter langen Befehl handelt.
Gemäß dem angewandten Befehlscode ist in dem Wort, das im Schieberegister SR ganz rechts steht, eine
Information über die Länge des Befehls enthalten. Der in
Ausgang des ganz rechts befindlichen Speicherplatzes des Schieberregisters SR ist mit einem Befehlsdecoder
BD verbunden, der nach Eintreffen eines neuen Wortes in diesem Speicherplatz Kenntnis über die Länge des
Befehls erhält, der bis zu drei Wörtern lang sein kann. y>
Diese Information gelangt mit zwei Bits in die Steuerschaltung 55, die damit vorbereitet ist, die
Übergabe einer bestimmten Anzahl der drei ganz rechts stehenden Wörter entsprechend der Wortlänge des
Befehls in den Zwischenspeicher ZS zu steuern. Die w
Übergabe erfolgt, sobald die Steuerschaltung 5S auf Leitung ST vom Mikroprozessor μΡ, nachdem dieser
den alten Befehl abgearbeitet hat, ein entsprechendes Signal empfängt.
Angemerkt sein, daß die Anzahl von Schiebeimpulsen, die die Steuerschaltung 55 zur Positionierung eines
neuen Befehls ausgeben muß, aus dem gespeicherten Decodierresultat des alten Befehls bestimmt wird.
Es könnte aber auch so oft geschoben werden, bis die Steuerschaltung 55 ein neues Decodierresultat aus dem r>o
Befehlsdecoder BD empfängt.
Das Laden des Schieberegisters SR geschieht über 8-Bit-Datenleitungen DL aus einem Speicher SP, der
vier Blöcke Bi-B4 enthält. Jeder Block gibt ein Byte
aus, wenn der Speicher vom Programmzähier PZ über v>
eine 14-Bit-Adreßleitung SL adressiert wird, so daß vier
Bytes in das Schieberegister SR geladen werden.
Der Programmzähler PZ enthält einen Adressierungszähler A, der für die Adressierung des Speichers
SP sorgt, wobei er erhöht wird und einen Bytezähler B, wi
der mit jedem Schiebeimpuls von der Steuerschaltung 55 erhöht wird. Wenn der Bytezähler B viermal erhöht
worden ist, sind die linken vier Speicherplätze des Schieberegisters SR unbesetzt, und der Bytezähler B
aktiviert den Adressierungszähler A. Somit wird tr·
vermieden, daß im Schieberegister SR Lücken entstehen.
Im folgenden wird angenommen, daß der letzte Speicherplatz des Schieberegisters SR einen Sprungbefehl
enthält, wovon die Steuerschaltung 55 vom Befehlsdecoder ÖD Kenntnis erhält, wie schon beschrieben.
Nach Übertragen in den Zwischenspeicher ZS findet der Mikroprozessor μP min in den beiden linken
Speicherplätzen des Zwischenspeichers ZS zwei 8-Bit-Adressen vor, die bei einem Sprungbefehl regelmäßig in
diesen Speicherplätzen enthalten sind. Die 16 Adreßbits
werden vom Mikroprozessor μΡ gelesen und über Adreßausgabeleitungen AA in den Programmzähler PZ
geleitet, wo die 14 höchstwertigen Bits beide Zähler A und B überschreiben und die beiden niederwertigsten
Bits der Steuerschaltung 55 zugeführt werden, um von dort die Taktgabe für das Schieberegister SR zu steuern,
die nach der Adressierung des Speicherblockes SP aktiviert wird, so daß die vier in das Schieberegister SR
gelesenen Bytes durch vier Schiebetakte zur Übergabe
in den Zwischenspeicher ZS positioniert werden.
Unterbrechungen im Programm werden in gleicher Weise wie Sprünge behandelt.
Wenn der Sprungbefehl besagt, daß nach dessen Abarbeitung die Fortsetzung des Programms mit der
allen Adresse erfolgen soll, so übernimmt der Mikroprozessor μΡ aus dem Programmzähler PZ die
letzte Programmadresse auf Leitung RL, bevor er den Programmzähler PZmh den genannten 14 höchstwertigen
Adreßbits überschreibt. Nach Abarbeitung des Sprungbefehls wird die zuvor über Leitung RL
übernommene Programmadresse als Rücksprungadresse auf Adreßausgabeleitung AA ausgegeben.
F i g. 2 zeigt eine gegenüber F i g. 1 abgewandelte Positioniereinrichtung. Anstelle des Schieberegisters SR
mit acht Speicherplätzen ist ein Pufferspeicher PS mit sieben Speicherplätzen getreten, der in gleicher Weise
wie das Schieberegister SR aus dem Speicher SP geladen wird. Die Übergabe des in den rechten drei
Speicherplätzen stehenden Befehls in den Zwischenspeicher ZS geschieht auch in gleicher Weise.
Das Positionieren wird mit einem Multiplexer MUX ausgeführt. Zur Veranschaulichurig kann man sich den
Multiplexer aus drei vierstufigen Drehwählern aufgebaut denken. Jeder Dreharm ist mit einer der drei
rechten Speicherplätze des Pufferspeichers PS verbunden, wobei der Dreharm entsprechend seiner Einstellung,
die über die Positionierleitung PL von der Steuerschaltung 55 erfolgt, mit einer der vier linken
Speicherplätzen des Pufferspeichers verbunden wird. Nach Einstellen der drei Dreharme, von denen nur einer
dargestellt ist, erfolgt die Umspeicherung von drei Bytes von links nach rechts.
Das Positionieren mit dem Multiplexer geschieht immer in zwei Schritten (Einstellen, Umspeichern)
während bei der Schiebemethode bis zu vier Schritte notwendig sein können. Ein Zeitgewinn liinsichtlich der
Gesamtverarbeitungszeit ist jedoch mit der Multiplex-Methode nicht möglich, da ein viermaliges Schieben
weniger Zeit als ein Verarbeitungsschritt im Mikroprozessor /*/>benötigt.
benötigt.
benötigt.
Anstelle des Schiebeverfahrens und des Multiplexers können die Befehlswörter auch mit Hilfe von »Tri-State-Speichern«
positioniert werden. Hierunter versteht man einen Speicherbaustein, der an seinen Klemmen
drei Zustände annehmen kann: low (L), high (H) und hochohmig. Mit den Zuständen oder Signalpegeln »L«
und »H« werden Signale z. B. an eine Sammelschiene abgegeben, während der Zustand »hochohmig« zum
Empfang von Signalen aus der Sammelschiene dient.
Hierzu 2 Blatt Zeichnungen
Claims (1)
1. Schaltungsanordnung für einen Rechner, insbesondere einen Mikroprozessor, bei der zur Verringerung
der Speicherzugriffszeit während des Abarbeitens eines Befehls schon der nächste Befehl
bereitgestellt wird, dadurch gekennzeichnet, daß zur Verarbeitung von Befehlen unterschiedlicher
Länge (= Anzahl der Befehlswörter pro Befehl) ein rechnerexterner Programmzähler
(PZ) vorgesehen ist, der ein paralleles Auslesen von
m Befehlswörtern aus einem Speicher (SP) in ein
Register (SR, PS) einer Positioniereinrichtung (PE) steuert, daß mit der Positionierungseinrichtung ein
Befehlsdecoder (BD) verbunden ist, der aus dem in is
dem ersten Speicherplatz des Registers (SR) enthaltenen Befehlswort die Länge des jeweils in
den vorderen Speicherplätzen des Registers (SR) anstehenden nächsten Befehls erkannt, und daß der
Ausgang des Befehlsdecoders mit einer Steuerschaltung (SS) verbunden ist, die die Übergabe des
Befehls von der Positioniereinrichtung in einen Zwischenspeicher ZS) und anhand der gespeicherten
decodierten Befehlslänge die Positionierung des jeweils in den hinteren Speicherplätzen des Registers
(SR) enthaltenen übernächsten Befehls steuert, während der Rechner (μΡ)άζη im Zwischenspeicher
stehenden Befehl abarbeitet.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19772702586 DE2702586C3 (de) | 1977-01-22 | 1977-01-22 | Schaltungsanordnung zum Steuern des Speicherzugriffs bei einem Rechner |
AU31640/77A AU3164077A (en) | 1977-01-22 | 1977-12-15 | Computer instruction control arrangement |
FR7801069A FR2378313A1 (fr) | 1977-01-22 | 1978-01-16 | Circuit de commande d'acces a une memoire de calculateur |
BE2056624A BE863099R (fr) | 1977-01-22 | 1978-01-20 | Dispositif de commande d'acces en memoire pour microprocesseur |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19772702586 DE2702586C3 (de) | 1977-01-22 | 1977-01-22 | Schaltungsanordnung zum Steuern des Speicherzugriffs bei einem Rechner |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2702586A1 DE2702586A1 (de) | 1978-07-27 |
DE2702586B2 true DE2702586B2 (de) | 1978-11-02 |
DE2702586C3 DE2702586C3 (de) | 1979-07-05 |
Family
ID=5999288
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19772702586 Expired DE2702586C3 (de) | 1977-01-22 | 1977-01-22 | Schaltungsanordnung zum Steuern des Speicherzugriffs bei einem Rechner |
Country Status (4)
Country | Link |
---|---|
AU (1) | AU3164077A (de) |
BE (1) | BE863099R (de) |
DE (1) | DE2702586C3 (de) |
FR (1) | FR2378313A1 (de) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3546332A1 (de) * | 1984-12-29 | 1986-07-10 | Sony Corp., Tokio/Tokyo | Betriebsverfahren fuer mikroprozessoren |
DE3642994A1 (de) * | 1985-12-21 | 1987-07-02 | Licentia Gmbh | Verfahren und vorrichtung zur steuerung der in einem bestimmten zeitraum von einem mikroprozessor oder mikrocomputer mit einem festgelegten befehlssatz durch aufeinanderfolgende abarbeitung von befehlen verarbeitbaren daten |
DE4222275A1 (de) * | 1991-07-09 | 1993-01-21 | Mitsubishi Electric Corp | Parallelprozessor und betriebsverfahren eines solchen |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5115496A (en) * | 1988-01-26 | 1992-05-19 | Nec Corporation | Queue device capable of quickly transferring a digital signal unit of a word length different from a single word length |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3162841A (en) * | 1961-11-14 | 1964-12-22 | Ibm | Instruction counter system |
DE2557787C2 (de) * | 1975-12-22 | 1982-09-09 | Siemens AG, 1000 Berlin und 8000 München | Vorausladeeinrichtung zum mikroprogrammierten und verdeckten Bereitstellen von Maschinenbefehlen unterschiedlichen Formats in einem Prozessor eines datenverarbeitenden Systems |
-
1977
- 1977-01-22 DE DE19772702586 patent/DE2702586C3/de not_active Expired
- 1977-12-15 AU AU31640/77A patent/AU3164077A/en active Pending
-
1978
- 1978-01-16 FR FR7801069A patent/FR2378313A1/fr not_active Withdrawn
- 1978-01-20 BE BE2056624A patent/BE863099R/xx active
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3546332A1 (de) * | 1984-12-29 | 1986-07-10 | Sony Corp., Tokio/Tokyo | Betriebsverfahren fuer mikroprozessoren |
DE3642994A1 (de) * | 1985-12-21 | 1987-07-02 | Licentia Gmbh | Verfahren und vorrichtung zur steuerung der in einem bestimmten zeitraum von einem mikroprozessor oder mikrocomputer mit einem festgelegten befehlssatz durch aufeinanderfolgende abarbeitung von befehlen verarbeitbaren daten |
DE4222275A1 (de) * | 1991-07-09 | 1993-01-21 | Mitsubishi Electric Corp | Parallelprozessor und betriebsverfahren eines solchen |
US5504923A (en) * | 1991-07-09 | 1996-04-02 | Mitsubishi Denki Kabushiki Kaisha | Parallel processing with improved instruction misalignment detection |
Also Published As
Publication number | Publication date |
---|---|
BE863099R (fr) | 1978-07-20 |
DE2702586A1 (de) | 1978-07-27 |
AU3164077A (en) | 1979-06-21 |
FR2378313A1 (fr) | 1978-08-18 |
DE2702586C3 (de) | 1979-07-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19882486B4 (de) | Synchroner, nicht-flüchtiger Seitenmodus-Speicher | |
DE68922975T2 (de) | Speichereinheit mit zwei Toren. | |
DE2331589A1 (de) | Datenverarbeitungsanordnung | |
CH634939A5 (de) | Kanaldatenpufferanordnung in einer datenverarbeitungsanlage. | |
DE2617408A1 (de) | Datenverarbeitungsgeraet | |
DE3015875A1 (de) | Speicherzugriffssystem und verfahren fuer einen zugriff zu einem digitalen speichersystem | |
DE2928488A1 (de) | Speicher-subsystem | |
DE3128729A1 (de) | Halbleiter-speichersystem | |
DE2248296A1 (de) | Programmsteuereinrichtung | |
DE3911721C2 (de) | ||
DE2926322A1 (de) | Speicher-subsystem | |
DE3043100A1 (de) | Datenprozessor mit datenkorrekturfunktion | |
DE1499206B2 (de) | Rechenanlage | |
EP1079307B1 (de) | Verfahren zum Betrieb eines Speichersystems sowie Speichersystem | |
DE1922304A1 (de) | Datenspeichersteuergeraet | |
DE3333366A1 (de) | Aufloesungsnetzwerk fuer zuletzt erfolgte benutzungen | |
DE2702586C3 (de) | Schaltungsanordnung zum Steuern des Speicherzugriffs bei einem Rechner | |
DE3000012A1 (de) | Schaltungsanordnung zur ausfuehrung eines uebertragungsbefehls in einer datenverarbeitungsanlage | |
DE10110567B4 (de) | Datenverarbeitungssystem mit einstellbaren Takten für unterteilte synchrone Schnittstellen | |
DE2110458C3 (de) | Speicheranordnung in einem datenverarbeitenden System | |
DE19628039A1 (de) | Speicheradressen-Steuerschaltung | |
DE3535215C2 (de) | ||
DE3587635T2 (de) | Plattenspeichersteuergerät mit geteiltem Adressenregister. | |
DE1499286B2 (de) | Datenbearbeitungsanlage | |
DE2343501B2 (de) | Steuerschaltung für zumindest eine Rechenanlage mit mehreren für die Durchführung von EuWAusgabe-Programmen bestimmten Registern |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OAP | Request for examination filed | ||
OD | Request for examination | ||
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |