DE2639326A1 - Frequenz-synthesizer - Google Patents
Frequenz-synthesizerInfo
- Publication number
- DE2639326A1 DE2639326A1 DE19762639326 DE2639326A DE2639326A1 DE 2639326 A1 DE2639326 A1 DE 2639326A1 DE 19762639326 DE19762639326 DE 19762639326 DE 2639326 A DE2639326 A DE 2639326A DE 2639326 A1 DE2639326 A1 DE 2639326A1
- Authority
- DE
- Germany
- Prior art keywords
- output
- pulse
- pulses
- frequency
- reference frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
- H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
- H03K23/66—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
- H03K23/662—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses by adding or suppressing pulses
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/60—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
- G06F7/68—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers using pulse rate multipliers or dividers pulse rate multipliers or dividers per se
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Mathematical Optimization (AREA)
- Mathematical Analysis (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computational Mathematics (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Manipulation Of Pulses (AREA)
Description
263932G
Int. Az.: Case 1007 30. Aug. 1976
Hewlett-Packard Company
FREQUENZ-SYNTHESIZER
Die vorliegende Erfindung betrifft einen Frequenz-Synthesizer
zum Erzeugen einer Ausgangsfrequenz, die in einem beliebigen rationalen Verhältnis zu einer Referenzfrequenz
steht.
Es ist bekannt, Frequenzen mit Hilfe eines Moduio-N-Zählers
zu erzeugen, welcher so eingestellt wird, daß er einen Ausgangsimpuls nach jeweils einer bestimmten Anzahl von Referenzfrequenz-Impulsen
erzeugt. Von diesen Ausgangsimpulsen abgeleitete Signale haben einen hohen Grad von spektraler
"Sauberkeit", da die Zeitperiode zwischen den Ausgangsimpulsen relativ konstant ist. Jedoch können nach diesem Verfahren
nur Frequenzen erzeugt werden, die genaue Subharmonische der Referenzfrequenz sind.
Frequenzen, die keine Subharmonische der Referenzfrequenz
sind, werden nach dem Stand der Technik durch Frequenzquellen erzeugt, welche Impulsraten-Multiplizierer aufweisen,
z.B. den integrierten Schaltkreis SN 7 497, der eine programmierte Anzahl von Ausgangsimpulsen auf eine feste Anzahl
von Eingangsimpulsen hin erzeugt. Impulsraten-Multiplizierer erzeugen Ausgangsimpulse mit einer Mittelfrequenz, die ein
beliebiger rationaler Bruchteil der Referenzfrequenz ist, jedoch sind die Perioden zwischen aufeinanderfolgenden Ausgangsimpulsen
nicht konstant, da die Ausgangsimpulse mit dem Auftreten der Eingangsimpulse zusammenfallen müssen.
Das entstehende Ausgangssignal hat daher eine geringe spektrale "Sauberkeit".
BL/gl
ORIGINAL INSPECTED
709811/0863
Hewlett-Packard Company ^RQQQ 7 R
Int. Az.: Case 1007
Es ist auch bekannt, in Präzis ions -Frequenzquellen ζ. Β.
phasenstarre Schleifen für die Regelung der gewählten Ausgangsfrequenz zu verwenden. Diese bekannten Frequenzquellen
sind deshalb nachteilig, da sie eine umfangreiche und komplexe Analogschaltung benötigen.
Der im Anspruch 1 gekennzeichneten Erfindung liegt die Aufgabe zugrunde, eine Schaltung zu schaffen, die ein Ausgangssignal
mit einer Frequenz erzeugen kann, welche ein beliebiger Bruchteil einer vorgegebenen Referenzfrequenz ist,
wobei die Ausgangssignale gleichzeitig eine hohe spektrale "Reinheit" haben sollen. Gleichzeitig soll der analoge
Schaltungsaufwand möglichst gering sein.
Gemäß einem bevorzugten Ausführungsbeispiel der Erfindung sind vorgesehen:
Ein Oszillator für feste Referenzfrequenz, einen Zyklusunterdrücker,
einen Modulο-N-Zähler, ein programmierbarer
Verzögerungsgenerator und ein Akkumulator zur Erzeugung von Ausgangsimpulsen, die in Intervallen beabstandet sind,
welche einer berechneten rationalen Zahl von Perioden der Referenzfrequenz entsprechen. Die Kombination aus Modulo-N-Zähler,
Akkumulator und Zyklusunterdrücker erlaubt die Auswahl einer Ausgangsfrequenz, die ein beliebiger rationaler
Bruchteil der Referenzfrequenz sein kann. Der programmierbare Verzögerungsgenerator ergibt im Zusammenhang
mit dem Akkumulator eine Interpolationsfunktion, die die Zeit zwischen den Ausgangsimpulsen ausgleicht, so daß die
Grundkomponente des Ausgangssignals der ausgewählten Frequenz eine hohe spektrale Reinheit hat. Dieses Ausgleichen
erfolgt durch Verzögerung von Impulsen vom Modulo-N-Zähler
um eine bestimmte Zeit, welche durch den Akkumulator festgelegt ist.
709811/0963
Hewlett-Packard Company η cj ο Q O O R
Int. Az.: Case 1007
Die ausgewählte Frequenz wird dadurch synthetisiert, daß zunächst das Verhältnis von Referenzfrequenz und ausgewählter
Ausgangsfrequenz berechnet wird. Dieses berechnete Verhältnis ist die Periode der Ausgangsfrequenz bezogen
auf die Periode der Referenzfrequenz. Der ganzzahlige Anteil dieses berechneten Verhältnisses steuert den Modulo-N-Zähler,
welcher die Referenzfrequenz auf deren Subharmonische herunterteilt, die der ausgewählten Ausgangsfrequenz
am nächsten liegt. Der Akkumulator, der zu seinem jeweiligen Inhalt eine Inkrementzahl addiert, welche durch den
Bruchanteil des erwähnten Verhältnisses bestimmt ist, steuert die Länge der Verzögerung eines Impulses vom
Modulo-N-Zähler durch den Verzögerungsgenerator. Eine
Summe, die die Kapazität des Akkumulators übersteigt, erzeugt ein Signal, das den Zyklusunterdrücker aktiviert,
wodurch ein Impuls vom Referenzoszillator gehemmt wird, so daß andere Frequenzen als exakte Subharmonische der
Referenzfrequenz erzeugt werden können.
Die Erfindung wird im folgenden anhand eines Ausführungsbeispiels in Verbindung mit der zugehörigen Zeichnung
erläutert. In der Zeichnung zeigen Fig. 1 ein Blockschaltbild einer Frequenzquelle mit einem
programmierbaren Verzögerungsgenerator zur Erzeugung
von Ausgangsimpulsen mit gleichmäßigem Abstand;
Fig. 2 ein Blockschaltbild der Frequenzquelle gemäß Fig.
mit einem zusätzlichen festen Teiler zur Verhinderung
einer Fehleranhäufung; und
Fig. 3 ein Schaltbild des in den Frequenzquellen gemäß Fig. 1 und 2 verwendeten Verzögerungsgenerators.
In Fig. 1 ist ein Blockschaltbild einer Schaltung zur Erzeugung eines Ausgangssignals dargestellt, welches eine
Ausgangsfrequenz F hat, die ein beliebiger ausgewählter rationaler Bruchteil einer festen Referenzfrequenz F ist,
welche durch einen Referenzoszillator 10 erzeugt wird.
709811/0963
Hewlett-Packard Company λ λ -, ~ ο ~ η
Int. Az.: Case 1007
Der Ausgang des Referenzoszillators 10 ist mit einem Zyklusunterdrücker 12 verbunden. Der Zyklusunterdrücker
12 verhindert, daß ein ihm an seinem Eingang zugeführter Impuls an seinem Ausgang erscheint, wann immer eine Steuerleitung
28 aktiviert ist, und erlaubt, das Erscheinen von am Eingang zugeführten Impulsen an seinem Ausgang, wenn
die Steuerleitung 28 inaktiv ist. Ein Zyklusunterdrücker, der im Zusammenhang mit dem dargestellten Ausführungsbeispiel
verwendbar ist, ist in der US-PS 3 928 813 beschrieben.
Das Ausgangssignal des Zyklusunterdrückers 12 wird dem Eingang
eines Modulo-N-Zählers 14 zugeführt, der einen Ausgangsimpuls
nach jeweils N seinem Eingang zugeführten Impuls abgibt, wobei N wählbar ist. Das Ausgangssignal des Modulo-N-Zählers
14 wird dem Eingang eines programmierbaren Verzögerungsgenerators 16 zugeführt. Der programmierbare Verzögerungsgenerator
16 ist weiter unten detailliert beschrieben, es ist jedoch zum Verständnis des Betriebs des bevorzugten
Ausführungsbeispiels ausreichend, daß man weiß, daß er die Fähigkeit hat, einen an seinem Eingang erscheinenden
Impuls bis zu einer Periodendauer der Referenzfrequenz F zu verzögern. Der Verzögerungswert des programmierbaren
Verzögerungsgenerators wird durch digitale Information gesteuert, die durch einen Akkumulator 26 erzeugt wird,
welcher mit dem programmierbaren Verzögerungsgenerator 16 über eine Verzögerungssteuer-Sammelschiene 30 verbunden ist.
Ein digitaler Teiler 20 berechnet das Verhältnis der Referenzj
Format
ferenzfrequenz F zur ausgewählten Ausgangsfrequenz F im
wobei η die Ganzzahlkomponente des berechneten Verhältnisses und χ der Bruchanteil dieses Verhältnisses sind. Im digitalen
Teiler 20 kann eine der bekannten Techniken zur Durchführung einer Divisionsoperation und zur Speicherung des Ganzzahl-
70 9811/0963
und des Bruchanteils des Divisionsergebnisses angewandt werden. Zum Beispiel kann ein Mikroprozessor verwendet
werden, um die gesamte Operation durchzuführen, oder es können Speicherregister eingesetzt werden, die lediglich
die Ergebnisse einer Divisionsoperation empfangen, welche durch eine Einrichtung außerhalb der in Fig. 1 und 2
dargestellten Schaltung durchgeführt werden kann. Der Ganzzahlanteil η des Verhältnisses wird dem Modulo-N-Zähler
14 als Eingangssignal über eine Ganzzahl-Datensammelschiene
22 zugeführt, um den Divisionsfaktor des Modulo-N - Zählers 14 einzustellen. Die Bruchteilkomponente
χ des Verhältnisses wird dem Akkumulator 26 über eine Bruchteil-Datensammelschiene 24 zugeführt und dient als
Inkrement für den Akkumulator 26. Nach Empfang eines Taktsignals addiert der Akkumulator zu seinem bestehenden
Inhalt das Inkrement und erzeugt eine neue Ausgangszahl, welche den programmierbaren Verzögerungsgenerator
16 über die VerzÖgerungs-Steuersammelschiene 30 steuert. Ein Übertragssignals wird vom Akkumulator 26 während
jeder Taktperiode erzeugt, in welcher der Summenwert die Kapazität des Akkumulators übersteigt. Weniger bedeutsame
Ziffern der Summe werden vom Akkumulator 26 festgehalten, nachdem ein solcher Überlaufzustand eingetreten
ist. Zur Vereinfachung kann "1" als Kapazität des Akkumulators
26 gewählt werden.
Das Ausgangssignal des programmierbaren Verzögerungsgenerators 16 dient als Ausgangssignal des Frequenz-Synthesizers
und außerdem als Taktsignal für den Akkumulator 26. Das Übertragssignal vom Akkumulator 26 wird dem Zyklusunterdrükker
12 über eine Steuerleitung 28 zugeführt, so daß ein Impuls vom Referenzoszillator 10 daran gehindert wird,
am Ausgang des Zyklusunterdrückers 12 zu erscheinen, wenn ein Übertragsignal vom Akkumulator 26 erzeugt wird.
Die gewählte Ausgangsfrequenz F wird entsprechend der dargestellten Ausführungsform der Erfindung dadurch er-
70981 1/0963
zeugt, daß Impulse in Zeitintervallen erzeugt werden, die als rationale Zahl von Perioden der Referenzfrequenz
F berechnet werden. Der Modulo-N-Zähler 14 und der
r
Zyklusunterdrücker 12 steuern die mittlere Ausgangsfrequenz des Synthesizers durch Herunterdividieren der Referenzfrequenz
FR auf die ausgewählte niedrigere Frequenz. Der programmierbare Verzögerungsgenerator 16 verzögert
individuelle Impulse um berechnete Zeitspannen bis zu einer Periodendauer der Referenzfrequenz F , so daß die
Zeitspanne zwischen den einzelnen Impulsen der gewählten mittleren Ausgangsfrequenz gleichmäßig gemacht wird.
Der Betrieb der Synthesizer-Schaltung läßt sich am besten anhand eines Beispiels verstehen. Es sei angenommen, daß
die Referenzfrequenz F des Referenzoszillators 10 10 MHz beträgt und daß die ausgewählte Ausgangsfrequenz
F 3 MHz ist. Es sei ferner angenommen, daß die Auflösung sowohl des Akkumulators 26 als auch des programmierbaren
Verzögerungsgenerators 16 vier Ziffern beträgt und daß der digitale Teiler 20 Zahlen auf vier Dezimalstellen
ausrechnet. Der Akkumulator wird zunächst auf 0 gesetzt.
Der digitale Teiler 20 rechnet zunächst das Verhältnis zwischen Referenzfrequenz F und ausgewählter Ausgangsfrequenz
F aus (3,3333), was bedeutet, daß ein Impuls des Ausgangssignals nach jeweils 3,3333 Perioden der
Referenzfrequenz F auftreten soll. Die Ganzzahlkomponente des berechneten Verhältnisses wird über die Ganzzahl-Datensammelschiene
22 dem Modulo-N-Zähler 14 zugeführt, so daß dieser durch drei teilt. Der Bruchteil 0,3333 wird
dem Akkumulator 26 über die Bruchteil-Datensammelschiene 24 zugeführt und dient als Inkrement für den Akkumulator
26.
Die ersten drei Impulse der Referenzfrequenz F vom Referenzoszillator
10 passieren den Zyklusunterbrecher 12 ohne Unterbrechung, da das Übertragssignal auf der Steuer-
70981 1 /0963
leitung 28 vom Akkumulator 26 inaktiv ist. Nach Auftreten des dritten Impulses der Referenzfrequenz F erscheint
am Ausgang des Modulo- N-Zählers 14 ein Impuls und, da der Wert des Akkumulatorinhalts 0 beträgt, geht dieser
Impuls durch den programmierbaren Verzögerungsgenerator ohne programmierte Verzögerung und erscheint als Impuls
des Synthesizer-Ausgangssignals. Dieser Impuls des Ausgangssignals triggert den Akkumulator und aktualisiert
den Inhalt des Akkumulators auf 0,3333, indem zu dessen bestehenden Inhalt (0) der Inkrementwert 0,3333 addiert
wird. Das Übertragssignal auf der Steuerleitung 28 ist immer noch inaktiv. Daher gehen drei weitere Impulse der
Referenzfrequenz F durch den Zyklusunterdrücker 12 und
bewirken, daß ein zweiter Impuls am Ausgang des Modulo-N-Zählers 14 erscheint. Der Wert des Akkumulator-Inhalts
bewirkt, daß dieser zweite Impuls vom programmierbaren Verzögerungsgenerator um eine Zeitspanne verzögert wird,
die gleich 0,3333 einer Periodendauer der Referenzfrequenz F ist. Dieser zweite Ausgangsimpuls triggert den
Akkumulator 26 und aktualisiert seinen Inhalt auf 0,6666, indem zum bestehenden Inhalt 0,3333 der Inkrementwert
0,3333 addiert wird.
Drei weitere Impulse der Referenzfrequenz bewirken, daß ein dritter Impuls am Ausgang des Modulo-N-Zählers 14
erscheint, welcher dann von Verzögerungsgenerator 16 um eine Zeitspanne verzögert wird, welche gleich 0,6666
einer Periodendauer der Referenzfrequenz F ist. Bei Auftreten des vierten Synthesizer-Ausgangsimpulses wird der
Akkumulator wieder getriggert. Da die Summe des bestehenden Akkumulator-Inhalts 0,9999 und des Inkrementwertes
0,3333 größer als 1 ist, übersteigt die Summe die Kapazität des Akkumulators 26. Das führt dazu, daß das Übertragssignal vom Akkumulator in seinen aktiven Zustand versetzt
wird und der Inhalt des Akkumulators 0,3-332 wird. Das Übertragssignal vom Akkumulator 26 aktiviert den Zyklusunterdrücker
12 und der nächste Impuls des Referenz-
70981 1/0963
Oszillators IO wird unterdrückt, bzw. daran gehindert
am Eingang des Modulo-N-Zählers 14 zu erscheinen. Nach Unterdrückung dieses einen Impulses wird der Zyklusunterdrücker
inaktiv und drei aufeinanderfolgende Impulse der Referenzfrequenz F , die am Eingang des Modulo-N-Zählers
14 erscheinen, bewirken, daß ein 5. Impuls an dessen Ausgang auftritt, welcher dann durch den programmierbaren
Verzögerungsgenerator 16 um eine Zeitspanne verzögert wird, die gleich 0,333 2 einer Periodendauer der
Referenzfrequenz F ist. Die Kombination des Zyklusunterdrückers 12 und des Modulo-N-Zählers 14 hat nun verhindert,
daß ein Impuls am Ausgang des Modulo-N-Zählers erscheint, so lange bis 4 Impulse der Referenzfrequenz F
abgelaufen sind, im Gegensatz zu den normalerweise frei ablaufenden Impulsen bei einem Modulo- N-Zähler 14 allein.
Die Zeitspanne zwischen dem vierten und dem fünften Synthesizer-Ausgangsimpuls beträgt nach wie vor 3,3333
Perioden der Referenzfrequenz F , jedoch, da die Aktivierung
des Impulsunterdrückers 12 begleitet ist von einer Erniedrigung des Verzögerungszeit des programmierbaren
Verzögerungsgenerators 16 um 0,6667 einer Periode der Referenzfrequenz F . Das oben beschriebene Muster
setzt sich fort, und Ausgangsimpulse des Synthesizers erscheinen weiterhin alle 3,3333 Perioden der Referenzfrequenz
F . Der Fachmann erkennt, daß ein Modulo-N-Zähler,
der seinen Divisionsfaktor um 1 ändert, nachdem er ein Signal vom Übertragsausgang des Akkumulators 26
empfangen hat, ein ausreichender Ersatz für die Kombination von Modulo-N-Zähler 14 und Zyklusunterdrücker 12 ist.
Der Fachmann erkennt weiterhin, daß durch die endliche Anzahl von Dezimalstellen des digitalen Teilers 20 und
des Akkumulators 26 Rundungs- bzw. Abbrechungsfehler entstehen. Im obigen Beispiel bewirken Abbrechungsfehler,
daß der programmierbare Verzögerungsgenerator 16 den fünften Impuls nur um 0,3332 statt 0,3333 einer Periodendauer
der Referenzfrequenz F verzögert. Solch ein Fehler mag vernachlässigbar erscheinen. Da jedoch der Akkumu-
709811/0963
Hewlett-Packard Company η ο ο η ο ο c
Int. Az.: Case 1007
lator viele Periodendauern der gewählten Ausgangsfrequenz
F lang arbeitet, kann sich dieser Fehler vervielfachen und zu Fehlern in der Ausgangsfrequenz F führen.
Es läßt sich z.B. zeigen, daß beim oben beschriebenen Beispiel aufgrund der Abbrechungsfehler eine Abweichung
um 30 Hz von der gewählten Ausgangsfrequenz von 3 MHz entsteht. Diese Fehler können dadurch reduziert, jedoch
nicht eliminiert werden, daß die Anzahl der Dezimalstellen des digitalen Teilers 20 und des Akkumulators
26 auf einige Ziffern mehr erhöht werden, als dem programmierbaren Verzögerungsgenerator 16 zugeführt werden.
Diese zusätzlichen Ziffern bewirken, daß sich Abbrechungs fehler wesentlich langsamer akkumulieren und daß die
resultierende Ausgangsfrequenz F entsprechend näher an der gewählten Ausgangsfrequenz liegt.
Eine alternativ bevorzugte Ausführungsform, bei der die
Akkumulierung von Abbrechungsfehlern verhindert wird, ist in Fig. 2 dargestellt. Das Blockschaltbild gemäß
Fig. 2 ist gleich dem gemäß Fig. 1, mit der Ausnahme, daß ein zusätzlicher fester Frequenzteiler 32 zwischen
den Ausgang des Referenzoszillators 10 und den Löscheingang des Akkumulators 26 geschaltet ist. Der feste
Frequenzteiler 3 2 löscht den Akkumulator 26 mit einer Wiederholfrequenz, die durch die bauartbedingte Grundauflösung
F, des Synthesizers festgelegt ist. Wenn der Synthesizer z.B. so konstruiert ist, daß er Frequenzen in
Schritten von einem Hertz erzeugen kann, sollte der Frequenzteiler 32 den Akkumulator jede Sekunde löschen. Der
Frequenzteiler 32 ist daher so aufgebaut, daß er die Referenzfrequenz Fr durch die Grundauflösung F, dividiert
und somit ein Signal erzeugt, das den Akkumulator 26 mit der richtigen Wiederholfrequenz löscht. Wenn der feste
Frequenzteiler 32 so geschaltet ist, daß er den Akkumulator periodisch löscht, ist die Anzahl der Dezimalziffern,
die im digitalen Teil 20 und im Akkumulator 26 benötigt
709811/0963
Hewlett-Packard Company
- 10 -
werden, um die Fortpflanzung eines Fehlers in die dem
Verzögerungsgenerator 16 zugeführten Daten vor der Löschung zu verhindern, eine Funktion einer maximalen
Ausgangsfrequenz Fm„„ und der Grundauflösung F, des
111 ei JC D
Synthesizers. Die Anzahl der Ziffern muß groß genug sein, daß das Increment F /F, -mal zum Akkumulator addiert
max D
werden kann, bevor der Fehler sich in die Ziffern fortpflanzt, die dem Verzögerungsgenerator 16 zugeführt
werden. Wenn man sich an die obigen Formeln für den Divisionsfaktor
des Frequenzteilers 32 und die Ziffernlänge des digitalen Teiles und des Akkumulators 26 hält, wird
der Akkumulator 26 jeweils unmittelbar vor dem Punkt gelöscht, an dem ein Abbrechungsfehler in den Verzögerungsgenerator 16 weitergeleitet würde.
In Fig. 3 ist eine detaillierte Schaltung für den programmierbaren
Verzögerungsgenerator 16 gemäß Fig. 1 und 2 dargestellt. Ein Digital/Analogwandler 40 empfängt
digitale Information von der Verzögerungs-Steuersammelschiene 30 und erzeugt eine analoge Spannung, die dem
Wert des Inhalts des Akkumulators 26 zugeordnet ist. Diese analoge Spannung wird einem Eingang eines Komparators
zugeführt. Das Ausgangssignal des Modulo-N-Zählers 14
wird der Basis eines Schalttransistors 46 und einem Inverter 50 zugeführt. Eine Stromquelle 44, der Kollektor des
Transistors 46 und eine Zuleitung eines Kondensators 48 sind gemeinsam an den anderen Eingang des Komparators
angeschlossen. Der Emitter des Transistors 46 und der andere Anschluß des Kondensators 46 sind mit Masse verbunden.
Der Ausgang des Komparators 42 ist mit dem Takteingang eines D-Flip-Flops 52 verbunden. Der Ausgang des Inverters
50 ist mit dem Löscheingang des Flip-Flops 52 verbunden, und der B-Eingang des Flip-Flops 52 wird auf logisch "1"
gehalten.
In Abwesenheit eines Impulses vom Ausgang des Modulo-N-Zählers
14 ist der Transistor 46 eingeschaltet und ver-
709811/0963
Hewlett-Packard Company
Int. Az.: Case 1007
Int. Az.: Case 1007
hindert, daß eine Stromquelle 44 den Kondensator 48 auflädt. Gleichzeitig ist der Löscheingang des Flip-Flops
52 aktiviert, so daß dessen Q-Ausgang niedrig gehalten wird. Wenn ein Impuls am Ausgang des Modulo-N-Zählers
erscheint, wird der Transistor 46 gesperrt, und die Stromquelle 44 lädt dann den Kondensator 48 auf, wodurch eine linear
ansteigende Spannung entsteht, die dem zweiten Eingang des Komparators 42 zugeführt wird. Der Impuls vom
Modulο-N-Zähler 14 inaktiviert auch den Löscheingang des
Flip-Flops 52 und ermöglicht diesem, auf einen Impuls an seinem Takteingang zu antworten. Wenn die Spannung
am Kondensator 48 die Ausgangsspannung des Digital/Analogwandlers 40 erreicht, ändert das Ausgangssignal des
Komparators 4 2 seinen Zustand und triggert das Flip-Flop 52, wodurch ein Impuls erzeugt wird, der als Ausgangsimpuls
des Synthesizers dient. Das Zeitintervall zwischen dem Empfang eines Impulses vom Ausgang des
Modulo-N-Zählers 14 und dem Erscheinen eines Impulses am Ausgang des Flip-Flops 52 ist eine lineare Funktion
der vom Digital/Analogwandler 40 erzeugten Spannung. Die
Schaltung ist so aufgebaut, daß eine maximale Ausgangsspannung des Wandlers 40 eine Verzögerung erzeugt, die
gleich der Periodendauer der Referenzfrequenz F ist.
Gemäß der hier beschriebenen bevorzugten Ausführungsform der Erfindung wird eine Reihe von Impulsen mit untereinander
gleichem Abstand bei einer gewählten Frequenz F erzeugt. Diese Impulse können benutzt werden,
um andere Kurvenformen nach bekannten Verfahren zu erzeugen. Zum Beispiel kann eine symmetrische Quadratwelle
der halben Frequenz des Ausgangspulses erzeugt werden, indem letzterer einem Flip-Flop zugeführt wird,
welches auf jeden Impuls hin sein Ausgangssignal umschaltet. Eine Sinuswelle kann erzeugt werden, indem
eine solche symmetrische Quadratwelle durch ein Tiefpaßfilter geleitet wird, welches nur die Grundwelle
dieser Kurve durchläßt.
709811/0963
Claims (6)
- Hewlett-Packard Company ο ο ο π ο ο cInt. Az.: Case 1007 30. Aug. 1976/IPatentansprüchePulsfrequenz-Synthesizer zur Erzeugung eines beliebigen rationalen Bruchteils einer vorgegebenen Referenzfrequenz durch Ableitung einer bestimmten Anzahl von Impulsen aus jeweils einer vorgegebenen Anzahl von Impulsen der Referenzfrequenz, gekennzeichnet, durch eine ImpulsverSchiebungs-Einrichtung (16, 26), die die abgeleiteten Impulse derart zeitlich verschiebt, daß sie untereinander im wesentlichen gleichmäßige Abstände haben.
- 2. Synthesizer nach Anspruch 1, gekennzeichnet durch eine Referenzsignalquelle (10) zur Erzeugung eines Referenzpulses; eine Eingabeeinrichtung (20) zur Eingabe der Ganzzahl-Komponente und der Bruchteil-Komponente des Verhältnisses von Referenzfrequenz zur ausgewählten Ausgangsfrequenz ; einen digitalen Akkumulator (26), der mit der Eingabeeinrichtung verbunden ist,dem die Bruchteilkomponente zugeführt wird, der periodisch auf jeden Impuls des Synthesizer-Ausgangssignals hin die Bruchteilkomponente zum Ergebnis aller in ihm gespeicherten vorherigen Summationen addiert und der ein Übertragssignal abgibt, wenn das Ergebnis dieser Summation seine Speicherkapazität überschreitet; eine Zähleinrichtung (12, 14), die mit der Referenzfrequenzquelle, der Eingabeeinrichtung und dem digitalen Akkumulator verbunden ist, die die Ganzzahl-Komponente, das Übertragssignal und die Referenzfrequenz empfängt, die nach Zählung von jeweils N-Impulsen der Referenzfrequenzquelle einen Impuls abgibt, sofern kein Übertragssignal ausgegeben ist und die nachZählung von N+1-Impulsen der Referenzsignalquelle einen Impuls abgibt, sofern ein Übertragssignal ausgegeben wird, wobei N die Ganzzahl-Komponente ist; sowie eine programmierbare Verzögerungseinrichtung (16), die mit der Zähleinrichtung und dem digitalen Akkumulator verbunden ist und von der70981 1 /0963Hewlett-Packard Company 2639326Int. Az.: Case 1007Zähleinrichtung empfangene Impulse um eine Zeitspanne verzögert, die durch den Inhalt des digitalen Akkumulators vorgegeben ist.
- 3. Synthesizer nach Anspruch 2, gekennzeichnet durch eine Löscheinrichtung (32), die den gespeicherten Inhalt des digitalen Akkumulators (26) periodisch auf 0 setzt.
- 4. Synthesizer nach Anspruch 2, dadurch gekennzeichnet , daß die Zähleinrichtung (12, 14) eine Zyklusunterdrückungseinrichtung (12) enthält, der das Übertragsignal vom digitalen Akkumulator (26) zugeführt wird und die von der Referenzfrequenzquelle (10) empfangene Impulse weiterleitet, so lange kein Übertragsignal ausgegeben wird und die die Weiterleitung des ersten nach Ausgabe des Übertragssignals empfangenen Impulses sperrt; sowie einen Modulο-N-Zähler (14) enthält, der mit der Zyklus-Unterdrückungseinrichtung verbunden ist und nach jeweils N Impulsen der Referenzfrequenz-Quelle einen Impuls abgibt, wobei N die Ganzzahl-Komponente ist.
- 5. Synthesizer nach Anspruch 2, dadurch gekennzeichnet , daß die Zähleinrichtung einen einzelnen Zähler aufweist, der im Modulo-N-Betrieb arbeitet und nach jeweils N Eingangsimpulsen einen Ausgangsimpuls erzeugt, wenn kein Übertragsignal vorhanden ist und der im Modulo-N+1-Betrieb arbeitet und einen Ausgangsimpuls nach jeweils N+l Eingangsimpulsen erzeugt, wenn das Übertragsignal vorhanden ist, wobei N die Ganzzahlkomponente ist.
- 6. Synthesizer nach Anspruch 2, dadurch gekennzeichnet , daß die Eingabe-Einrichtung (20) eine Einrichtung zum Empfang des ausgewählten Ausgangsfrequenzwertes enthält; einen digitalen Teiler enthält,709811/0963der das Verhältnis von Referenzfrequenz zur ausgewählten Ausgangsfrequenz berechnet; eine Speichereinrichtung für die Ganzzahl-Komponente dieses Verhältnisses enthält; sowie eine Speichereinrichtung für die Bruchteilkomponente dieses Verhältnisses enthält.70981 1 /0963Leerseite
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US05/610,604 US3976945A (en) | 1975-09-05 | 1975-09-05 | Frequency synthesizer |
Publications (1)
Publication Number | Publication Date |
---|---|
DE2639326A1 true DE2639326A1 (de) | 1977-03-17 |
Family
ID=24445698
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19762639326 Withdrawn DE2639326A1 (de) | 1975-09-05 | 1976-09-01 | Frequenz-synthesizer |
Country Status (5)
Country | Link |
---|---|
US (1) | US3976945A (de) |
JP (1) | JPS5931897B2 (de) |
CA (1) | CA1055124A (de) |
DE (1) | DE2639326A1 (de) |
GB (1) | GB1545953A (de) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0080970A1 (de) * | 1981-11-26 | 1983-06-08 | Deutsche ITT Industries GmbH | Auf nichtganze Teilungszahlen einstellbarer Frequenzteiler |
DE3810809A1 (de) * | 1988-03-30 | 1989-10-12 | Fev Motorentech Gmbh & Co Kg | Verfahren zur phasengekoppelten frequenzumsetzung |
DE4031532C1 (en) * | 1990-10-05 | 1992-03-26 | D.I.E.N.E.S Apparatebau Gmbh, 6052 Muehlheim, De | Variable frequency generator e.g. for motor control converter - has gate circuit between pulse generating oscillator and frequency divider |
DE4327116B4 (de) * | 1992-08-26 | 2004-07-01 | Denso Corp., Kariya | Programmierbare Verzögerungsschaltung |
Families Citing this family (43)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1560233A (en) * | 1977-02-02 | 1980-01-30 | Marconi Co Ltd | Frequency synthesisers |
US4185247A (en) * | 1978-01-03 | 1980-01-22 | The United States Of America As Represented By The Secretary Of The Air Force | Means for reducing spurious frequencies in a direct frequency synthesizer |
FR2426358A1 (fr) * | 1978-05-17 | 1979-12-14 | Trt Telecom Radio Electr | Synthetiseur de frequence a division directe a pas apres virgule |
US4192007A (en) * | 1978-05-30 | 1980-03-04 | Lorain Products Corporation | Programmable ringing generator |
GB2026268B (en) * | 1978-07-22 | 1982-07-28 | Racal Communcations Equipment | Frequency synthesizers |
US4241408A (en) * | 1979-04-04 | 1980-12-23 | Norlin Industries, Inc. | High resolution fractional divider |
GB2049245A (en) * | 1979-05-09 | 1980-12-17 | Marconi Co Ltd | Frequency synthesisers |
US4275450A (en) * | 1979-08-01 | 1981-06-23 | Xerox Corporation | Magnification/demagnification apparatus and method |
GB2062315B (en) * | 1979-10-30 | 1983-06-08 | Philips Electronic Associated | Frequency divider |
DE2951927C2 (de) * | 1979-12-21 | 1982-04-15 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zur Erzeugung einer Impulsfolge mit einstellbarer Frequenz und Schaltungsanordnungen zur Durchführung des Verfahrens |
US4344036A (en) * | 1980-01-24 | 1982-08-10 | Burroughs Corporation | Skip count clock generator |
US4471452A (en) * | 1980-02-25 | 1984-09-11 | Tektronix, Inc. | Digital time base with coherent rate switching |
US4349887A (en) * | 1980-08-22 | 1982-09-14 | Rca Corporation | Precise digitally programmed frequency source |
US4423381A (en) * | 1981-01-16 | 1983-12-27 | Cincinnati Electronics Corporation | Pulse control circuit |
WO1982003477A1 (en) * | 1981-04-06 | 1982-10-14 | Inc Motorola | Frequency synthesized transceiver |
US4354412A (en) * | 1981-05-18 | 1982-10-19 | Kawai Musical Instrument Mfg. Co., Ltd. | Adaptive metronome for an automatic rhythm generator |
US4471310A (en) * | 1982-01-04 | 1984-09-11 | At&T Bell Laboratories | Pulse generator having variable pulse occurrence rate |
GB2117198A (en) * | 1982-03-19 | 1983-10-05 | Philips Electronic Associated | Frequency synthesiser |
GB2117197A (en) * | 1982-03-19 | 1983-10-05 | Philips Electronic Associated | Frequency synthesiser |
GB2117199A (en) * | 1982-03-19 | 1983-10-05 | Philips Electronic Associated | Frequency synthesiser |
US4508000A (en) * | 1982-04-23 | 1985-04-02 | Citizen Watch Co., Ltd. | Frequency-selectable signal generator |
GB2132025B (en) * | 1982-11-11 | 1986-11-19 | Polytechnic Marine Limited | A receiver for a phase comparison radio navigation system |
US4573175A (en) * | 1983-09-12 | 1986-02-25 | Case Communications Inc. | Variable digital frequency generator with value storage |
DE3562684D1 (en) * | 1985-05-18 | 1988-06-16 | Itt Ind Gmbh Deutsche | Frequency division circuit for non-integer divisors after the manner of a rate multiplier |
DE3544371A1 (de) * | 1985-12-14 | 1987-06-19 | Wandel & Goltermann | Generator mit digitaler frequenzeinstellung |
JPS62276926A (ja) * | 1986-05-26 | 1987-12-01 | Mitsubishi Precision Co Ltd | 周波数シンセサイザ |
US4918403A (en) * | 1988-06-03 | 1990-04-17 | Motorola, Inc. | Frequency synthesizer with spur compensation |
US4816774A (en) * | 1988-06-03 | 1989-03-28 | Motorola, Inc. | Frequency synthesizer with spur compensation |
GB2239115A (en) * | 1989-12-15 | 1991-06-19 | Philips Electronic Associated | Direct dividing frequency synthesiser |
US5202642A (en) * | 1991-05-09 | 1993-04-13 | Iomega Corporation | Apparatus and method for fractional frequency division |
EP0630129A2 (de) * | 1993-06-09 | 1994-12-21 | Alcatel SEL Aktiengesellschaft | Verfahren zur Erzeugung eines synchronisierten Taktes mit einer Schaltungsanordnung für einen regelbaren Oszillator |
FR2709624B1 (fr) * | 1993-08-31 | 1995-11-17 | Sgs Thomson Microelectronics | Synthétiseur de fréquence. |
GB9618069D0 (en) * | 1996-08-28 | 1996-10-09 | The Technology Partnership Plc | Frequency dividing cicuit |
DE19647474C2 (de) * | 1996-11-16 | 2003-03-13 | Rohde & Schwarz | Nach dem Prinzip der fraktionalen Frequenzsynthese arbeitender Frequenzsynthesizer |
JP3768665B2 (ja) | 1997-12-12 | 2006-04-19 | キヤノン株式会社 | 周波信号生成回路及び振動型アクチュエータの駆動装置 |
EP1085655B1 (de) | 1999-09-14 | 2003-03-05 | Seiko Epson Corporation | Verfahren und Vorrichtung zur Erzeugung des Ansteuerspannungsprofils für einen Tintenstrahldruckkopf |
US6629256B1 (en) * | 2000-04-04 | 2003-09-30 | Texas Instruments Incorporated | Apparatus for and method of generating a clock from an available clock of arbitrary frequency |
FR2845783A1 (fr) * | 2002-10-15 | 2004-04-16 | St Microelectronics Sa | Generateur d'horloge a consigne decimale et application d'un tel generateur d'horloge a un circuit uart |
US7024171B2 (en) | 2003-02-25 | 2006-04-04 | Icom America, Incorporated | Fractional-N frequency synthesizer with cascaded sigma-delta converters |
US8132041B2 (en) * | 2007-12-20 | 2012-03-06 | Qualcomm Incorporated | Method and apparatus for generating or utilizing one or more cycle-swallowed clock signals |
CN101783676B (zh) * | 2009-12-29 | 2012-09-05 | 中兴通讯股份有限公司 | 一种时钟分频方法及装置 |
US8319563B2 (en) * | 2010-03-12 | 2012-11-27 | Fmax Technologies, Inc. | Digitally controlled oscillator |
US11418200B2 (en) | 2020-12-03 | 2022-08-16 | Stmicroelectronics International N.V. | Fractional-N phase lock loop (PLL) with noise cancelation |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3464018A (en) * | 1966-08-26 | 1969-08-26 | Nasa | Digitally controlled frequency synthesizer |
US3689914A (en) * | 1971-08-09 | 1972-09-05 | Rca Corp | Waveform generator |
US3882403A (en) * | 1974-03-14 | 1975-05-06 | Gen Dynamics Corp | Digital frequency synthesizer |
-
1975
- 1975-09-05 US US05/610,604 patent/US3976945A/en not_active Expired - Lifetime
-
1976
- 1976-04-28 GB GB17295/76A patent/GB1545953A/en not_active Expired
- 1976-04-29 CA CA251,397A patent/CA1055124A/en not_active Expired
- 1976-09-01 DE DE19762639326 patent/DE2639326A1/de not_active Withdrawn
- 1976-09-06 JP JP51106579A patent/JPS5931897B2/ja not_active Expired
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0080970A1 (de) * | 1981-11-26 | 1983-06-08 | Deutsche ITT Industries GmbH | Auf nichtganze Teilungszahlen einstellbarer Frequenzteiler |
DE3810809A1 (de) * | 1988-03-30 | 1989-10-12 | Fev Motorentech Gmbh & Co Kg | Verfahren zur phasengekoppelten frequenzumsetzung |
DE4031532C1 (en) * | 1990-10-05 | 1992-03-26 | D.I.E.N.E.S Apparatebau Gmbh, 6052 Muehlheim, De | Variable frequency generator e.g. for motor control converter - has gate circuit between pulse generating oscillator and frequency divider |
DE4327116B4 (de) * | 1992-08-26 | 2004-07-01 | Denso Corp., Kariya | Programmierbare Verzögerungsschaltung |
Also Published As
Publication number | Publication date |
---|---|
JPS5931897B2 (ja) | 1984-08-04 |
US3976945A (en) | 1976-08-24 |
GB1545953A (en) | 1979-05-16 |
CA1055124A (en) | 1979-05-22 |
JPS5232250A (en) | 1977-03-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2639326A1 (de) | Frequenz-synthesizer | |
DE3881883T2 (de) | Digitales Filter für einen Sigma-Delta-Dekoder. | |
DE2929127C2 (de) | ||
DE1954525C3 (de) | Phasensynchronisierschaltung für einen geregelten Oszillator | |
DE2720747C3 (de) | Taktimpuls-Regenerator | |
DE2848490C3 (de) | Programmierbare Frequenzteilerschaltung | |
DE2400394C3 (de) | Schaltungsanordnung zur digitalen Frequenzteilung | |
DD283880A5 (de) | Frequenzsynthesizer mit stoerkompensation | |
DE2746966A1 (de) | Empfaenger mit normalfrequenzgenerator und speicher fuer frequenzdaten | |
DE3538856A1 (de) | Digitaler Phasendetektor | |
DE3307782A1 (de) | Schaltungsanordnung zur erzeugung von synchrontaktsignalen | |
DE1964912C3 (de) | Frequenz-Synthesizer | |
DE3027653C2 (de) | Frequenz-Synthesizer | |
DE2711426A1 (de) | Frequenzvervielfacher | |
DE2337311A1 (de) | Frequenzsynthesizer | |
DE2621532A1 (de) | Verfahren zur frequenzsteuerung von elektrischen schwingungssignalen und frequenznormal-schaltungen fuer elektrische uhren | |
DE3306983C2 (de) | ||
DE3587002T2 (de) | Signalgeneratorschaltungen. | |
DE2707130A1 (de) | Phasendetektor | |
DE1947555B2 (de) | ||
EP0873588A1 (de) | Verfahren und anordnung zur frequenzmodulation eines hochfrequenten signals | |
DE2513948A1 (de) | Dekadisch einstellbarer frequenzgenerator mit einer phasengerasteten regelschleife | |
DE3416101C2 (de) | ||
DE3538858A1 (de) | PLL-Frequenzsynthesizer | |
DE19939036C2 (de) | Anordnung zum Wobbeln (Sweepen) eines Frequenzsynthesesizers |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8139 | Disposal/non-payment of the annual fee |