DE2616702A1 - Belichtungssteuereinrichtung - Google Patents

Belichtungssteuereinrichtung

Info

Publication number
DE2616702A1
DE2616702A1 DE19762616702 DE2616702A DE2616702A1 DE 2616702 A1 DE2616702 A1 DE 2616702A1 DE 19762616702 DE19762616702 DE 19762616702 DE 2616702 A DE2616702 A DE 2616702A DE 2616702 A1 DE2616702 A1 DE 2616702A1
Authority
DE
Germany
Prior art keywords
flip
gate
output signal
signal
flop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19762616702
Other languages
English (en)
Inventor
Fumio Ito
Tadashi Ito
Masaharu Kawamura
Hiroyashu Murakami
Nobuaki Sakurada
Nobuhiko Shinoda
Kanagawa Yokohama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP50047291A external-priority patent/JPS51123151A/ja
Priority claimed from JP50047292A external-priority patent/JPS51123152A/ja
Priority claimed from JP50047293A external-priority patent/JPS51123153A/ja
Application filed by Canon Inc filed Critical Canon Inc
Publication of DE2616702A1 publication Critical patent/DE2616702A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03B—APPARATUS OR ARRANGEMENTS FOR TAKING PHOTOGRAPHS OR FOR PROJECTING OR VIEWING THEM; APPARATUS OR ARRANGEMENTS EMPLOYING ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ACCESSORIES THEREFOR
    • G03B7/00—Control of exposure by setting shutters, diaphragms or filters, separately or conjointly
    • G03B7/08—Control effected solely on the basis of the response, to the intensity of the light received by the camera, of a built-in light-sensitive device
    • G03B7/091—Digital circuits

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure Control For Cameras (AREA)

Description

  • Belichtungssteuereinrichtung Die Erfindung bezieht sich auf eine Belichtungssteuereinrichtung für Kameras.
  • Im allgemeinen ist es bei einer einäugigen Spiegelreflexkamera erforderlich, die Information über die Helligkeit des aufzunehmenden Objekts für einen Augenblick vor der Bildaufnahme zu speichern. Daher weisen herkömmliche Belichtungssteuereinrichtungen für eine einäugige Spiegelreflexkamera eine Speicherschaltung für das Speichern der Objekthelligkeitinformation auf.
  • Wenn jedoch die Speicherschaltung die Objekthelligkeitsinformation als analoge Größe speichert (wie z. B. ein Kondensator) ist es aufgrund von Stromverlust oder Temperaturschwankungen nicht möglich, die genaue Größe über eine lange Zeitdauer zu speichern, so daß die Belichtungssteuereinrichtung die Belichtungsgröße (wie z. B. eine Belichtungszeit) nicht exakt einstellen kann, was unvorteilhaft ist. Folglich wurde in der US-PS 3 824 608 oder der US-Patentanmeldung 5 29 241 vom 3. Dezember 1974 (DT-OS 2 458 697) vorgeschlagen, in der Belichtungssteuereinrichtung einen Analog-Digital-Umsetzer in der Weise vorzusehen, daß die Objekthelligkeitsinformation in seine digitale Größe umgesetzt und dann gespeichert wird.
  • Obgleich mit dem vorgenannten herkömmlichen Verfahren der Speicherung der Objektshelligkeitsinformation als digitale Größe der Nachteil des vorstehend genannten Verfahrens der Speicherung der Information als analoge Größe vermeidbar ist, wird im Falle dieser Verfahren die Rechenoperation der Objekthelligkeitsinformation mit der photographischen Information wie beispielsweise dem Film-.empfindlichkeitswert oder dem Verschlußzeitwert mit Hilfe analoger Schaltungen durchgeführt, so daß folgende Nachteile weiter bestehen: Aufgrund der Fehlberechnung dieser den Schwankungen der Umgebungstemperatur ausgesetzten Analogschaltung kann nämlich selbst die in der vorgenannten US-PS 3 824 608 und so weiter vorgeschlagene Belichtungssteuereinrichtung die Belichtungsgröße nicht in exakter Weise einstellen.
  • Wenn ferner bei einer Belichtungssteuereinrichtung, die zum Speichern der Objektshelligkeitsinformation als digitale Größe ausgelegt ist, die Rechenschaltung gleichfalls mit digitalen Schaltungen aufgebaut ist, um so die Nachteile bei der Einrichtung nach der vorstehend genannten US-PS 3 824 608 usw. zu vermeiden, wobei eine solche Einrichtung entweder eine Ausführungsart ist, die derart unabhängige Werte wie den vorgewählten Verschlußzeitwert usw.
  • in digitale Größen von Anfang an wie beispielsweise mit Hilfe digitaler Schalter umsetzt, oder eine Ausführungsart ist, bei der für jedes Element wie die Informationsquelle für die analoge Objekthelligkeit, das Filmempfindlichkeitswert-Einstellelement, ein Vorwähl-Verschlußzeitwert-Einstellelement und so wieter ein Analog-Digital-Umsetzer vorgesehen ist, wird die Einrichtung dadurbh aufgrund der Verdrahtung der digitalen Schalter oder der Anbringung einer Mehrzahl von Analog-Digital-Umsetzern kompliziert, so daß die Einrichtung groß wird und die Herstellungskosten ansteigen, was bei einer Kamera nicht verwendbar ist, die bei niedrigen Herstellungskosten kompakt sein soll.
  • Aufgabe der Erfindung ist es, eine kompakte Belichtungssteuereinrichtung anzugeben, die unter geringen Kosten hergestellt werden kann und die die Belichtungsgröße in exakter Weise einstellt.
  • Dabei soll mit der Erfindung eine kompakte Belichtungssteuereinrichtung geschaffen werden, die unter niedrigen Kosten selbst dann erzeugt werden kann, wenn die Belichtungsgröße auf digitale Weise berechnet wird.
  • Ferner soll die Erfindung eine Belichtungssteuereinrichtung bieten, bei der eine Mehrzahl analoger photographischer Informationen mittels eines einzigen Analog-Digital-Umsetzers in digitale Signale umgesetzt werden kann.
  • Die Erfindung wird nachstehend anhand eines Ausführungsbeispiels unter Bezugnahme auf die Zeichnung näher erläutert, wobei der Mechanismus der Kamera, an der die Erfindung Anwendung findet, der gleiche wie der in der japanischen Patentanmeldung Sho 50-24687 beschriebene ist, so daß zur Vereinfachung dessen Erläuterung weggelassen ist.
  • Fig. 1 zeigt ein Blockschaltbild eines Ausführungsbeispiels.
  • Fig. 2 zeigt einen Programmablaufplan des Ausführungsbeispiels nach Fig. 1; Fig. 3 zeigt ins Einzelne gehend einen Schaltungsaufbau des Ausführungsbeispiels nach Fig. 1; Fig. 4 zeigt ein Zeitablaufdiagramm für die Erläuterung der Arbeitsweise der in Fig. 3 gezeigten Schaltung; Fig. 5 bis 11 zeigen jeweils ausführliche Schaltbilder einer jeden Schaltungskomponente der in Fig. 3 gezeigten Schaltung.
  • Die Fig. 1 zeigt ein Blockschaltbild einer Einrichtung, bei dem eine Ausführungsform des erfindungsgemäßen automatischen Belichtungssteuerverfahrens bei einer Kamera verwendet wird, wobei FS eine Filmempfindlzchkeits-Einstellschaltung zum Einstellen der Empfindlichkeit des photographischen Films ist, ML eine Lichtmessschaltung für die Erfassung der Helligkeit des aufzunehmenden Objekts und für die Berechnung des Ausgangssignals der Filmempfindlichkeits-Einstellschaltung FS auf analoge Weise ist, um ein analoges Signal zu erzeugen, das der für den photographischen Film nötigen Belichtungsgröße entspricht, ET eine aus einem veränderbaren Widerstand usw. bestehende Verschlußzeit-Einstellschaltung für die Erzeugung eines analogen Signals ist, das dem APEX-Wert Tv der Belichtungsgröße zur Einstellung der Belichtungszeit entspricht, AS eine aus einem veränderbaren Widerstand usw.
  • bestehende am Blendenwert-Einstellschaltung zum Erzeugen eines analogen Signals ist, die dem APEX-Wert Av des Blendenwerts entspricht, um so den Blendenwert des Aufnahmeobjektivs einzustellen, AP eine aus einem veränderbaren Widerstand usw. bestehende Blendengrößen-Detektorschaltung für die Erzeugung eines analogen Signals ist, das dem APEX-Wert Av des tatsächlichen Blendenwerts des Aufnahmeobjektivs entspricht, INT eine Integrierschaltung für das Erzeugen eines Spannungssignals ist, das mit einer bestimmten festgelegten Neigung aufgrund eines bestimmten festgelegten Spannungswerts vom Zeitpunkt des Anlegens eines Eingangssignals an abfällt, AG 1 ein Analogschaltglied für das selektive Durchlassen des Ausgangssignals der Lichtmeßschaltung ML ist, AG 2 ein Analogschaltglied für das selektive Durchlassen des Ausgangssignals der Integrierschaltung INT ist, AG 4 ein Analogschaltglied für das selektive Durchlassen des Ausgangssignals der Verschlußzeit-Einstellschaltung ET ist, AG 5 ein Analogschaltglied für das selektive Durchlassen des Ausgangssignals der Blendengrößen-Detektorschaltung AP ist, AG 6 ein Analogschaltglied für das selektive Durchlassen des Ausgangssignals der Blendenwert-Einstellschaltung AS ist, CM einel°gWithmische Kompressorschaltung für das logarithmische Komprimieren des über das Analogschaltglied eingegebenen Belichtungsgrößen-Signals oder des Ausgangssignals der Integrierschaltung INT ist^ das über das Analogschaltglied AG 1 einzugeben ist, AG 3 ein Analogschaltglied für das selektive Durchlassen des Ausgangssignals der logFithmischen Kompressorschaltung CM ist, COM ein Vergleicher ist,dessen ein Anschluß an das Ausgangssignal eines der Analogschaltglieder AG 3, AG 4, AG 5 oder AG 6 angeschlossen ist und. dessen anderer Anschluß mit dem analogen Ausgangssignal eines Digital-Analog-Umsetzers DA verbunden ist, der später erläutert wird, und CR ein Register mit vier Bit-Ausgängen CR 1, CR 2, CR 4 und'CR 8 ist, die jeweils den Wert "1", "2", 11411 bzw. "8" darstellen. DA ist der Digital-Analog-Umsetzer zum Umsetzen des Inhalts des Registers CR in einen analogen Wert, RC ist eine Registersteuerschaltung für das Bewirken des Setzens und Rücksetzens -eines jedes Bits des Registers CR, die zusammen mit dem Register CR, dem Digital-Analog-Umsetzer DA und dem Vergleicher COM eine Analog-Digital-Umsetzfunktion mit aufeinanderfolgender Annäherung ergibt, BR ist ein Register mit vier Bit- Ausgängen BR 1, BR 2, BR 4 und BR 8, die jeweils den Wert "1", "2", "4" und "8" tragen, AC ist eine Rechenschaltung für die Berechnung des Inhalts der Register CR und BR, FC ist ein Steuerzähler mit vier Bit-Ausgängen FC 1, FC 2, FC 4 und FC 8, die jeweils die Werte "1", "2", "4" und "8" besitzen, um das Folgesteuersignal für die Gesamtschaltung abzugeben, DC ist ein Decodierer zum Umsetzen der Ausgangssignale FC 1, FC 2, FC 3 und FC 4 aus dem Steuerzähler FC in sechzehn Signalausgänge CCO bis CC9 und CCA bis CCG, CC ist eine Zählersteuerschaltung für die Aufnahme eines Ausgangssignals COMP des Vergleichers COM, eines Analog-Digital-Umsetzungs-Endsignals END aus der Registersteuerschaltung RC, eines Verschlußauslösesignals SHTR, eines Belichtungszeit-Vorrangwahlsignals SSLC und der Ausgangssignale CCO, CC1, CC3,CC4, CC5, CC8, CC9 und CCC des Decodierers DC für die Steuerung des Setzens und Rücksetzens eines jeden Bits des Steuerzählers FC, 01 ist;ein ODER-Glied für die Speisung des Analogschaltglieds AG 3 mit den Ausgangssignalen CC2 und CC9 des Decodierers DC, 02 ist ein ODER-Glied für die Speisung der Registersteuerschaltung RC mit den Ausgangssignalen CC4 und CC8 des Decodierers DC, 03 ist ein ODER-Glied für das Speisen der Rechenschaltung AC mit den Ausgangssignalen CCI und CC4 des Decodieres DC, Al ist ein UND-Glied für die Versorgung des Analogschaltglieds AG4 mit dem logischen Produktsignal des Belibhtungszeit-Vorrangwahlsignals SSLC mit dem Ausgangssignal CC3 des Decodierers DC und A2 ist ein UND-Glied für das Zuführen des logischen Produktsignals des invertierten Signals SSLC des Belichtungszeit-Vorrangwahlsignals SSLC eines Inverters INV mit dem Ausgangssignal CC3 des Decodierers DC. Dabei beginnt die Registersteuerschaltung RC die Analog-Digital-Umsetzung mit dem Ausgangssignal FC2 des Steuerzählers FC, setzt die Analog-Digital-Umsetzung unter Erfassung des Signals COMP aus dem Vergleicher COM fort, speichert in dem Register CR die in einen digitalen Wert umgesetzten Daten zu einem Zeitpunkt, an dem die Analog-Digital-Umsetzung beendigt ist, führt der Zählersteuerschaltung CC das Signal END zu und speichert ferner den Inhalt des Registers BR in dem Register CR mittels des Signals von dem ODER-Glied 0 2. Ferner speichert die Rechenschaltung AC mittels des Signals von dem ODER-Glied 03 den Inhalt des Registers CR in dem Register BRund zugleich das Ergebnis der Subtraktion des Inhalts des Registers CR von dem Inhalt des Registers BR in dem Register BR.
  • Die Elemente CC, LC und DC bilden eine Folgesteuerschaltung und die Elemente RC, CR, DA und COM einen Analog-Digital-Umsetzer.
  • Die Fig. 2 zeigt das Steuerungs-Programmablaufdiagramm der gemäß der vorstehenden Beschreibung aufgebauten automatischen Belichtungssteuereinrichtung. Nachstehend wird die Arbeitsweise der nach Fig. 1 aufgebauten automatischen Belichtungssteuereinrichtung unter Bezugnahme auf Fig. 2 erläutert. Bei dem stationären Zustand "Halt" liegen alle Ausgangssignale FC1 FC2, FC3 und FC4 des Steuerzählers FC auf "O", so daß folglich das Åusgangssignal CCO des Decodierers DC gleich "0" ist. Zu diesem Zeitpunkt befindet sich die Zählersteuerschaltung CC in dem Wartezustand für das Verschlußauslösesignal SHTR. Wenn nun das Verschlußauslösesignal SGTR eintrifft, befindet sich der Ausgangsanschluß FC2 auf dem Pegel "1" an dem zweiten Bit, so daß folglich das Ausgangssignal CC2 des Decodierers DC gleich "1" ist. Auf diese Weise werden die Analogschaltglieder AG 1 und AG3 derart geschlossen, daß der dem APEX-Wert EV der für den photographischen Film nötigen Belichtungsgröße entsprechende analoge Wert, der auf analoge Weise aus der mittels der Lichtmessung erhaltenen Helligkeit des Ob-Objekts und aus der eingestellten Fi1irirpfindlichkeit errechnet ist, an den Eingangsanschluß des Vergleichers COM aus der Lichtmeßschaltung ML über die logorithmische Kompressorschaltung CM eingegeben ist, während der Analog-Digital-Umsetzungs-Startbefehl FC2 der Registersteuerschaltung RC eingegeben wird, um die Analog-Digital-Umsetzung der Belichtungsgröße Ev anlaufen zu lassen. Die Analog-Digital-Umsetzung wird entsprechend dem Interationsverfahren derart durchgeführt, daß zuerst der Pegel "1" an dem höchsten Bit CR8 mit dem Wert "8" des Registers CR eingestellt wird und in diesem Zustand der Inhalt des Registers CR mittels des Digital-Analog-Umsetzers DA in den analogen Wert umgesetzt wird, der mit dem analogen Eingangssignal mittels des Vergleichers COM verglichen wird, wobei, wenn aus dem Vergleichsausgangssignal COMP ermittelt wird, daß der in einen analogen Wert umgesetzte Inhalt des Registers CR größer als das analoge Eingangssignal ist, der an dem höchsten Bit CR8 des Registers CR eingestellte Pegel "1" in "O" rückgesetzt wird, während bei der Ermittlung, daß der analog umgesetzte Wert kleiner als das Eingangssignal ist, der eingestellte Pegel "1" an dem höchsten Bit CR8 des Registers CR beibehalten wird und ein weiterer Pegel "1" an dem nächsten Bit CR4 mit dem Wert "4" des Registers CR gesetzt wird.
  • Danach wird der Inhalt des Registers CR mit dem analogen Eingangssignal mittels des Vergleichers COM auf die vorgenannte Weise derart verglichen, daß der an dem Ausgang CR4 gesetzte Pegel "1" entweder auf "O" rückgesetzt wird oder entsprechend dem Ausgangssignal COMP des Vergleichers COM unverändert bleibt.
  • Weiterhin werden hinsichtlich der niedrigsten Bits CR2 und CR1 des Registers die gleichen Rechenoperationen aufeinanderfolgend durchgeführt, bis schließlich der dem analogen Eingangssignal entsprechende digitale Wert in dem Register CR erzielt wird.
  • Wenn auf diese Weise die Analog-Digital-Umsetzung der Belichc.
  • tungsgröße Ev beendigt ist, erzeugt die Registersteuerschaltung RC das Signal END, das der Zählersteuerschaltung CC so eingegeben wird, daß nur das Ausgangs signal des niedrigsten Bits FC1 des Steuerzählers FC gleich "1" ist, wobei der Decodierer DC ein Signal CC1 erzeugt. Das Signal CC1 wird über das ODER-Glied 03 der Rechenschaltung AC eingegeben, wodurch die in dem Register CR gespeicherte Belichtungsgröße Ev zu dem Register BR übertragen wird. Bei der Zählersteuerschaltung CC ist der Pegel "1" an den niedrigsten Bits FC1 und FC2 des Steuerzählers FC eingestellt, wobei der Decodierer DC ein Signal CC3 erzeugt. Das Signal CC3 wird an die UND-Glieder A1 und A2 angelegt, wobei das Belichtungszeit-Vorrangwahlsignal SSLC an den zweiten Eingangsanschluß des UND-Glieds Al gegeben wird, während das mittels des Inverters INV in SSLC invertierte Belichtungszeit-Vorrangwahlsignal SSLC an den zweiten Eingangs anschluß des UND-Glieds A2 so angelegt wird, daß hier erfaßt wird, ob der Vorrang auf die Belichtungszeit oder den Blendenwert gelegt ist.
  • Nachstehend wird der Fall mit Vorrang der Belichtungszeit erläutert. Da zu diesem Zeitpunkt das Belichtungszeit-Vorrangssignal SSLC 1 ist, erzeugt das UND-Glied Al das Ausgangssignal "1", so daß das Analogschaltglied AG 4 öffnet, wodurch der dem eingestellten APEX-Wert entsprechende analoge Wert der Belichtungszeit Tv von der Verschlußzeit-Einstellschaltung ET in einen Eingangsanschluß des Vergleichers COM eingegeben wird. Da zur gleichen Zeit das Signal FC2 in die Registersteuerschaltung RC eingegeben wird, wird nach dem gleichen Ablauf wie vorstehend beschrieben die Belichtungszeit Tv in einen digitalen Wert umgesetzt in dem Speicher CR gespeichert, wobei das Analog-Digital-Umsetzungs-Endsignal END in die Zählersteuerschaltung CC eingegeben wird, wodurch die Ausgangssignale FC1 und FC3 des Steuerzählers FC zu "1" werden, so daß der Decodierer ein Ausgangssignal CC5 erzeugt. Das Ausgangssignal CC5 wird an die Rechenschaltung AC gelegt, in der die den Inhalt des Registers CR bildende Belichtungszeit Tv von der den Inhalt des Registers BR bildenden Belichtungsgröße Ev auf die Weise abgezogen wird, daß das Ergebnis (Ev - Tv), nämlich der für die Erzielung einer richtigen Belichtungsgröße Ev notwendige Blendenwert Av in dem Register BR gespeichert wird. Falls das Belichtungszeit-Vorrangsignal SSLC gleich 1 ist, bringt dann die Zählersteuerschaltung CC den Ausgang FC3 des Steuerzählers LC in der Weise auf "1", daß der Decodierer DDC ein Signal CC4 erzeugt.
  • Das Signal CC4 wird über das ODER-Glied 02 an die Registersteuerschaltung RC und zugleich über das ODER-Glied 03 an die Rechenschaltung AC angelegt, Als Folge davon wird der in dem Register BR gespeicherte Blendenwert Av in das Register CR übertragen, während die in dem Register CR gespeicherte Belichtungszeit Tv in das Register BR übertragen wird. D. h., der Inhalt des Registers CR wird mit demjenigen des Registers BR ausgetauscht.
  • Zu diesem Zeitpunkt ist der Blendenwert Av für die Belichtungssteuerung in dem Register tR gespeichert, während die Belichtungszeit Tv für die Belichtungszeit in dem Register BR gespeichert ist. Danach erzeugen die Ausgänge FC3 und FC4 für das dritte und das vierte Bit des Steuerzählers FC das Ausgangssignal "1", so daß der Decodierer DC ein Signal CCC erzeugt.
  • Nachstehend wird nun der Fall des Vorrangs des Belichtungswerts erläutert. Wenn zu dem Zeitpunkt, an dem der Decodierer DC an das Ausgangssignal CC3 erzeugt, ist das Belichtungszeit-Vorrangsignal SSLC gleich "0", so daß das UND-Glied A2 des Aus.
  • gangssignals 1 erzeugt, so daß es das Analogschaltglied AG6 auf die Weise öffnet, daß der analoge Wert des dem APEX-Wert entsprechenden Blendenwerts Av von der Blendenwert-Einstellschaltung AS in den einen Eingangsanschluß des Vergleichers COM eingegeben wird. Zur gleichen Zeit wird das Signal FC2 in die Registersteuerschaltung RC eingegeben, so daß nach dem gleichen Verfahrensablauf gemäß der vorstehenden Darstellung der in den digitalen Wert umgesetzte Blendenwert Av in dem Register CR gespeichert wird, während das Analog-Digital-Umsetzungs-Endsignal END in die Zählersteuerschaltung CC eingegeben wird, wodurch die Ausgänge FC1 und FC3 des Steuerzählers das Ausgangssignal 1 erzeugen, so daß der Decodierer DC das Ausgangssignal CC5 erzeugt. Das Ausgangssignal CCS wird in die Rechenschaltung AC eingegeben, in der der Blendenwert Av, der den Inhalt des Registers CR bildet, von der den Inhalt des Registers BR bildenden Belichtungsgröße Ev derart abgezogen wird, daß das Ergebnis (Ev - Av), nämlich die zum Erhalt der richtigen Belichtungsgröße Ev notwendige Belichtungszeit Tv in dem Register BR gespeichert wird. Zu diesem Zeitpunkt ist der Blendenwert Av für die Belichtungssteuerung in dem Register CR gespeichert, während die Belichtungszeit Tv für die Belichtungssteuerung in dem Register BR gespeichert ist. Danach werden die Ausgangssignale des dritten und des vierten Bits FC3 und FC4 des Steuerzählers FC zu 1", so daß der Decodierer das Signal CCC erzeugt.
  • Gemäß vorstehender Erläuterung ist zu dem Zeitpunkt, an dem der Decodierer das Signal CCC erzeugt, nicht nur im Falle des Belichtungszeitvorrangs, sondern auch im Falle des Blendenwertvorrangs der Belichtungswert Av in dem Register CR gespeichert, während die Belichtungszeit Tv in dem Register BR gespeichert ist.
  • Der den Inhalt des Register CR bildende Blendenwert Av wird mittels des Digital-Analog-Umsetzers DA in einen Analogwert umgesetzt und in den einen Eingangsanschluß des Vergleichers COM eingegeben, während das Signal CCC des Decodierers DC den Blendenschließvorgang des photographischen Objektivs über eine in der Zeichnung nicht gezeigte bestimmte Vorrichtung einleitet und zugleich an das an dem Ausgangsansohluß der Blendengrößen-Detektorschaltung AP für die Erfassung der tatsächlichen Blendenöffnung des photographischen Objektivs angebrachte Analogschaltglied AG5 angelegt wird, so daß dieses öffnet und das Ausgangssignal der Blendengrößen-Detektorschaltung AP an dem anderen Eingangsanschluß des Vergleichers COM anliegt. Sobald durch den Blendenschließvorgang der tatsächliche Blendenwert des Objektivs den in dem Register CR gespeicherten Blendenwert Av erreicht, wird das Ausgangssignal COMP des Vergleichers COM zu einem Signal "O", das an die Zählersteuerschaltung CC angelegt wird, wobei nur das Ausgangssignal des vierten Bits FC4 des Steuerzählers FC auf die Weise zu "1" wird, daß der Decodierer das Ausgangssignal CC8 erzeugt, wodurch das Ausgangssignal CCC gesperrt wird, um den Blendenschließvorgang anzuhalten, während zugleich das Signal CC8 über das ODER-Glied 02 an die Registersteuerschaltung RC angelegt wird, wodurch die Belichtungszeit Tv von dem Register BR in das Register CR übertragen wird. Zu diesem Zeitpunkt wird die in das Register CR übertragene Belichtungszeit Tv mittels des Digital-Analog-Umsetzers DA in einen analogen Wert umgesetzt und in den einen Eingangsanschluß des Vergleichers COM eingegeben, während dann die Zählersteuerschaltung CC das erste und das vierte Bit FC1 und FC4 des Steuerzählers FC zur Abgabe des Signals 1 bringt und der Decodierer DC das Ausgangssignal CC9 erzeugt. Das Signal CC9 leitet mittels einer in der Zeichnung nicht gezeigten bestimmten Vorrichtung den Verschlußöffnungsvorgang ein und wird zugleich an die Integrierschaltung INT angelegt. Mit dem Signal CC9 erzeugt die Integrierschaltung INT ein Signal, daß sich von einem bestimmten festgelegten Wert mit einer bestimmten festgelegten Schräge vermindert, wobei das Signal über das mittels eines Signals CC9 geöffnete Analogschaltglied AG2 in die logrithmische Kompressorschaltung CM eingegeben wird, so daß es in die dem APEX-Wert entsprechende tatsächliche Zeit verlängert und über das durch das ODER-Glied 01 mittels des Signals CC9 geöffnete Analogschaltglied AG3 in den anderen Eingangsanschluß des Vergleichers COM eingegeben wird. Wenn das Ausgangssignal der logatthmischen Kompressorschaltung CM kleiner als der Wert der in dem Register CR gespeicherten Belichtungszeit Tv wird, erzeugt der Vergleicher COM ein Signal COMP, das an die Zählersteuerschaltung CCC angelegt wird, wodurch alle Ausgangs signale des Steuerzählers FC zu "O" werden. Als Folge davon erzeugt der Decodierer das Signal CCO, um das Ausgangssignal CC9 derart zu unterdrücken, daß der Verschluß geschlossen wird, während die Einrichtung in den Wartezustand 'Halt" gebracht wird. Nach der vorstehend beschrieben Reihenfolge von Vorgängen kann auf der Filmebene eine mit der durch die Lichtmessung erhaltenen Objekthelligkeit und der Empfindlichkeit des zu verwendenden Films bestimmte richtige Belichtungsgröße automatisch mit Hilfe der Kombination der eingestellten Belichtungszeit oder des eingestellten Belichtungswert mit dem Blendenwert oder der Belichtungszeit als Ergebnis der Rechenoperation der eingestellten Werte erzielt werden.
  • Dabei ist es ausreichend, den Blendenschließvorgang des photographischen Objektivs mit dem Signal CCC mit Hilfe eines elektromagnetischen Antriebselements wie eines elektromagnetischen Solenoids oder eines kleinen elektrischen Motors auszuführen. Ein derartiges elektromagnetisches Antriebselement kann die Blende von dem total geöffneten Zustand ausgehend schließen, wenn es sich mittels des Signals CCC in dem Betriebszustand befindet, während es in dem nicht wirksamen Zustand ohne dem Signal CCC dahingehend wirkt, die Blende in der Stellung zu halten, in der sie sich unmittelbar vor dem Umstellen des elektromagnetischen Antriebselements in den nicht wirksamen Zustand befunden hat. Dies kann mittels eines Blendenmechanismus mit einer mechanischen Speichervorrichtung, einem elektromagnetischem Solenoid oder einem Impulsmotor mit einer großen Anzahl von Stufen bewerkstelligt werden. Ferner ist es möglich, die Blende auf einer bestimmten gewünschten Stellung mittels einer elektrischen Verarbeitung des Signals CCC zu halten. Dies ist jedoch nicht Gegenstand der Erfindung, so daß eine ausführliche Erläuterung des Mechanismus oder der Schaltung hier weggelassen ist.
  • Um kurz den Mechanismus für das Erzielen der tatsächlichen Belichtungszeit aus der eingestellten oder errechneten und in dem Register als digitaler Wert gespeicherten Belichtungszeitinformation zu erläutern, sei gesagt, daß die Verarbeitung der als APEX-Wert gespeicherten Belichtungszeit von derjenigen des als APEX-Wert gegebenen - Blendenwerts verschieden ist.
  • Der als APEX-Wert gegebene Blendenwert kann nämlich ohne Veränderung entsprechend der Anzahl von Blendenstufen des'Objektivs verarbeitet werden, so daß abgesehen von dem mechanischen Aufbau des Objektivs keine weitere besondere Schaltung notwendig ist, während im alle der als APEX-Wert gegebenen Belichtungszeit entsprechend einer Erhöhung des Werts um "1" die Belichtungszeit auf die Hälfte vermindert wird, so daß außer der Verwendung eines elektromechanischen Umsetzmechanismus für das Wählen der tatsächlichen Zeit durch Einstellung der mechanischen Verschlußwählscheibe auf den APEX-Wert ein anderer wirksamer elektrischer Vorgang notwendig ist (zum Antrieb der Verschlußwählscheibe mittels elektrischer Leistung ist ein großer Antriebsmechanismus und eine große Leistung erforderlich). Erfindungsgemäß wird durch Anwendung der logarithmischen Kompressionsschaltung CM die aus der gemessenen Lichtmenge und der r'ilmempfindlichkeit errechnete Belichtungsgröße in den APEX-Wert eines integrierten Signals umgesetzt, das mit einer besonderen bestimmten Schräge proportional zur tatsächlichen Zeit logarithmisch komprimiert wird, um so den APEX-Wert der tatsächlichen Zeit auf die Weise zu erhalten, daß der auf APEX umgesetzte Wert mit der als APEX-Wert gespeicherten Belichtungszeit verglichen wird, um den Zeitpunkt zu ermitteln, an dem die beiden Werte einander gleich sind, und damit die tatsächliche Zeit zu erhalten. Bei dem Ausführungsbeispiel entspricht die Zeitdauer, während der das Signal CC9 erzeugt wird, der tatsächlichen Zeit, wobei zum Durchführen der Belichtungszeitsteuerung tatsächlich im Falle eines Schlitzverschlusses der vordere Verschlußvorhang zu dem Zeitpunkt abgelassen wird, an dem die Erzeugung des Signals CC9 beginnt, und der hintere Verschlußvorhang zu dem Zeitpunkt abgelassen wird, an dem das Signal CC9 beendet ist, so daß der Film während der Zeitdauer belichtet werden kann, während der das Signal CC9 erzeugt wird. Im Falle eines Verschlusses anderer Ausführungsart ist es möglich, eine bestimmte erwünschte Belichtungszeit durch geeignete Verarbeitung des Signals CC9 zu erhalten. Zum Betätigen des Verschlusses ist es ausreichend, den mittels einer Feder im voraus gespannten Verschlußvorhang oder die auf diese Weise gespannten Verschlußflügel freizugeben, so daß dafür ein kleiner Magnet ausreicht.
  • Gemäß der vorstehenden Beschreibung setzt die automatische Belichtungssteuereinrichtung als analoge Werte gespeicherte oder eingestellte unterschiedliche photographische Informationen in digitale Werte um und führt eine Betätigung in digitaler Weise derart durch, daß entsprechend der digital-analog- umgesetzten Steuerinformation die Belichtungssteuerung auf analoge Weise durchgeführt wird.
  • Nachstehend wird die automatische Belichtungssteuereinrichtung im einzelnen erläutert.
  • Die Fig. 3 zeigt einen ins einzelne gehenden Schaltungsaufbau de. als Blockschaltbild in Fig. 2 gezeigten Ausführungsbeispiels, wobei F1, F2, F3 und F4 das in Fig. 2 gezeigte Register CR bildende Flipflops, Fall, F12, F13 und F14 das Register BR bildende Flipflops und F21, F22, F23 und F24 das den Steuerzähler FC bildende Flipflops sind. Ferner besteht die Registersteuerschaltung RC des Registers CR aus ODER-Gliedern, 04, 05, 06, 07, 08, 09, 010, 011, und 012, UND-Gliedern, A3, A4, A5, A6, A7, A8, A9, A10, All, A12, A13, A14, A15 und A16, Invertern INV1, INV2, INV3, INV4 und INV5 und Flipflops F5, F6, F7, F8, und F9, während die Rechenschaltung AC aus ODER-Gliedern 013, 014, 015, 016, 017, und 018, UND-Gliedern A17, A18, A19, A20, A21, A22, A23, A24, A25, A26, A27, A28, A29, und A30, Exclusiv-Oder-Gliedern oder Antivalenz- Gliedern EX1, EX2, EX3, EX4, EX5, EX6 und EX7, und Invertern INV6, INV7, INV8, INV9, INV10, INVl1, INV12, INV13, INV14 besteht und die Zählersteuerschaltung CC aus ODER-Gliedern 019, 020, 021 und 022, UND-Gliedern A31, A32, A33, A34, A35 und A36 und Invertern INV15 und INV16 besteht. Dabei ist SHTR das Verschlußauslösesignal, SSLC das Belichtungszeit-Vorrangsignal und CP ein Taktimpuls.
  • Die Filmempfindlichkeits-Einstellschaltung FS und die Lichtmesschaltung ML sind gemäß der Darstellung in Fig. 5 aufgebaut.
  • In Fig. 5 ist 1 ein lichtempfindliches Element für das Aufnehmen des Lichtstrahls von dem aufzunehmenden Objekt, 3 ein Widerstand, an dem ein der Filmempfindlichkeit entsprechender Widerstandswert eingestellt wird, 5 ein Rechenverstärker und 7 ein Widerstand, der so ausgelegt ist, daß das in dem lichtempfindlichen Element 1 der Helligkeit des aufzunehmenden Objekts entsprechend erzeugte elektrische Signal und die an dem Widerstand 3 eingestellte Filmempfindlichkeitsinformation mittels des Rechenverstärkers 5 berechnet und über den Widerstand dem Analogschaltglied AG1 zugeführt werden. Die Verschlußzeit-Einstellschaltung ET ist gemäß der Darstellung in Fig. 6 aufgebaut. In Fig. 6 ist 9 ein mechanisch mit der Verschlußzeit-Wählscheibe gekoppelter Widerstand, 11 ein Rechenverstärker und 13 ein Widerstand, der zum Zuführen eines der eingestellten Verschlußzeit entsprechenden Signals zu dem Analogschaltglied AG4 dient. Die Blendenwert-Einstellschaltung AS ist gemäß der Darstellung in Fig. 7 aufgebaut. In Fig. 7 ist 15 ein mechanisch mit einer Blendenwert-Einstellwählscheibe der in der Zeichnung nicht gezeigten Kamera gekoppelter Widerstand, 17 ein Rechenverstärker und 19 ein Widerstand, der zum Zuführen eines dem von dem Widerstand 15 eingestellten Blendenwert entsprechenden Signals an das Schaltglied AG6 dient. Die Blendengrößen-Detektorschaltung AP ist gemäß der Darstellung in Fig. 8 aufgebaut. Die Schaltung AP weist einen Widerstand 23, dessen Wert der Drehstellung eines Blendenvoreinstellrings 21 der Kamera entspricht, einen Rechenverstärker 25 und einen Widerstand 27 auf, der zum Zuführen eines dem Widerstandswert des Widerstands 23 entsprechenden Signals an das Analogschaltglied AG5 dient. Gemäß der Darstellung in Fig. 9 weist die Integrierschaltung INT einen Widerstand 29, npn-Transistoren 31, 33, 35 und 37, Widerstände 39, 41 und 43, einen Kondensator 45 und einen Rechenverstärker 47 auf, wobei bei Anliegen des Signals CC9 an der Basis des Transistors 33 über den Widerstand 29 die Transistoren 31, 35 und 37 leitend werden, während der Transistor 33 nicht-leitend wird, so daß die in dem Kondensator 45 gespeicherte Ladung sofort über den Transistor 37 entladen wird, wobei die Änderung über den eine Spannungsfolgeschaltung bildenden Rechenverstärker 47 an dem Analogschaltglied AG2 erscheint. Wie in Fig.
  • 10 gezeigt ist, weist die logarlthmische Kompressorschaltung CM einen Widerstand 49, einen Rechenverstärker 53 und eine Diode 51 auf, die zwischen den Eingangsanschluß und den Ausgangsanschluß des Rechenverstärkers 53 geschaltet ist, so daß das mittels der Diode 51 logarithmisch komprimierte Ausgangssignal von dem Analogschaltglied AG1 dem Analogschaltglied AG3 zugeführt wird. Wie ferner in der Fig. 11 gezeigt ist, besteht ein Analogschaltglied AG aus einem Feldeffekttransistor. Dabei zeigt die Figur 11 das Analogschaltglied AG1.
  • Nachstehend wird die Wirkungsweise der in Fig. 3 gezeigten Ausführungsform anhand des in Fig. 4 gezeigten Zeitablaufdiagramms erläutert.
  • Die Fig. 4 zeigt als Beispiele den automatischen Belichtungssteuervorgang mit Vorrang auf der Belichtungszeit, wenn die aus der Verarbeitung der Objekthelligkeitsinformation und der Filmempfindlichkeit erhaltene richtige Belichtungsgröße als APEX-Wert gleich "13" und die eingestellte Belichtungszeit als APEX-Wert gleich "4" ist, und des automatischen Belichtungssteuervorgangs, wenn die Belichtungsgröße als APEX-Wert gleich 11 und der eingestellte Blendenwert als APEX-Wert gleich "5" ist.
  • Als erstes wird der automatische Belichtungssteuervorgang im Falle des Vorrangs auf der Belichtungszeit erläutert. Die von den Photographen erwünschte Belichtungszeit (Tv = 4; APEX-Wert) wird mittels der Verschlußzeit-Einstellschaltung ET als analoger Wert eingestellt. Das Belichtungszeit-Vorrangssignal SSLC ist zu diesem Zeitpunkt "1". Dieses Signal wird an das UND-Glied A1 und über den Inverter INV an das UND-Glied A2 und zugleich an das UND-Glied A36 und über den Inverter INV16 an das UND-Glied A35 angelegt. Dabei befinden sich die Flipflops F21 und F24 zuerst in dem Rücksetzzustand, so daß folglich der Decodierer DC das Ausgangs signal CCO abgibt und an das UND-Glied A32 anlegt.
  • Wenn nun ein durch Betätigung des Verschlußauslöseknopfes der in der Zeichnung nicht gezeigten Kamera erzeugtes Verschlußauslösesignal SHTR zwischen den ansteigenden Teilen der Taktimpulse CP Nr. 1 und Nr. 2 abgegeben wird, wird das Signal SHTR über das UND-Glied A32 und das ODER-Glied 021 an den Eingangsanschluß J des Flipflops F22 gelegt. Wenn an dem Eingangsanschluß J der Pegel l'l" anliegt, erzeugt das Flipflop F22 synchron mit dem aufsteigenden Teil des Taktimpulses Nr. 2 ein Q-Ausgangssignal "1", das an den Decodierer DC abgegeben wird, so daß der Ausgangswert auf CC2 eingestellt wird. Da das Q-Ausgangssignal des Flipflops F22 an das UND-Glied A16 und dem D-Eingang des Flipflops F9 angelegt wird, erzeugt das mit dem Ausgangssignal "1" aus'dem Inverter INV5 gespeiste UND-Glied synchron mit dem ansteigenden Teil des Taktimpulses CP Nr. 3 ein Ausgangssignal "1". Dabei erzeugt das UND-Glied A16 das Signal "1", bis das Ausgangs signal des von dem Ausgang des Flipflops F9 gespeisten Inverters INV5 zu "0" wird. Das Ausgangssignal 1 des UND-Glied A16 wird über das ODER-Glied 04 an den J-Eingangsanschluß des Flipflops F1, über die ODER-Glieder 0,7, 08 und 011 an die K-Eingangsanschlüsse der Flipflops F2, F3 und F4 und an den D-Eingangsanschluß des Flipflops F5 angelegt. Da andererseits das Q-Ausgangssignal des Flipflops F22 über das ODER-Glied 012 an dem UND-Glied A15 anliegt, werden über das UND-Glied die Taktimpulse an die Taktimpuls-Eingangsanschlüsse der Flipflops F1, F2, F3 und F4 angelegt. Da andererseits der Decodierer DC das Ausgangssignal CC2 erzeugt, das an dem Analogschaltglied AG1 und zugleich über das ODER-Glied 01 an dem Analogschaltglied AG3 anliegt, wird die Belichtungsgrößeninformation von der Lichtmeßschaltung ML APEX-gemäß mittels der logæithmischen Kompressorschaltung CM in einen analogen Wert (Ev = 13) umgesetzt und dann an den einen Eingangsanschluß des Vergleichers COM angelegt. Das Ausgangssignal des Digital-Analog-Umsetzers DA ist zu diesem Zeitpunkt gleich "O", so daß folglich das Ausgangs signal COMP des Vergleichers COM gleich "O" ist.
  • Synchron mit dem Ansteigen des Taktimpulses CP Nr. 3 werden die Flipflops F1 und F5 gesetzt, wodurch ihre Ausgänge Q den Pegel "1" annehmen. Dabei wird das Q-Ausgangssignal des Flipflops F1 an den Digital-Analog-Umsetzer DA angelegt, so daß dessen analoger Ausgabewert gleich "8" gemacht wird. Das Ausgangssignal des Digital-Analog-Umsetzers DA wird in den Vergleicher COM eingegeben, während das Q-Ausgangssignal des Flipflops F5 über das ODER-Glied 06 an den J-Eingangsanschluß des Flipflops F2 und zugleich an den D-Eingangsanschluß des Flipflops F6 angelegt wird. Da zu diesem Zeitpunkt das analoge Eingangssignal größer als das Ausgangs signal des Digital-Analog-Umsetzers DA ist, ist das Ausgangs signal des Vergleichers COM gleich "O". Dann werden synchron mit dem ansteigenden Teil des Taktimpulses Nr. 4 die Flipflops F2 und F6 gesetzt, wodurch ihre Q-Ausgangssignale den Pegel 1 annehmen. Da zu diesem Zeitpunkt der D-Eingang des Flipflops F5 schon auf "0" gesetzt wurde, ist das Q-Ausgangssignal des Flipflops F5 gleich "0". Das Q-Ausgangssignal des Flipflops F2 wird an den Digital-Analog-Umsetzer DA abgegeben. Folglich ist der analoge Ausgangswert des Digital-Analog-Umsetzers DA gleich "12"; dieser Wert wird an den Vergleicher COM ausgegeben, während das Q-Ausgangssignal des Flipflops F6 an dem J-Eingangsanschluß des Flipflops F3 und zugleich an den D-Eingangsanschluß des Flipflops F7 ausgegeben wird. Da zu diesem Zeitpunkt das analoge Eingangssignal größer als das Ausgangssignal des Digital-Analog-Umsetzers DA ist, ist das Ausgangssignal des Vergleichers "O". Danach werden synchron mit dem ansteigenden Teil des Taktimpulses CP Nr. 5 die Flipflops F3 und F7 gesetzt, wodurch ihre Ausgangssignale gleich "1" sind.
  • Da zu diesem Zeitpunkt das D-Eingangssignal des Flipflops F6 schon 11011 ist, ist das Q-Ausgangssignal des Flipflops F6 gleich "O". Das Q-Ausgangssignal des Flipflops F3 wird an den Digital-Analog-Umsetzer DA abgegeben, so daß dessen analoger Ausgangswert "14" wird, der an den Vergleicher COM angelegt wird, während das Q-Ausgangssignal des Flipflops F6 über das ODER-Glied 08 an den J-Eingangsanschluß des Flipflops F4 und zugleich an den D-Eingangsanschluß des Flipflops F8 angelegt wird. Da zu diesem Zeitpunkt das Ausgangs signal des Digital-Analog-Umsetzers DA größer als das analoge Eingangssignal ist, erzeugt der Vergleicher COM das Ausgangssignal COMP "1", das an die UND-Glieder A5,-A8, All und A14 ausgegeben wird, wobei das mit dem Q-Ausgangssignal des Flipflops F7 gespeiste UND-Glied All einen Pegel 1 über das ODER-Glied 09 an den K-Eingangsanschluß des Flipflops F3 ausgibt.
  • Folglich wird mit dem ansteigenden Teil des nächsten Taktimpulses Nr. 6 das Flipflop F3 rückgesetzt, so daß es ein Q-Ausgangssignal "O" erzeugt. Zur gleichen Zeit werden die Flipflops F4 und F8 gesetzt, wodurch ihre Q-Ausgangsignale 1 werden. Da zu diesem Zeitpunkt das D-Eingangssignal des Flipflops F7 bereits "O" ist, ist das Q-Ausgangssignal des Flipflops F7 gleich "O". Das Q-Ausgangssignal des Flipflops F4 wird an den Digital-Analog-Umsetzer DA abgegeben, so daß dessen analoger Ausgangswert "13" gebildet wird, der an den Vergleicher abgegeben wird, während das Q-Ausgangssignal des Flipflops F8 als Analog-Digital-Umsetzungs-Endsignal END an den J-Eingangsanschluß des Flipflops F21 und über das ODER-Glied 019 an den K-Eingangsanschluß des Flipflops F22 ausgegeben wird. Da zu diesem Zeitpunkt das Ausgangssignal des Digital-Analog-Umsetzers DA nicht größer als das analoge Eingangssignal ist, ist das Ausgangssignal des Vergleichers COM gleich "0". Folglich bleibt beim Ansteigen des nächsten Taktimpulses Nr. 7 der Zustand des Flipflops F8 unverändert.
  • Durch die vorstehend beschriebenen Funktionabläufe wird der dem APEX-Wert der Belichtungsgröße aus der Lichtmeßschaltung ML und der Filmempfindlichkeits-Einstellschaltung FS entsprechende Ev-Wert 13t in einen digitalen Wert auf die Weise umgesetzt, daß das Ergebnis in dem aus dem Flipflops F1, F2, F3 und F4 bestehenden Register CR gespeichert ist.
  • Andererseits wird synchron mit dem ansteigenden Teil des Taktimpulses CP Nr. 7 das Flipflop 21 gesetzt, an dessen J-Eingangsanschluß das Signal END anliegt, während das Flipflop F22 rückgesetzt wird, an dessen K-Eingangsanschluß das Signal END anliegt, so daß die Ausgabe des Decodierers DC zu CC1 wird und diese über das ODER-Glied 021 an den J-Eingangsanschluß des Flipflops F22 und zugleich über das ODER-Glied 03 an das UND-Glied A30 ausgegeben wird. Der Taktimpuls CP wird an den anderen Eingangsanschluß des UND-Glieds A30 in der Weise angelegt, daß der Taktimpuls CP an jeden Taktimpuls-Eingangsanschluß der das Register BR bildenden Flipflops F11, F12, F13 und F14 ausgegeben wird. Da andererseits jedes Ausgangssignal der Flipflop F1, F2, F3 und F4 an die jeweiligen D-Eingangsanschlüsse der Flipflops Fall, F12, F13 und F14 über die UND-Glieder A17, A21, A25 und A28 angelegt!.wird, welche mit dem Eingangssignal "1" aus den Invertern INV6, INV7, INV10 und INV14 und den ODER-Gliedern 013, 015, 017 und 018 gespeist werden, werden synchron mit den ansteigenden Teil des Taktimpulses CP Nr. 8 in Ubereinstimmung mit dem Zustand des Q-Ausgangssignals der Flipflops F1, F2, F3, und F4 die Flipflops Fall, F12, F13 und F14 gesetzt. D. h., das Q-Ausgangssignal der Flipflops F11, F12 und F14 wird zu "1".
  • Nach den vorstehend erläuterten Betriebsabläufen ist der Inhalt "13" des aus den Flipflops F1, F2, F3 und F4 bestehenden Registers CR in das aus den Flipflops F11, F12, F13 und F14 bestehende Register BR übertragen, so daß es dort gespeichert ist.
  • Da andererseits das Flipflop F22, an dessen J-Eingangsanschluß das über das ODER-Glied 021 abgegebene Ausgangssignal CC1 anliegt, synchron mit dem abfallenden Teil des Taktimpulses CP Nr. 8 gesetzt wird, wird der Ausgang des Decodierers DC zu CC3, das an das ODER-Glied 021 und zugleich an das UND-Glied Al, in das das Belichtungszeit-Vorgangssignal CCLC eingegeben ist, und das UND-Glied A2 ausgegeben, in das das invertierte Signal SSLC des Belichtungszeit-Vorrangsignals SSLC eingegeben ist. Da bei der vorliegenden Betriebsart mit Belichtungszeitvorrang das Signal SSLC gleich "1" ist, ist das Ausgangssignal des UND-Glieds Al gleich "1", so daß daher das Analogschaltglied AG4 in der Weise geöffnet ist, daß die mittels der Verschlußzeit-Einstellvorrichtung ET eingestellte Belichtungszeit in den Vergleicher- COM als analoger Wert eingegeben wird, der dem APEX-Wert (Tv = 4) entspricht. Da zugleich das Q-Ausgangssignal des Flipflops F22 an das UND-Glied A16 und den D-Eingangsanschluß des Flipflops F9 abgegeben wird, bis der Taktimpuls Nr. 13 nach Wiederholung des vorstehend erläuterten Ablaufs abgefallen ist, wird die eingestellte Belichtungszeit Tv = 4 in einen digitalen Wert umgesetzt und in dem aus dem Flipflops F1, F2, F3 und F4 bestehenden Register CR gespeichert.
  • Wenn andererseits die Analog-Digital-Umsetzung beendet ist, wird das Analog-Digital-Umsetzungs-Endsignal END als Q-Ausgangssignal des Flipflops F8 erzeugt und über das ODER-Glied 019 an den J-Eingangsanschluß des Flipflops F21 , den K-Eingangsanschluß des Flipflops F22 und das UND-Glied A33 ausgegeben. Dabei wird das Ausgangssignal CC3 dem UND-Glied A33 zugeführt, daß den Pegel "1" an den J-Eingangsanschluß des Flipflops F23 abgibt. Folglich wird synchron mit dem Abfallen des Taktimpulses Nr. 13 das Flipflop 22 rückgesetzt, so daß es ein Q-Ausgangssignal "0" erzeugt, wobei das Flipflop F23 gesetzt wird, so daß es an das Q-Ausgangssignal "1" erzeugt, während das Flipflop F21 in dem gesetzten Zustand gehalten wird, so daß die Ausgabe des Decodierers DC zu CC5 wird.
  • Das Ausgangssignal CC5 wird über das ODER-Glied 020 an den K-Eingangsanschluß des Flipflops F21 und an das UND-Glied A35 abgegeben, wobei das UND-Glied A35 mit dem invertierten Signal SSLC des Belichtunszeit-Vorrangsignals SSLC gespeist ist, so daß es ein Signal "0" erzeugt.Andererseits wird das Ausgangssignal CC5 über das ODER-Glied 03 in das UND-Glied A30 in der Weise eingegeben, daß der an das UND-Glied A30 abgegebene Taktimpuls an die Taktimpuls-Eingangsanschlüsse jeder der Flipflops Fall, F12, F13 und F14 abgegeben werden kann, während zugleich über die Inverter INV6, INV7, INV10 und INV14 ein Signal "O" an die UND-Glieder A17, A21, A21, A25 und A28 angelegt wird, um deren Ausgangssignale zu steuern, wobei gleichfalls ein Signal "1" an den UND-Glieder A18, A22, A26 und A29 anliegt. Das UND-Glied A29 ist mit dem Ausgangssignal des Exclusiv-ODER-Glieds EX7 gespeist, das mit dem Q-Ausgangssignal des Flipflops F4 und dem Q-Ausgangssignal des Flipflops F14 gespeist ist, wodurch das Ausgangssignal des Exclusiv-ODER-Glieds EX7 zu "1" wird, weil das Q-lusgangssignal des Flipflops F4 gleich "0" ist, während des Q-Ausgangssignals des Flipflops F14 gleich "1" ist, so daß daher das Ausgangssignal des UND-Glieds A29 gleichfalls zu 1 wird.
  • Das Signal 1 wird über das ODER-Glied 018 an den D-Eingangsanschluß des Flipflops F14 abgegeben.
  • Ferner wird das Q-Ausgangssignal des Flipflops F4 und das mittels des Inverters INV13 invertierte Q-Ausgangssignal des Flipflops F14 an das UND-Glied A27 angelegt, wodurch das Ausgangssignal des UND-Glieds A27 zu "O" wird, weil das vorgenannte Q-Ausgangssignal des Flipflops F4 gleich "O" ist, während das Ausgangssignal des Flipflops F14 gleich "1" ist. Das Q-Ausgangssignal des Flipflops F3 und das Q-Ausgangssignal des Flipflops F13 werden an das Exclusiv-ODER-Glied EX5 abgegeben, wobei das Ausgangssignal des Exclusiv-ODER-Glieds EX5, weil die beiden Q-Ausgangssignale der Flipflops F3 und F13 gleich "O" sind, gleich "0" ist, so daß das Ausgangssignal des Exclusiv-ODER-Glieds EX6, das mit dem Ausgangssignal "0" des UND-Glieds 27 und dem Ausgangs signal t0" des Exclusiv-ODER-Glieds EX5 gespeist ist, gleich "0" ist und das Ausgangssignal des UND-Glieds A26 ebenfalls gleich "0" ist. Auf diese Weise wird der über das ODER-Glied 017 vom UND-Glied 26 gespeiste D-Eingang des Flipflops F13 zu "O". Andererseits werden das Ausgangssignal "O" des UND-Glieds A27 und das mittels des Inverters INV11 in ein Signal "1" invertierte Ausgangssignal "0" des Exclusiv-ODER-Glieds EXF an das UND-Glied A23 angelegt, wodurch selbstverständlich das Ausgangssignal des UND-Glieds A 23 zu "0" wird. Dabei werden das Q-Ausgangssignal des Flipflops F3 und das mittels des Inverters INV12 invertierte Q-Ausgangssignal des Flipflops F13 an das UND-Glied A24 angelegt, wodurch wegen des vorgenannten Standes der beiden Q-Ausgangssignalen der Flipflop F3 und F13 auf "0" das Ausgangssignal des UND-Glieds 24 ebenfalls gleich l10ll ist. Folglich ist das Ausgangssignal des mit den Ausgangssignalen der UND-Glieder A23 und A24 gespeisten ODER-Glieds 016 gleich "0". Das Q-Ausgangssignal des Flipflops F2 und das Q-Ausgangssignal des Flipflops F12 werden an das Exclusiv-ODER-Glied EX3 abgegeben, wobei das Ausgangssignal des Exclusiv-ODER-Glieds EX3 gleich "0" ist, da beide Q-Ausgangssignale der Flipflops F2 und F12 gleich "1" sind, so daß das Ausgangssignal des mit dem Ausgangssignal "0" des ODER-Glieds 016 und dem Ausgangssignal "0" des Exclusiv-ODER-Glieds EX3 gespeisten Exclusiv-ODER-Glieds EX4 gleich "O" ist und damit das Ausgangssignal des UND-Glieds A22 gleichfalls "0" ist. Folglich liegt der mit dem Ausgangssignal des UND-Glieds A22 über das ODER-Glied 015 gespeiste D-Eingang des Flipflops F12 auf "0". Andererseits wird das Ausgangssignal "O" des ODER-Glieds 016 und das mittels des Inverters INV8 invertierte Signal 1 des Ausgangssignals "O" des Exclusiv-ODER-Glieds EX3 in das UND-Glied A19 eingegeben, wobei selbstverständlich dessen Ausgangssignal gleich "O" ist. Ferner wird das Q-Ausgangssignal des Flipflops F2 und das mittels des Inverters IN9 invertierte Signal des Q-Ausgangssignals des Flipflops F12 an das UND-Glied A20 angelegt, wobei das Ausgangssignal des UND-Glieds A20 gleich "O" ist, weil gemäß vorstehender Beschreibung die beiden Q-Ausgangssignale der Flipflops F2 und F12 gleich "0" sind. Folglich ist das Ausgangssignal des mit den Ausgangssignalen der UND-Glieder A19 und A20 gespeisten ODER-Glieds 014 gleichfalls "O". Das Q-Ausgangssignal des Flipflops F1 und das Q-Ausgangssignal des Flipflop Fll werden an das Exclusiv-ODER-Glied EX1 abgegeben, wodurch dessen Ausgangssignal "1" ist, weil das Q-Ausgangssignal des Flipflops F1 gleich "0" IStr während das Q-Ausgangssignal des Flipflops Fll gleich 1 ist, so daß das Ausgangssignal des mit dem Ausgangssignal "1" des Exclusiv-ODER-Glieds EX1 und dem Ausgangssignal "O" des ODER-Glieds 014 gespeisten Exclusiv-ODER-Glieds EX2 gleich "1" ist, so.daß das Ausgangssignal des UND-Glieds A18 gleich "1" ist. Folglich liegt der über das ODER-Glied 013 mit dem Ausgangssignal des UND-Glieds A18 gespeiste D-Eingang des Flipflops F11 auf "1".
  • Weil mittels des vorstehend beschriebenen Betriebsablaufes an die D-Eingangsanschlüsse der Flipflops Fll und F14 ein Signal 1 angelegt wird, während an die D-Eingangsanschlüsse der Flipflops F12 und F13 ein Signal "O" angelegt wird, werden synchron mit dem Anstieg des Taktimpulses CP Nr. 14 die Flipflops Fil und F14 gesetzt, so daß sie Q-Ausgangssignale 1 erzeugen, während die Flipflops F12 und F13 rückgesetzt werden, so daß sie Q-Ausgangssignale "0" erzeugen.
  • Mittels der vorgenannten Funktionsvorgänge wird der Inhalt "4" des aus dem Flipflops F1, F2, F3 und F4 bestehenden Registers CR von dem Inhalt "13" des aus dem Flipflops F11, F12, F13 und F14 bestehenden Registers BR in der Weise subtrahiert, daß das Ergebnis "9" in dem Register BR gespeichert ist. Die zu diesem Zeitpunkt in dem Register BR gespeicherten Daten sind der durch Subtrahieren der Belichtungszeit Tv von der Belichtungsgröße Ev erhaltene Blendenwert Av.
  • Weil andererseits synchron mit dem Ansteigen des Taktimpulses Nr. 14 das an seinem K-Eingangsansch1uß über das ODER-Glied 020 mit dem Ausgangssignal CC5 gespeiste Flipflop F21 rückgesetzt wird, gibt der Decodierer DC das Ausgangssignal CC4 aus, das über das mit dem Belichtungszeit-Vorrangsignal SSLC gespeiste UND-Glied A36 und das ODER-Glied 022 an dem J-Eingangsanschluß des Flipflops F24 und zugleich über das ODER-Glied 03 an das UND-Glied A30 abgegeben wird. Zugleich wird das Ausgangs signal CC4 über das ODER-Glied 02 an die UND-Glieder A3, A4, A6, A7, A9, A10, A12 und A13 und gleichzeitig über das ODER-Glied 012 an das UND-Glied A15 abgegeben. Da das UND-Glied A30 mit den Taktimpulsen CP gespeist ist, werden diese an die jeweiligen Taktimpuls-Eingangsanschlüsse der Flipflops F11, F12, F13 und F14 abgegeben, wobei sie an die jeweiligen Taktimpuls-Eingangsangänge der Flipflops F1, F2, F3, und F4 angelegt werden, da sie auch an dem UND-Glied A15 anliegen.
  • Bei dieser Verfahrensstufe wird das Q-Ausgangssignal des Flipflops Fll mittels des UND-Glieds A3 über das ODER-Glied 04 an den J-Eingangsanschluß des Flipflops F1 angelegt , das mittels des Inverters INV1 invertierte Q-Ausgangssignal des Flipflops Fll mittels des UND-Glieds A4 über das ODER-Glied 05 an den K-Eingangsanschluß des Flipflops F1 angelegt, das Q-Ausgangssignal des Flipflops F12 mittels des UND-Glieds A6 über das ODER-Glied 06 an den J'Singangsanschluß des Flipflops F2 angelegt, das mittels des Inverters INV2 invertierte Q-Ausgangssignal des Flipflops F12 mittels des UND-Glieds A7 über das ODER-Glied 07 an dem K-Eingangsanschluß des Flipflops F2 abgegeben, das Q-Ausgangssignal des Flipflops F13 mittels des UND-Glieds A9 über das ODER-Glied 08 an den J-Eingangsanschluß des Flipflops F3 angelegt, das invertierte Q-Ausgangssignal des Flipflops F13 mittels des UND-Glieds A10 über das ODER-Glied 09 an dem K-j:ingangsanschluß des Flipflops F3 angelegt, das Q-Ausgangssignal des Flipflops F14 mittels des UND-Glieds A12 über das ODER-Glied 010 an den J-Eingangsanschluß des Flipflops 4 angelegt und das invertierte Q-Ausgangssignal des Flipflops F14 mittels des UND-Glieds A13 über das ODER-Glied 011 an den K-Eingangsanschluß des Flipflops F4 angelegt. Dabei wurde das Q-Ausgangssignal des Flipflops F1 über das von dem Inverter INV6 mit 'Tl"-gespeiste UND-Glied A17 und das ODER-Glied 013 dem D-Eingangsanschluß des Flipflops Fil zugeführt, das Q-Ausgangssignal des Flipflops F2 über das von dem Inverter INV7 mit "1" gespeiste UND-Glied A21 und das ODER-Glied 015 an den D-Eingangsanschluß des Flipflops F12 abgegeben, das Q-Ausgangssignal des Flipflops F3 über das von dem Inverter INV10 mit 1 gespeiste UND-Glied A25 und das ODER-Glied 017 in den D-Eingangsanschluß des Flipflops F13 eingegeben und das Q-Ausgangssignal des Flipflops F4 über das von dem Inverter INV14 mit 1 gespeiste UND-Glied A28 und das ODER-Glied 018 in den D-Eingangsanschluß des Flipflops F14 eingegeben. Folglich werden synchron mit dem Ansteigen des Taktimpulses CP Nr. 15 die Flipflops F1, F2, F3 und F4 jeweils in Übereinstimmung mit dem Inhalt der Q-Ausgangssignale der entsprechenden Flipflops Fll, F12, F13 und F14 gesetzt oder rückgesetzt, während die Flipflops Fall, F12, F13 und F14 jeweils in Übereinstimmung mit dem Inhalt der Q-Ausgangssignale der entsprechenden Flipflops F1, F2, F3 und F4 gesetzt oder rückgesetzt werden. D. h., der in dem aus den Flipflops F1, F2, F3 und F4 bestehenden Register CR gespeicherte Belichtungszeitwert Tv - 4 wird mit dem in dem aus den Flipflops Fll, F12, F13 und F14 bestehenden Register BR gespeicherten Blendenwert Av = 9 ausgetauscht.
  • Ferner wird wegen der Synchronisation mit dem Anstieg des Taktimpulses Nr. 15 das Flipflop F24 so gesetzt, daß es ein Signal "1" erzeugt, so daß der Decodierer des Ausgangssignals CCC ausgibt.
  • Das Ausgangssignal CCC wird an das UND-Glied A34 und zugleich an das Analogschaltglied AG5 ausgegeben.
  • Ferner wird synchron mit dem Ansteigen des Taktimpulses CP Nr. 15 der in den Flipflops Fl, F2, F3, und F4. gespeicherte Blendenwert Av = 9 über den Digital-Analog-Umsetzer DA in einen analogen Wert umgesetzt und dann an den einen Eingangsanschluß des Vergleichers COM abgegeben. Ferner wird das Ausgangssignal der Blendenstellungs- bzw. Blendengrößen-Detektorschaltung AP über das Analogschaltglied AG5 an den anderer Eingangsanschluß des Vergleichers COM angelegt.
  • Da andererseits das Signal CCC über eine in der Zeichnung nicht gezeigte bestimmte Vorrichtung den Blendenschließvorgang des Aufnahmeobjektivs einleitet, steigt das Ausgangssignal der Blendengrößen-Detektorschaltung AP entsprechend dem APEX-Wert der tatsächlichen Blendenstellung an, wobei der Vergleicher COM ein Signal "1" erzeugt, weil zuerst das Ausgangssignal des Digital-Analog-Umsetzers DA größer als das Ausgangssignal der Blendengrößen-Detektarschaltung AP ist, so daß auf diese Weise das Ausgangssignal des über den Inverter INV15 mit dem Ausgangssignal COtS des Vergleichers gespeisten UND-Glieds A34 gesteuert wird.
  • Wenn der Blendenschließvorgang weiter fortschreitet, bis das Ausgangssignal der Blendengrößen-Detektorschaltung AP gleich dem Ausgangssignal des Digital-Analog-Umsetzers DA wird, wechselt das Ausgangssignal COMP des Vergleichers COM von "1" auf "0" und das Ausgangssignal des mit dem Signal COMP gespeisten Inverters INV15 wird "O", so daß auf diese Weise an den K-Eingangsanschluß des Flipflops F23 über das UND-Glied A34 das Signal "1" abgegeben wird.
  • Unmittelbar nach dem die Ausgangssignalgröße der Blendengrößen- Detektorschaltung AP auf diejenige des Ausgangssignals des Digital-Analog-Umsetzers DA angestiegen ist wird deshalb synchron mit dem Ansteigen des Taktimpulses CP Nr. 23 das Flipflop F23 rückgesetzt und erzeugt ein Ausgangssignal "O", so daß das Ausgangssignal des Decodierers DC zu CC8 wird, wobei das Ausgangssignal CCC nicht weiter besteht. Folglich wird bei dem Aufnahmeobjektiv das Schließen der Blende angehalten, die mittels des Ausgangssignals CCC geschlossen wurde, wobei die Blende bis zu einem Wert geschlossen wurde, der nahezu gleich dem in dem aus den Flipflops F1, F2, F3 und F4 bestehenden Register CR gespeicherten Blendenwert Av = 9 ist.
  • Andererseits wird das Ausgangssignal CC8 an den J-Eingangsanschluß des Flipflops F21, den K-Eingangsanschluß des Flipflops F22 und das!UND-Glied A33 angelegt. Da dabei das UND-Glied A33 mit einem weiteren Eingangssignal CC3 gespeist ist, ist dessen Ausgangssignal gesteuert. Ferner wird das Ausgangssignal CC8 über das ODER-Glied 02 an die UND-Glieder A3, A4, A6, A7, A9, A10, A12 und A13 und über das ODER-Glied 012 an das UND-Glied A15 abgegeben. Da an dem anderen Eingangsanschluß des UND-Glieds A15 die Taktimpulse CP anliegen, werden diese an die jeweiligen Taktimpuls-Eingangsanschlüsse der Flipflops F1, F2, F3, und F4 angelegt. Folglich wird jedes Q-Ausgangssignal der Flipflops Fall, F12, F13 und F14 entsprechend seinem Inhalt an die J-Eingangsanschlüsse oder die N-Eingangsanschlüsse der Flipflops F1, F2, F3, und F4 übertragen. Als Folge davon werden synchron mit dem Ansteigen des Taktimpulses Nr. 24 die Flipflops F1, F2, F3 und F4 jeweils in Übereinstimmung mit den Betriebszuständen der Ausgangssignale der Flipflops Fall, F12, F13 und F14 gesetzt oder rückgesetzt.
  • D. h., die in dem aus den Flipflops F11, F12, F13 und F14 bestehenden Register BR gespeicherte Belichtungszeitinformation Tv = 4 wird in das aus den Flipflops F1, F2, F3 und F4 bestehende Register CR übertragen.
  • Andererseits wird synchron mit dem Abfallen des Taktimpulses Nr. 24 das Flipflop F21 in den Setzzustand gebracht, während das Flipflop F22 in dem Rücksetzzustand verbleibt, so daß die Ausgabe des Decodierers DC mit CC9 erfolgt. Dieses Ausgangssignal CC9 wird an das UND-Glied A31 und zugleich über die Integrierschaltung INT, das Analogschaltglied AG2 und das ODER-Glied 01 an das Analogschalifglied AG3 angelegt.
  • Ferner wird synchron mit dem Abfallen des Taktimpulses Nr. 24 die in den Flipflops F1, F2, F3, und F4 gespeicherte Belichtungszeit Tv = 4 über den Digital-Analog-Umsetzer DA in einen analogen Wert umgesetzt und dann an den einen Eingangs anschluß des Vergleichers COM angelegt. Weiterhin wird das Ausgangssignal der Integrierschaltung INTüber das Analogschaltglied AG2 an die logarithmische.
  • Kompressorschaltung ai angelegt, so daß es logarithmisch kompremiert und dann über das Analogschaltglied AG3 an den anderen Eingangsanschluß des Vergleichers COM angelegt wird.
  • Andererseits leitet das Signal CC9 die Erzeugung eines integrierten Signals der Integrierschaltung INT ein, das sich von einem bestimmten festgelegten Wert mit einer bestimmten festgelegten Abnahme verringert, wobei das Signal CC9 zugleich über eine in der Zeichnung nicht gezeigte bestimmte Vorrichtung das Öffnen des Verschlusses einleitet. Auf diese Weise ist die Belichtung der Filmebene begonnen, während das integrierte Signal durch die logarithmische Kompressorschaltung CM logarithmisch in das in Fig. 4 gezeigte Ausgangs signal komprimiert wird und dann dem Vergleicher COM zugeführt wird, wobei der Vergleicher COM ein Ausgangssignal "0" erzeugt, weil zuerst das Ausgangssignal der logarithmischen Kompressorschaltung CM größer als das Ausgangssignal des Digital-Analog-Umsetzers DA ist, so daß das Ausgangssignal des mit dem Ausgangssignal COMP des Vergleichers COM gespeisten UND-Glieds A31 gesteuert ist.
  • Wenn der Verschluß weiterhin geöffnet ist, bis das Ausgangssignal der logarithmischen Kompressorschaltung CM kleiner als das Ausgangssignal des Digital-Analog-Umsetzers DA wird, wechselt das Ausgangssignal COMP des Vergleichers C0M von "0" auf "1", so daß das Signal 1 über das mit dem Signal COMP als Eingang gespeiste UND-Glied A31 an den K-Eingangsanschluß des Flipflops F24 und über das ODER-Glied 020 an den K-Eingangsanschluß des Flipflops F21 abgegeben wird. Unmittelbar nachdem das Ausgangssignal der logarithinisciien Kor,lpressorschaltung CM kleiner als das Ausgangssignal des Digital-Analog-Umsetzers DA geworden istwerden folglich synchron mit dem Abfallen des Taktimpulses CP Nr.32 die Flipflops F21 und F24 rückgesetzt und erzeugen ein Q-Ausgangssignal "O", so daß der Decodierer DC die Ausgabeform CCO annimmt, wobei kein Ausgangssignal CC9 mehr besteht.
  • In der Folge davon schließt der Verschluß, der mittels des Ausgangssignals CC9 geöffnet worden ist, so daß die Belichtung der Filmebene beendet ist. Während der Zeitdauer der Verlängerung der dem APEX-Wert entsprechenden Belichtungszeit Tv = 4 in die tatsächliche Zeit komprimiert die logarithmische Kompressorschaltung CM das integrierte Signal, wobei sie es in Proportion mit der Zeit auf logarithmische Weise in ein logarithmisch komprimiertes Signal in Proportion mit der tatsächlichen Zeit verringert, d. h. zu dem APEX-Wert-Umsetzungssignal verringert, das zum Erzielen der tatsächlichen Zeit mit der dem APEX-Wert entsprechenden Belichtungszeit verglichen wird.
  • Wenn der Vorrang auf die Belichtungszeit gelegt ist, wird nach dem vorstehend beschriebenen Ablauf der Blendenwert automatisch auf digitale Weise berechnet, wobei mit der eingestellten Belichtungszeit und den berechneten Blendenwert eine richtige Belichtungsgröße an der Filmebene erzielt werden kann.
  • Bisher wurden die Betriebsabläufe entsprechend dem Fall erläutert, daß die richtige Belichtungsgröße an der Filmebene dem APEX-Wert Ev = 13 entspricht, während die eingestellte Belichtungszeit dem APEX-Wert Tv = 4 entspricht, wobei es selbstverständlich ist, daß mit einem anderen gemessenen Lichtwert und einem anderen eingestellten Wert die gleichen Betriebsabläufe stattfinden, so daß automatisch auf der Filmebene eine richtige Belichtungsgröße erzielt wird.
  • Nachstehend wird der Belichtungssteuervorrang im Falle des Vorrangs des Blendenwerts erläutert. Der Blendenwert (APEX-Wert Av = 5) des Aufnahmeobjektivs, wie er vom Photographen gewünscht ist, wird mittels der Blendenwert-Einstellschaltung AS als analoger Wert eingestellt. Zu diesem Zeitpunkt ist das Belichtungszeit-Vorrangsignal SSLC gleich "O" und wird über das UND-Glied Al an das Analogschaltglied AG4, über den Inverter INV und das UND-Glied A2 an das Analogschaltglied AG6, an das UND-Glied A36 und über den Inverter INV16 an das UND-Glied A35 angelegt. D. h., dieses Signal "0" schaltet die UND-Glieder A2 und A35 ein. Ferner befinden sich'alle Flipflops F21, F22, F23 und F24 im Rücksetzzustand, so daß das Ausgangssignal des Decodierers DC an CCO anliegt und an das UND-Glied A32 abgegeben wird.
  • Wenn zwischen den abfallenden Flanken der Taktimpulse Nr. 41 und Nr. 42 das Verschlußauslösesignal SHTR eingegeben wird, wird dieses über das UND-Glied A32 und das ODER-Glied 021 an den J-Eingangsanschluß des Flipflops F22 angelegt. Synchron mit dem Ansteigen des Taktimpulses Nr. 42 wird das Q-Ausgangssignal des Flipflops F22, dessen J-Eingangsanschluß auf "1" liegt, zu "1" und wird in der Weise an den Decodierer DC angelegt, daß dessen Ausgang gleich CC2 wird. Weil das Q-Ausgangssignal des Flipflops F22 an das UND-Glied A16 und den D-Eingangsanschluß des Flipflops F9 angelegt wird, erzeugt das mit dem Ausgangssignal "1" aus dem Inverter INV5 gespeiste UND-Glied A16 das Ausgangssignal "1", da synchron mit dem Abfallen des Taktimpulses Nr. 43 das Q-Ausgangssignal des Flipflops F9 zu 1 wird, bis das Ausgangssignal des mit diesem Q-Ausgangssignal gespeisten Inverters INV5 zu "0" wird. Das Ausgangssignal "1" des UND-Glieds 16 wird über das ODER-Glied 04 an den J-Eingangsanschluß des Flipflops F1, an jeden K-Eingangsanschluß der Flipflops F2, F3 und F4 und ferner an den D-Eingangsanschluß des Flipflops F5 angelegt. Da andererseits das Q-Ausgangssignal des Flipflops F22 über das ODER-Glied 012 an den UND-Glied A15 anliegt, werden die Taktimpulse CP über das UND-Glied A15 jedem Taktimpuls-Eingangsanschluß der Flipflops F1, F2, F3 und F4 zugeführt. Da ferner der Decodierer DC das Ausgangssignal CC2 erzeugt, das an das Analogschaltglied AG1 und zugleich über das ODER-Glied Ol an das Analogschaltglied AG3 angelegt ist, wird die Eelichtungsgrößeninformation aus der Lichtmeßschaltung ML über die logarithmische Kompressionsschaltung CM in einen dem APEX-Wert entsprechenden analogen Wert (Ev = 11) umgesetzt und dann dem einen Eingangsanschluß des Vergleichers COM zugeführt. Zu diesem Zeitpunkt ist das Ausgangssignal des Digital-Analog-Umsetzers DA gleich "O", so daß das Ausgangssignal COMP des Vergleichers gleich "0" ist.
  • Synchron mit dem Ansteigen des Taktimpulses Nr. 43 werden die Flipflops F1 und F5 gesetzt, wodurch deren Q-Ausgangssignale zu "1" werden, wobei das Q-Ausgangssignal des Flipflops F1 an den Digital-Analog-Umsetzer DA angelegt wird, um dessen analogen Ausgangswert zu 11811 zu machen, der an den Vergleicher COM abgegeben wird, und wobei das Q-Ausgangssignal des Flipflops F5 über das ODER-Glied 06 an den J-Eingangsanschluß des Flipflops F2 und zugleich an den D-Eingangsanschluß des Flipflops F6 abgegeben wird. Da zu diesem Zeitpunkt das analoge Eingangs signal größer als das Ausgangssignal des Digital-Analog-Umsetzers DA ist, ist das Ausgangssignal des Vergleicher COM gleich "0". Danach werden synchron mit dem Ansteigen des Taktimpulses Nr. 44 die Flipflops F2 und F6 gesetzt, wodurch die beiden Q-Ausgangssignale zu 1 werden. Da zu diesem Zeitpunkt der D-Eingang des Flipflops F5 bereits auf "O" liegt, ist das AFsgangssignal des Flipflops F5 gleich "O". Das Ausgangssignal des Flipflops F5 wird an den Digital-Analog-Umsetzer DA abgegeben, um dessen analogen Ausgangswert zu "12" zu machen, wobei dieses Ausgangssignal an den Vergleicher COM abgegeben wird, während das Q-Ausgangssignal des Flipflops F6 über das ODER-Glied 08 an den J-Eingangsanschluß des Flipflops F3 und zugleich an den D-Eingangsanschluß des Flipflops F7 angelegt wird. Weil zu dieser Zeit das Ausgangssignal des Digital-Analog-Umsetzers DA größer als das analoge Eingangs signal ist, erzeugt der Vergleicher COM ein Ausgangssignal C0 "1", das an die UND-Glieder A5, A8, All und A14 angelegt wird, während das Ausgangssignal "1" über das ODER-Glied 07 aus dem durch den Q-Ausgang des Flipflops F6 gespeisten UND-Glied A8 an den K-Eingangsanschluß des Flipflops F2 angelegt wird. Folglich wird zum Zeitpunkt des Ansteigens des Taktimpulses CP Nr. 45 das Flipflop F2 rückgesetzt und erzeugt ein Q-Ausgangssignal "O".
  • Zum gleichen Zeitpunkt werden die Flipflops F3 und F7 gesetzt, wodurch ihre beiden Q-Ausgangssignale zu "1 werden. Da zu diesem Zeitpunkt der D-Eingang des Flipflops F6 bereits auf "O" liegt, ist das Q-Ausgangssignal des Flipflops F6 gleich "0".
  • Das Q-Ausgangssignal des Flipflops F3 wird an den Digital-Analog-Umsetzer DA abgegeben, um dessen analogen Ausgangswert zu "10" zu machen, wobei das Ausgangssignal an den Vergleicher COM abgegeben wird, während das Q-Ausgangssignal des Flipflops F6 über das ODER Glied 08 an den J-Einganssanschluß des Flipflops F4 und zugleich an den D-Einyangsanschluß des Flipflops F8 angelegt wird.
  • Zu diesem Zeitpunkt ist das analoge Eingangssignal größer als das Ausgangs signal des Digi£al-Analog-Umsetzers DA, so daß das Ausgangssignal COMP des Vergleichers COM gleich "O" ist.
  • Danach werden synchron mit dem Abfallen des Taktimpulses Nr. 46 die Flipflops F4 und F8 gesetzt, wodurch die beiden Q-Ausgangssignale zu "1" werden. Da zu diesem Zeitpunkt der D-Eingang des Flipflops F7 schon auf "O" liegt, ist das Q-Ausgangssignal des FLipflops F7 gleich "O". Das Q-Ausgangssignal des Flipflops F4 wird an den Digital-Analog-Umsetzer DA abgegeben, um dessen analogen Ausgangswert zu "11" zu machen, wobei das Ausgangssignal an den Vergleicher COM abgegeben wird, während das Q-Ausgangssignal des Flipflops F8 über das ODER-Glied 019 an den J-Eingangsanschluß des Flipflops F21 als Analog-Digital-Umsetzungs-Endsignal END und an den K-Eingangsanschluß des Flipflops F22 angelegt wird. Da zu diesem Zeitpunkt das Ausgangssignal des Digital-Analog-Umsetzers DA größer als das anloge Eingangssignal ist, ist das Ausgangssignal des Vergleichers COM gleich "O".
  • Folglich bleibt auch beim Abfallen des Taktimpulses Nr. 47 der Zustand des Flipflops F8tunverändert.
  • Nach dem vorstehend beschriebenen Ablauf ist der dem APEX-Wert entsprechende Ev-Wert "11" der aus der Lichtmeßschaltung ML und der Filmempfindlichkeits-Einstellschaltung FS erhaltene Belichtungsgröße in einen digitalen Wert umgesetzt und in dem aus den Flipflops F1, F2, F3 und F4 bestehenden Register CR gespeichert.
  • Da andererseits das Flipflop F21 gesetzt ist, an dessen J-Eingangsanschluß das Signal END anliegt, während das Flipflop F22 rückgesetzt ist, an dessen K-Eingangsanschluß das Signal END anliegt, wird die Ausgabe des Decodierers DC zu CCI, wobei dieses Ausgangssignal über das ODER-Glied 021 an dem J-Eingangsanschluß des Flipflops F22 und zugleich über das ODER-Glied 03 an dem UND-Glied A30 anliegt. Die Taktimpulse liegen an dem anderen Eingangsanschluß des UND-Glieds A30, so daß sie an die Taktimpuls-Einganysanschlüsse der das Register BR bildenden Flipflops Fll, F12, F13 und F14 angelegt werden. Da andererseits die Q-Ausgangssignale der Flipflops F1, F2, F3 und F4 jeweils an den jeweiligen D-Eingangsanschluß der Flipflops Fall, F12, F13 und F14 über die mit den Eingangssignal 1 von den Invertern INV6, INV7, INV10 und INV14 gespeisten UND-Glieder A17, A21, A25 und A28 und über die ODER-Glieder 013, 015, 017 und 018 abgegeben werden, werden synchron mit dem Abfallen des Taktimpulses Nr. 48 die Flipflops F11, F12, F13 und F14 entsprechend dem Zustand der Q-Ausgangssignale der Flipflops F1, F2,-F3 und F4 gesetzt.
  • D. h., die Q-Ausgangssignale der Flipflops Fall, F12, F13 und F14 sind "1".
  • Nach dem vorgeschriebenen Ablauf ist der Inhalt "11" des aus den Flipflops F1, F2, F3 und F4 bestehenden Registers CR in das aus den Flipflops Fall, F12, F13 und F14 bestehende Register BR:übertragen und in diesem gespeichert.
  • Da andererseits das an seinem J-Eingangsanschluß über das ODER-Glied 021 mit dem Ausgangssignal CC1 gespeiste Flipflop F22 gesetzt wira, wird die Ausgabe des Decodierers DC zu CC3, wobei dieses Ausgangs signal an das UND-Glied A33 und zugleich an das mit dem Belichtungszeit-Vorrangssignal SSLC gespeiste UND-Glied A1 und das mit dem invertierten Signal SSLC des Belichtungszeit-Vorrangsignals SSLC mittels des Inverters INV gespeiste UND-Glied A2 angelegt wird. Da die bestehende Betriebsart mit Vorrang des Blendenwerts arbeitet, wobei das Signal SSLC gleich "O" ist, ist das Ausgangssignal des UND-Glieds A2 gleich "1" und folglich wird das Analogschaltglied AG6 geöffnet, so daß der mittels der Blendenwert -Einstellschaltung eingestellte Blendenwert an den Vergleicher COM als analoger Wert abgegeben wird, der dem APEX-Wert Av = 5 entspricht. Da zur gleichen Zeit das Q-Ausgangssignal des Flipflops F22 an das UND-Glied A16 und den D-Eingangsanschluß des Flipflops F9 abgegeben wird, wird nach Wiederholung der vorstehend erläuterten Betriebsabläufe der eingestellte Blendenwert Av = 5 in einen digitalen Wert umgesetzt und dann in dem aus den Flipflops Fl, F2, F3 und F4, bestehenden Register CR bis zum Abfallen des Taktimpulses Nr. 53 gespeichert.
  • Andererseits wird bei Beendigung der Analog-Digital-Umsetzung das Analog-Digital-Umsetzungs-Endsignal ND von dem Flipflop F8 als Q-Ausgangssignal erzeugt und über das ODER-Glied 019 an den J-Eingangsanschluß des Flipflops F21, den K-Eingangsanschluß des Flipflops F22 und das UND-Glied A33 angelegt. Ferner gibt das mit dem Ausgangssignal CC3 gespeiste UND-Glied A33 ein Signal "1" an den J-Eingangsanschluß des Flipflops F23. Da folglich synchron mit dem Abfallen des Taktimpulses Nr. 53 das Flipflop F22 rückgesetzt wird, um dessen Q-Ausgangssignal zu "O" zu machen, während das Flipflop F23 gesetzt wird, um dessen Q-Ausgangssignal zu 1 zu machen, wobei das Flipflop F21 in dem Setzzustand verbleibt, wird die Ausgabe des Decodierers DC zu CC5. Das Ausgangssignal CC5 wird über das ODER-Glied 020 an den K-Eingangsanschluß des Flipflops F21 und zugleich an das UND-Glied A35 angelegt, wobei dieses mit dem mittels des Invertierers INV16 invertierten Signal SSLC des Belichtungszeit-Vorrangssignals SSLC gespeist ist, so daß das UND-Glied A35 das Ausgangssignal 1 erfolgt, das über das ODER-Glied 022 an dem J-lingangsanschluß des Flipflops F24 angelegt wird. Andererseits wird das Ausgangssignal CC5 über das ODER-Glied 03 an das UND-Glied A30 angelegt, um die an das UND-Glied A30 angelegten Taktimpulse an die Taktimpuls-Eingangsanschlüsse der Flipflops Fall, F12, F13 und F14 anzulegen, wobei auch über die Inverter INV6,INV7, INV10 und Ins14 das Signal "O" an die UND-Glieder A17, A21, A25 und A28 unter Steuerung jedes Ausgangssignals und auch das Signals "1" an die UND-Glieder A18, A22, A26 und A29 angelegt wird. Das UND-Glied A28 ist mit dem Ausgangssignal des mit dem Q-Ausgangssignals des Flipflops F4 und dem Q-Ausgangssignal des Flipflops F14 gespeisten Exclusiv-ODER-Glieds EX7 gespeist, wobei das Ausgangssignal des Exclusiv-ODER-Glieds EX 7 gleich "0" ist, weil das Q-Ausgangssignal des Flipflops F4 gleich "1" ist, während das Ausgangssignal des Flipflops F14 gleich "1" ist. Da folglich das Ausgangssignals des mit dem Ausgangssignal des Exclusiv-ODER-Glieds EX7 gespeisten UND-Glieds A29 gleich "O" wird, wird das D-Eingangssignal des von dem Ausgangssignal des UND-Glieds über das ODER-Glied 018 gespeisten Flipflops F14 zu "O".
  • Dabei werden das Q-Ausgangssignal des Flipflops F4 und des mittels des Inverters INV13 invertierte Signal des Q-Ausgangssignals des Flipflops F14 an das UD-Gliea A27 angelegt, wobei gemäß der vorstehenden Beschresbung das Ausgangssignal des Flipflops F4 gleich 1 und das Ausgangssignal des Flipflops F14 gleich lljll ist, so daß das Ausgangssignal des UND-Glieds A27 gleich "0" ist. Das Q-Ausgangssignal des Flipflops F3 und das Q-Ausgangssignal des Flipflops F13 werden an das Exclusiv-ODER-Glied EX5 abgegeben, wobei das Ausgangssignal des Exclusiv-ODER-Glieds EX5 gleich 1 ist, weil das Q-Ausgangssignal des Flipflops F3 gleich "O" ist, während das Q-Ausgangssignal des Flipflops F13 gleich "1" ist; das Ausgangssignal des mit dem Ausgangssignal "O" des UND-Glieds A27 und dem Ausgangssignal "1" des Exclusiv-ODER-Glieds EX5 gespeisten Exclusiv-ODER-Glieds EX6 wird "1", so daß daher das Ausgangssignal des UND-Glieds A26 gleichfalls "1" wird.
  • Auf diese Weise wird der mit dem Ausgangssignal des UND-Glieds A26 über das ODER-Glied 017 gespeiste D-Eingang des Flipflops F13 zu "1". Andererseits werden das Ausgangssignal "O" des UND-Glieds A27 und das mittels des Inverters INVll invertierte Signal "O" des Ausgangssignals "1" des Exclusiv-ODER-Glieds EX5 an das UND-Gliea A23 angelegt, wobei selbstverständlich dessen Ausgangssignal gleich "O" ist. Ferner wird das Q-Ausgangssignal des Flipflops F3 und das mittels des Inverters INV12 invertierte Signal des Q-Ausgangssignals des Flipflops F13 an das UND-Glied A24 angelegt, wobei dessen Ausgangssignal "O" ist, weil gemäß vorstehender Beschreibung das Q-Ausgangssignal des Flipflops F3 gleich "O" ist, während das Q-Ausgangssignal des Flipflops F13 gleich "O" ist.
  • Auf diese Weise ist das Ausgangs signal des mit den Ausgangs signalen der UND-Glieder A23 und A24 gespeisten ODER-Glieds 016 gleichfalls "0". Das Q-Ausgangssignal des Flipflops F2 und das Q-Ausgangssignal des Flipflops F12 werden an das Exclusiv-ODER-Glied EX3 angelegt, wobei dessen Ausgangssignal gleich "1" ist, weil das Q-Ausgangssignal des Flipflops F2 gleich 1 ist, während das Q-Ausgangssignal des Flipflops F12 gleich "0" ist, so daß das Ausgangssignal des mit dem Ausgangssignal "0" des ODER-Glieds 016 und dem Ausgangssignal " "1" des Exclusiv-ODER-Glieds EX3 gespeisten Exclusiv-ODER-Glieds EX4 gleich "1" und daher das Ausgangssignal des UND-Glieds A22 gleich "1" ist. Auf diese Weise wird das D-Eingangssignal des mit dem Ausgangssignal des UND-Glieds A22 über das ODER-Glied 015 gespeisten Flipflops F12 gleich 'tl". Andererseits wird das Ausgangssignal "0" des ODER-Glieds 016 und das mittels des Inverters INV8 invertierte Signal " 0" aus dem Ausgangssignal "1" des Exclusiv-ODER-Glieds EX3 an das UND-Glied A19 angelegt, wodurch selbstverständlich dessen Ausgangssignal gleich "0" ist. Ferner werden das Q-Ausgangssignal des Flipflops F2 und das mittels des Inverters INV9 invertierte Signal des Q-Ausgangssignals des Flipflops F12 an das UND-Glied A20 angelegt,-dessen Ausgangssignal gleich "1" ist, weil gemäß vorstehender Beschreibung das Q-Ausgangssignal des Flipflops F2 gleich "1" ist, während das .Q-Ausgangssignal des Flipflops F12 gleich "O" ist. Folglich ist das Ausgangssignal des mit den Ausgangssignalen der UND-Glieder A19 und A20 gespeisten ODER-Glieds 014 gleich "1". Das Q-Ausgangssignal des Flipflops F1 und das Q-Ausgangssignal des Flipflops F11 wird an das Exclusiv-ODER-Glied EX1 angelegt, wobei dessen Ausgangssignal "1" wird, weil das Q-Ausgangssignal des Flipflops F1 gleich "O" ist, während das Q-Ausgangssignal des Flipflops Fll gleich "1" ist, so daß daher das Ausgangssignal des mit dem Ausgangssignal "1" des Exclusiv- ODER-Glieds EX1 und dem Ausgangssignal "1" des ODER-Glieds 014 gespeisten Exclusiv-ODER-Glieds EX2 gleich "O" ist, so daß das Ausgangs signal des Ui;ID-Glieds A18 gleich 11011 ist. Daher ist das D-Eingangssignal des mit dem Ausgangssignal des UND-Glieds über das ODER-Glied 013 gespeisten Flipflops Fil gleich "O".
  • Da nach den vorstehend beschriebenen Funktionsabläufen das Signal 1 an die D-Eingangsanschlüsse der Flipflops F12 und F13 angelegt ist, während das Signal "O" an die D-Eingangsanschlüsse der Flipflops Fil und F14 angelegt ist, werden synchron mit dem Ansteigen des Taktimpulses CP Nr. 54 die Flipflops F12 und F13 zur Erzeugung eines Signals 1 gesetzt, während die Flipflops Fll und F14 zur Erzeugung eines Q-Ausgangssignal "O" rückgesetzt werden.
  • Na-ch dem vorstehend beschriebenen Funktionsablauf ist der Inhalt 5 des aus den Flipflops F1, F2, F3 und F4 bestehenden Registers CR von dem Inhalt 11" des aus den Flipflops Fall, F12, F13 und F14 bestehenden Registers BR in der Weise abgezogen, daß das Ergebnis "6" in dem Register BR gespeichert ist. Die dann in dem Register BR gespeicherten Daten sind die durch Subtraktion des Blendenwerts Av von der Belichtungsgröße Ev erhaltene Belichtungszeit Tv.
  • Da andererseits synchron mit dem Abfallen des Taktimpulses Nr. 54 das Flipflop F21 rückgesetzt wird, an dessen K-Eingangsanschluß das Ausgangssignal CCS über das ODER-Glied 020 anliegt, während das Flipflop F24 gesetzt wird, an dessen J-Eingangsanschluß über das UND-Glied A35 und das ODER-Glied 022 das Ausgangssignal CC5 anliegt, ist die Ausgabe des Decodierers DC gleich CCC.
  • Das Ausgangs signal CCC wird an das UND-Glied A34 und zugleich an das Analogschaltglied AG abgegeben, um das Schaltglied so zu öffnen, daß das Ausgangssignal der Blendenstellung- bzw. Blendenstellung- bzw. Blendengrößen-Detektorschaltung AP an den einen Eingangsanschluß des Vergleichers COM angelegt wird. Ferner wird der in dem aus den Flipflops F1, F2, F3 und F4 bestehenden Register CR gespeicherte Elendenwert Av mittels des Digital-Analog-Umsetzers DA in einen analogen Wert umgesetzt und dann an den anderen Eingangsanschluß des Vergleichers angelegt.
  • Weil andererseits das Signal CCC über eine in der Zeichnung nicht gezeigte bestimmte Vorrichtung den Schließvorgang der Blende des Aufnahmeobjektivs einleitet, steigt das Ausgangssignal der Blendengrößen-Detektorschaltung AP allmählich in übereinstimmung mit einem dem APEX-Wert der tatsächlichen Blendenstellung entsprechenden Wert an, wobei der Vergleicher COM ein Signal "1" erzeugt, weil zuerst das Ausgangssignal des Digital-Analog-Umsetzers DA größer als das Ausgangssignal der Blendengrößen-Detektorschaltung AP ist, so daß folglich das Ausgangssignal des über den Inverter INV1S mit dem Ausgangssignal COMP des Vergleichers COSI gespeisten U.lD-Glieds A34 gesteuert ist.
  • Wenn der Blendenschließvorgang weiter fortschreitet, bis das Ausgangs signal der Blendengrößen-Detektorschaltung AP gleich dem Ausgangssignal des Digital-Analog-Umsetzers DA wird, wechselt das Ausgangssignal COMP des Vergleichers COM von 1 auf "O", so daß das Ausgangs signal des mit dem Eingangssignal COMP gespeisten Inverters INV16 zu 1 wird und daher das Signal 1 über das UND-Glied A34 an den K-Eingangsanschluß des Flipflops F23 angelegt wird. Unmittelbar nachdem das Ausgangssignal der Blendengrößen-Detektorschaltung AP allmählich bis zu einem Wert angestiegen ist, der gleich dem Ausgangssignal des Digital-Analog-Umsetzers DA ist, wird in der Folge davon synchron mit dem Abfallen des Taktimpulses Nr. 59 das Flipflop F23 zur Erzeugung eines Signals "O" als Q-Ausgangssignal rückgesetzt, so daß die Ausgabe des Decodierers DC zu CC8 wird, wobei das Ausgangssignal CCC verschwindet. Auf diese Weise endet der mittels des Signals CCC eingeleitete Blendenschließvorgang des Aufnahmeobjektivs, so daß die Blende des Aufnahmeobjektivs auf einen Wert abgeblendet wurde, der nahezu gleich dem in dem aus den Flipflops F1, F2, F3, und F4 bestehenden Register CR gespeicherten Blendenwert Av = 5 ist.
  • Das Ausgangssignal CC8 wird über das ODER-Glied 019 an den J-Eingangsanschluß des Flipflops F21, an den K-Eingangsanschluß des Flipflops 22 und an das UND-Glied A33 angelegt. Da dabei das UND-Glied A33 ferner mit dem Signal CC3 gespeist ist, ist das Ausgangssignal des UND-Glieds A33 gesperrt. Ferner wird das Ausgangssignal CC8 über das ODER-Glied 02 an die UND-Glieder A3. A4, A6, A7, A9, A10, A12 und A13 und ferner über das ODER-Glied 012 an das UND-Glied A15 angelegt. Da an dem anderen Eingangs anschluß des UND-Glieds A15 die Taktimpulse CP anliegen, werden diese an die Taktimpuls-Eingangsanschlüsse der Flipflops F1, F2, F3 und F4 angelegt.
  • Bei diesem Verfahrensschritt überträgt das UND-Glied A3 das Q-Ausgangssignal des Flipflops Fil über das ODER-Glied 04 an den J-Eingangsanschluß des Flipflops F1, das UND-Glied A4 überträgt das mittels des Inverters INV1 invertierte Signal des Q-Ausgangssignals des Flipflops Fil über das ODER-Glied 05 an den K-Eingangsanschluß des Flipflops F1, das UND-Glied A6 überträgt das Q-Susgangssignal des Flipflops F12 über das ODER-Glied 06 an den J-Eingangsanschluß des Flipflops F2, das UND-Glied A7 überträgt das mittels des Inverters INV2 invertierte Signal des Q-Ausgangssignals des Flipflops F12 über das ODER-Glied 07 an den K-Eingangsanschluß des Flipflops F2, das UND-Glied A9 überträgt das Q-Ausgangssignal des Flipflops F13 über das ODER-Glied 08 an den J-Eingangsanschluß des Flipflops F3, das UND-Glied A10 überträgt das mittels des Inverters INV3 invertierte Signal des Q-Ausgangssignals des Flipflops F13 über das ODER-Glied 09 an den K-Eingangsanschluß des Flipflops F3, das UND-Glied A12 überträgt das Q-Ausgangssignal des Flipflops F14 über das ODER-Glied 010 an den J-Eingangsanschluß des Flipflops F4 und das UND-Glied A13 überträgt das invertierte Signal des Q-Ausgangssignals des Flipflops F14 über das ODER-Glied 011 an den K-Eingangsanschluß des Flipflops F4. Folglich ist jedes Q-Ausgangssignal der Flipflops Fall, F12, F13 und F14 entsprechend seinem Inhalt an den J-Eingangsanschluß oder den K-Eingangsanschluß der Flipflops F1, F2, F3 und F4 übertragen. Folglich werden synchron mit dem Abfallen des Taktimpulses Nr. 60 die Flipflops F1, F2, F3 und F4 in Übereinstimmung mit dem Zustand der Q-Ausgangssignale der entsprechenden Flipflops Fall, F12, F13 und F14 gesetzt oder rückgesetzt. D. h., die in dem aus dem Flipflops Fall, F12, F13 und F14 bestehenden Register BR gespeicherte Belichtungszeitinformation Tv = 6 ist in das aus den Flipflop F1, F2, F3 und F4 bestehende Register CR übertragen.
  • Da synchron mit dem Abfallen des Taktimpulses Nr. 60 das Flipflop F23 in den Setzzustand gebracht wird, während das Flipflop F22 in dem Rücksetzzustand verbleibt, wird die Ausgabe des Decodierers DC zu CC9, wobei dessen Ausgangssignal an das UND-Glied 31 und zugleich über die Integrierschaltung INT, das Analogschaltglied AG2 und das ODER-Glied 01 an das Analogschaltglied AG 3 angelegt wird.
  • Dabei wird synchron mit dem Abfallen des Taktimpulses CP Nr.
  • 60 die in den Flipflops F1, F2, F3 und F4 gespeicherte Belichtungszeit Tv = 6 mittels des Digital-Analog-Umsetzers DA in einen analogen Wert umgesetzt und dann in den einen Eingangsanschluß des Vergleichers COM eingegeben. Ferner wird das Ausgangssignal der Integrierschaltung INT zum Komprimieren auf logarithmische Weise in die logarithmische Kompressorschaltung CM eingegeben und danach über das Analogschaltglied AG3 an den anderen Eingangs anschluß des Vergleichers angelegt.
  • Das Signal CC9 bewirkt, daß die Integrierschaltung-INT ein Integralsignal erzeugt, daß von einem bestimmten Wert ab mit einem festen vorbestimmten Abfall abnimmt, wobei es zugleich den Öffnungsvorgang des Verschlusses mittels einer bestimmten in der Zeichnung nicht gezeigten Vorrichtung herbeiführt. Auf diese Weise wird die Belichtung der Filmebene begonnen, wobei das Integralsignal mittels der logarithmischen Kompressionsschaltung CM auf logarithmische Weise in ein in Fig. 4 gezeigtes Ausgangssignal mit logarithmischem Kurvenverlauf umgesetzt wird und dann an den Vergleicher abgegeben wird, wobei zuerst das Ausgangssignal der logarithmischen Kompressorschaltung CM größer als das Ausgangssignal des Digital-Analog-Umsetzers DA ist, so daß der Vergleicher COM ein Ausgangssignal "O" erzeugt und das Ausgangssignal des mit dem Ausgangssignal COMP des Vergleichers COM gespeisten UND-Glieds gesperrt ist.
  • Wenn der Verschlußöffnungsvorgang fortschreitet, bis das Ausgangssignal der logarithmischen omressorschaltung CM kleiner als das Ausgangssignal des Digital-Analog-Umsetzers DA wird, wechselt das Ausgangssignal COMP des Vergleichers COM von "0" auf "1", so daß das Eingangssignal "1" über das mit dem Ausgangssignal COMP gespeiste UND-Glied A31 an den K-Eingangsanschluß des Flipflops F24 und ferner über das ODER-Glied 020 an den K-Eingangsanschluß des Flipflops F21 angelegt wird.
  • Unmittelbar nachdem das Ausgangssignal der logarithmischen Kompressorschaltung CM kleiner als das Ausgangssignal des Digital-Analog-Umsetzers DA geworden ist, werden synchron mit dem Abfallen des Taktimpulses Nr. 65 die Flipflops F21 und F24 zur Erzeugung eines Q-Ausgangssignals "O" rückgesetzt, so daß die Ausgabe des Decodierers DC den Wert CCO annimmt, wobei kein Ausgangssignal CC9 mehr besteht. Daher führt der Verschluß, dessen Öffnungsvorgang mittels des Ausgangssignals CC9 eingeleitet wurde, den Schließvorgang durch, um so die Belichtung der Filmebene abzuschließen.
  • Falls der Vorrang auf dem Blendenwert gelegt ist, wird nach dem vorstehend beschriebenen Funktionsablauf der Blendenwert automatisch auf digitale Weise errechnet, wobei eine richtige Belichtung der Filmebene in Übereinstimmung mit dem eingestellten Blendenwert und der errechneten Belichtungszeit erzielt werden kann.
  • Bei der vorstehenden Beschreibung der Wirkungsweise ist angenommen, daß die richtige Belichtungsgröße als APEX-Wert Ev = 11 ist und der eingestellte Blendenwert als APEX-Wert Av = 5 ist, wobei es selbstverständlich ist, daß für andere gemessene Lichtwerte und eingestellte Werte der Betriebsvorgany auf die gleiche Weise derart durchgeführt wird, daß automatisch eine richtige Belichtungsgröße an der Filmebene erzielt wird.
  • Gemäß vorstehender Beschreibung kann erfindunysgemäß der Aufbau durch Ausführen der Messung der Belichtungsgröße, Einstellen der Belichtungszeit und des Blendenwerts und Steuerung der Belichtung auf analoge Weise einfach gemacht werden, während die Präzision und die Stabilität der Funktion dadurch sicher gestellt werden kann, daß die Funktion und die Datenspeicherung für die Belichtungssteuerung auf digitale Weise erfolgt, so daß ein neuartiges automatisches Belichtungssteuerverfahren geschaffen ist, mit dem das Wechseln zwischen der Aufnahmebetriebsart mit Vorrang auf der Belichtungszeit und derjenigen mit Vorrang auf dem Blendenwert auf bemerkenswert einfache Weise ohne irgendwelche mechanische Änderungen der Vorrichtung durchgeführt werden kann.
  • D. h., es wird die Anwendung des veränderbaren Widerstands usw. zum Durchführen der Übertragung der unterschiedlichen photographischen Informationen auf analoge Weise ausgeführt, so daß der Aufbau beachtlich einfach gehalten werden kann, während es im Gegensatz zu der Rechenoperation in analoger Weise und dem Speichern mittels eines Kondensators möglich ist, eine weitaus höhere Präzission und ein weitaus höhere Stabilität der Rechenoperation und des Speicherns in digitaler Weise herbeizuführen, wobei es das Speichern der Belichtungszeit und des Blendenwerts in digitaler Weise und die auf der Belichtungszeit und dem Blendenwert, die in digitaler Weise gespeichert sind, beruhende Belichtungssteuerung ermöglichen, die Belichtungszeit und den Blendenwert als äquivalente Daten zu verarbeiten, so daß ein einfaches Überwechseln zwischen der Betriebsart mit Vorrang auf der Belichtungszeit und derjenigen mit Vorrang auf dem Blendenwert bewerkstelligt werden kann, was einen beachtlichen Vorteil bildet.
  • Obgleich bei dem vorstehend beschriebenen Ausführungsbeispiel das automatische Belichtungssteuerverfahren gemäß der Erfindung bei der Anwendung bei einer Belichtungssteuereinrichtung mit Vorrang auf der Belichtungszeit und dem Blendenwert erläutert ist, ist es selbstverständlich, daß die Erfindung auf einfache Weise bei einer Belichtungssteuerung mit einfachem Vorrang auf der Belichtungszeit oder mit einfachem Vorrang auf dem Blendenwert verwendet werden kann.
  • Beispielsweise ist es im Falle der Belichtungssteuerung-Be-Betriebsart mit Vorrang auf der Belichtungszeit ausreichend, den Schaltungsaufbau so auszulegen, daß das Belichtungszeit-Vorrangsignal SSLC immer 1 ist, den Belichtungszeit-Einstellmechanismus und den digitalen Steuermechanismus für den Blendenwert wie im Falle des vorstehend beschriebenen Ausführungsbeispiels aufzubauen und jegliche Steuerfunktion auf eine andere Funktion, nämlich die Belichtungszeit-Steuerfunktion anzuwenden.
  • Ferner ist es im Falle der Belichtungssteuer-Betriebsart mit Vorrang auf den Blendenwert ausreichend, den Schaltungsaufbau so auszulegen, daß das Belichtungszeit-Vorrangssignal SSLC immer "0" ist, den Blendenwert-Einstellmechanismus und den digitalen Steuermechanismus für die Belichtungszeit wie im Falle des vorstehend beschriebenen Ausführungsbeispiels aufzubauen und jede Steuerfunktion für eine andere Funktion, nämlich die Blendenwert-Steuerfunktion anzuwenden. Ferner wird eine Mehrzahl als analoger Signale eingestellter photographischer Informationen wie der Verschlußzeitwert, der Filmempfindlichkeitswert und der Blendenwert aufeinanderfolgend auf den analogen Werten in digitale Werte mittels der Zählersteuerschaltung CC, dem Steuerzähler FC und dem Decodierer DC umgesetzt, so daß nur ein Analog-Digital-Umsetzer ausreicht, was auf äußerst vorteilhafte Weise zur Herstellung eines kompakten und vereinfachten Gerätes unter geringen Kosten: beiträgt.
  • Mit der Erfindung ist eine Belichtungssteuereinrichtung für die Arbeitsabläufe sowohl der Rechenoperation als auch des Speicherns einer Belichtungsgröße auf digitale Weise geschaffen, wobei die Belichtungsinformationen wie ein vorgewählter Verschlußzeitwert, ein vorgewählter Blenuenwert usw. in die Belichtungssteuereinrichtung in Form eines analogen Signals eingegeben werden, während die Belichtungssteuereinrichtung mit einer Folgesteuerschaltung für den Arbeitsablauf der Rechenoperation in auf ein anderfolgender Weise derart ausgestattet ist, daß die Einrichtung trotz der Tatsache kompakt gemacht werden kan daß die Information auf digitale Weise verarbeitet werden dann.

Claims (1)

  1. Patentansprüche
    Öi Belichtungssteuereinrichtung mit einer Belichtungsmeßschaltung, wenigstens einem Belichtungspar2meter-Einstellelement für die Erzeugung eines analogen Belichtungsparameters und einem Analog-Digital-Umsetzer, dadurch gekennzeichnet, daß an einem Ausgangsanschluß der Bejichtungsmeßschaltung (ML) ein Analogschaltglied (AG1) angeschlossen ist, das an einem Ausgangsanschluß des Belichtungsbarameters-Einstellelements (ET, AS) ein Analogschaltgliea (AG4, AG6) angeschlossen ist, und daß eine Folgesteuerschaltung (CC, FC, DC) an die Analogschaltglieder (AG1, AG4, AG6) und den Analog-Digital-Umsetzer (RC, CR, DA, COM) angeschlossen ist, wobei die Folgesteuerschaltung (CC, FC, DC) Steuersignale (CC2, CC3) für das aufeinanderfolgende Öffnen der Analogschaltglieder (AGl, AG4, AG6) an die Analogschaltglieder (AGl, AG4, AG6) anlegt, um so aufeinanderfolgend die AnalogsIgnale von den Analogschaltgliedern (AG1, AG4, AG6) in digitale Signale umzusetzen.
    Belichtungssteuereinrichtung nach Anspruch 1, dadurch gekennzeichnet daß die Folgesteuerschaltung (CC, FC, DC) eine Zählersteuerschaltung (CC), durch Signale (END, COMP) von dem Analog-Digital-Umsetzer (RCf CR, DAg COM) gesteuert wird, einen Steuerzähler (FC), der an die Zählersteuerschaltung (CC) angeschlossen ist, und einen Decodierer (DC) aufweist, der an den Steuerzähler (FC) angeschlossen ist, um die Steuersignale (CC2, CC3) zu erzeugen.
DE19762616702 1975-04-18 1976-04-15 Belichtungssteuereinrichtung Withdrawn DE2616702A1 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP50047291A JPS51123151A (en) 1975-04-18 1975-04-18 Automatic exposure control process
JP50047292A JPS51123152A (en) 1975-04-18 1975-04-18 Automatic exposure control process
JP50047293A JPS51123153A (en) 1975-04-18 1975-04-18 Automatic exposure control process

Publications (1)

Publication Number Publication Date
DE2616702A1 true DE2616702A1 (de) 1976-12-23

Family

ID=27292933

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19762616702 Withdrawn DE2616702A1 (de) 1975-04-18 1976-04-15 Belichtungssteuereinrichtung

Country Status (1)

Country Link
DE (1) DE2616702A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2831295A1 (de) * 1977-07-18 1979-02-15 Hitachi Ltd Kamera mit automatischer belichtungssteuerung, sowie verfahren zur automatischen belichtungssteuerung fuer kameras
DE3220015A1 (de) * 1981-05-27 1983-03-03 Olympus Optical Co Automatische belichtungssteuereinrichtung fuer eine kamera

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2831295A1 (de) * 1977-07-18 1979-02-15 Hitachi Ltd Kamera mit automatischer belichtungssteuerung, sowie verfahren zur automatischen belichtungssteuerung fuer kameras
DE3220015A1 (de) * 1981-05-27 1983-03-03 Olympus Optical Co Automatische belichtungssteuereinrichtung fuer eine kamera

Similar Documents

Publication Publication Date Title
DE2904818C2 (de) Kamera mit einer Einstelleinrichtung zur Einstellung von Belichtungssteuerbetriebsarten
DE2651002C2 (de) Einrichtung zur Bildung von Vignettierfehlerdaten zur automatischen Belichtungssteuerung bei einer mikroprozessorgesteuerten Kamera
DE2164243A1 (de) Elektronischer Verschluß für einäugige Spiegelreflexkameras
DE3130411C2 (de) Verfahren und Vorrichtung zur Photometrie von einer Vielzahl von Punkten in einer Kamera mit Belichtungsautomatik
DE2410959C3 (de) Belichtungssteuerschaltung für eine Kamera
DE2623690C3 (de) Kinematografisches oder fotografisches Aufnahme- bzw. Wiedergabegerät
DE2538345A1 (de) Analog-digital-umsetzeinrichtung zum umsetzen einer vielzahl von eingangssignalen
DE2240920B2 (de) Fotografische kamera mit einer programmsteuereinrichtung
DE2611298C3 (de) Belichtungssteuerschaltung
DE2616702A1 (de) Belichtungssteuereinrichtung
DE2703619C2 (de) Belichtungsinformationsspeichereinrichtung für eine Kamera
DE2351875A1 (de) Belichtungszeitsteuerschaltung fuer eine kamera
DE3348349C2 (de)
DE2618688A1 (de) Digitales informationseingabeverfahren
DE2852586C2 (de) Belichtungssteuerschaltung für eine einen Blendensteuermechanismus und eine Verschlußzeit-Steuerschaltung aufweisende Kamera
DE3006755C2 (de) Photographische Kamera mit einer Schaltanordnung zur Auswahl einer Belichtungszeit
DE2458697C3 (de) Elektronische Belichtungssteuervorrichtung für Kameras
DE2364851A1 (de) Verschlusszeitanzeige fuer einen elektronischen verschluss
DE2411343C3 (de) Vorrichtung zur automatischen Bestimmung und Steuerung der Belichtungszeit reprofotografischer Geräte
DE2717763A1 (de) Automatisches belichtungssteuersystem fuer tageslicht- und blitzlichtfotografie
DE2620341C3 (de) Belichtungssteuerschaltung
DE2634133A1 (de) Schaltungsanordnung zur digitalen berechnung einer belichtungssteuerungsinformation fuer eine kamera
DE2440638A1 (de) Automatisch oder von hand einstellbare belichtungszeit-steuereinrichtung fuer einen elektrischen verschluss einer kamera
DE2340380A1 (de) Belichtungszeitsteuerschaltung
DE2628280C2 (de) Belichtungssteuereinrichtung für eine Kamera

Legal Events

Date Code Title Description
8141 Disposal/no request for examination