DE2607784A1 - Datenchiffriervorrichtung - Google Patents
DatenchiffriervorrichtungInfo
- Publication number
- DE2607784A1 DE2607784A1 DE19762607784 DE2607784A DE2607784A1 DE 2607784 A1 DE2607784 A1 DE 2607784A1 DE 19762607784 DE19762607784 DE 19762607784 DE 2607784 A DE2607784 A DE 2607784A DE 2607784 A1 DE2607784 A1 DE 2607784A1
- Authority
- DE
- Germany
- Prior art keywords
- shift register
- register
- bit sequence
- input
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 claims description 8
- 230000000694 effects Effects 0.000 claims description 5
- 230000009466 transformation Effects 0.000 claims description 2
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- 230000001419 dependent effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 238000010276 construction Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000033764 rhythmic process Effects 0.000 description 2
- 238000013475 authorization Methods 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000008014 freezing Effects 0.000 description 1
- 238000007710 freezing Methods 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 239000010985 leather Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 102220247977 rs758942502 Human genes 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
- G06Q20/00—Payment architectures, schemes or protocols
- G06Q20/30—Payment architectures, schemes or protocols characterised by the use of specific devices or networks
- G06Q20/34—Payment architectures, schemes or protocols characterised by the use of specific devices or networks using cards, e.g. integrated circuit [IC] cards or magnetic cards
- G06Q20/347—Passive cards
-
- G—PHYSICS
- G07—CHECKING-DEVICES
- G07F—COIN-FREED OR LIKE APPARATUS
- G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
- G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
- H04L9/065—Encryption by serially and continuously modifying data stream elements, e.g. stream cipher systems, RC4, SEAL or A5/3
- H04L9/0656—Pseudorandom key sequence combined element-for-element with data sequence, e.g. one-time-pad [OTP] or Vernam's cipher
- H04L9/0662—Pseudorandom key sequence combined element-for-element with data sequence, e.g. one-time-pad [OTP] or Vernam's cipher with particular pseudorandom sequence generator
- H04L9/0668—Pseudorandom key sequence combined element-for-element with data sequence, e.g. one-time-pad [OTP] or Vernam's cipher with particular pseudorandom sequence generator producing a non-linear pseudorandom sequence
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
- H04L2209/12—Details relating to cryptographic hardware or logic circuitry
- H04L2209/125—Parallelization or pipelining, e.g. for accelerating processing of cryptographic operations
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
- H04L2209/34—Encoding or coding, e.g. Huffman coding or error correction
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
- H04L2209/56—Financial cryptography, e.g. electronic payment or e-cash
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Business, Economics & Management (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Accounting & Taxation (AREA)
- Theoretical Computer Science (AREA)
- Signal Processing (AREA)
- Computer Security & Cryptography (AREA)
- Strategic Management (AREA)
- General Business, Economics & Management (AREA)
- Nonlinear Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Storage Device Security (AREA)
- Credit Cards Or The Like (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Error Detection And Correction (AREA)
- Detection And Correction Of Errors (AREA)
- Financial Or Insurance-Related Operations Such As Payment And Settlement (AREA)
Description
NCR CORPORATION Dayton, Ohio (V.St.A.)
Die Erfindung betrifft eine Vorrichtung zurr Verschlüsseln von in einer Datenreihe enthaltenen Daten
Es ist eine Aufgabe der Erfindung, eine Datenchiffriervorrichtung der oben bezeichneten Art
aufzuzeigen, mit der eine verschlüsselte Datenbitfolge
erzeugt werden kann, die nur eine geringe Wahrscheinlichkeit bietet, von unberechtigten Personen entschlüsselt werden zu können.
Die Erfindung ist gekennzeichnet durch einen Eingang, an den während einer Operation eine
Datenbits enthaltende Reihe angelegt wird, durch Erzeugungsvorrichtungen zur Erzeugung einer Pseudo-Zufallsbitfolge, durch nichtlineare Obertragungsvorrichtungen, die mit den genannten Erzeugungsvorrichtungen verbunden sind, um eine nichtlineare
Transformation der Bits der genannten Pseudo-Zufallsbitfolge zu bewirken, so daß eine transformierte
Bitfolge entsteht» durch Kombinationsmittel, die mit
den genannten nichtlinearen übertragungsvor -richtungen und mit dem genannten Eingang verbunden
sind, um eine logische Kombination der Bits der genannten transformierten Bitfolge mit Bits der
genannten Datenreihe zu bewirken, so daß eine kombinierte Bitfolge entsteht, durch Mischvorrichtungen, die mit einem Ausgang der genannten
Kombinationsmittel verbunden sind und eine Mischung der in der kombinierten Bitfolge enthaltenen Bits
17. Februar 1976
60983 7/0739
vornehmen, um eine chiffrierte Bitfolge zu erzeugen.
Datenverschlüsselungsvorrichtungen gemäß der
vorliegenden Erfindung finden speziell Anwendung auf dem Gebiet der automatischen Bankschaltervorrichtungen,
zum Beispiel bei automatischen Bankschaltermaschinen
und Geldausgabemaschinen, bei denen die Maschinen zur Durchführung von Operationen mittels einer zu
verwendenden Kreditkarte freigegeben werden. Derartige Kreditkarten können Informationen enthalten, die
zum Beispiel in Form von magnetischen Aufzeichnungen auf einem auf der Kreditkarte angeordneten Magnetstreifen
enthalten sind. Zur Vermeidung einer unberechtigten Verwe dung der Kreditkarten ist es
unter anderem wünschenswert, daß zumindest ein Teil der aufgezeichneten Informationen auf dieser in
verschlüsselter Form vorhanden ist.
Im folgenden wird eine Ausführungsform der Erfindung mit Hilfe der beiliegenden Zeichnungen
beschrieben. In diesen zeigen:
Fig. 1 ein Blockschaltbild einer automatischen
Bankschaltermaschine, die mittels einer Kreditkarte, auf
der verschlüsselte Informationen aufgezeichnet sind,
aktiviert werden kann;
Fig. 2A und 2B ein Blockschaltbild eines
Pseudo-Zufallssequenzgenerators mit Teilen von seinen Schnittstellen und einer Steuerlogik;
Fig. 3A und 3B ein Blockschaltbild einer
nichtlinearen Übertragungslogik, die mit dem Pseudo-Zufallssequenzgenerator
gemäß Fig. 2A und 2B verbunden ist und Teilen von der zugeordneten Schnittstelle sowie
von der Steuerlogik;
17. Februar 1976
609837/073 9
Fig. 4A und 4B ein Blockschaltbild eines
Mischregisters mit Teilen der diesen zugeordneten Schnittstellen und mit Teilen der Steuerlogik und
Fig. 5 eine perspektivische Darstellung
einer Bankschalterrnaschine, die mit einer Verschlüsselungsvorrichtung ausgestattet ist
und eine Einstecktafel enthalt.
In Fig. 1 ist mit den wesentlichen Komponenten eines Systems, zum Beispiel einer
Bankschal termaschine, eine programmierbare
Chiffriervorrichtung 20 gezeigt. Eine Kreditkartenleseund
-schreibvorrichtung 30 kann zum Lesen eines auf einer Kreditkarte angeordneten
Magnetstreifens verwendet werden, um vom chiffrierten
Text Datensignale zu erzeugen, die über eine Leitung 110 mit einer Klemme der Zentral steuervorrichtung
(Central Processing Unit) 10 in Wirkbeziehung stehen. Nicht alle von dem Magnetstreifen·
gelesenen Daten müssen chiffriert sein. Nur diejenigen Daten, die als Geheimdaten angesehen
werden, müssen chiffriert sein. Die Zentralsteuereinheit 10 empfängt und sendet außerdem Schnittsteil
ensi gnale und Steuersignale von und zu der
Chiffriervorrichtung 20 über eine Leitung 112, zu der Lese- und Schreibvorrichtung 30 über eine
Leitung 114 und zu anderen Anschlußgeräten (nicht gezeigt), um die verschiedenen Geräte und Module
wirksam zu machen. Die Zentral steuerennheit 10
richtet den verschlüsselten Text über eine Leitung 116 an einen Anschluß 100 der Chiffriervorrichtung
20 zur Dechiffrierung. Die dechiffrierten Daten werden als Klartext bezeichnet. Die den Klartext
enthaltenden Daten erscheinen an einem Anschluß
17. Februar 1976
B09837/0739
und werden über eine Leitung 118 der Zentraleinheit
zur Weiterverarbeitung zugeführt. Die Verarbeitung
kann beispielsweise eine Prüfung eines Kundenidentifikations·
codes, der Kontonummer, des Kartengültigkeitsdatums, Prüfung von Zahlen über den erlaubten Zugriff an einem Tag
und Daten über den letzten Gebrauch beinhalten. Bestimmte Teile des Klartextes können unverändert bleiben
ungeachtet der Anzahl der Verwendungen der Karte, während andere Teile des Klartextes auf den jeweiligen neuesten
Stand gebracht werden müssen, um die Verwendung anzuzeigen. Die Zentraleinheit 10 richtet nach Vervollständigung bzw. Erneuerung des Klartextes den gültigen
Klartext über eine Leitung 122 und eine Anschlußklemme an die Chiffriervorrichtung 20, in der die auf den
neuesten Stand gebrachten Daten des Klartextes wieder chiffriert werden, in der im nachfolgenden zu
beschreibenden Art und Weise. Die wiederchiffrierten Daten gelangen dann über einen Anschluß 80 und eine
Leitung 124 in die Zentralsteuereinheit 10 und dann über eine Leitung 126 zu der Lese- und Schreibvorrichtung 30,
P-Register
In den Fig·. 2A und 2B ist ein P-Register zur Erzeugung eines maximalen P.seudo-Zufallsbitsequenzlängencodes dargestellt.
Das P-Register 9 enthält vier Schieberegister 12, 14, 16 und 18, die in der Weise seriell miteinander
verbunden sind, daß das an derfletzten Stufe>eines
Registers auftretende Signal als Eingang der nächstfolgenden Stufe verwendet wird. In der hier als
Beispiel beschriebenen Anordnung besteht jedes der Schieberegister aus einem 4-üit-Universalschieberegisterblock in der Art, wie sie die Firma
FAIRCHILD INC. unter der TeIIe-Nr. 9300 herstellt.
17. Februar 1976
609837/0739
Jedes der Schieberegister enthält eine Flip-Flop-Stufe
pro Bit. Der Ausgang einer jeden Flip-Flop-Stufe lieqt
an einer Drei-Stiftverbindung, zum Beispiel der Ausgang no
des Schieberegisters 12 ist mit der Drei-Stiftverhindung PIA,
PlB und PlC verbunden. Die' anderen Schieberegisterausgänge, im Schieberegister 12 mit Q3 bezeichnet, sind jeweils mit
einer Drei-Stiftverbindung verbunden, beispielsweise
die entsprechende Verbindung des Schi ebercjisters IP
ist mit P16A, P16B und P16C verbunuen. Jeder der Anschlüsse
PIA bis P16C liegt in einer Position eines Verbindungsstücks 150, das in Fig. 5 dargestellt ist, wobei die
P-Registeranschlüsse in diesem allgemein mit der Bezugszahl 502 versehen sind. Das P-Register ist so aufgebaut,
daß es eine maximale Längsbitfolge durch den ausgewählten
Q-Ausgang des ausgewählten Registers erzeugen kann, wobei das Ergebnis zurück zum Eingang der ersten Schieberegisterstufe
geführt wird, so daß die maximale Längsbitfolge
entsteht. Mit einem 16-ßit-Schieberegister (das durch
die serielle Zusammenschaltung der vier Schieberegisterstufen
aus jeweils 4 Bits entsteht) kann eine maximale Längssequenz von 65 535 (2-1) erzeugt werden, wobei
in dieser Folge niemals eine derartige lC-Bitfolge
im gleichen Rhythmus erzeugt wird. Das Ausführungsbeispiel zeigt, daß der Q2-Ausgang des Schieberegisters
mit einem Eingang eines EXKLUSIV-ODtR-Gliedes 22 verbunden
ist. Der andere Eingang dieses EXKLUSIV-ODER-Gliedes
ist mit dem Q3-Ausgang des Schieberegisters verbunden. Ein EXKLUSIV-ODER-Glied 24 weist einen
Eingang auf, der mit dem Ql-Ausgang des Schieberegisters
18 verbunden ist, wobei der zweite Eingang dieses Gliedes mit dem Ql-Ausgang des Schieberegisters
verbunden ist. Die einzelnen Verbindungen der Glieder und 24 sind hier nur beispielsweise beschrieben und
17. Februar 1976
609837/0739
bad
können auch in beliebiger anderer Folge vorgenommen werden,
um eine spezielle Bitsequenz zu erzeugen. Die Ausgange der EXKLUSIV-ODER-Glieder 22 und 24 liegen jeweils an einem
separaten Eingang eines weiteren EXKLUSIV-ODER-Gliedes 26,
dessen Ausgang mit den J- und K-Eingängen des Schieberegisters 12 über eine RUckkopplungsleitung 5 verbunden
ist, in die NAND-Glieder 28 und 32 eingefügt sind. An den PO- bis P3-Eingängen eines jeden
Schieberegisters 12, 14, 16 und 18 liegen +5 Volt, die über einen 1K-Widerstand 132 angelegt werden,
um diese Eingänge auf einem hohen logischen Pegel ("1") zu halten. Während der gesamten Beschreibung bedeutet
der Ausdruck hoch somit eine logische "1" und niedrig bedeutet eine logische "0". Der PE-Eingang (Parallelwirkung)
eines jeden Schieberegisters ist mit einem Rücksetzeingang-1-anschluß 134 verbunden. Alle C-Eingänge
(Takt) der Schieberegister sind mit einem PR-Taktanschluß 136 verbunden. Wenn eine Energie
zuerst an die Vorrichtung angelegt wird oder wenn eine vollständige Chiffrierung oder Dechiffrierung
der Information durchgeführt wurde, werden alle Flip-Flops der P-Register dazu veranlaßt, daß sie
einen "1" Zustand annehmen, in dem ein niedriger logischer Signalpegel an den Rücksetz-1-Anschluß
angelegt wird. Beim Auftreten des nächsten PR-Taktimpulses, der über den Anschluß 136 an alle Flip-Flops
der Register angelegt wird, werden diese auf den "1"'Zustand gesetzt. Der logische Pegel des an den
Rücksetz-1-Eingang 134 angelegten Signals nimmt dann einen hohen Wert an, um über die PE-Einga"nge des
Schieberegisters eine serielle Arbeitsweise zu ermöglichen. Aufeinanderfolgende PR-Taktsignale,
die an den Anschluß 136 angelegt werden, bewirken
17. Februar 1976
609837/0739
eine fortlaufende serielle Arbeitsweise, wobei die Signale vom Ausgang des EXKLUSIV-ODER-Gliedes 26 über
die Rückkopplungsleitung 5 an das Schieberegister zurückgeführt wird und im Rhythmus der PR-Taktsignale
durch jede Stufe der P-Register durchgetaktet wird. Das P-Register erzeugt somit eine maximale Längenlinearpseudo-Zufallsbitfolgeinformation. Zu bestimmten
Zeiten erscheinen somit 16 Bits an den zugeordneten Anschlüssen PIA bis P16C.
Der PR-Takt und andere Taktsignale, die im Zusammenhang mit der folgenden Beschreibung diskutiert
werden, steuern den Datenfluß. Die Erzeugung der Taktsignale ist allgemein bekannt und wird somit
hier nicht im einzelnen beschrieben.
In den Fig. 3A und 3B sind drei nichtlineare Seqqenzgeneratoren beschrieben, die entsprechende
logische Teile 4OA, 4OB und 4OC enthalten und zu denen
entsprechende Paritätsgeneratoren 41A, 41B und 41C gehören. Diese Folgegeneratoren wandeln die Pseudo-Zufallsbitfolgesignale, die in dem P-Register 9
erzeugt wurden, in drei separate nichtlineare Pseudo-Zufallsbitfolgen um, die mit Code A, Code B und Code C
bezeichnet sind und die auf den Leitungen 302, 304 und 306 auftreten. In den hier angeführten Beispiel wird
lediglich ein einziger nichtlinearer Folgegenerator benötigt, um eine spezielle Sequenz zu erzeugen. Die
zwei zusätzlichen Folgegeneratoren bieten zusätzliche
Variierungsmöglichkeiten in den unterschiedlichen
Folgen und können zum Beispiel für unterschiedliche Ausgaben von Kreditkarten verwendet werden.
17. Februar 1976
(3 09837/0739
Die nichtlinearen Folgegeneratoren sind
bezüglich ihres Aufbaues identisch und jeder enthält sieben Inverter 45, sieben NAND-Glieder 43 und einen
Paritätsgenerator. Der Eingang eines jeden Inverters ist mit einem geradzahligen Aufnahmestift "S" verbunden.
Ein Eingang eines jeden NAND-Gliedes 43 ist dagegen mit einem individuellen ungeradzahligen Aufnahmestift
"S" verbunden. Der Ausgang eines jeden Inverters 45 ist mit dem anderen Eingang eines entsprechenden
NAND-Gliedes 43 verbunden. Die Aufnahmestifte sind mit SlA bis S14A für den Generator 4OA
und mit SlB bis S14B für den Generator 4OB und mit
SlC bis S14C für den Generator 4OC bezeichnet. Die Ausgänge eines jeden der sieben NAND-Glieder 43 von
einem Folgegenerator sind mit den Eingängen der zugeordneten Paritätsgeneratoren 41A bis 41C
verbunden. Die verwendeten Paritätsgeneratoren sind bezüglich ihres Aufbaues gleich und wirken so, daß
beim Auftreten einer geradzahligen Anzahl von logischen "1" auf den sieben Leitungen eine logische
"0" erzeugt wird und beim Auftreten einer ungeradzahligen Anzahl von logischen "1" eine logische "1"
am Ausgang erzeugt wird.
Im folgenden wird kurz auf Fig. 5 Bezug genommen, in der Aufnahmestifte mit den nichtlinearen
Sequenzgeneratoren von Fig. 3 allgemein durch die Bezugszahl 504 in dem AufnahmestUck 150 des programmierbaren
Sicherheitskreises 151 definiert sind. Die Schaltungen von Fig. 3A und 3B sind hier schematisch
mit dem Bezugszeichen 506 bezeichnet. Das Steckerteil
des Verbindungsstücks 151 enthält eine Vielzahl von Schaltdrähten 54, von denen jeder einen speziellen
17. Februar 1976
609837/0739
P-Stift von dem P-Register 9 mit einem speziellen 5-Stift eines nichtlinearen Sequenzgenerator verbindet.
Beispielsweise ist zur Programmierung eines nichtlinearen
Pseudo-Zuf al Issequenzschlüssel s ein Schaltdraht von den
Stift PIA des Schieberegisters 12 mit irgendeinem ausgewählten
Eingangsstift des nichtlinearen Logikgenerators 4OA,
zum Beispiel mit dem Stift S14A zu verbinden. Wenn jeder der Eingänge der drei nichtlinearen Folgegeneratoren
angeschlossen ist, wird insgesamt eine Anzahl von 42 Verbindungsdrähten bzw. Brücken benötigt. Sechs Ausgangsstifte
des P-Registers werden nicht benötigt.
Im folgenden wird wieder auf die Fig. 3A und 3B Bezug genommen, in denen die Ausgangssignale von den
Paritätsgeneratoren 41A, 41B und 41C über die Leitungen 302, 304 und 306 mit entsprechenden Eingängen von
NAND-Gliedern 50, 51 und 52 zusammenwirken. Von diesen
NAND-Gliedern ist jeweils der andere Eingang über Leitungen SEL A, SEL B und SEL C geführt. Die gewünschte
Bitreihe, Code A, Code B oder Code C wird durch Anlegen einer logischen "1" an die entsprechende Leitung SEL
ausgewählt. Die Ausgänge der vorgenannten NAND-Glieder sind jeweils mit einem separaten Eingang eines weiteren
NAND-Gliedes 53 verbunden. Der durch einen Inverter 55 invertierte Ausgang des NAND-Gliedes 53 liegt an einem
Eingang eines EXKLUSIV-ODER-Gliedes 60. Das Ausgangssignal
von dem Inverter 55 kommt somit von einem ausgewählten nichtlinearen Pseudo-ZufalIsgenprator.
Der zweite Eingang des EXKLUSIV-ODER-Gliedes 60
empfängt von einem Anschluß 140 das Klartextsignal
das in dem EXKLUSIV-ODER-Ring Bit für Bit mit dem Impulszug verschlüsselt wird, der in einem entsprechenden
nichtlinearen Pseudo-Zufal1sgenerator erzeugt wurde.
17. Februar 1976
609837/0739
Die NAND-Glieder 62, 63 und 64 steuern die Taktung der teilweise verschlüsselteten Daten an den
Ausgang 310 eines NAND-Gliedes 64. Ein Datenkennzeichnunnssignal
wird über einen Anschluß 312 an das NAND-Glied zur Steuerung der teilweise verschlüsselten Daten an einen
Eingang des NAND-Gliedes 64. Ein Synchronisations-Flip-Flop
wird über die Leitung 314 dem NAND-Glied £3 zur Steuerung der an den anderen Eingang dieses NAUD-Gliedes angelegten
Signale, die von der letzten Stufe des Schieberegisters
(Fig. 2) kommen, zu dem zweiten Eingang des NAND-Gliedes verwendet. Die Funktionsweise dieser Signale wird im folgenden
im Detail beschrieben.
Im folgenden wird unter Bezugnahme auf die
Fig. 4A und 4ß ein in diesen enthaltenes Mischregister beschrieben, das aus vierzehn 4-Bit-Universalschieberegistern
162 besteht, von denen lediglich drei dargestellt sind. Des weiteren ist ein Flip-Flop 164 vorgesehen, so daß
durch diese Schaltungsanordnung 57 Bitpositionen definiert
werden können. Jede" der mitSR N bezeichneten Eingänge und
jeder der mit SR T bezeichneten Ausgänge der vierzehn Schieberegister besitzt in dem Empfangsteil 154 eines
zweiten programmierbaren Sicherheitsverbindungsstücks
(Fig. 5) eine entsprechende Position. Ein dem Stecker ähnlicher weiterer nichtgezeigter Stecker verbindet diese
mit dem Empfangsteil 151. Die in diesem enthaltenen Verbindungsdrähte verbinden ausgewählte Eingänge SR N
mit ausgewählten Ausgängen SR T, um einen Bitzwischenwechsel zu erzeugen. Die Lage der 56 Verbindungsdrähte
in dem Stecker bestimmen die Art dieses Bitzwischenwechsels.
Um beispielsweise die Bitpositionen 2 und 54 zu wechseln,
ist der Ausgangsstift SR2 T mit dem Eingangsstift SR54 N
17. Februar 1976
609837/0739
und der Ausgangsstift SR54 T mit dem Eingangsstift SR2 N
zu verbinden. In der gleichen Weise sind zur Verwechslung der Positionen 4 und 9 der Ausgang SR4 T mit dem Eingang
SR9 N und der Ausgang SR| T mit dem Eingang SP4 V. verbunden.
Die PE-Eingänge der vierzehn Schieberegister
sind mit dem "0" Ausgang eines VoI1-F1ip-Flops 66 verbunden.
Ein von einem Anschluß 406 kommendes SR-Taktsignal gelangt an den C-Eingang eines jeden der Schieberegister 162 und an das Flip-Flop 1C4. Der K- und J-Eingang
des ersten Schieberegisters 162 ist jeweils nit dem "1" Ausgang des Flip-Flops 164 verbunden. Der K- und der
J-Eingang eines jeden der folgenden Register ist jeweils mit dem Q3-Ausgang eines jeweils vorangehenden Registers
verbunden. Der Ausgang der vierzehn Schieberegister (57. Bitposition) ist mit seinem eigenen Eingang, mit dem
Eingang des Flip-Flops 66 und mit dem Eingang eines NAND-Gliedes 74 (Fig. 2A) verbunden. Wenn das Voll-Flip-Flop
66 gesetzt ist, so arbeitet das Mischregister 160 in einer parallelen Arbeitsweise. Das Auftreten eines
SR-Taktimpulses bewirkt, daß die Pegel ("0" oder "1"),
die am Eingang SRI N dargestellt sind, über SR56 N in das Mischregister eingegeben werden. Somit tritt ein
Bitzwischenwechsel auf. Da die Kapazität des Mischregisters
auf 56 Bits festgelegt ist, entstehen alle Informationen in Form eines Blocks aus 56 Bits. Wenn das Flip-Flop 66
gesetzt ist, so wird das Mischregister 160 auf eine serielle Arbeitsweise umgestellt, so daß beim Auftreten
eines jeden darauffolgenden SR-Taktimpulses bewirkt wird, daß der Inhalt des Mischregisters 160 um eine Position,
zum Beispiel von der Bitposition 55 zur Bitposition 56 verschoben wird. Der vollständig chiffrierte Text erscheint
nun Bit für Bit an der Position SR56 und wird über den Anschluß 80 mit Hilfe des NAND-Gliedes 68 und des Inverters
ausgetaktet.
17. Februar 1976
B09837/0739
Als Zusammenfassung der vorangehenden Erläuterungen
kann somit gesagt v/erden, daß die maximale Lance der linearen
Pseudo-Zufal 1 sbi tsequenz in einem P-Schi eberegi s ter 9 ent einer
Rückkopplung erzeugt wird. Nichtlineare Logikkreise (Fig. 3A) werden durch erste programmierbare Sicherheitsverbindungen 102
(Fig. 5) verbunden, um ausgewählte Stufen des P-Scnieberegisters 9 zu bestimmen, um eine i^axiinale Längen-nient!ineare-Pseudo-Zufal
1sbitfolge zu erzeugen. Dieses Signal wird dann
nii t eiern Klartextsignal Di t für Bit vermischt (excl usi ve-ORed),
um teilweise den Klartext zu chiffrieren (Fig. 3B). Die vorangehend
erwähnte teilweise chiffrierte Bitfolge wird ferner im Mischregister (Fig. 4A) codiert, in dem eine zweite
programmierbare Sicherheitsverbindung 154 (Fig. 5) verwendet
wird, um Bitpositionen von einer Stufe des Mischregisters
zu einer anderen zu vertauschen, so daß ein total chiffrierter Ausgang entsteht. Infolge der großen Anzahl von möglichen
Veränderungen, die sich dem Programmierer zur Programmierung
der ersten und zweiten Sicherheitsprogrammierverbindungen 152
und 154 ergeben, ist die Sicherheit der chiffrierten Ausgangsinformation
nun maximiert.
im Zusammenhang mit der übergeordneten system!ichen
Chiffriermodus - Unter Bezugnahme auf die Fig. 2A, 2B, 3A, 3D,
4A und 4B wird darauf hingewiesen, daß der Chiffriermodus
festgelegt wird durch Verschalten der Steuerleitungen, die
mit ENC bezeichnet sind auf den "1".Pegel. Diese Steuer!eitunn
1s t·mi t einem Eingang von NAND-Gliedern verbunden; 68, 70, 73,
89 und 94.
Zur gleichen Zeit wird ein Einfiihrungsinpuls an den Eingang 402 eines NOR-Gliedes 93 angelegt und über einen
Anschluß 404 der Setzeingang des Flip-Flops 164 des Mischregisters
160 wirksam gemacht.. Der andere Eingang 403 des NOR-Gliedes 93 empfängt das Setz-1-Signal. Der Einführungs-
17. Februar 1976
B09837/0739
impuls setzt das Flip-Flop 164 unbedingt auf "1" Zustand (SRI T), während alle anderen Bitpositionen des Mischregisters
160 auf den "0" Zustand über den MR-Eingang des Schieberegisters 162 gesetzt werden.
Der Rückkopplungspfad 5 des P-Srhieberegisters
wird durch das NAND-Glied 70 inhibitiert bis das Synchronisations·
lade-Flip-Flop 96 (Fig. 4B) gesetzt wird. Die Zufalls-16-Bitkonfiguration,
die in dem P-Register enthalten ist, wird seriell in das Mischregister eingegeben, während ein Umlauf in das
P-Register erfolgt. Der sechzehnte Flip-Flop-Ausgang des
Schieberegisters 18, der mit P16 bezeichnet ist, wird an
ei'nen Eingang eines NAND-Gliedes 73 geführt. Das NAND-Glied ermöglicht einen Durchgang zu seinem Ausgang vom NAND-Glied
her. Somit erscheint der Status von P16 an den J- und K-Eingängen
des Schieberegisters 12. Der P16-Ausgang wird auch zu einem Eingang eines NAND-Gliedes 63 geführt. Die NAND-Glieder
64, 89 und 92, die dem NAND-Glied 63 folgen, lassen den Zustand von P16 passieren, so daß dieser am Eingang des
Flip-Flops 164 erscheint. Das P-Register und das Mischregister 160 werden durch ihre entsprechenden Taktsignale PR
und SR getaktet, die an die Anschlüsse 13C (Fig. 2A) und 406 (Fig. 4A) angelegt werden.Da das Flip-Flop 164 ursprünglich
auf "1" gesetzt war, wird das im .nachfolgenden als Wach-ßit
bezeichnete Bit mit jedem nachfolgenden SR-Taktimpuls
verschoben, bis es die Bitposition SR17 erreicht. Unmittelbar hinter dem Wach-Bit befinden sich die 16 Bits, die in dem
P-Register 9 enthalten sind. Die 16 f:its werden zu der
P16-Leitung des P-Registers 9 getaktet, und zwar über die NAND-Glieder 63, 64, die Leitung 310, die NAND-Glieder 89
und 92 und das Flip-Flop 164 zu den J- und K-Eingängen des ersten Schieberegisters. Gleichzeitig werden die 16 Bits
17. Februar 1976
0 090 3 "7/0739
zurückgeladen in das P-Register 9, und zwar über einen Pfad,
der die UAND-Glieder 73 und 32 enthält. Diese Gruppe von
16 Bits sind die "Synchronisationsdaten", die die Startbedingungen für das P-Register 9 bestimmen werden, wenn die
Nachricht über die Entschlüsselung später verschlüsselt wird
Der SR17-Ausgang geht auf den "1" Status, wodurch bewirkt wird, daß das Synchronisationslade-Flip-Flop 96 in seinen
"1" Zustand über die 1!AND-Gl leder 94 und 95 gesetzt wird. Das Flip-Flop 96 bleibt auf seinem "1" Zustand bis es durch
einen Zurücksetz- 1 -1η«ρu 1 s , der an άαη Anschluß 422 angelegt
wird, zurückgesetzt wird. Letzterer wird erzeugt, nachder, der Klartext vollständig chiffriert wurde.
Das Synchronisationslade-Flip-Flop 96 sperrt
nun die NAND-Glieder 70 und 73 über die Anschlüsse 142 und 144, die mit der Leitung 412 verbunden sind. Dies
bewirkt in dem Rückkopplungspfad 5 des P-Registers 9, daß
dieser wieder wirksam wird. Das iiAiiD-Glied 63 ist zu
dieser Zeit ebenfalls gesperrt.
Der Datenkennzeichnungseingang 312 des NAND-Gliedes
62 (Fig. 3B) wird auf den "1" Pegel geschaltet, wodurch das Tor zum Passieren des Ausgangs des EXKLUSIV-ODER-Gliedes
60 wirksam wird, worin vierzig Bits des Klartextes bearbeitet werden (Exclusive ORed), und zwar
von Bit zu Bit nnt einem der drei programmierten nichtlinearen Pseudo-Zufal 1sbitsequenzen. Die gewünschte
Sequenz (Code A, Code B oder Code C) wird ausgewählt durch einen "1" Pegel auf der entsprechenden Leitung
SEL A, SEL B oder SEL C zu den NAND-Gliedern 50, 51 oder
52. Das Exclusive-ORed-Signal wird seriell über die
Glieder 89 und 92 in das Mischregister 160 hinter das
sechzehnte Synchronisationsbit gegeben. Wenn die vierzig
Bits des Exciusive-ORed-Signals geladen wurden, wir das
Wach-Bit an der 57. bitstelle an SR57 einen hohen Pegel
annehmen. Ein 8I" Signal auf der Leitung SR57 bewirkt, daß
das VoI1-Flip-Flop 66 gesetzt wird.
17. Februar 1576
yQ9837/Q739
- 15 - 260778A
Das Datenkennzeichnungssignal am NAND-Glied C2 wird nun auf "O" Pegel geschaltet, wodurch der Ausgang
des NAND-Gliedes 64 auf dem "0" Pegel gehalten wird. Der PR-Takt zum P-Register 9 wird ausgeschaltet, ur, das
Register zu halten. Das Mischregister wird ein- oder mehrmals mit einem SR-Taktimpuls getaktet. Da das VoI1-Flip-Flop
66 sich während dieses Takts in seinem "1" Zustand befindet, werden das NAND-Glied 91 und der PE-Eingang des Mischregisters
ein Parallelarbeiten des Registers bedingen und ein Bitwechsel tritt auf.
Auf einen einzigen SR-TaktU.pul s wird das
Flip-Flop G6 zurückgesetzt und das Mischreqister IfO
wird auf serielle Arbeitsweise un.geschal tet. Die 5G Bits in dem Mischregister stellen einen Block aus vollständig
chiffriertem Text zur übertragung an die Zentralsteuereinheit dar.
Die Datensendeleitung 424, die mit einem Eingang des NAND-Gliedes 68 verbunden ist, wird auf "1" geschaltet,
wodurch das Glied 68 den chiffrierten Text passieren laßt. Der SR-Takt zu dem Mischregister wird eingeschaltet und
56 Taktimpulse werden erzeugt, wodurch der Inhalt des Mischregisters seriell durch das NAND-Glied 68 und den
Inverter 69 zu der Ausgangsklemme"80 und somit zur
Zentralsteuereinheit 10 durchgeschoben wird.
Der erste Block des chiffrierten Textes enthält 16 Synchronisationsbits und 40 Datenbits. Da die Startkonfiguration
des P-Registers 9 in dem ersten Block des chiffrierten Textes enthalten ist, kann der Klartext in
der Dechiffrierungsoperation wieder erkannt werden. Der Block aus der chiffrierten Nachricht, der dem ersten Block
folgt, enthält dann 56 Datenbits.
17. Februar 1976
BQ9837/0739
Vor der Chiffrierung eines jeden der aufeinanderfolgenden Blöcke der Nachricht wird ein Einlei tungsirr.pul s
über den Anschluß 402 geleitet, urc das erste Flip-Flop des
Mischregisters auf den "1" Zustand zu setzen, während alle anderen Bitpositionen sich auf "0" Zuständen befinden.
Die nächsten 56 Bits des Klartextes sind "txclusive-ORed"in dem Glied 60 mit den nächsten 56 Bits
in dem nichtlinearen Bitzug. Das Ergebnis wird wiederum
in das Mischregister gegeben, die Bits werden gewechselt und der chiffrierte Text zu der Zentralsteuereinheit
übertragen.
Nachdem der letzte Block der Nachricht chiffriert wurde, wird ein Rücksetz-1-Impuls erzeugt
und an den Anschluß 134 (Fig. 2A), 403 (Fig. 4A) und 422 (Fig. 4B) angelegt und die ENC-Steuerleitung auf
einen "0" Pegel geschaltet. Der Rücksetz-1-Impuls setzt über den Anschluß 533 das Synchronisationslade-Flip-Flop
96 zurück und bewirkt eine Präparierung für die Chiffrierung einer neuen Nachricht. Der PR-Takt
taktet fortlaufend das P-Register durch seine maximale Längssequenz durch.
Entschlüsse!ungsverfahren - Der Entschlüsselungs- bzw.
Dechiffrierungsmodus wird eingeleitet, wenn die Steuerleitung
dies bestimmt auf den Eingängen der NAND-Glieder 71, 72, 74, 85 und 88 und diese auf ihren "1" Pegel
schaltet. Zur gleichen Zeit wird ein Einleitungsimpuls
über den Anschluß 402 an den Eingang des NOR-Gliedes und den Setzeingang S des Flip-Flops 164 über den
Anschluß 404 geführt. Dieser Impuls setzt das Flip-Flop 164 auf seinen "1" Zustand, während alle anderen Bitpositionen
des Mischregisters auf ihren "0" Zustand geschaltet werden. Der PR-Takt am P-Register 9 wird unterbrochen,
so daß das kontinuierlich weiterschaltende
Register angehalten wird. Das P-Register wird seinem Rückführpfad 5 durch Sperrung des NAND-Gliedes 71
unterbrochen bis das Flip-Flop 76 gesetzt wird.
17. Februar 1976
609837/0739
Der erste Block von 56 chiffrierten Bits wird an einem Anschluß 432 empfangen und über ein
NAND-Glied 88 und ein NAND-Glied 92 geführt. Die Ausgangssignale vom NAND-Glied 92 werden Bit für Bit
durch aufeinanderfolgende SR-Taktimpulse in das Mischregister eingegeben. Da das Flip-Flop 164
ursprünglich auf "1" gesetzt war, wird das L'ach-Bit in der 57. Position erscheinen, wenn das 56. Bit
in das Mischregister gegeben wurde. Der SR57-Ausgang wird auf den "1" Zustand geschaltet, wodurch das
Flip-Flop 66 gesetzt wird. Das Mischregister wird ein- oder mehrmals mit einem SR-Taktimpuls getaktet.
Da das VoIl-Flip-Flop 66 sich in seinem "1" Zustand
befindet, wenn dieser Takt erscheint, werden die NAND-Glieder 91 und der PE-Eingang des Mischregisters
für eine parallele Arbeitsweise umgeschaltet, so daß das Register parallel geladen werden kann und ein
Bitwechsel stattfinden kann. Durch diese Operation werden die 16 Synchronisationsbits in der korrekten
Folge für die übergabe in das P-Register 9 plaziert und die verbleibenden 40 Bits entmischt. Das VoIl-Flip-Flop 66 bewirkt ebenfalls, daß· das NAND-Glied
(Fig. 2A) über den Anschluß 202 wirksam wird, so daß sein Ausgang auf "0" geschaltet wird und das P-Register
über die Eingänge MR.jeweils vollständig auf 11O"
gesetzt wird. Nach einem SR-Taktimpuls wird das Ladesynchronisations-Flip-Flop 98 (Fig. 4B) gesetzt und
das VoIl-Flip*Flop 66 zurückgesetzt, das Mischregister
160 in serielle Arbeitsweise umgeschaltet und der Ausgang des NAND-Gliedes 77 wieder auf seinen "1" Pegel
gebracht. Mit dem Setzen des Ladesynchronisations-Flip-Flops 98 wird bewirkt, daß das NAND-Glied 74 wirksam
17. FEbruar 1976
609837/0739
wird und über den Anschluß 204 den Zustand von SR57
passieren läßt durch das NAND-Glied 32 zu deir J- und zu dem K-Eingang des Registers 12.
Das P-Register 9 und das Mischregister werden durch ihre entsprechenden Takte getaktet. Der
SR57-Ausgang wird Bit für Bit in das P-Register 9 übergeben. Wenn das 16. Synchronisationsbit in das
P-Register eingegeben ist, wird das L'ach-Dit das Flip-Flop 76 (Fig. 2A) in seinen "1" Zustand über die
NAND-Glieder 72 und 75 setzen. Dieses Flip-Flop bleibt in diesem "1" Zustand bis es durch den Rücksetz-1-Impuls
über den Anschluß 134 zurückgesetzt wird, der erzeugt wird, nachdem die chiffrierte Nachricht
komplett dechiffriert ist. Das P-Register 9 enthält jetzt die gleiche Bitkonfiguration wie wenn zu Beginn
die zu dechiffrierenden Informationen chiffriert waren.
Das Flip-Flop 76 sperrt nun das NAND-Glied und das NAND-Glied 74. Dadurch wird bewirkt, daß die
P-Registerrückkopplung 5 wieder wirksam gemacht wird. Die vierzig gemischten Bits irr chiffrierten Text werden
nun von dem NAND-Glied 33 Bit für Bit in das EXKLUSIV-ODER-Glied
84 mit der gleichen ni-chtlinearen Pseudo-ZufalIsbitfolge,
die ursprünglich beim Chiffrieren der Daten verwendet wurde, behandelt. Der entsprechende
Code (Code A, Code B oder Code C) wird durch den "1" Pegel auf einer der Leitungen SEL A, SEL B oder SEL C
an "den NAND-Gliedern 50, 51 und 52 gewählt. Anschließend
erscheinen vierzig vollständig dechiffrierte Bits am
Ausgang des Inverters 86, nachdem diese das NAND-Glied passiert haben, so daß sie am Ausgang 120 anstehen.
17. Februar 1976
609837/0739
Wie im Zusammenhang mit dem Chiffrierungscode
beschrieben wurde, enthalten alle nach dem ersten Block auftretenden Blocks 56 Datenbits. Von diesen Blocks
werden während der Dechiffrierung keine Synchronisationsdaten geladen. Somit wird nach der Entmischung der Bits
der Klartext im EXCLUSIVE-ORing des SR56-Ausganges erkannt werden und nicht am Ausgang SR57 mit den nächsten
56 Bits des nichtlinearen Bitzuges im ersten Block. Die NAND-Glieder 81, 82 und 83 in Serie mit dem Inverter 79
bilden die notwendige Torschaltung. Während des ersten Blocks wurde ein "Erster-Block-Steuerimpuls" an den
Anschluß 320 angelegt, der mit dem Inverter 79 und dem NAND-Glied 82 verbunden ist, so daß dieser Anschluß
einen "1" Pegel annimmt.
Dadurch entsteht am Ausgang des NAND-Gliedes beim Vorliegen entsprechender Bedingungen an SR57 ein
Ausgang. Während der nachfolgenden Blocks bleibt das
"Erster-Block-Steuerimpuls"-Signal am Anschluß 320 auf
seinem "0" Pegel, so daß infolge des Vorhandenseins eines entsprechenden Signals an SR56 ein Ausgang am
NAND-Glied 83 entsteht. Vor der Dechiffrierung eines
jeden Blockes wird ein Einleitungsimpuls über den Anschluß 402 angelegt, um das MiscTiregister vorzubereiten,
so daß alle 11O" Informationen vor dem Wächterbit in der
ersten Position auftreten.
Nachdem der letzte Block der Nachricht entschlüsselt wurde, wird ein Zurücksetz-1-Impuls
erzeugt und die DEC-Steuerleitung auf einen 11O" Pegel
geschaltet. Der Rücksetz-1-Impuls setzt über den
Anschluß 134 (Fig. 2A) das Flip-Flop 76 zurück, um eine Vorbereitung für den nächsten zu dechiffrierenden
Block einer neuen Nachricht zu treffen. Der PR-Takt läuft kontinuierlich weiter, so daß das P-Register 9
seine maximale Längensequenz durchläuft.
17. Februar 1976
60983 7/Θ739
Ir» f ο Ij en den wird wieder auf Fi 3. C t.(-zuf;
jenor.i.,en e Die programmierbare Dechif f riervorri chtunn
ist auf einer Stet cafel 20 dargestei1z. Des weiteren
befinden sich auf dieser die vier v.esentl i chen Teile,
tias heißt das P-Register 9, das l'i schregi ster ICO, die
nichtlineare Logik 506 und die Schnittstellen und
Steuerkreise 508. Die komplette erste programmierbare
Sicherheitsverbindung 151 ist innerhalb eines Enpfangsteiles
154 der zweiten Sicherheitsverbindung gezeigt.
Die Konstruktion (layout) ist in Fig. 5 nur als Beispiel anzusehen und bedeutet keine Einschränkung bezüglich
!Möglicher Konstruktionen.
In Verbindung mit der hier enthaltenen Referenz in Bezug zu der nichtlinearen Sequenz, den
ni chtl ineareri Sequenzgenerator und der nichtlinearen
übertragung wird darauf hingewiesen, daß unter einer nichtlinearen Operation auch jede Operation zu
verstehen ist, in der die gl&ichen logischen Manipulationen nicht zu jeder Zeit an einer Bitreihe
wirksam werden.
J
/^ Die Chi ffrierungsvorrichtung gemäß der
/^ Die Chi ffrierungsvorrichtung gemäß der
in; vorangehenden als Beispiel beschriebenen Art
verwendet ein 16-Bit-Schieberegister mit Rückkopplung,
wobei 6.5535 χ 10 mögliche Startkonfiguraticnen
denkbar sind. Das Schieberegister wird in Verbindung init einem oder mehreren nichtlinearen Sequenzgeneratoren
verwendet, deren Eingangsverbindungen durch den Anwender, normalerweise durch eine Bank, verändert bzw. gewählt
werden können. Es gibt sonit 16ί/{2! χ 71) oder
2.07 χ 10 mögliche Konfigurationen für den Eingang
eines jeden nichtlinearen Sequenzgenerators. Schließlich
ist die Nachricht in 56 Bitblocks geteilt und die Bits
17. Februar 1976
609837/0733
innerhalb eines jeden Blocks werden in einer Art gemischt,
die durch den Anwender des Gerätes bestirnt werden kann. Dies bietet 28! χ 228 oder 8.18 χ ΙΟ37 mögliche
Konfigurationen. Durch Multiplizieren ergibt sich:
6.5525 χ ΙΟ4 χ 2.07 χ ΙΟ9 χ 8.18 χ ΙΟ37 = 1.11 χ ΙΟ52
Gesaiiitinögl ichkeiten. Die Chance, daß eine Dechiffrierung der chiffrierten Daten unberechtigterweise vorgenommen
werden kann, ist somit sehr gering.
17. Februar 1976
60983 7/0739
Claims (1)
- Patentansprüche:/ly Vorrichtung zum Verschlüsseln von in einer Datenreihe enthaltenen Daten, gekennzeichnet durch einen Eingang (340), an den während einer Operation eine Datenbits enthaltende Reihe angelegt wird, durch Erzeugungsvorrichtungen (12-18, 22-26} zur Erzeugung einer Pseudo-Zufal1sbitfolge, durch nichtlineare Übertragungsvorrichtungen (4OA, 4IA usw.), die pit den genannten Erzeugungsvorrichtungen verbunden sind, um eine ni chtl ineare Transformation der Lits der genannten Pseudo-ZufalIsbitfolge zu bewirken, so da3 einetransformierte Bitfolge entsteht, durch Kombinationsi=-! ttel (CO), die mit den genannten nichtlinearen Übertragungsvorrichtungen (4OA, 41A) und niit dem genannten Eingang (140) verbunden sind, um eine logische Kombination der Bits der genannten transformierten Bitfolge r.nt Cits der genannten Datenreihe zu bewirken, so daß eine kombinierte Bitfolge entsteht, durch Pischvorrichtungen (162), die mit einen: Ausgang der genannten Kombinationsmittel (60) verbunden sind und eine Mischung der in der kombinierten Bitfolge enthaltenen fcits vornehmen, um eine chiffrierte ßitfolge zu erzeugen.2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Erzeugungsvorrichtungen ein Schieberegister (12-18) enthalten, das einen Schieberegistereingang (28, 32, 73, 74) und eine Vielzahl von Schieberegisterstufen enthält und daß eine Rückkopplung (5) mit dem Ausgang einer ausgewählten Schieberegisterstufe verbunden ist, um ein Rückkopplungssignal zu erzeugen, dessen logischer Wert abhängig ist von den Zuständen der genannten ausgewählten Schieberegisterstufen und daß die Rückkopplung (5) mit den genannten Schieberegistereingängen (28, 32, 73, 74) verbunden ist.17. Februar 1976609837/073g3. Vorrichtung nach Anspruch 2, gekennzeichnet durch weitere Rückkopplungen (P16) zur Kopplung der letzten Stufe des genannten Schieberegisters mit den Schieberegistereingängen (28, 32, 73, 74), so daß die genannten Schieberegistereingänge entweder durch die genannte Rückkopplung (5) oder durch die weitere Rückkopllung (P16) wirksam gehalten werden.4. Vorrichtung nach den Ansprüchen 2 und 3, dadurch gekennzeichnet, daß die genannten nichtlinearen Übertragungsvorrichtungen folgende Teile enthalten: logische Kreise (40A), die selektiv mit Ausgängen von weiteren ausgewählten Stufen des genannten Schieberegisters (12-18) verbunden werden und auf einer Vielzahl von Ausgangsleitungen Ausgangssignale erzeugen, Paritätsgeneratoren (41A), die mit den genannten Ausgangsleitungen verbunden sind und für die genannten Ausgangssignale Paritätsbits erzeugen, wobei die Paritätsbits aufeinanderfolgend zur Bildung der transformierten Bitfolge erzeugt werden.5. Vorrichtung nach Anspruch 4, dadurch gekennzeichnet, daß die genannten logischen Kreise eine Vielzahl von logischen Toren (43) enthalten, die jeweils einen ersten und zweiten Eingang aufweisen und die direkt und über einen Inverter (45) angesteuert werden und daß zwei der genannten Ausgänge der weiteren ausgewählten Stufen des genannten Schieberegisters (12-18) in der vorgenannten Weise mit den Toren (43) verbunden sind und wobei die Ausgänge der genannten Tore (43) mit den genannten Paritätsgeneratoren (41A) verbunden sind.17. Februar 197C609837/0739tu. Vcrri cut-jng nach einer: dr-r vorangehenden Ansprüche, dadurch ^ekennzei chnet, daß die genannten Kombinationsmittei ein EXKLUSIV-ODER-G1ied (60) enthalten, an das die genannte transformierte Bitfolge und die Datenbitreihe angelegt v/erden,7. Vorrichtung nach einem oder mehreren der vorangehenden Ansprüche, dadurch gekennzeichnet, daß das Mischregister folgende Teile enthält: ein Serienparal1elschieberegister (162), das in einem seriellen Modus oder in einem parallelen Modus arbeiten kann und das eine Eingangsstufe aufweist, die mit den genannten Kombi nationsmi t-tel η verbunden ist; programmierbare Verbindungsvorrichtungen zum wahlweisen Verbinden der parallelen Ausgänge (SRI T usw.) der ausgewählten Schieberegisterstufen des Serienparallelschieberegisters mit parallelen Eingängen (SRI N usw.) von weiteren ausgewählten Stufen des genannten SerienparalIeIschieheregisters (162), so daß der Inhalt der Stufen des genannten Serienparallelschieberegisters gemischt werden kann.17. Februar 1976609837/0739L ee r s e i t e
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US05/553,955 US4004089A (en) | 1975-02-28 | 1975-02-28 | Programmable cryptic device for enciphering and deciphering data |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2607784A1 true DE2607784A1 (de) | 1976-09-09 |
DE2607784B2 DE2607784B2 (de) | 1977-09-08 |
DE2607784C3 DE2607784C3 (de) | 1980-01-31 |
Family
ID=24211461
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2607784A Expired DE2607784C3 (de) | 1975-02-28 | 1976-02-26 | Datenchiffrierverfahren und Vorrichtung zur Durchführung dieses Verfahrens |
Country Status (7)
Country | Link |
---|---|
US (1) | US4004089A (de) |
JP (1) | JPS5917834B2 (de) |
CA (1) | CA1047407A (de) |
CH (1) | CH614301A5 (de) |
DE (1) | DE2607784C3 (de) |
FR (1) | FR2356200A1 (de) |
GB (1) | GB1501073A (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0033014A1 (de) * | 1980-02-04 | 1981-08-05 | ANT Nachrichtentechnik GmbH | System zur Ver- und Entschlüsselung von Daten |
DE2813066C1 (de) * | 1978-03-25 | 1994-07-28 | Ant Nachrichtentech | Verfahren zur Erzeugung von zufallsähnlichen Chiffrierimpulsfolgen von sehr langer Wiederholungsperiode |
Families Citing this family (60)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4196310A (en) * | 1976-04-09 | 1980-04-01 | Digital Data, Inc. | Secure SCA broadcasting system including subscriber actuated portable receiving terminals |
US4202051A (en) * | 1977-10-03 | 1980-05-06 | Wisconsin Alumni Research Foundation | Digital data enciphering and deciphering circuit and method |
US4278837A (en) * | 1977-10-31 | 1981-07-14 | Best Robert M | Crypto microprocessor for executing enciphered programs |
US4238853A (en) * | 1977-12-05 | 1980-12-09 | International Business Machines Corporation | Cryptographic communication security for single domain networks |
US4386234A (en) * | 1977-12-05 | 1983-05-31 | International Business Machines Corp. | Cryptographic communication and file security using terminals |
US4227253A (en) * | 1977-12-05 | 1980-10-07 | International Business Machines Corporation | Cryptographic communication security for multiple domain networks |
US4238854A (en) * | 1977-12-05 | 1980-12-09 | International Business Machines Corporation | Cryptographic file security for single domain networks |
US4259720A (en) * | 1978-01-09 | 1981-03-31 | Interbank Card Association | Security system for electronic funds transfer system |
US4408203A (en) * | 1978-01-09 | 1983-10-04 | Mastercard International, Inc. | Security system for electronic funds transfer system |
US4214230A (en) * | 1978-01-19 | 1980-07-22 | Rolf Blom | Personal identification system |
US4268715A (en) * | 1978-05-03 | 1981-05-19 | Atalla Technovations | Method and apparatus for securing data transmissions |
US4283599A (en) * | 1979-01-16 | 1981-08-11 | Atalla Technovations | Method and apparatus for securing data transmissions |
US4281215A (en) * | 1978-05-03 | 1981-07-28 | Atalla Technovations | Method and apparatus for securing data transmissions |
US4465901A (en) * | 1979-06-04 | 1984-08-14 | Best Robert M | Crypto microprocessor that executes enciphered programs |
DE3041393C2 (de) * | 1980-11-03 | 1984-05-17 | Stockburger, Hermann, 7742 St Georgen | Verfahren zum Erstellen einer vorgegebenen Anzahl von ein Speichermedium aufweisenden Berechtigungskarten |
NZ199275A (en) * | 1980-12-16 | 1984-11-09 | Minnesota Mining Mfg Australia | Verification of recorded messages |
US4438824A (en) * | 1981-04-22 | 1984-03-27 | Siemens Corporation | Apparatus and method for cryptographic identity verification |
AU559654B2 (en) * | 1982-05-11 | 1987-03-19 | Tandem Computers Inc. | Integrated scrambler - encoder |
US5237615A (en) * | 1982-05-20 | 1993-08-17 | The United States Of America As Represented By The National Security Agency | Multiple independent binary bit stream generator |
US5500899A (en) * | 1982-05-20 | 1996-03-19 | The United States Of America As Represented By The Director, Nsa | Secure voice conferencing apparatus |
US4776011A (en) * | 1983-10-24 | 1988-10-04 | Sony Corporation | Recursive key schedule cryptographic system |
GB8400809D0 (en) * | 1984-01-12 | 1984-02-15 | De La Rue Co Plc | Prepayment metering system |
JPS60181823A (ja) * | 1984-02-29 | 1985-09-17 | Canon Inc | 文書処理装置 |
EP0157042A3 (de) * | 1984-04-04 | 1986-09-17 | Rigby Electronics Group Plc. | Elektronische Datenabtast- und Schreibeinrichtung |
US4802220A (en) * | 1985-03-20 | 1989-01-31 | American Telephone And Telegraph Company, At&T Bell Laboratories | Method and apparatus for multi-channel communication security |
FR2583186B1 (fr) * | 1985-06-07 | 1987-10-02 | Flonic Sa | Systeme de gestion de stationnement payant |
DE3530760A1 (de) * | 1985-08-28 | 1987-03-05 | Hetron Computertechnik Gmbh | Verschleierung digitalisierter informationen |
US4852023A (en) * | 1987-05-12 | 1989-07-25 | Communications Satellite Corporation | Nonlinear random sequence generators |
GB2204975B (en) * | 1987-05-19 | 1990-11-21 | Gen Electric Co Plc | Authenticator |
US4795892A (en) * | 1987-12-09 | 1989-01-03 | Cic Systems, Inc. | Pre-paid commodity system |
US4914697A (en) * | 1988-02-01 | 1990-04-03 | Motorola, Inc. | Cryptographic method and apparatus with electronically redefinable algorithm |
GB8804689D0 (en) * | 1988-02-29 | 1988-03-30 | Alcatel Business Systems | Franking system |
US4888802A (en) * | 1988-06-17 | 1989-12-19 | Ncr Corporation | System and method for providing for secure encryptor key management |
US4935961A (en) * | 1988-07-27 | 1990-06-19 | Gargiulo Joseph L | Method and apparatus for the generation and synchronization of cryptographic keys |
DE4120398A1 (de) * | 1991-06-20 | 1993-01-07 | Standard Elektrik Lorenz Ag | Datenverarbeitungsanlage |
US5267314A (en) * | 1992-11-17 | 1993-11-30 | Leon Stambler | Secure transaction system and method utilized therein |
US5801848A (en) * | 1993-01-06 | 1998-09-01 | Fontech Ltd. | Process for transmitting and/or storing information |
DK0772530T3 (da) * | 1994-07-26 | 2002-05-21 | Internat Data Matrix Inc | Uforanderlige selvverificerende genstande |
CA2195681A1 (en) * | 1994-07-26 | 1996-02-08 | Dennis G. Priddy | Methods and systems for creating and authenticating unalterable self-verifying articles |
US6091816A (en) * | 1995-11-07 | 2000-07-18 | Trimble Navigation Limited | Integrated audio recording and GPS system |
CA2242596C (en) * | 1996-01-11 | 2012-06-19 | Mrj, Inc. | System for controlling access and distribution of digital property |
US6089460A (en) * | 1996-09-13 | 2000-07-18 | Nippon Steel Corporation | Semiconductor device with security protection function, ciphering and deciphering method thereof, and storage medium for storing software therefor |
US6857099B1 (en) * | 1996-09-18 | 2005-02-15 | Nippon Steel Corporation | Multilevel semiconductor memory, write/read method thereto/therefrom and storage medium storing write/read program |
GB2319704B (en) * | 1996-11-15 | 2001-07-04 | Desktop Guardian Ltd | Data encryption technique |
US5970095A (en) * | 1997-04-14 | 1999-10-19 | Lockheed Martin Corporation | Secure data transmission on a TDM isochronous network |
US6088800A (en) | 1998-02-27 | 2000-07-11 | Mosaid Technologies, Incorporated | Encryption processor with shared memory interconnect |
US6731758B1 (en) | 1999-08-29 | 2004-05-04 | Intel Corporation | Digital video content transmission ciphering and deciphering method and apparatus |
US6947558B1 (en) * | 1999-08-29 | 2005-09-20 | Intel Corporation | Stream cipher having a shuffle network combiner function |
US6920221B1 (en) | 1999-08-29 | 2005-07-19 | Intel Corporation | Method and apparatus for protected exchange of status and secret values between a video source application and a video hardware interface |
DE10000502A1 (de) * | 2000-01-08 | 2001-07-12 | Philips Corp Intellectual Pty | Datenverarbeitungseinrichtung und Verfahren zu dessen Betrieb |
US6641050B2 (en) | 2001-11-06 | 2003-11-04 | International Business Machines Corporation | Secure credit card |
GB2383238B (en) * | 2001-12-14 | 2004-11-10 | Hewlett Packard Co | Digital document storage |
US20040243467A1 (en) * | 2003-06-02 | 2004-12-02 | American Express Travel Related Services Company, Inc. | System and method for facilitating distribution of incentives from a merchant to a parent |
US8045707B2 (en) * | 2003-08-15 | 2011-10-25 | Broadcom Corporation | System and method for securing data |
US7257225B2 (en) * | 2003-12-29 | 2007-08-14 | American Express Travel Related Services Company, Inc. | System and method for high speed reversible data encryption |
US7940926B2 (en) * | 2006-06-08 | 2011-05-10 | Novell, Inc. | Cooperative encoding of data by pluralities of parties |
WO2009033248A1 (en) * | 2007-09-10 | 2009-03-19 | Novell, Inc. | A method for efficient thread usage for hierarchically structured tasks |
EP2096884A1 (de) | 2008-02-29 | 2009-09-02 | Koninklijke KPN N.V. | Telekommunikationsnetzwerk und Verfahren für den zeitbasierten Netzwerkzugang |
US8671277B2 (en) * | 2009-06-09 | 2014-03-11 | Syracuse University | Method for secure communication over heterogeneous networks |
US9081953B2 (en) | 2012-07-17 | 2015-07-14 | Oracle International Corporation | Defense against search engine tracking |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3496291A (en) * | 1966-06-17 | 1970-02-17 | Int Standard Electric Corp | Enciphering teleprinter text for telex channels |
US3731197A (en) * | 1969-12-15 | 1973-05-01 | Ritt Lab Inc | Secrecy communication system |
US3657699A (en) * | 1970-06-30 | 1972-04-18 | Ibm | Multipath encoder-decoder arrangement |
CH518658A (de) * | 1970-07-07 | 1972-01-31 | Patelhold Patentverwaltungs Un | Verfahren zur verschlüsselten Nachrichtenübermittlung durch zeitliche Vertauschung von Informationselementen |
US3781473A (en) * | 1971-04-15 | 1973-12-25 | Datotek | Random digital code generator |
US3798359A (en) * | 1971-06-30 | 1974-03-19 | Ibm | Block cipher cryptographic system |
US3798360A (en) * | 1971-06-30 | 1974-03-19 | Ibm | Step code ciphering system |
GB1353693A (en) * | 1971-12-02 | 1974-05-22 | Mullard Ltd | Privacy transmission system |
US3911216A (en) * | 1973-12-17 | 1975-10-07 | Honeywell Inf Systems | Nonlinear code generator and decoder for transmitting data securely |
-
1975
- 1975-02-28 US US05/553,955 patent/US4004089A/en not_active Expired - Lifetime
-
1976
- 1976-02-18 GB GB6385/76A patent/GB1501073A/en not_active Expired
- 1976-02-20 CA CA246,169A patent/CA1047407A/en not_active Expired
- 1976-02-25 CH CH229876A patent/CH614301A5/xx unknown
- 1976-02-26 DE DE2607784A patent/DE2607784C3/de not_active Expired
- 1976-02-27 FR FR7605523A patent/FR2356200A1/fr active Granted
- 1976-02-27 JP JP51021023A patent/JPS5917834B2/ja not_active Expired
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2813066C1 (de) * | 1978-03-25 | 1994-07-28 | Ant Nachrichtentech | Verfahren zur Erzeugung von zufallsähnlichen Chiffrierimpulsfolgen von sehr langer Wiederholungsperiode |
EP0033014A1 (de) * | 1980-02-04 | 1981-08-05 | ANT Nachrichtentechnik GmbH | System zur Ver- und Entschlüsselung von Daten |
Also Published As
Publication number | Publication date |
---|---|
DE2607784C3 (de) | 1980-01-31 |
FR2356200A1 (fr) | 1978-01-20 |
FR2356200B1 (de) | 1979-03-23 |
GB1501073A (en) | 1978-02-15 |
CH614301A5 (de) | 1979-11-15 |
US4004089A (en) | 1977-01-18 |
JPS51135398A (en) | 1976-11-24 |
JPS5917834B2 (ja) | 1984-04-24 |
CA1047407A (en) | 1979-01-30 |
DE2607784B2 (de) | 1977-09-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2607784A1 (de) | Datenchiffriervorrichtung | |
DE2840325C2 (de) | ||
EP0809905B1 (de) | Verschlüsselungsvorrichtung | |
DE2727876B2 (de) | Steuereinrichtung mit einem Mikroprozessor | |
DE1499190C3 (de) | Elektronische Datenverarbeitungsanlage | |
DE2854782A1 (de) | Datenverarbeitungssystem | |
DE75349T1 (de) | Verfahren und vorrichtung zur steuerung eines koppelfeldes. | |
DE2224937C2 (de) | Einrichtung zur Prüfung der Gültigkeit von einer Mehrzahl von Benutzern der Einrichtung zugeordneten Datenträgern | |
DE2210426C2 (de) | Verfahren zur vorranggesteuerten Auswahl einer von mehreren Funktions einheiten zur Anschaltung an eine ihnen gemeinsam zugeordnete Einrichtung in Datenverarbeitungsanlagen und Schaltung zur Durchführung des Verfahrens | |
DE2154019C3 (de) | Zufallskodegenerator | |
DE2726537A1 (de) | Programmierbares steuergeraet mit einem speicher | |
DE1424747B2 (de) | Erweiterbare digitale datenverarbeitungsanlage | |
DE4302553A1 (en) | High security binary counting method for chip card - offsetting final state of binary number w.r.t. sequence such that contents of counter never represents number smaller than previous value | |
DE19901829A1 (de) | Schaltungsanordnung zur elektronischen Datenverarbeitung | |
DE1227263B (de) | Schaltungsanordnung zur Umwandlung von in Speicherrelais in paralleler Form zwischen-gespeicherten binaercodierten Eingangs-informationen in eine Folge von binaercodierten Impulsserien | |
DE2343664A1 (de) | Elektronisches ablaufsteuerwerk | |
DE978059C (de) | Verfahren und Anordnung zur reproduzierbaren Erzeugung einer Schluesselimpulsfolge | |
DE2744217A1 (de) | Schaltungsanordnung zur erzeugung von impulsen mit weitgehend beliebigen gegenseitigen impulsabstaenden | |
DE1911175A1 (de) | Chiffriereinrichtung | |
DE2450669A1 (de) | Verfahren und schaltungsanordnungen zur verschluesselung und entschluesselung | |
DE4431791A1 (de) | Signalauswahlvorrichtung | |
DE2746859C2 (de) | Verfahren und Einrichtung zur Überprüfung der Identität einer Person | |
DE2253501C1 (de) | Schaltungsanordnung zum Erzeugen von Schlüsselzeichenfolgen | |
DE2717065A1 (de) | Einrichtung zur pruefung der zuordnung einer geheimzahl zu einer auf einer karte gespeicherten kartenzahl | |
DE2457027A1 (de) | Verfahren zum programmieren von anordnungen zum erzeugen zufallsaehnlicher binaerzeichenfolgen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
8320 | Willingness to grant licences declared (paragraph 23) | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: NCR INTERNATIONAL INC., DAYTON, OHIO, US |
|
8328 | Change in the person/name/address of the agent |
Free format text: KAHLER, K., DIPL.-ING., 8948 MINDELHEIM KAECK, J., DIPL.-ING. DIPL.-WIRTSCH.-ING., 8910 LANDSBERG FIENER, J., PAT.-ANWAELTE, 8948 MINDELHEIM |
|
8339 | Ceased/non-payment of the annual fee |