DE2550636C2 - - Google Patents

Description

Die Erfindung betrifft eine Vorspannungsschaltung entsprechend dem Oberbegriff des Anspruches 1.

Durch die DE-OS 18 06 467 ist eine Vorspannungsschaltung für einen bipolaren Transistor bekannt, an die eine Einrichtung mit veränderbarer Impedanz angeschlossen ist. Die Vorspannungsschaltung kompensiert in Verbindung mit der veränderbaren Impedanz durch Änderungen der Betriebsspannung verursachte Änderungen der Ausgangsgleichspannung und damit Änderungen des Ruhestromes, der durch den Transistor fließt.

Durch die DE-OS 22 37 662 ist weiterhin ein Feldeffekttransistor mit dynamischer Triodenkennlinie bekannt. Ein derartiger FET besitzt einen sehr geringen Ausgangswiderstand, zeigt bei Erhöhung der Drainspannung keine Drainstromsättigung und zeichnet sich durch eine verbesserte Linearität der Spannungs-Stromkennlinie aus. Wegen dieser und weiterer Eigenschaften kann ein solcher FET mit dynamischer Triodenkennlinie vorteilhaft als Verstärker mit hoher Signalgüte verwendet werden.

Es wurde jedoch festgestellt, daß ein solcher FET empfindlich gegenüber Schwankungen der angelegten Betriebsspannung ist. Es ändert sich somit der Drainruhestrom bei einer Schwankung der an den FET gelegten Versorgungsspannung. Das von dem FET erzeugte Signal wird durch eine Änderung des Drainruhestromes verzerrt. Die US-PS 39 21 089 enthält bereits einen Vorschlag zur Vermeidung dieser Verzerrungen.

Ein zusätzliches Problem kann jedoch auftreten, wenn ein in einer Schaltung verwendeter FET aufgrund herstellungsbedingter Streuungen der FET-Parameter nicht mit einem anderen in der Schaltung verwendeten FET genau identisch ist.

Der Erfindung liegt daher die Aufgabe zugrunde, eine Vorspannungsschaltung der im Oberbegriff des Anspruches 1 genannten Art so auszubilden, daß bei einem FET-Transistor Schwankungen der Betriebsspannungen und herstellungsbedingte Streuungen der FET-Parameter kompensiert werden.

Diese Aufgabe wird erfindungsgemäß durch die kennzeichnenden Merkmale des Anspruches 1 gelöst.

Zweckmäßige Ausgestaltungen der Erfindung sind Gegenstand der Unteransprüche.

Die Erfindung wird nachstehend anhand der Fig. 1 bis 12 beispielsweise erläutert. Es zeigt

Fig. 1 einen Querschnitt eines FET mit dynamischer Triodenkennlinie, der bei der Erfindung verwendet werden kann,

Fig. 2 einen Querschnitt eines weiteren Beispiels eines FET mit dynamischer Triodenkennlinie, der ebenfalls bei der Erfindung verwendet werden kann,

Fig. 3 die Strom-Spannungskennlinien an der Drainelektrode der FET in den Fig. 1 und 2,

Fig. 4 und 5 Diagramme zur Erläuterung des Drainruhestromes eines FET mit dynamischer Triodenkennlinie,

Fig. 6 ein Diagramm, aus dem die Beziehung zwischen der Pinch-off-Spannung und der Spannungsverstärkungskonstante des FET hervorgeht,

Fig. 7 ein Schaltbild eines Beispiels der Vorspannungsschaltung gemäß der Erfindung,

Fig. 8 bis 10 Schaltbilder, aus denen Teile der Schaltung der Fig. 7 hervorgehen, und

Fig. 11 und 12 Diagramme, aus denen die Impedanzkennlinien des Schaltungsbeispiels der Fig. 8 hervorgehen.

Fig. 1 zeigt einen Querschnitt eines Beispiels eines FET mit dynamischer Triodenkennlinie, der in einem Transistorverstärker verwendet werden kann. Der FET hat eine vertikale Sperrschichtstruktur und besteht aus einer Eigenhalbleiterzone 5 mit niedriger Verunreinigungskonzentration und hohem Widerstand, einer P-Halbleiterzone 6 mit ringförmiger Anordnung, die aus dem oberen Teil der Eigenhalbleiterzone 5 gebildet ist, und einer N-Halbleiterzone 7 mit hoher Verunreinigungskonzentration, die über der ringförmigen P-Zone 6 und der Eigenhalbleiterzone 5 gebildet ist. Die P-Zone 6 kann durch eine übliche selektive Diffusionstechnik und die N-Zone 7 kann durch eine übliche Epitaxialtechnik gebildet werden. Jeweilige Drain-, Gate- und Sourceelektroden D, G und S sind an der Unterseite der Eigenhalbleiterzone 5, einem freiliegenden Teil der ringförmigen P-Zone 6 und der Oberseite der N-Zone 7 gebildet.

Der FET mit vertikaler Sperrschicht, der in Fig. 1 gezeigt ist, hat eine dynamische Triodenkennlinie. Eine bevorzugte Ausführungsform eines solchen FET ist in Fig. 2 gezeigt, in der gleiche Bezugsziffern entsprechende Elemente wie in Fig. 1 bezeichnen. Die Ausführungsform der Fig. 2 ist praktisch eine Kombination mehrerer FET der in Fig. 1 gezeigten Art, wobei die ringförmige P-Zone 6 eine elektrisch mit ihr verbundene Gitterstruktur gleicher Dotierung umschließt. Die N-Zone 7 mit hoher Verunreinigungskonzentration liegt somit über der ring- und gitterförmigen P-Zone 6 und der Eigenhalbleiterzone 5, wobei die Gitterstruktur eine Grenze zwischen der Eigenhalbleiterzone und der darüber liegenden N-Zone hoher Verunreinigungskonzentration bildet. Außerdem ist eine zusätzliche N-Halbleiterzone 8 mit hoher Verunreinigungskonzentration an der Unterseite der Eigenhalbleiterzone 5 vorgesehen, und die Drainelektrode D befindet sich an deren Außenseite. Die zusätzliche N-Zone dient zur Erhöhung der Durchbruchspannung zwischen der Drain- und Sourceelektrode.

Bei den in den Fig. 1 und 2 gezeigten FET bewirkt die Größe der Gatespannung (die hier negative Polarität hat), daß die Verarmungsschichten in der Nähe der P-Gatezone 6 wachsen. Diese Verarmungsschichten bilden sich nahe der ring- und gitterförmigen Struktur der P-Zone aus. Der stromführende Kanal wird in den Zonen 5 und 7 zwischen den Verarmungsschichten gebildet. Da bei dem gezeigten Beispiel der Kanal in der N-Zone 7 gebildet wird, wird der FET als N-Kanal-FET bezeichnet. Wenn die Zone 7 aus P-Material besteht (und die Gatezone 6 aus N-Material), wäre der FET selbstverständlich ein P-Kanal-FET.

Der äquivalente Innenwiderstand zwischen der Source- und der Drainelektrode ist ein zusammengesetzter Widerstand, der aus dem Widerstand zwischen der Sourceelektrode und dem Kanal in dem FET, dem Widerstand des Kanals selbst und dem Widerstand zwischen dem Kanal und der Drainelektrode besteht. Bei anderen bekannten Sperrschicht-FET ist der Kanal ein Querkanal, der wegen seiner schmalen und langen Form einen hohen Widerstand besitzt. Der Widerstand zwischen der Sourceelektrode und dem Kanal und der Widerstand zwischen dem Kanal und der Drainelektrode ist ebenfalls hoch. Folglich ist der äquivalente Innenwiderstand des bekannten Sperrschicht-FET hoch. Als Folge dieses hohen Widerstandes hat der bekannte Sperrschicht-FET eine dynamische Pentoden-Kennlinie, und der Drainstrom gelangt in den Sättigungsbereich, wenn die Drainspannung erhöht wird.

Im Vergleich zu diesen bekannten Sperrschicht-FET zeichnet sich der in den Fig. 1 und 2 gezeigte FET durch eine relativ geringe Trennung zwischen der Sourceelektrode S und dem vertikalen Kanal aus, und außerdem ist die Kanallänge selbst relativ klein, so daß das Verhältnis der Kanalbreite zur Kanallänge größer ist als das des bekannten Querkanal-FET. Folglich ist der Ausgangswiderstand des Vertikalsperrschicht-FET, der in den Fig. 1 und 2 gezeigt ist, viel kleiner als der Widerstand des bekannten FET und liegt in der Größenordnung z. B. von etwa 10 Ohm. Daher gelangt der Drainstrom in den Fig. 1 und 2 des gezeigten FET nicht in den Sättigungsbereich, wenn die Drainspannung zunimmt. Die Spannungs-Stromkennlinien bezüglich der Drainelektrode zeigen somit eine gute Linearität, so daß dadurch die wirksame Verwendung des FET in einem Verstärker mit hoher Signalgüte möglich ist.

Fig. 3 zeigt die dynamischen Kennlinien des in den Fig. 1 und 2 gezeigten FET. Die graphische Darstellung zeigt die Beziehung zwischen dem Drainstrom I _D und der Drainspannung V _D . Jede einzelne Kurve stellt die Strom-Spannungs-Beziehung für entsprechende Gatespannungen V _G dar, wobei die Gatespannung der veränderbare Parameter ist. Es ist ersichtlich, daß die Kennlinienkurven in Fig. 3 den Kurven entsprechen, die die dynamischen Kennlinien einer üblichen Triode wiedergeben. Da der FET somit eine dynamische Triodenkennlinie besitzt, ist der Ausgangswiderstand im wesentlichen konstant, und der FET kann große Ausgangssignale mit geringer Verzerrung erzeugen.

Zu den Vorteilen, die durch die Verwendung des in den Fig. 1 und 2 gezeigten FET mit dynamischer Triodenkennlinie erreicht werden, gehört, daß das große Verhältnis der Breite des vertikalen Kanals zu der Kanallänge zwischen der Drain- und Sourcezone das Fließen eines höheren Drainstroms ermöglicht. Ein weiterer Vorteil besteht darin, daß ein wesentlicher Teil der Kennlinienkurven, die das Verhältnis zwischen dem Drainstrom und der Spannung wiedergeben, linear ist, so daß die Verzerrung durch ungeradzahlige Harmonische verringert wird. Ein weiterer Vorteil ist die Verringerung der Schaltverzerrung, die auf die Tatsache zurückzuführen ist, daß der FET nicht die Speicherträger hat, die in bipolaren Transistoren enthalten sind. Ein weiterer Vorteil ist die hohe Eingangsimpedanz des FET, so daß Signalquellen nicht belastet werden. Ein weiterer Vorteil liegt in der Tatsache, daß der gezeigte FET wegen seines niedrigen Ausgangswiderstandes leicht eine Last steuern kann, die einen relativ hohen Dämpfungsfaktor erfordert. Vorteilhaft ist auch, daß bei Verwendung des gezeigten FET in einem Gegentaktverstärker eine komplementäre Gegentaktschaltung einen einfachen Schaltungsaufbau erhält.

Der Einfluß von Schwankungen der Betriebsspannungen, die an den FET angelegt werden, wird nun anhand der Fig. 4 beschrieben. Die graphische Darstellung der Fig. 4 gibt die dynamischen Triodenkennlinien des FET wieder. Zusätzlich ist eine Lastlinie in diesen Kennlinien gezogen, die eine Neigung gleich 1/R hat, wobei R die Lastimpedanz darstellt. Wenn angenommen wird, daß die Betriebsspannung, die an den FET angelegt wird, gleich V _DD ist, dann schneidet die Lastlinie, die von diesem Punkt aus gezogen wird, die Strom-Spannungskurve an dem Punkt O für den Fall, daß die FET-Gatespannung gleich V _GO ist. Dieser Punkt kann der Arbeitspunkt bei einem Drainruhestrom I _O gewählt werden.

Wenn nun die Betriebsspannung, die an den FET angelegt wird, einer Schwankung unterliegt, so daß sie auf den Wert V′ _DD abnimmt, dann verschiebt sich die Lastlinie entsprechend und schneidet die Abszisse an diesem niedrigeren Punkt. Wenn die Betriebsspannung, die an die Drainelektrode angelegt wird, auf den Wert V′′ _DD erhöht wird, dann verschiebt sich die Lastlinie entsprechend. Eine negative Änderung der Betriebsspannung bewirkt somit, daß die Lastlinie die Strom-Spannungskennlinienkurve, die zu einer Gatespannung V _GO gehört, im Punkt A schneidet. Dies hat die Verringerung des Drainruhestroms von I _O auf I _A zur Folge. Bei einer positiven Änderung der Betriebsspannung, die an die FET-Drainelektrode angelegt wird, tritt in gleicher Weise der Schnitt der Lastlinie mit der V _GO -Stromspannungskurve nun im Punkt B, d. h. bei einem erhöhten Drainruhestrom I _B auf.

Diese Änderung des Drainruhestroms, die durch Schwankungen der Betriebsspannung hervorgerufen wird, die an die FET-Drainelektrode angelegt wird, hat den nachteiligen Effekt der Erzeugung von Verzerrungen in dem Ausgangssignal eines Audioverstärkers. Dieser Nachteil tritt besonders stark dann auf, wenn N-Kanal- und P-Kanal-FET mit dynamischen Triodenkennlinien als komplementärer Gegentakt-Audioverstärker oder in einem AB-Verstärker verwendet werden. Dies ist leicht ersichtlich, wenn man berücksichtigt, daß bei solch einer Verstärkeranordnung die N-Kanal- und P-Kanal-FET so gewählt werden, daß sie Strom-Spannungskennlinienkurven bezüglich der Drainelektrode haben, die angepaßte Abschneideigenschaften haben.

Die Arbeitsweise, die sich bei angepaßten, komplementären FET mit dynamischer Triodenkennlinie ergibt, ist graphisch in Fig. 5 gezeigt. Bei dieser graphischen Darstellung stellt die volle Linie SN in der oberen Hälfte der Graphik die Beziehung zwischen dem Drainstrom und der Gatespannung des N-Kanal-FET dar. Die volle Linie SP in der unteren Hälfte der Graphik stellt die Beziehung zwischen dem Drainstrom und der Gatespannung des P-Kanal-FET dar. Wenn die Gatespannungen, die an die jeweiligen FET angelegt werden, gleich -V _GO und +V _GO sind, dann ist die zusammengesetzte Kennlinienkurve für die komplementären FET so, wie durch die unterbrochene Linie S _O angegeben ist. Wenn jedoch die Drainvorströme dieser FET erhöht werden, z. B. von I _O nach I _B als Folge der Betriebsspannungsschwankungen, dann wird eine Stufe in der zusammengesetzten Kennlinienkurve S _O bei dem Drainstrom O erzeugt. Diese Stufe führt zu einer Nulldurchgangsverzerrung in dem Gegentaktverstärkerausgangssignal.

Um dies zu vermeiden, sollte in dem Gegentaktverstärker ebenso wie in den meisten anderen Verstärkerarten, bei denen ein FET mit dynamischer Triodenkennlinie als das Verstärkungselement verwendet wird, der Drainruhestrom konstant gehalten werden, selbst wenn die Betriebsspannung der Versorgungsquelle Schwankungen unterliegt.

Der Drainruhestrom wird nicht nur von Versorgungsspannungsschwankungen beeinflußt, sondern steht auch zu der Pinch-off-Spannung des FET in Beziehung. Da die Pinch-off-Spannung von FET zu FET schwanken kann, selbst wenn sie angepaßte Abschneideigenschaften haben und dynamische Triodenkennlinien zeigen, müßte der Drainruhestrom für den bestimmten FET, der verwendet wird, eingestellt werden.

Die Erfindung nutzt die Beziehung zwischen der Pinch-off-Spannung V _P und der Spannungsverstärkungskonstante μ aus. Im einzelnen steht die Spannungsverstärkungskonstante μ des FET mit dynamischer Triodenkennlinie in umgekehrter Beziehung zu der FET-Pinch-off-Spannung V _P , wie Fig. 6 zeigt. Dies bedeutet selbstverständlich, daß die Spannungsverstärkungskonstante μ ebenfalls von einem FET zum anderen verschieden ist. Die Beziehung V _P · μ=konstant ermöglicht es jedoch, die Werte der Vorspannungsschaltungskomponenten entsprechend den Parametern V _P und μ des FET's, der verwendet wird, zu ermitteln, und diese Beziehung ermöglicht es, die gleiche Vorspannungsschaltung für unterschiedliche FET zu verwenden, ohne daß viele Einstellungen erforderlich sind.

Eine Ausführungsform der Vorspannungsschaltung gemäß der Erfindung wird nun anhand der Fig. 7 beschrieben. Ein komplementärer AB-Gegentaktverstärker 13 besteht aus FET mit vertikaler Sperrschicht und dynamischer Triodenkennlinie. Wie gezeigt ist, sind ein N- und ein P-Kanal-FET Q₃ _a und Q₃ _b mit vertikaler Sperrschicht derart geschaltet, daß die Sourceelektrode des FET Q₃ _a mit einem Ausgangsanschluß t₃ und seine Drainelektrode mit einer Quelle einer Betriebsspannung +B₁ und die Sourceelektrode des FET Q₃ _b mit dem Ausgangsanschluß t₃ und seine Drainelektrode mit einer Quelle einer Betriebsspannung -B₁ verbunden ist. Eine Last 21, z. B. ein Lautsprechersystem, ist zwischen den Ausgangsanschluß t₃ und ein Bezugspotential, wie Erde, geschaltet.

Die FETs Q₃ _a und Q₃ _b erhalten Vorspannungen von einer Vorspannungsschaltung 12. Ein Signal, z. B. ein Audiosignal, wird den Vorspannungen durch eine Ansteuerstufe überlagert, die aus einem A-Verstärker 11 mit einem Eingangsanschluß t₁ und einem Ausgangsanschluß t₂ besteht.

Die Vorspannungsschaltung 12 ist aus symmetrischen Vorspannungskreisen 12 a, 12 b gebildet, die dem FET Q₃ _b bzw. dem FET Q₃ _a eine Vorspannung liefern. Diese Vorspannungskreise 12 a und 12 b bilden Konstantstromkreise und sind außerdem geeignet, Änderungen der Betriebsspannung festzustellen, die an die FET angelegt wird.

Der Vorspannungskreis 12 a enthält einen bipolaren PNP-Transistor Q₁ _a mit einem Emitter, der über einen Widerstand 17 a mit einer Quelle einer Betriebsspannung +B₂ verbunden ist, und einem Kollektor, der über einen Widerstand 18 a mit dem Ausgangsanschluß t₂ der Ansteuerstufe verbunden ist. Die Basis des Transistors Q₁ _a ist über eine zweipolige Teilschaltung K und einen Reihenwiderstand 16 mit der Basis des Transistors Q₁ _b in dem Vorspannungskreis 12 b verbunden. Die Basis des Transistors Q₁ _a ist auch mit der Quelle +B₂ über in Reihe geschaltete Dioden D₂ _a , D₁ _a und einen Widerstand 15 a verbunden. Die Dioden sind so gepolt, daß sie eine konstante Spannung an die Transistorbasis anlegen, so daß sich ein konstanter Strom durch dessen Kollektor-Emitter-Strecke ergibt. Der Vorspannungskreis 12 a hat auch einen NPN-Transistor Q₂ _a , der eine Impedanzumwandlung durchführen kann und der mit dem Kollektor des Transistors Q₁ _a in Emitterfolgerschaltung verbunden ist. Demgemäß ist der Kollektor des Transistors Q₂ _a über einen Widerstand 19 a mit der Quelle +B₂ und sein Emitter mit der Gateelektrode des FET Q₃ _b verbunden. Außerdem ist der Emitter des Transistors Q₂ _a über einen Widerstand 20 mit dem Emitter des Transistors Q₂ _b des Vorspannungskreises 12 b für einen Zweck verbunden, der später ersichtlich wird.

Der Vorspannungskreis 12 b ist zu dem gerade beschriebenen Vorspannungskreis 12 a symmetrisch und enthält den NPN-Transistor Q₁ _b mit einem Emitter, der über einen Widerstand 17 b mit einer Vorspannungsquelle -B₂ verbunden ist, und einem Kollektor, der über einen Widerstand 18 b mit dem Ausgangsanschluß t₂ der Ansteuerstufe verbunden ist. Die Basis des Transistors Q₁ _b ist mit der Quelle -B₂ über in Reihe geschaltete Dioden D₁ _b , D₂ _b und einen Widerstand 15 b verbunden. Die Dioden dienen dazu, eine konstante Spannung an die Transistorbasis anzulegen, so daß sich ein konstanter Kollektor-Emitter-Strom ergibt. Der NPN-Transistor Q₂ _b kann eine Impendanzumwandlung durchführen und ist mit dem Kollektor des Transistors Q₁ _b in Emitterfolgerschaltung verbunden. Der Kollektor des Transistors Q₂ _b ist mit der Quelle -B₂ über einen Widerstand 19 b und sein Emitter ist mit der Gateelektrode des FET Q₃ _a verbunden. Die Quellen +B₂, -B₂, +B₁ und -B₁ sind keine notwendigerweise stabilisierten Spannungsquellen, jedoch sind bei einer bevorzugten Ausführungsform die Betriebsspannungsquellen +B₃ und -B₃, die mit dem Verstärker 11 verbunden sind, stabilisiert.

Die Impedanz der Teilschaltung K kann sich in Abhängigkeit von einer daran angelegten Spannung derart ändern, daß sie abnimmt, um sich asymptotisch einem konstanten Wert zu nähern, wenn die angelegte Spannung zunimmt, und zunimmt, um sich asymptotisch einem unendlichen Wert zu nähern, wenn die angelegte Spannung abnimmt. Wie die Fig. 7 und 8 zeigen, enthält die Teilschaltung K einen Transistor Q (bei dem gezeigten Beispiel ein bipolarer NPN-Transistor), der als Element mit veränderbarer Impedanz wirkt. Der Kollektor dieses Transistors ist mit einem ersten Anschluß T₁ verbunden, und ein Basisvorspannungskreis, der aus Widerständen 1 und 2 gebildet ist, ist zwischen den ersten Anschluß und einen zweiten Anschluß T₂ geschaltet. Die Basis ist mit dem Vorspannungskreis an dem Verbindungspunkt der Widerstände 1 und 2 verbunden. Der Emitter des Transistors Q ist über einen Widerstand 3 mit dem zweiten Anschluß T₂ verbunden.

Da die Vorspannungskreise 12 a und 12 b bezüglich des Ausgangsanschlusses t₂ der Ansteuerstufe symmetrisch sind und da die Spannungen an den Kollektoren der Transistoren Q₁ _a und Q₁ _b gleichphasig schwanken, kann der Ausgangsanschluß t₂ als geerdet angesehen werden, wenn die Gleichstrom-Ruhespannung betrachtet wird, die von diesen Kreisen erzeugt wird. Der Vorspannungskreis 12 a, der in vereinfachter Form in Fig. 9 gezeigt ist (der Transistor Q₂ _a ist weggelassen), wird nun näher erläutert. Wenn angenommen wird, daß die Widerstandswerte der Widerstände 17 a, 18 a und 15 a r₁, r₂ und r₃ sind, und wenn der äquivalente Widerstand durch die Teilschaltung K von der Basis des Transistors Q₁ _a zu Erde r₄ ist, d. h. etwa halb so groß wie der Widerstandswert der Serienschaltung der Teilschaltung K und des Widerstandes 16, und wenn die Spannung der Quelle +B₂ gleich E _GG , die Basis-Emitter-Spannung des Transistors Q₁ _a gleich V _BE , die Durchlaßspannung der Diode D₁ _a gleich V _d und r₂/r₁ gleich k ist, dann kann die Gleichvorspannung E _O , die an dem Kollektor des Transistors Q₁ _a erhalten wird, wie folgt ausgedrückt werden:

Aus den graphischen Darstellungen der Fig. 4 ist ersichtlich, daß, wenn die Betriebsspannung (E _GG in diesem Falle) zunimmt, der Drainruhestrom zunimmt und umgekehrt, wenn die Betriebsspannung abnimmt, der Drainruhestrom abnimmt. Um den Drainruhestrom selbst dann zu stabilisieren, wenn die Arbeitsspannung schwankt, sollte die Gatespannung des FET in der gleichen Richtung wie die Betriebsspannungsschwankungen geändert werden. Dies bedeutet, daß, wenn die Betriebsspannung zunimmt, die Gatespannung (E _O in diesem Falle) von V _GO auf V _GB erhöht werden sollte, wie Fig. 4 zeigt. Wenn die Betriebsspannung abnimmt, sollte die Gatespannung von V _GO auf V _GA verringert werden.

Die folgenden Gleichungen untersuchen die Beziehung zwischen der Änderung der Betriebsspannung (E _GG ) und der Änderung der Gatespannung (E _O ) und legen die Werte der verschiedenen Schaltungskomponenten fest, die die notwendige Erhöhung und Verringerung der Gatespannung in Abhängigkeit von den Betriebsspannungsänderungen bewirken, um den Drainruhestrom auf einem konstanten Wert zu halten, z. B. I _O .

Wenn die Gleichung (1) bezüglich E _GG partiell differenziert wird, um die Auswirkungen von Quellenschwankungen auf die Ausgangsgleichspannung zu bestimmen, ist das Ergebnis:

Wenn folgende Annahme gemacht wird:

wobei μ die Verstärkungskonstante des FET Q₃ _b ist, dann können die Komponenten der Vorspannungsschaltung derart gewählt werden, daß Änderungen des Drainstroms I _d dieses FET unterdrückt werden.

Aus den Gleichungen (2) und (3) erhält man die folgende Gleichung:

Es sei angenommen, daß die Betriebsspannungen, die von den Quellen +B₁, -B₁, +B₂ und -B₂ erzeugt werden, alle von einer gemeinsamen Versorgungsquelle geliefert werden, so daß Spannungsschwankungen der gleichen Größe gleichzeitig in allen diesen Quellen auftreten. Wenn die Werte von k, r₃ und r₄ so gewählt werden, daß sie die Gleichungen (1) und (4) erfüllen, kann der Drainruhestrom I _do des Transistors Q₃ _b unabhängig von Schwankungen der Spannung, die von der Quelle -B₁ erzeugt wird, konstant gemacht werden. Wenn als Zahlenbeispiel angenommen wird, daß E _O =21 Volt, E _GG =74 Volt,V _d =1,3 Volt, V _BE = 0,6 Volt und daß der FET eine Verstärkungskonstante μ = 8,1 hat, dann ergibt sich k = 15,6 Ω und r₄/r₃ = 125. Aus diesen Werten erhält man r₁ = 820 Ω, r₃ = 270 Ω, r₂ = 13 KΩ und r₄ = 34 KΩ.

Die obige Beziehung und die genannten Gleichungen sind in gleicher Weise auf den Vorspannungskreis 12 b anwendbar, vorausgesetzt, daß die FET Q _3a und Q _3b die gleichen Kennlinien haben. Auf diese Weise können die Schaltungskomponenten der Vorspannungskreise 12 a und 12 b gewählt werden.

Bei der in den Fig. 7 und 9 gezeigten Schaltung ist ersichtlich, daß, wenn die Versorgungsspannung eingeschaltet wird, eine endliche Zeit vergeht, bis die volle Spannung erreicht wird. Damit sind die Gatevorspannungen für die FET zunächst Null und nehmen dann in positiver und negativer Richtung auf die oben festgelegten Werte zu. Folglich sind bei der Gatevorspannung Null die FET leitend, jedoch kann der Drainruhestrom durch einen Zeitkonstantenkreis (nicht gezeigt) zwischen den Quellen +B₂ und +B₁ und zwischen den Quellen -B₂ und -B₁ so gesteuert werden, daß er einen bestimmten Anfangsstrom nicht überschreitet. Dies hat den Vorteil, daß die Gatevorspannung schneller als die FET-Betriebsspannung zunimmt, die ebenfalls den Drainruhestrom während des Einschaltens begrenzt. Wenn die Vorspannungsschaltung 12 frei von Zeitkonstantenkreisen wäre, unterliegt das Informationssignal, das verstärkt werden soll, wie ein Audiosignal, keiner Verzerrung durch einen solchen Zeitkonstantenkreis.

Wie zuvor beschrieben wurde, ist die Vorspannungsschaltung 12 mit Zeitkonstantenkreisen versehen, die die bipolaren Transistoren Q _1a und Q _1b enthalten. Wenn folglich die Spannung, die von der Quelle -B₂ und/oder -B₂ erzeugt wird, Schwankungen unterliegt, kann der konstante Strom, der von der Vorspannungsschaltung erzeugt wird, ebenfalls schwanken. Daher kann die konstante Spannung, die an dem Kollektor jedes Transistors Q _1a und Q _1b erzeugt und über die Transistoren Q _2a und Q _2b an die Gateelektroden der FET Q _3b und Q _3a angelegt wird, schwanken. Wenn die Betriebsspannung, die von den Quellen +B₁ und -B₁ erzeugt und den FET Q _3a und Q _3b zugeführt wird, sich ändert, wird die Spannung, die von den Quellen +B₂ und -B₂ erzeugt wird, entsprechend geändert, da, wie oben erwähnt wurde, alle Quellen von einer gemeinsamen Versorgungsspannung geliefert werden. Dies bewirkt, daß sich der konstante Strom ändert, so daß die Gatevorspannung geändert wird. Diese Änderung der Gatevorspannung kompensiert die Änderung des Drainruhestroms der FET Q _3a und Q _3b , die durch die Änderung der Quellenspannung an den Quellen +B₁ und -B₁ hervorgerufen wird, so daß der Drainruhestrom konstant gehalten wird.

Da die Transistoren Q _2a und Q _2b in der Schaltung der Fig. 7 als Impedanzwandler wirken, ist die obige Erläuterung auch gültig, wenn diese Transistoren weggelassen werden, wie in der vereinfachten Schaltung der Fig. 9 gezeigt ist. In dieser Schaltung kann jeder FET aus zwei oder mehr FET-Komponenten gebildet sein, die parallel geschaltet sind.

In der Schaltung der Fig. 9 sei angenommen, daß die Drain-Source-Spannung des FET Q _3b gleich V _D ist (und auch die Spannung, die von der Quelle -B₁ erzeugt wird), die Spannung zwischen den Quellen +B₂ und -B₂ gleich α V _D , die Basis-Emitter-Spannung des Transistors Q _1a gleich V _BE und der Durchlaßspannungsabfall der Dioden D _1a und D _2a gleich V _d (der gleich V _BE ) ist; die Vorspannung, die an die Gate- und Sourceelektrode des FET Q _3b angelegt wird (die hier als gleich der Pinch-off-Spannung V _p angenommen wird), wie folgt ausgedrückt:

Für

und

kann die Gleichung (5) wie folgt neu geschrieben werden:

[{1 + α)V _D - 2V _BE }M + V _D ]k = V _p ; (8)

wobei V _d = V _BE und M und k konstant sind.

Die Gleichung (8) kann wie folgt neu geordnet werden:

M · k (1 + α)V _D + k(1 - 2M)V _d = V _p . (9)

Wenn die Änderung der Drainspannung V _D infolge einer unterschiedlichen Pinch-off-Spannung durch partielle Differentiation der Gleichung (9) nach V _p berücksichtigt wird, erhält man die folgende Gleichung:

Nach Gleichung (3) gilt dann:

wobei m die Spannungsverstärkungskonstante der FET ist. Daher kann die Gleichung (10) wie folgt neu geschrieben werden:

μ · M · k (1 + α) = 1. (12)

Wenn die Gleichung (12) in die Gleichung (9) substituiert wird, kann letztere wie folgt ausgedrückt werden:

Die Gleichung (13) kann geschrieben werden als:

Wenn angenommen wird, daß r₄ » r₃, so daß M klein ist, dann ist (1 - 2M) nahezu 1. Es wird daran erinnert, daß gilt μ · V _P = konstant, selbst wenn diese Parameter von einem FET zum anderen verschieden sein können, und diese Beziehung ist graphisch in Fig. 6 gezeigt. Wenn nun = N, kann die Gleichung (14) wie folgt ausgedrückt werden:

Beruhend auf den Gleichungen (12) und (15) erhält man die folgende Gleichung:

Damit die Gleichung (16) erfüllt wird, muß, wenn ein bestimmter FET mit dynamischer Triodenkennlinie verwendet wird, der eine andere Konstante μ als ein anderer FET hat, dann k oder r₂/r₁ wegen dieser verschiedenen Konstante μ geändert werden. Dies bedeutet, daß die Widerstände 18 a und 18 b in Fig. 7 mechanisch gekoppelt veränderbar sein sollten, um der unterschiedlichen Konstante μ Rechnung zu tragen. Wenn jedoch die Werte der Wiederstände 18 a und 18 b geändert werden, wird die Schaltungsimpedanz, die dem Signal geboten wird, das von der Ansteuerstufe 11 zugeführt wird, geändert, und diese Impedanzänderung ist nicht erwünscht. Für den Fall, daß μ unterschiedlich ist, jedoch mit der Einschränkung, daß k in der Gleichung (16) konstant gehalten wird, ist es notwendig, daß die FET-Gatevorspannung durch r₄ gesteuert wird. Mit anderen Worten bedeutet dies, daß die Impedanz r₄ als Funktion der FET-Drainspannung wie folgt veränderbar sein sollte:

r₄ = f(V _D ). (17)

Die richtige Gatevorspannungssteuerung wird erreicht, wenn r₄ umgekehrt proportional zu V _D geändert wird. Außerdem sollte diese Beziehung eine hyperbolische Funktion sein, um die Beziehung V _P · μ = konstant aufrecht zu erhalten und demgemäß die Gleichung (15) zu erfüllen. Die zweipolige Teilschaltung erfüllt diese Bedingungen.

Die Teilschaltung K wird nun anhand der Ersatzschaltung der Fig. 10 beschrieben. In Fig. 10 ist der Transistor Q als äquivalenter Kreis gezeigt, der aus einer Spannungsquelle 5 mit einer Spannung V _BE , einer Spannungsquelle 4 zur Erzeugung eines Stroms h _fe · I _b und einem Widerstand 6 mit einem Widerstandswert r _c gebildet ist, wobei V _BE die Basis-Emitter-Spannung des Transistors Q (z. B. 0,6 Volt) darstellt, h _fe die Stromverstärkungskonstante ist, wenn der Transistor im Emitterschaltung geschaltet ist, I _b der Transistorbasisstrom und r _c der Transistorkollektorwiderstand. Wenn angenommen wird, daß die an den ersten und zweiten Anschluß T₁ und T₂ angelegte Spannung eine Gleichspannung V ist, der Strom, der zwischen den Anschlüssen T₁ und T₂ fließt und durch die Spannung V hervorgerufen wird, I ist, und der Strom, der durch den ersten Widerstand 1 fließt, und durch die Spannung V hervorgerufen wird, I₁ ist, dann ist der Strom, der durch den zweiten Widerstand 2 fließt, I₁-I _b und der Strom, der durch den dritten Widerstand 3 fließt, ist (1 + h _fe )I _b .

Wenn der Transistor Q in der Ersatzschaltung der Fig. 10 in seinem EIN-Zustand ist, erhält man die folgenden Beziehungen:

(R₁ + R₂) I₁ - I₂ · I _b = V, (18)

R₁ · I₁ + R₃(1 + h _fe )I _b = V - V _BE , (19)

I = I₁ + h _fe · I _b . (20).

Aus den Gleichungen (18) und (19) können I₁ und I _b wie folgt erhalten werden:

Wenn die Gleichungen (21) und (22) in die Gleichung (20) substituiert werden, ergibt sich die folgende Gleichung:

Die Gleichung (23) kann wie folgt neu geordnet werden:

Eine gültige Annahme in Gleichung (24) ist, daß 1 + h _fe näherungsweise h _fe ist und daß (R₁ + R₂)R₃(1 + h _fe ) » R₁ · R₂ ist. Mit dieser Annahme kann die Gleichung (24) wie folgt ausgedrückt werden:

Wenn in der Gleichung (25) die Glieder derart zusammengefaßt werden, daß

und

kann diese Gleichung wie folgt ausgedrückt werden:

I = A · V - B (28)

In der Gleichung (28) ist der Strom I positiv und kann graphisch dargestellt werden, wie Fig. 11 zeigt.

Die Impedanz Z (der Widerstand in dieser Ausführungsform) zwischen dem ersten und zweiten Anschluß T₁ und T₂ kann aus Gleichung (28) wie folgt ausgedrückt werden:

In der Gleichung (29) ist die Impedanz positiv und kann graphisch dargestellt werden, wie Fig. 12 zeigt. Diese graphische Darstellung ist eine Hyperbelkurve, wobei die Werte

Asymptoten sind.

Während diese Hyperbelbeziehung zwischen der Impedanz Z und der Spannung V aufrecht erhalten werden kann, kann der Wert der Impedanz geändert werden, um verschiedene FET mit verschiedenen Verstärkungskonstanten μ ud verschiedenen Pinch-off-Spannungen V _P (die nichts destoweniger durch den Ausdruck μ V _P = konstant in Beziehung stehen) durch geeignete Änderung eines oder mehrerer der jeweiligen Widerstände R₁, R₂ und R₃ des ersten, zweiten und dritten Widerstandes 1, 2 und 3 zu berücksichtigen.

Wenn bei einem Zahlenbeispiel R₁ = 2 kΩ, R₂ = 200 Ω, R₃ = 20 Ω und V _BE = 0,6 Volt ist, dann ergibt sich = 6 Volt und = 200.

Bei der in Fig. 7 gezeigten Ausführungsform ist der Widerstand 2 veränderbar, um die Unterschiede von μ und V _P der jeweilig FET Q _3a und Q _3b zu berücksichtigen, die in der Schaltung verwendet werden, um den Drainruhestrom der FET Q _3a und Q _3b unabhängig von einer Schwankung der Spannung der Spannungsquelle im wesentlichen konstant zu machen.

Die obige Beschreibung erfolgte für eine Ausführungsform, bei der die FET in einer reinen komplementären AB-Gegentaktverstärkeranordnung geschaltet sind. Es ist selbstverständlich möglich, die Vorspannungsschaltung nach der Erfindung auch in einem A-Verstärker anzuwenden.

Claims (4)

1. Vorspannungsschaltung für einen Transistor (Q _3a , Q _3b ), dessen Kollektor- oder Drain-Anschluß an einer ersten Betriebsspannung (+B₁, -B₁) liegt und dessen Arbeitspunkt durch die Vorspannungsschaltung gegen Schwankungen der Betriebsspannung (+B₁, -B₁) stabilisiert wird, wobei die Vorspannungsschaltung einen ersten Vorspannungstransistor (Q _1a , Q _1b ) aufweist, in dessen Kollektorkreis ein erster Widerstand (r₂, 18 a, 18 b) angeordnet ist, wobei der Basis- oder Gate-Anschluß des Transistors (Q _3a , Q _3b ) über den Kollektoranschluß des ersten Vorspannungstransistors angesteuert wird und wobei der Basisanschluß des ersten Vorspannungstransistors mit einem Spannungsteiler aus einem ersten und einem zweiten Teil verbunden ist, dadurch gekennzeichnet, daß

• a) der Transistor (Q _3a , Q _3b ) ein Feldeffekttransistor mit dynamischer Triodenkennlinie ist,
• b) in dem Emitterkreis des ersten Vorspannungstransistors (Q _1a , Q _1b ) ein zweiter Widerstand (r₁, 17 a, 17 b) angeordnet ist,
• c) der Spannungsteiler an einer der ersten Betriebsspannung (+B₁, -B₁) bei Betrieb proportionalen weiteren Betriebsspannung (+B₂, -B₂) liegt und der mit der weiteren Betriebsspannung (+B₂, -B₂) verbundene erste Teil dieses Spannungsteilers einen dritten Widerstand (r₃, 15 a, 15 b) aufweist und der zweite Teil des Spannungsteilers aus einer zweipoligen Teilspannung (K) mit einem zweiten Vorspannungstransistor (Q) besteht,
• d) und daß schließlich der Widerstandswert (Z = V/I) der Teilschaltung, gebildet aus dem Spannungsabfall (V) über dieser Teilschaltung und dem Strom (I) durch diese Teilschaltung der Beziehung genügt, wobei und B = V _BE /r₃ mit V _BE der Basis-Emitterspannung des dritten Transistors (Q) ist.

2. Vorspannungsschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Teilschaltung (K) mit dem zweiten Vorspannungstransistor (Q) einen ersten und einen zweiten Widerstand (1, 2) aufweist, die zwischen den beiden Polen der zweipoligen Teilschaltung (K) in Reihe geschaltet sind, daß der zweite Vorspannungstransistor (Q) mit seiner Basis an den Verbindungspunkt des ersten und zweiten Widerstandes (1, 2) angeschlossen ist, und daß der zweite Vorspannungstransistor einen an seinem Emitter angeschlossenen dritten Widerstand (3) aufweist, wobei die Reihenschaltung dieses dritten Widerstandes (3) und der Kollektor-Emitter-Strecke des zweiten Vorspannungstransistors (Q) zwischen die Pole der Basis der zweipoligen Teilschaltung (K) geschaltet ist.

3. Vorspannungsschaltung nach Anspruch 2, dadurch gekennzeichnet, daß der zweite Widerstand (2) einstellbar ist.

4. Vorspannungsschaltung nach Anspruch 1, für zwei komplementäre Feldeffekttransistoren (Q _3a , Q _3b ), dadurch gekennzeichnet, daß den beiden Feldeffekttransistoren (Q _3a , Q _3b ) je ein Vorspannungskreis (12 b, 12 a) zugeordnet ist, der je einen weiteren Vorspannungstransistor (Q _2a , Q _2a ) enthält, dessen Basis an den Kollektor des zugehörigen ersten Vorspannungstransistors (Q _1b , Q _1a ) angeschlossen ist, dessen Kollektor mit der weiteren Betriebsspannung (-B₂, +B₂) verbunden ist und dessen Emitter mit dem Gate-Anschluß des zugehörigen Feldeffekttransistors (Q _3a , Q _3b ) verbunden ist, wobei die Emitter dieser weiteren Vorspannungstransistoren (Q _2b , Q _2a ) über einen Widerstand (20) miteinander verbunden sind und ein Signaleingangsanschluß (t₂) an den Verbindungspunkt zweier zwischen der Basis dieser weiteren Vorspannungstransistoren (Q _2b , Q _2a ) vorgesehener Widerstände (18 a, 18 b) angeschlossen ist.