DE2523422A1 - ELECTRONIC MUSICAL INSTRUMENT - Google Patents

Description

The Wurlitzer Company, eine Gesellschaft nach den Gesetzen des Staates Delaware, 105 West Adams Street, Chicago, Illinois 60603 (V.St.A.)The Wurlitzer Company, incorporated under the laws of the State of Delaware, 105 West Adams Street, Chicago, Illinois 60603 (V.St.A.)

Elektronisches Musikinstrument ^: jElectronic musical instrument ^: j

Die Erfindung bezieht sich auf ein elektronisches Musikinstrument, insbesondere auf elektronische Orgeln u. dgl., bei denen Multi-Frequenzgeneratoren zur Erzeugung mehrerer • Audiofrequenzen benutzt werden, um die verschiedenen Audiofrequenzen zu erzeugen, welche den unterschiedlichen Tönen entsprechen, die durch die verschiedenen Tasten oder Fußpedale des Instruments angeschlagen werden können. Tasten oder Fußpedale sind so ausgelegt, daß sie nach Wunsch entweder einen einzelnen Ton oder einen Akkord abgeben. .The invention relates to an electronic musical instrument, especially on electronic organs and the like, where multi-frequency generators are used to generate several • Audio frequencies are used to represent the various To generate audio frequencies corresponding to the different tones produced by the different keys or Foot pedals of the instrument can be struck. Buttons or foot pedals are designed to be used after Desire to emit either a single note or a chord. .

Mit den immer weitere Verbreitung findenden elektronischen Orgeln lassen sich die Klänge simulieren, die sonst von größeren pneumatischen Pfeifenorgeln und dergleichen erzeugt werden. Elektronische Orgeln unterscheiden sich in mancher Hinsicht beträchtlich voneinander, beispielsweiseWith the ever more widespread electronic organs, the sounds can be simulated that would otherwise be made by larger pneumatic pipe organs and the like will. Electronic organs differ considerably from one another in some ways, for example

KG/eiKG / egg

509850/0342509850/0342

• darin, ob die erzeugten Orgel töne von einem Tongenerator abgeleitet sind, dem additive .oder subtraktive Schaltungen zugeordnet sind. Weitere Unterschiede bestehen hinsichtlich des speziellen Generatortyps zur Erzeugung der Grundfrequenz, so gibt es dort beispielsweise Transistor- und Röhrenoszillatoren, pneumatisch erregte Zungenelemente, rotierende Tonräder und dergleichen. Alle diese elektronischen Orgeln besitzen jedoch bestimmte gemeinsame Merkmale. Insbesondere hat jede Orgel mehrere Tongeneratoren, nämlich einen für jeden Ton auf der Tastatur und für jedes Pußpedal, wenn es sich um eine'Zwei-manual Orgel handelt. Ferner gibt es zumindest bei den teureren Orgel typen einen einzelnen Tongenerator, welcher den verschiedenen Pedaltönen zugeordnet ist, und diese Töne werden abgeleitet durch einen oder mehrere an den einzelnen Tongenerator angeschlossenen bzw. angeschlossene Teilerschaltungen, welche die Tastatur-Frequenz teilen, um die gewünschten Töne zu erzeugen. Dies bereitet im allgemeinen keine Schwierigkeiten, weil zu einem bestimmten Zeitpunkt immer nur ein einziger Pedalton gespielt wird, so daß zur Erzeugung der verschiedenen Signale nur ein einzelner Generator erforderlich ist.• Whether the organ produced sounds from a tone generator are derived, to which additive. or subtractive circuits are assigned. There are other differences in terms of the special generator type for generating the basic frequency, there are, for example, transistor and tube oscillators, pneumatically excited tongue elements, rotating tone wheels and the like. However, all of these electronic organs share certain common features. In particular, each organ has several tone generators, one for each note on the keyboard and for each one Foot pedal if it is a two-manual organ. Furthermore, at least with the more expensive organ types, there is a single tone generator, which the different pedal tones is assigned, and these tones are derived by one or more of the individual tone generator connected or connected divider circuits, which divide the keyboard frequency to the desired To produce sounds. In general, this does not cause any problems because it always occurs at a certain point in time only a single pedal tone is played, so that only a single generator is used to generate the various signals is required.

Nachstehend wird erläutert, daß es bei den bekannten elektronischen Orgeln eine recht erhebliche Redundanz an Tongeneratoren gibt. Weil die höchstmögliche Anzahl von normalerweise gleichzeitig gespielten Tönen gleich iswölf ist, nämlich ein Ton für jeden Finger beider Hände und je ein weiterer Ton für jeden Fuß bei Bedienung der Fußpedale, werden zwangsläufig mehrere Tongeneratoren zu diesem Zeitpunkt nicht ausgenutzt. Der nicht-professionelle Orgelspieler schlägt gewöhnlich zu einem gegebenen Zeitpunkt nicht mehr als einen Pedalton sowie fünf Fingertöne mit beiden Händen an. Die erwähnte Redundanz an It will be explained below that there is a considerable redundancy of tone generators in the known electronic organs. Because the maximum possible number of tones normally played simultaneously is twelve, namely one tone for each finger of both hands and one further tone for each foot when the foot pedals are operated, several tone generators are inevitably not used at this point in time. The non-professional organ player usually strikes no more than one pedal note and five finger notes with both hands at any one time. The mentioned redundancy

509850/0342509850/0342

benötigten Tongeneratoren hat man sich schon dadurch zu reduzieren bemüht, daß man abstimmbare Oszillatoren benutzt, von denen sich jeweils einer auf zwei oder drei benachbarte Tasten der Tastatur erstreckt. Diese Maßnahme geschah unter der Voraussetzung, daß jeweils nur einer dieser Töne zu einem beliebigen Zeitpunkt gespielt! wird. Diese Voraussetzung laßt sich jedoch nicht immer erfüllen, so daß dieser Weg nur als billige Maßnahme bei der Entwicklung solcher Musikinstrumente betrachtet werden kann. Auf jeden Fall werden auch hier immer noch mehr Tongeneratoren benötigt als zu einem beliebigen Zeitpunkt ausgenutzt werden können, wenn eine einzige Person mit beiden Händen und Füßen spielt.Efforts have already been made to reduce the required tone generators by using tunable oscillators used, one of which extends to two or three adjacent keys on the keyboard. These The measure was made on the assumption that only one of these tones at any one time played! will. However, this assumption can be made not always meet, so this route is only used as a cheap measure in the development of such musical instruments can be viewed. In any case, more tone generators are still needed here as well than can be exploited at any point when a single person has both hands and feet plays.

Die Oszillatoren bzw. die anderen Tongeneratoren erzeugen Audiofrequenz-Schwingungen, welche in einem direkten Verhältnis zu der Frequenz des Tpnes stehen, welcher durch die betreffende Taste der Tastatur oder das Fußpedal angeschlagen wird. Bei den subtraktiven Orgelschal— tungen ist der erzeugte Ton der Grundton der gespielten Note. In diesem Falle erzeugt der betreffende Generator eine große Anzahl von harmonischen, von denen die unerwünschten jeweils in Übereinstimmung mit dem benutzten Orgelregister herausgefiltert werden. Werden andererseits additive Orgelschaltungen benutzt, dann kann der erzeugte Ton eine Subharmonische der angeschlagenen Note sein, und diese Subharmonische wird dann vervielfacht, um den erwünschten Audiofrequenz-Ausgang zu erhalten.The oscillators or the other tone generators produce Audio frequency vibrations which are in a direct Relation to the frequency of the Tpnes stand, which by the relevant key of the keyboard or the foot pedal is posted. In the case of subtractive organ circuits, the tone produced is the fundamental tone of the one played Grade. In this case the generator in question produces a large number of harmonics, of which the undesirable ones can be filtered out in accordance with the organ register used. On the other hand If additive organ circuits are used, then the tone produced can be a subharmonic of the note struck, and this subharmonic is then multiplied to obtain the desired audio frequency output.

Alle bisher verwendeten elektronischen Orgel schaltungen waren so ausgebildet, daß sie diskrete aktive und passive Bauteile benötigten, die entweder in ein relativ großes Chassis eingebaut, auf großen gedruckten Leiterplatten 'All previously used electronic organ circuits were designed to require discrete active and passive components either in a relatively large Chassis built in, on large printed circuit boards'

5Q9850/03425Q9850 / 0342

-A--A-

befestigt oder in ähnlicher Weise untergebracht waren.attached or housed in a similar manner.

Diese großen Leiterplatten sind gewöhnlich auf Fiberglas oder einem anderen nicht-leitenden Plattenmaterial aufgedruckt. Die diskreten Bauelemente sind in Form von Röhren oder Transistoren einschließlich einer Vielzahl von Induktivitäten und Kondensatoren an der Leiterplatte befestigt, einschließlich der notwendigen LC-Schaltungen für die Oszillatoren. Außerdem sind zahlreiche Koppelkondensatoren und Spannungsteiler-Widerstände für die verschiedenen diskreten elektronischen Bauteile notwendig. Diese Bauweise ergibt in Verbindung mit den zuvor erläuterten Orgelanordnungen eine relativ komplizierte Fertigungsweise, und außerdem erfordern solche Orgeln im Verlaufe ihrer Lebensdauer einen erheblichen Wartungsaufwand. Außer der reparierenden und vorbeugenden Wartung ist ein gelegentliches Nachstimmen der Oszillatorschaltungen erforderlich, damit die Orgel ihre Abstimmung und Tonqualität behält.These large circuit boards are usually made of fiberglass or other non-conductive sheet material imprinted. The discrete components are in the form of tubes or transistors including a variety of inductors and capacitors attached to the circuit board, including the necessary LC circuits for the oscillators. There are also numerous coupling capacitors and voltage divider resistors for the various discrete electronic components are necessary. This construction results in conjunction with the previously Organ arrangements explained a relatively complicated one Manufacturing method, and in addition, such organs require considerable maintenance over the course of their service life. Except for repair and preventive maintenance Occasional retuning of the oscillator circuits is required so that the organ can keep its tuning and Maintains sound quality.

Aufgabe der Erfindung ist es, ein elektronisches Musikinstrument mit mehreren manuell bedienbaren Tasten sowie mehreren dadurch betätigbaren Tastenschaltern zur Aussteuerung von Wandlereinrichtungen so auszubilden, daß deren,Herstellung vereinfacht und deren Wartungsaufwand reduziert wird.The object of the invention is to provide an electronic musical instrument with several manually operated buttons as well as several key switches that can be operated by them for control purposes of converter devices to be designed in such a way that their manufacture and maintenance costs are simplified is reduced.

Erfindungsgemäß wird diese Aufgabe gemäß dem Kennzeichen des anliegenden ersten Patentanspruches gelöst. Kurz zusammengefaßt sind deren verschiedene Tasten so mit einer Matrixanordnung kombiniert, daß bei Betätigung einer bestimmten Taste eine Zeitrahmen-Sequenzabtastung der Matrixanordnung stattfindet und an einem bestimmten Punkt in der Zeit der abgetasteten Sequenz ein Ausgangsimpuls erzeugtAccording to the invention, this object is achieved according to the characterizing part of the attached first patent claim. In a nutshell their various keys are combined with a matrix arrangement that when you press a certain Key a time frame sequence scan of the array takes place and at a certain point in the Time of the scanned sequence an output pulse is generated

509850/0342509850/0342

wird. Dieser Ausgangsimpuls wird dann zur Erregung oder Tastung entsprechender Signalgeneratoren benutzt. Außerdem werden mehrere programmierbare Teilerschaltungen durch einen gemeinsamen Taktgenerator angesteuert, und es ist möglich, die programmierbaren Teilerschaltungen so zu verändern, daß ein gewünschtes Teilerausgangssignal erzeugt wird.will. This output pulse is then used to excite or sample corresponding signal generators. There are also several programmable divider circuits controlled by a common clock generator, and it is possible to use the programmable divider circuits to change so that a desired divider output signal is produced.

Weitere Einzelheiten und Vorteile der Erfindung können der nachfolgenden Beschreibung eines bevorzugten Ausführungsbeispiels in Verbindung mit einer Zeichnung entnommen werden. Darin zeigen:Further details and advantages of the invention can be found in the following description of a preferred exemplary embodiment in connection with a drawing. Show in it:

Fig. 1 einen Abschnitt einer erfindungsgemäßen logischen Schaltung, dargestellt als schematisches Blockschaltbild,Fig. 1 shows a section of an inventive logic circuit, shown as a schematic block diagram,

Pig. 2 einen anderen Abschnitt der logischen Schaltung,Pig. 2 another section of the logic circuit,

Fig. 3 eine einzige aus einer Anzahl von programmierbaren Teilerschaltungen sowie eine Durch-Zwei-Teilerschaltung, bei der eine Subharmonische zur Erzeugung des richtigen Tonsignals erwünscht sein kann, und3 shows a single one of a number of programmable divider circuits as well a by-two divider circuit in which a subharmonic to generate the correct sound signal may be desired, and

Fig. 4 mehrere programmierbare Teilerschaltungen, die mittels einer einzigen Eingangsfreguenz betrieben werden und deren Ausgänge an mehrere Gruppen von Teilern angeschlossen sind, welche wiederum die richtige Tonsignal-Information erzeugen.Fig. 4 several programmable divider circuits, which by means of a single input frequency operated and their outputs connected to several groups of dividers which in turn provide the correct audio signal information produce.

Fig. 1 zeigt eine logische Schaltung 10 in Form eines schematischen Blockschaltbildes für ein elektronisches Musikinstrument, wie es nachstehend beschrieben wird. Die gesamte, in der Zeichnung dargestellte Schaltung ist auf einem hochgradig integrierten Schaltungs-Chip .untergebracht, welches bei der Wurlitzer Company mit der Part-Nr. 141Fig. 1 shows a logic circuit 10 in the form of a schematic block diagram for an electronic Musical instrument as described below. The entire circuit shown in the drawing is on a highly integrated circuit chip. which at the Wurlitzer Company with the part no. 141

509850/0342509850/0342

Bezogen werden kann. Andere hochgradig integrierte . Schaltungs-Chips, die ebenfalls' im Rahmen der Erfindung anwendbar sind, können unter den Part-Nrn. 142 168 und 142 169 dort bezogen werden.Can be obtained. Others are highly integrated. Circuit chips, which are also 'within the scope of the invention are applicable, can be found under part nos. 142 168 and 142 169 can be obtained there.

Zur logischen Schaltung 10 gehört eine Matrixanordnung 12, deren X-Y-Muster mehrere Kreuzungspunkte bildet, von denen jeder einer bestimmten Taste zugeordnet ist, die an dem Musikinstrument betätigt werden kann. Jeder Kreuzungspunkt ist über vertikale Y-Leitungen an Schalter 13 angeschlossen, bei deren Betätigung ein Kontakt zu einer horizontalen X-Leitung der Matrixanordnung 12 hergestellt wird. Jeder dieser Schalter 13 kann einer bestimmten Pedaltaste oder einer bestimmten Akkordtaste angeschlagenen Synthesizer—Tastaturtaste zugeordnet sein.The logic circuit 10 includes a matrix arrangement 12, the X-Y pattern of which forms several crossing points, each of which is assigned to a specific key that can be operated on the musical instrument. Everyone Crossing point is connected to switch 13 via vertical Y-lines, and when actuated, a contact closes a horizontal X-line of the matrix arrangement 12 is produced. Each of these switches 13 can have a specific one Pedal key or synthesizer keyboard key pressed to a specific chord key.

Die Matrixanordnung 12 wird innerhalb einer Zeitrahmensequenz abgetastet, so daß jeder Kreuzungspunkt innerhalb einer gegebenen Zeitrahmensequenz an einem bestimmten Zeitpunkt abgefragt wird. Beim dargestellten Ausführungsbeispiel gibt es achtundzwanzig.Kreuzungspunkte zwischen vier horizontalen X-Leitungen und sieben vertikalen Y-Leitungen. The array 12 is scanned within a time frame sequence so that each crossing point is within a given time frame sequence is queried at a specific point in time. In the illustrated embodiment, there are twenty-eight. Crossing points between four horizontal X-lines and seven vertical Y-lines.

Zur Steuerung der Abtastsequenz beim Betrieb der logischen Schaltung 10 wird an eine Eingangsleitung 14 für den einen Eingang eines UND-Gatters 16 ein Abtast-Taktimpulssignal von 50 kHz gelegt, welches über eine Teil erschaltung 40 mit dem Teilerverhältnis 1 : 10 von einer mit 500 kHz gespeisten Haupttaktoszillatorleitung 112 gewonnen wird. Über einen Inverter 18, welcher an eine zweite Eingangsleitung 17 des UND-Gatters 16 angeschlossen ist, wird der Taktimpuls auf "ein" oder "aus" geschaltet. Der Ausgang von Gatter 16 geht zu einem dreistufigen Teiler 19, dessenTo control the scanning sequence during operation of the logic circuit 10, an input line 14 for the an input of an AND gate 16 is a sampling clock pulse signal of 50 kHz placed, which circuit over a part 40 with the division ratio 1:10 is obtained from a main clock oscillator line 112 fed at 500 kHz. Via an inverter 18, which is connected to a second input line 17 of the AND gate 16, the Clock pulse switched "on" or "off". The output of gate 16 goes to a three-stage divider 19, its

509850/0342509850/0342

drei Binärausgänge 31, 32 und 33 an ein eins-aus-acht-Dekodiernetzwerk 20 angeschlossen sind. Die dritte Stufe des Teilers 19 führt zum Eingang eines zweistufigen Teilers 21, dessen Binärausgänge 34 und 35 an eine eins-aus-vier-Dekodierschaltung 22 angeschlossen sind. Die vier Ausgänge 36, 37, 38 und 39 der Dekodierschaltung 22 sind an je eine der vier'horizontalen Leitungen der Matrixanordnung 12 angeschlossen, während die sieben vertikalen Leitungen dieser Matrixanordnung über mehrere NAND-Gatter 23, 24, 25, 26, 27, 28 und 29 an den Ausgang des Dekodiernetzwerkes 20 angeschlossen sind. Selbstverständlich kann diese gewählte Schaltung, bestehend aus den Teilern 19 und 21 sowie den Dekodierern 20 und 22, durch ein Acht-Bit- und ein Vier-Bit-Schieberegister ersetzt werden.three binary outputs 31, 32 and 33 to a one-of-eight decoding network 20 are connected. The third stage of the divider 19 leads to the input of a two-stage Divider 21, the binary outputs 34 and 35 of which are connected to a one-of-four decoding circuit 22. The four outputs 36, 37, 38 and 39 of the decoding circuit 22 are each connected to one of the four horizontal lines of the Matrix arrangement 12 connected, while the seven vertical lines of this matrix arrangement over several NAND gates 23, 24, 25, 26, 27, 28 and 29 are connected to the output of the decoding network 20. Of course can this selected circuit, consisting of the dividers 19 and 21 and the decoders 20 and 22, replaced by an eight-bit and a four-bit shift register will.

Die eins-aus-vier-Dekodierschaltung 22 führt jeder horizontalen Leitung einen logischen Zustand 1 zu, während die eins-aus-acht—Dekodierschaltung 20 außerdem seguentiell dem zugeordneten aus der Anzahl von NAND-Gattern 23 bis 29 ein Bereitschaftssignal zuführt. Dieses Zählwert 32-Zählsystem sucht also sequentiell nach geschlossenen Schaltern, ausgehend von Leitung 36 hoch, und gleichzeitig wird jeweils nacheinander nach den verschiedenen NAND—Gattern gesehen. Ist also einer.der Schalter 13 geschlossen und damit die zugehörige horizontale Leitung mit der vertikalen Leitung gekoppelt, dann gelangt durch das zugeordnete NAND-Gatter ein Impulssignal. Die Ausgänge der NAND-Gatter 23 bis 29 gelangen an einen Vielfach-Eingang eines NAND-Gatters 30, dessen Ausgang an eine Leitung 41 angeschlossen ist, die hochgeht, sobald ein geschlossener Schalter in der richtigen Schalterzählposition des Abtastzählers vorgefunden wird,welcher durch die beiden Dekodierschaltungen 22 und 20 gebildetThe one-out-of-four decoder circuit 22 performs each horizontal line to a logic state 1, while the one-out-of-eight decoder circuit 20 also sequentially supplies a ready signal to the assigned one of the number of NAND gates 23 to 29. This Count 32 counting system searches sequentially for closed switches, starting from line 36 high, and at the same time the various NAND gates are looked at one after the other. So if one.der switch 13 is closed and thus the associated horizontal Line coupled to the vertical line, then a pulse signal passes through the associated NAND gate. the Outputs of the NAND gates 23 to 29 arrive at a multiple input of a NAND gate 30, the output of which is connected to a line 41 which goes high as soon as a closed switch is in the correct switch counting position of the sampling counter is found, which is formed by the two decoding circuits 22 and 20

509850/0342509850/0342

wird. Der Ausgang des NAND-Gatters 30 geht ferner an den Eingang eines 32-Bit-Schieberegisters 42, die Rückstellleitung eines Zwei-Bit-Schieberegisters 43, an UND-Gatter 44 und 59, einen Inverter 45 sowie zwei intern programmierte Schalter 46 und 47. Die letzteren beiden Schalter sind, wie gezeigt, in ein Akkordknopf-Verriegelungssystem einbezogen. Wird ein geschlossener Schalter angetroffen, gelangt ein Hochsignal auf Leitung 41 über Schalter 46 und Inverter 18 zum UND-Gatter 16. Dieses Signal sperrt den Abtast-Takteingang des Abtastzählsystems. Die Signale behalten diesen Zustand bei, bis der Akkordknopfschalter freigegeben ist, dann kehrt sich das Signal auf Leitung und Eingangsleitung 17 um, und der Takt beginnt wieder mit dem Abtastvorgang, bis ein neuer geschlossener Schalter angetroffen wird. Das gleiche Schalterschluß-Signal gelangt außerdem über den Schalter 47 zu einer Leitung 48, welche in Fig. 2 die Signalleitung zur Übertragung und Speicherung der Zählposition für den. geschlossenen Akkordschalter ist. Die gleiche Signalleitung 41 geht ferner zum Rückstelleingang des Zwei-Bit-Schieberegisters 43, dessen Ausgang wiederum zu einem Eingang eines NOR-Gatters 49 führt. Der andere Eingang dieses Gatters 49 ist der Eingangsanschluß 51, welcher der Kodiersperreingang ist. Liegt der Kodiersperreingang 51 niedrig und ist das NOR-Gatter 49 eingeschaltet, dann, sobald ein geschlossener Akkordschalter angetroffen wird, setzt ein Signal auf Leitung 41 den Ausgang von 43 auf niedrig zurück, während der Ausgangsanschluß 50 des NOR-Gatters 49 hochgeht. An diesem Ausgangsanschluß 50 liegt das Gleichspannungs-Schaltausgangssignal, welches anzeigt, daß ein Schalter geschlossen ist, so daß innerhalb des Chip die entsprechenden Audiofreguenzen eingeschaltet werden. Nach Freigabe des Akkordknopfschalters bedarf es zweier Taktimpulse auf Leitung 53 zum Schieberegisber 43, um dessenwill. The output of the NAND gate 30 also goes to the Input of a 32-bit shift register 42, the reset line a two-bit shift register 43, AND gates 44 and 59, an inverter 45 and two internally programmed Switches 46 and 47. The latter two switches are incorporated into a chord button interlocking system as shown. If a closed switch is encountered, a high signal is passed on line 41 via switches 46 and Inverter 18 to AND gate 16. This signal disables the sample clock input of the sample counting system. Keep the signals at this state until the chord button switch is released, then the signal is reversed on line and input line 17 around, and the clock starts scanning again until a new switch is closed is encountered. The same switch closure signal also reaches a line 48 via switch 47, which in Fig. 2 the signal line for transmission and storage the counting position for the. closed chord switch. The same signal line 41 also goes to the reset input of the two-bit shift register 43, its output again leads to an input of a NOR gate 49. The other input of this gate 49 is the input terminal 51, which is the coding inhibit input. Lies the coding lock input 51 is low and the NOR gate 49 is on, then as soon as a chord switch is closed is encountered, a signal on line 41 resets the output of 43 low during the Output terminal 50 of NOR gate 49 goes high. The DC voltage switching output signal is applied to this output connection 50, which indicates that a switch is closed, so that within the chip the corresponding Audiofreguenzen be switched on. To Releasing the chord button switch requires two clock pulses on line 53 to the shift register 43 in order to be able to

509850/0342509850/0342

Ausgang wieder auf die hohe Ebene zu bringen und damit den Ausgangsanschluß 50 abzuschalten. Die Taktleitung 53 ist der Ausgang eines UND-Gatters 52 mit den Eingängen H und 39 von den Schalterabtastdekodierern, und bei Beendigung eines vollständigen Abtastzyklus' mit Zählwert 32 entsteht ein.Ausgang. Daher ist es erforderlich, daß das Abtastsystem mindestens einen vollständigen Zyklus durchführt, ohne einen geschlossenen Schalter vorzufinden, bevor der Ausgang 50 auf "aus" schaltet.Bring the output back to the high level and thereby turn off the output terminal 50. The clock line 53 is the output of an AND gate 52 with inputs H and 39 from the switch scan decoders, and at Completion of a complete sampling cycle with count value 32 results in an output. Therefore it is necessary that the scanning system does at least one complete cycle performed without finding a closed switch before output 50 switches to "off".

Wenn sich die beiden intern programmierten Schalter 46 und 47 in entgegengesetzter Stellung befinden, wie dargestellt, haben wir ein "Prioritätssystem", wie man es für Pedal— und Synthesizer- oder Manual-Tastaturen benutzt. Die Geschlossen-Schalter-Signalleitung 41 geht über den Inverter 45 auch zu einer Signalleitung 54, welche ein Eingang eines UND-Gatters 55 ist, dessen Ausgang der Takteingang zu einem Schieberegister 56 ist. Zählwert 32 auf Leitung 53 ist der Stelleingang für dieses Schieberegister, welches seine Ausgangsleitungen 57 und auf Zustand hoch bringt. Wird der erste geschlossene Schalter der Abtastung vorgefunden, dann ergibt die an UND-Gatter 44 angeschlossene Signalleitung 41 ein Hochsignal an dessen Ausgang zum Schalter 47 ein Hochsignal, und somit auch auf Leitung 48 zur Übertragung der Schalterzählposition. Da die Abtastung nicht stehenbleibt beim geschlossenen Schalter, kehrt die Signalleitung 41 beim nächsten Abtastzählwert auf einen niedrigen Pegel und das Signal auf Leitung 54 auf einen hohen Pegel zurück, und als Ergebnis entsteht ein Taktimpuls zum Schieberegister 56 über UND-Gatter 55. Dieser Taktimpuls schiebt einen niedrigen Pegel in die Ausgangsleitungen 57 und 58, wodurch die UND-Gatter 44 und 55 abgeschaltet werden. Dadurch dringt jeder weitereWhen the two internally programmed switches 46 and 47 are in opposite positions as shown, we have a "priority system" how to do it Used for pedal and synthesizer or manual keyboards. The closed switch signal line 41 goes Via the inverter 45 also to a signal line 54, which is an input of an AND gate 55, the output of which is the clock input to a shift register 56. Count 32 on line 53 is the control input for this Shift register which brings its output lines 57 and to high. Will be the first to be closed If the scanning switch is found, then the signal line 41 connected to AND gate 44 results A high signal at its output to switch 47, and thus also on line 48 for transmission the switch counting position. Since the scanning does not stop when the switch is closed, the signal line reverses 41 low on the next sample count and the signal on line 54 high high level, and the result is a clock pulse to shift register 56 via AND gate 55. This Clock pulse shifts a low level onto output lines 57 and 58, causing AND gates 44 and 55 be switched off. This penetrates each other

509850/0342509850/0342

geschlossene Schalter im gleichen Abtastzyklus nicht in das System ein, bis der Stelleimpuls beim Zählwerk 32 das gesamte System für den ersten Eingang . der nächsten Abtastung wieder· reaktiviert. Somit wird die erste Schalterposition am Kreuzungspunkt zwischen Leitung 36 und NAND-Gatter 43 der tiefste Ton auf dem Pedal für "Tieftonpriorität", und der höchste Ton für eine Manual-Tastatur für "Hochtonpriorität" sein.closed switches in the same sampling cycle into the system until the control pulse at the counter 32 the entire system for the first input. reactivated again after the next scan. Thus becomes the first switch position at the intersection between line 36 and NAND gate 43 is the lowest note on the Pedal for "low frequency priority", and the highest note for a manual keyboard for "high frequency priority".

Die Schalterschließsignal-Leitung 41 geht ferner zum Eingang des 32-Bit-Schieberegisters 42 und zu einem Eingang von UND-Gatter 59. Dieses Schieberegister hat den' gleichen Takteingang wie die Abtastzähler- und Dekodierer, so daß jedes Bit des Schieberegisters mit einer Position des bis 32 zählenden Abtastzählers zusammenfällt. Bei Antreffen des ersten geschlossenen Schalters befindet sich eine Ausgangsleitung 61 des Schieberegisters auf einem niedrigen Pegel, und das UND-Gatter 59 wird eingeschaltet, während ein hoher Pegel in den Eingang von Schieberegister 42 gelangt. Der Ausgang von UND-Gatter 59 zeigt an, daß erneut ein Schalter geschlossen ist, und er ist gleichzeitig der Starteingang für ein Neun-tBit-Zähler-Dekodiersystem 62. Dieser Block 62 läßt den Taktimpuls zum Zähler und schaltet eine Ausgangsleitung 65 ein. Dieser Ausgang bleibt bis zu einem Zählwert 400 eines bis 512 zählenden Zählers hoch, dann geht er herunter. Bei Zählwert 512 hält der Zähler an und bleibt abgeschaltet, bis ein neues Startsignal ankommt. Dieses Startsignal bringt den Zähler nur zum Anlaufen, wenn es bei Zählwert 512 wirksam wird; sobald der Zähler einmal läuft, bleibt ein neues Startsignal unwirksam, es sei denn, es kommt nach dem vollen 512-Zählwert an. Der Zählwert 400 bei 50 kHz ergibt ein 8-Millisekunden-Ausgangssignal an einemThe switch closing signal line 41 also goes to the input of the 32-bit shift register 42 and to one Input of AND gate 59. This shift register has the 'same clock input as the sample counter and decoder, so that every bit of the shift register with coincides with a position of the sample counter counting up to 32. When encountering the first closed Switch, an output line 61 of the shift register is at a low level, and that AND gate 59 is turned on while the input of shift register 42 is high. The output of AND gate 59 indicates that another switch is closed and it is at the same time the start input for a nine tBit counter decoding system 62. This block 62 sends the clock pulse to the counter and switches an output line 65 on. This exit If a counter counting to 512 remains high up to a count 400, then it goes down. At count value 512 the counter stops and remains switched off until a new start signal is received. This start signal brings the counter only to start if it takes effect at count value 512; as soon as the counter runs once, remains a new start signal is ineffective unless it arrives after the full 512 count. The count 400 at 50 kHz gives an 8 millisecond output signal on one

509850/03A2509850 / 03A2

Anschluß 64, und dieses wird benutzt als Steuermittel zur Tastung von Schlagtönen von der Tastatur (Banjo, Wah-Wah-Trompete, Baßtrommel und dergleichen). Bei fortlaufender Abtastung des Systems, wenn bei der nächsten Zeitrunde der gleiche Schalter geschlossen ist, dann ist die Signalleitung 41 zum Schieberegister 42 und UND-Gatter 59 wieder hoch mit Ausnahme wenn der andere Eingang des UND-Gatters 59 niedrig ist, weil der Ausgang 61 des Schieberegisters hoch liegt. Das Schieberegister 42 liegt hoch, weil der geschlossene Schalter bei der letzten Abtastung dieser Schalterposition gemeldet wurde und das Schieberegister sich erinnert, daß der Schalter zuvor geschlossen war; dadurch tritt kein Ausgangsimpuls am Ausgang 61 auf. Wird ein zweiter geschlossener Schalter vorgefunden, dann tritt UND-Gatter und dadurch ein Ausgangsimpuls am Ausgang 61 wieder auf, auch wenn dieser neue Schalter wegen niedriger Priorität nicht in die Leitung 48 eingeht. Wird bei weiterlaufender Abtastung der Tastenschalter freigegeben, dann wird in dieser Tastenschalterposition kein Signal auf Leitung 41 gegeben, aber der Ausgang 61 des Schieberegisters ist hoch, weil dieser Schalter bei der letzten Abtastung noch geschlossen war. Über ein UND-Gatter 63 wird ein Einzelimpuls-Generator 64 eingeschaltet, weil Leitung 61 hoch liegt (Schalter geschlossen bei der letzten Abtastung) und Leitung 54 (Schalter bei dieser Abtastung nicht geschlossen) hoch liegt. Die Impulsbreite des Einzelimpulses wird durch den Wert eines aus einem Widerstand 65 und einem Kondensator 66 gebildeten RC-Gliedes bestimmt. Der Einzelimpuls-Ausgang gelangt über den intern programmierten Schalter 46 und Inverter 18 zum UND-Gatter 16, um die Abtastung zu stoppen. Dies stellt eine Absicherung gegen Störimpulse aufgrund von Schalterprellen dar. Dieser Einzelimpuls und der Abtast-Terminal 64, and this is used as a control means for keying beat tones from the keyboard (banjo, wah-wah trumpet, bass drum and the like). If the system is continuously scanned, if the same switch is closed during the next time lapse, then the signal line 41 to the shift register 42 and AND gate 59 is high again, except when the other input of the AND gate 59 is low because the output 61 of the shift register is high. The shift register 42 is high because the switch closed was reported the last time that switch position was scanned and the shift register remembers that the switch was previously closed; as a result, no output pulse occurs at output 61. If a second closed switch is found, the AND gate and thereby an output pulse appear again at the output 61, even if this new switch does not enter the line 48 because of its low priority. If the key switch is released while scanning continues, no signal is given on line 41 in this key switch position, but output 61 of the shift register is high because this switch was still closed during the last scan. Via an AND gate 63, a single pulse generator 64 is turned on, because line 61 is high (switch closed in the last sampling) and line 54 (in this scan switch is not closed) is high. The pulse width of the individual pulse is determined by the value of an RC element formed from a resistor 65 and a capacitor 66. The single pulse output reaches the AND gate 16 via the internally programmed switch 46 and inverter 18 in order to stop the scanning. This provides protection against interference pulses due to switch bouncing. This single pulse and the scanning

509850/0342509850/0342

stop tritt für eine Gesamtverzögerung des Einzelimpulses von etwa 1 oder 2 Millisekunden auf. Geht wegen Schalterprellen zu irgendeiner Zeit Leitung 41 hoch und dadurch Leitung 54 sowie UND-Gatter 63 herunter, dann wird der Einzelimpuls unmittelbar gesperrt und die Abtastung beginnt von vorn, aber das Schalterschließen wird im Schieberegister zurückgehalten. Wenn somit der Schalter wieder offen ist, dann tritt bei der nächsten Abtastung das gleiche Einzelimpulssignal mit dem Abtaststop mit der gleichen Verzögerungszeit auf, so lange wie der Schalterschluß offen ist für die gesamte Verzögerung. Diese Einzelimpulsverzögerung kann auch beim Schalterschließen auftreten, wenn das Schalterprellen beim zweiten Abtasten dieses Schalterschlusses noch vorhanden ist. Die Verzögerung· wird jedoch lange genug anhalten, um sicherzustellen, daß der Schalterschließzustand eingegeben bleibt. Es sei bemerkt, daß dieses System eine Zeitverzögerung besitzt, die in unsere Schalterfreigabe vor Freigabe des Speichers eingebaut ist, aber das System läßt sich ändern, so daß der Ausgang von UND-Gatter 59 den Einzelimpuls auslöst und die Verzögerung beim Schalterschließen auftritt und nicht bei der Schalterfreigabe. Die einzige Änderung wäre die, daß der Starteingang an 62 nur am Ende des gesamten Zeitverzögerungs-Zyklus' des Einzelimpulses auftreten würde, welches damit gewährleistet, daß ein Schalterschließzustand akzeptiert wird.stop occurs for a total delay of the single pulse of about 1 or 2 milliseconds. Goes up line 41 at any time due to switch bouncing and through Line 54 and AND gate 63 down, then the single pulse is blocked immediately and scanning begins from the front, but the switch closure is held back in the shift register. If thus the switch again is open, then the same single pulse signal occurs with the next scan with the scan stop with the same delay time as long as the switch closes is open to the entire delay. This single pulse delay can also occur when the switch is closed, if the switch bounce is still present the second time this switch circuit is scanned. The delay · will however, stop long enough to ensure that the Switch closed state remains entered. It should be noted that this system has a time delay built into our switch release before the memory is released is, but the system can be changed so that the output of AND gate 59 triggers the single pulse and the delay in switch closing occurs and not when releasing the switch. The only change would be that the start entrance at 62 is only at the end of the whole Time delay cycle 'of the single pulse occur would, which thus ensures that a switch closed state is accepted.

Fig. 2 zeigt den übrigen Teil der logischen Schaltung, die sich auf dem gleichen hochgradig integrierten Schaltungs-Chip befindet. Hier wird das Ausgangsimpulssignal von Leitung 48 an den Eingang einer Speicherverriegelungs-Dekodierschaltung 68 gegeben, die eine Anzahl von Eingangsleitungen besitzt, welche den Ausgangslei'tungen A bis G des Eins-aus-Acht-Dekodiernetzwerkes 20 entsprechenFig. 2 shows the remainder of the logic circuit that resides on the same highly integrated circuit chip is located. Here the output pulse signal from line 48 is applied to the input of a memory latch decoder circuit 68 given, which has a number of input lines, which the output lines A to G of the one-of-eight decoding network 20 correspond

509850/03A2509850 / 03A2

(siehe Fig. 1). Zwei weitere Eingangsleitungen 34 und der Dekodierschaltung 68 entsprechen dem zweistufigen Teiler 21 von Fig· 1· Der Ausgang der Dekodierschaltung 68 führt zu einer Read-Only-Speichermatrix 67 mit mehreren Gruppen von Ausgängen 68, die mit Ml, M2, M3, M4¹ und M 4" sowie C bezeichnet sind. Diese Speichermatrix kann aus zwei Speichern zu je vierzehn Kolonnen gebildet sein, so daß eine Kapazität für achtundzwanzig Schalter zur Verfügung steht. Wenn jedoch eine Einundzwanzig- oder Achtundzwanzig-Schaltakkordanordnung benutzt wird, dann werden nur vierzehn der Read-Only-Kolonnen benutzt, und die Septimen werden den anderen sieben oder vierzehn zugefügt. Jeder M-Ausgang bildet eine Gruppe von Signalleitungen, die an bestimmte von einer entsprechenden Anzahl von programmierbaren Teilerschaltungen führen, welche nachstehend eingehend beschrieben werden. Der Ausgang 50 von NOR-Gatter 49 in Fig. 1 ist an eine Leitung 70 angeschlossen, um anzuzeigen, daß eine Taste geschlossen ist. Dieses Gleichspannungs-Steuersignal wird in ein NOR-Gatter 72 und ein ODER—Gatter 73 eingegeben; an einem zweiten Eingang von NOR-Gatter 72 wird eine automatische Basissignal-Information an einem Anschluß 74 erzeugt, um ein erstes Ausgangssignal auf eine Leitung 76 und ein zweites Aus— gangssignal, gegenüber dem ersten umgekehrt, auf eine Leitung 77 zu geben. Diese beiden Ausgangssignale gehen an ausgewählte von Eingängen einer Gruppe von zwölf Paaren von NAND-Gattern 78 bzw. 79,deeen Ausgänge in ein zweites NAND-Gatter 80 einlaufen. Daher erzeugen diese zwölf Ausgänge entweder die M 4· oder die gesamte M 4"-Ausgahgsgruppe, indem sie entweder das NAND-Gatter 78 oder 79 durchsteuern, in Abhängigkeit vom Ausgang des NOR-Gatters 72 oder einem in Serie damit geschalteten Inverter-Verstärker 81. Die Ausgänge von Leitungen 69 gehen in ein Paar von Operationsverstärkern 82 und 83,(see Fig. 1). Two additional input lines 34 and the decoding circuit 68 corresponding to the two-stage divider 21 of FIG · 1 · The output of the decoder circuit 68 performs a read-only-memory array 67 having a plurality of groups of outputs 68, with Ml, M2, M3, M4 ¹ and M 4 "and C. This memory matrix can be formed from two memories of fourteen columns each, so that there is a capacity for twenty-eight switches. However, if a twenty-one or twenty-eight switch chord arrangement is used, then only fourteen of the read -Only columns are used and the seventh are added to the other seven or fourteen. Each M output forms a group of signal lines which lead to certain of a corresponding number of programmable divider circuits, which are described in detail below. The output 50 of NOR Gate 49 in Figure 1 is connected to line 70 to indicate that a key is closed The voltage control signal is input to a NOR gate 72 and an OR gate 73; At a second input of NOR gate 72, automatic base signal information is generated at a terminal 74 in order to give a first output signal on a line 76 and a second output signal, reversed with respect to the first, on a line 77. These two output signals go to selected inputs of a group of twelve pairs of NAND gates 78 and 79, the outputs of which enter a second NAND gate 80. Therefore, these twelve outputs generate either the M 4 "or the entire M 4" output group by switching through either the NAND gate 78 or 79, depending on the output of the NOR gate 72 or an inverter amplifier 81 connected in series therewith The outputs of lines 69 go into a pair of operational amplifiers 82 and 83,

509850/0342509850/0342

welche wiederum an entsprechende zugeordnete elektronische Bauelemente angeschlossen sind, daß beispielsweise in dem "Orbit"-Synthesizer-System erwünscht ist, zu wissen, welche Oktave getastet wird, um die richtigen Filter für die Flötenstimmen-Frequenzausgänge zu wählen. Neben der Speichermatrix 67 gibt es eine Fünf-Bit-Speicherzelle 71 zur Steuerung einiger Chip-Funktionen. Zwei Steuerausgänge gehen in zwei NAND-Gatter 86 und 87, welche wiederum in den beiden Eingängen eines NAND-Gatters 88 zusammengeführt sind. Der zweite Eingang von NAND-Gatter 86 ist die Ausgangsleitung von Inverter 82 oben, und der zweite Eingang von NAND-Gatter 87 kommt von Leitung 69. Der Ausgang von NAND-Gatter 88 geht zu einem ersten Anschluß 90, und parallel dazu über einen Inverter-Verstärker 92 zu einem zweiten Anschluß 91, um auf diese Weise ein Gleichspannungs-Steuersignal von entgegengesetzter Polarität zu erzeugen. Diese Signale sind Treibersignale für die jedem programmierbaren Teiler zugeordnete Ausgangsschaltung, wie gleich in Verbindung mit Fig. 3 erläutert wird. Der erste Anschluß 90 kann intern so programmiert sein, daß er entweder immer hoch, immer niedrig, nur für die ersten vierzehn Schalter hoch, oder nur für die zweiten vierzehn Schalter hoch liegt. Ein der Speicherzelle 71 zugeordnetes UND-Gatter 93 mit drei ' Eingängen ist außerdem eingangssei tig an Leitung 77 (BC*) und die Ausgangsleitung von Inverter 82 angeschlossen. Der Ausgang dieses Gatters ist der Eingang eines NAND-Gatters 94, dessen anderer Eingang ebenfalls von der Speicherzelle 71 kommt. Die endgültige Ausgangsleitung 95 ist eine Steuerleitung, die so programmiert werden kann, daß sie entweder immer hoch, immer niedrig, oder nur hoch für die zweiten vierzehn Schalter liegt, jedoch nur, wenn Steuerleitung 77 so beschaffen ist, daß M · anstelle von M " mit dem letzten programmierbaren Teilerwhich in turn are connected to corresponding associated electronic components, that for example is desired in the "Orbit" synthesizer system, knowing which octave is being keyed in order to use the correct filters for the flute part frequency outputs Select. In addition to the memory matrix 67, there is a five-bit memory cell 71 for controlling some chip functions. Two control outputs go into two NAND gates 86 and 87, which in turn go into the two inputs of one NAND gates 88 are merged. The second input of NAND gate 86 is the output line of Inverter 82 at the top, and the second input of NAND gate 87 comes from line 69. The output of NAND gate 88 goes to a first terminal 90, and in parallel therewith via an inverter amplifier 92 to a second terminal 91 to in this way to generate a DC voltage control signal of opposite polarity. These signals are Driver signals for the assigned to each programmable divider Output circuit, as will be explained in connection with FIG. 3. The first port 90 can be internal be programmed to be either always high, always low, only high for the first fourteen switches, or is high only for the second fourteen switches. An AND gate 93 assigned to the memory cell 71 with three ' Inputs is also on the input side on line 77 (BC *) and the output line of inverter 82 is connected. The output of this gate is the input of a NAND gate 94, the other input of which is also from the Storage cell 71 is coming. The final output line 95 is a control line that is so programmed may be that it is either always high, always low, or only high for the second fourteen switches, however only if control line 77 is such that M · instead of M "with the last programmable divider

509850/0342509850/0342

gekoppelt ist. Eine andere Leitung von Speicherzelle 71 geht zu einem ODER-Gatter 9 3 (links oben in Fig. 2), um eine Ausgangsleitung 97 zu steuern, welche entweder immer hoch liegt, oder nur, während ein Schalter geschlossen ist. Die Speicherzelle hat außerdem eine Ausgangsleitung 96, welche zum Schaltungsabschnitt von Fig. 4 führt.is coupled. Another line from memory cell 71 goes to an OR gate 9 3 (top left in FIG. 2) control an output line 97 which is either always high or only while a switch is closed is. The memory cell also has an output line 96 which leads to the circuit section of FIG.

Fig. 3 dient dem besseren Verständnis der M—Ausgänge der Read-Only-Speichermatrix 67; in Fig. 3 ist einer von mehreren programmierbaren Teilerschaltungen aus Fig. 4 dargestellt. Diese programmierbaren Teilerschaltungen können durch mehrere Schieberegister und Gatter gebildet werden. Eine programmierbare Teilerschaltung ist in der Lage, den Teiler von 100 auf mehr als 1000 zu verändern, um jeden vorbestimmten Audio-Frequenzbereich zwischen 500 Hz und 5 kHz zu erzeugen, ausgehend von dem 500 kHz-Eingang. Verändert man die Eingangsfrequenz, dann verändert selbstverständlich auch dieser Bereich. Um jedoch genauere Frequenzausgänge zu erzielen, hält man den Teiler zwischen 200 und 1000. Der M-Eingang ist so zu verstehen, daß er mehrere Eingangsleitungen enthält, welche den richtigen Abfrage-Code enthalten, um den programmierbaren Teiler 100 von Fig. 3 zu aktivieren. Eine Ausgangsleitung 101 des Teilers geht zum Eingang eines Teiler-Flip-Flop 102 mit dem Teilerverhältnis 1:2 und außerdem zu einem NAND-Gatter 103, dessen Ausgang ebenso wie der Ausgang eines dem Teiler-Flip-Flop 102 nachgeschalteten NAND-Gatters 104 zu je einem Eingang eines NAND-Gatters 106 führt. Das jeweils durch Anlegen eines Betätigungssignals in Betriebssteilung befindliche NAND-Gatter 103 oder 104 bestimmt, ob der Ausgang des programmierbaren Teilers 100 durch 1 oder durch 2 geteilt wird. Dies wird bestimmt über die an die Eingänge der NAND-Gatter 103 und 104 gelegten Ausgangsleitungen 90 und 91. Wenn das NAND-Gatter3 is used for a better understanding of the M outputs of the Read-only memory array 67; FIG. 3 is one of several programmable divider circuits from FIG. 4 shown. These programmable divider circuits can be formed by several shift registers and gates will. A programmable divider circuit is able to change the divider from 100 to more than 1000, to generate any predetermined audio frequency range between 500 Hz and 5 kHz, starting from the 500 kHz input. If you change the input frequency, then of course this range also changes. However, to be more precise To achieve frequency outputs, keep the divider between 200 and 1000. The M input is to be understood that it contains several input lines which contain the correct interrogation code to the programmable divider 100 of FIG. 3 to be activated. An output line 101 of the divider goes to the input of a divider flip-flop 102 with the division ratio 1: 2 and also to a NAND gate 103, the output of which, like the output of a the NAND gate 104 connected downstream of the divider flip-flop 102 leads to one input each of a NAND gate 106. The NAND gate 103 or 104, which is in each case divided by the application of an actuation signal determines whether the output of the programmable divider 100 is divided by 1 or by 2. This is determined via the output lines 90 and 91 applied to the inputs of the NAND gates 103 and 104. If the NAND gate

509850/0342509850/0342

durchgeschaltet ist, dann wird am Ausgang von NAND-Gatter 106 durch eins geteilt, während andererseits bei durchgeschaltetem NAND-Gatter 104 durch zwei geteilt wird. Für den Akkord-LSI wird der Extra-Durch-Zwei-Teiler nie benutzt, für das Pedal tritt die Extra-Durch-Zwei-Teilung hur beim Schließen des ersten der Schalter 13, und auf der Tastatur (Synthesizer und dergleichen) wird der Extra-Durch-Zwei-Teiler eingesetzt, wenn die zweiten vierzehn der Schalter 13 geschlossen werden. Diese entweder durch eins oder durch zwei teilende Schaltung trägt das Gesamt-Bezugszeichen 110 und ist jedem der in Verbindung mit Fig. 4 besprochenen programmierbaren Teiler zugeordnet.is switched through, then at the output of NAND gate 106 divided by one, while on the other hand, when the NAND gate 104 is on, divided by two will. For the chord LSI, the extra divisor by two becomes never used, the extra-by-two division occurs for the pedal only when closing the first of the Switch 13, and the extra-by-two divider is used on the keyboard (synthesizer and the like), when the second fourteen of the switches 13 are closed. Dividing this either by one or by two Circuit has the general reference number 110 and is associated with each of the programmable dividers discussed in connection with FIG.

Der in Fig. 4 dargestellte Abschnitt der logischen Schaltung kann zusammen mit dem übrigen Teil der dargestellten Bauteile zu einem einzigen hochgradig integrierten Schaltungs-Chip vereinigt sein. Auf der Eingangsleitung 112 kommt eine Taktfrequenz an, die zwischen 0,2 und 2,5 Megahertz liegen kann. Falls die dargestellte Schaltung zur Erzeugung von Akkord- und Pedal tönen benutzt wird, dann liegt die Taktfrequenz bei 500 kHz. Benutzt man die Schaltung jedoch in Verbindung mit einem Synthesizer, dann wird die Eingangs-Taktfrequenz bei 1,5 Megahertz liegen. Diese Eingangs—Taktfrequenz geht an den Eingangs— anschluß von jedem einzelnen aus einer Anzahl von programmierbaren Teilerschaltungen 100a, 100b, 100c und lOOd, wie in Verbindung mit Fig. 3 beschrieben. Die M-Eingänge der Read-Only-Speichermatrix sind an die Teilersteuerungen 112, 113, 114 und 115 angeschlossen. Erfindungsgemäß ist jeder programmierbare Teiler in der Weise veränderlich ausgebildet, daß der ihm zugeordnete Teilerwert wählbar ist, um jede gewünschte Frequenzart als Ausgangssignalinformation zu erzeugen. Im vorliegenden Falle sind dieThe section of the logic circuit shown in FIG. 4 can, together with the remaining part of the shown Components can be combined into a single highly integrated circuit chip. On input line 112 a clock frequency that can be between 0.2 and 2.5 megahertz arrives. If the circuit shown is used to generate chord and pedal tones, the clock frequency is 500 kHz. If you use the Circuit, however, in connection with a synthesizer, then the input clock frequency will be at 1.5 megahertz lie. This input clock frequency goes to the input connection of each one of a number of programmable divider circuits 100a, 100b, 100c and 100d, as in FIG Connection with Fig. 3 described. The M inputs of the read-only memory matrix are to the divider controls 112, 113, 114 and 115 connected. According to the invention, each programmable divider can be changed in this way designed so that the divider value assigned to it can be selected to include any desired type of frequency as output signal information to create. In the present case, the

509850/0342509850/0342

programmierbaren Teiler von einer solchen Type, daß sie bei der Herstellung auf Wunsch eines potentiellen Käufers individuell auf das Programm eingestellt werden, welches in die Read-Only-Speichermatrix 67 eingegeben ist. Selbstverständlich können die programmierbaren Speicher auch Speichereingänge besitzen, so daß ihre betreffenden Teilerwerte jederzeit selektiv verändert werden können. Der Ausgang jedes programmierbaren Teilers geht in eine Durch-Eins- oder Durch-Zwei-Teilerschaltung 110a, 110b, 110c und llOd, wie sie in Verbindung mit Fig. 3 beschrieben wurde.programmable dividers of such a type that they can be used in the manufacture of a potential Buyer can be set individually to the program which is entered in the read-only memory matrix 67 is. Of course, the programmable memories can also have memory inputs so that their relevant divider values can be selectively changed at any time. The output of each programmable divider goes into a through-one or through-two divider circuit 110a, 110b, 110c and llOd, as used in conjunction with Fig. 3 has been described.

Der Ausgang des Durch-Eins- oder Durch-Zwei-Teilernetzwerks 110a geht zu einem Ausgangsanschluß 111 und zum Eingang eines ersten Durch—Zwei-Teiler-Flip-Flop 114, dessen Ausgang wieder an ein Durch-Zwei-Teiler-Flip-Flop 115, ein Durch-Drei-Teiler-Flip-Flop 116 und den Eingang eines ODER-Gatters 117 angeschlossen ist. Dieses startet die Erzeugung mehrerer vollständig getrennter Ausgangsignale, die als Vieloktaven der Grundfrequenzen betrachtet werden können. Beispielsweise geht der Ausgang des durch ein oder durch zwei teilenden Netzwerks 110a zum Eingang eines ODER-Gatters 118, welches ausgangsseitig wiederum an ein UND-Gatter 119 angeschlossen ist. Außerdem geht aber der Ausgang des Durch-Zwei-Teiler-Flip-Flop 114 ebenfalls zum UND-Gatter 119 und erzeugt ein erstes subharmonisches Ausgangssignal an einem Anschluß 120. Dieses Signal enthält sowohl eine hochoktavige Grundfrequenz als auch eine zweite harmonische Frequenz. Der Ausgang von Flip-Flop 114 geht außerdem über das ODER-Gatter 117 zu einem UND-Gatter 121, welches wiederum mit einem anderen Eingang an den Ausgang von Flip-Flop 114 angeschlossen ist. Die Ausgangsleitung 97 ist an einen Anschluß 122 gelegt, um an einem Anschluß 123 ein zweites Ausgangssignal zu erzeugen. Dieses Signal verkörpert "auch eineThe output of the through-one or through-two divider network 110a goes to an output terminal 111 and to the input of a first divide-by-two flip-flop 114, its Output again to a divider by two flip-flop 115, a by-three divider flip-flop 116 and the input of one OR gate 117 is connected. This starts the generation of several completely separate output signals, which can be viewed as many octaves of the fundamental frequencies. For example, the output of the goes through a or through two dividing network 110a to the input of an OR gate 118, which in turn is connected to an AND gate on the output side 119 is connected. In addition, however, the output of the divider by two flip-flop 114 also goes to AND gate 119 and generates a first subharmonic output signal at terminal 120. This signal contains both a high octave fundamental frequency and a second harmonic frequency. The output of flip-flop 114 also goes through the OR gate 117 to an AND gate 121, which in turn with another Input is connected to the output of flip-flop 114. The output line 97 is connected to a terminal 122 applied to generate a second output signal at a terminal 123. This signal embodies "also a

509850/0342509850/0342

mitteloktavige Grundfrequenz und eine zweite Harmonische, jedoch um eine Oktave versetzt gegenüber dem an Anschluß 120 anliegenden Signal. Befindet sich die Steuerleitung 36 von Fig. 2 auf Null ( wie der Akkord-Chip }, dann sind die Ausgänge an den Anschlüssen 120 und 123 Einviertel-Sollzyklus-Ausgänge, weil die Grundfrequenz und die zweite Harmonische zusammengeschaltet sind. Dies gibt einen wünschenswerteren harmonischen Aufbau für die Stimmung der beiden erzeugten Akkordoktaven. Für Pedale und Synthesizer liegt Leitung 9 6 hoch, so daß nur die Rechteckwelle jeder Grundfrequenz an diesen UND-Gatterausgängen auftritt. Für alle drei Systeme liegt Steuerleitung 9 7 immer hoch, so daß sämtliche Frequenzausgänge (Anschlüsse 120 und 123 usw.) im Zustand "ein" verbleiben, auch nachdem die Taste oder der Akkordschalter freigegeben worden ist.mid-octave fundamental frequency and a second harmonic, but offset by an octave compared to the connection at 120 pending signal. If the control line 36 of FIG. 2 is at zero (like the chord chip}, then the outputs at connections 120 and 123 one-quarter target cycle outputs, because the fundamental frequency and the second harmonic are connected together. This gives a more desirable harmonic structure for the tuning of the two generated chord octaves. For pedals and synthesizer is line 9 6 high so only the square wave of each fundamental frequency is at these AND gate outputs occurs. Control line 9 7 is always high for all three systems, so that all frequency outputs (Terminals 120 and 123, etc.) remain "on" even after the key or chord switch is released has been.

Der Ausgang von Teiler-Flip-Flop 115 geht zu einem Durch-Zwei-Teiler-Flip-Flop 124, dessen Ausgang an ein zweites Flip-Flop 126 und zum Eingang eines NAND-Gatters 127 geführt ist. NAND-Gatter 127 hat einen an eine Steuerleitung 200 angeschlossenen zweiten Eingang, welche eine der vier C-Steuerleitungen des Read-Only-Speichernetzwerkes 67 von Fig. 2 ist, so daß hierüber das Flip-Flop-Signal zu einem NAND-Gatter 128 geschaltet wird. Der Ausgang von Flip-Flop 126 geht über ein ODER-Gatter 129 zum NAND-Gatter 128. Die ebenfalls mit 129 verbundene Steuerleitung 200 bestimmt, ob das NAND-Gatter 128 um eine oder um zwei Oktaven unterhalb der Akkordfrequenz an Anschluß 123 liegt. Dadurch erzielt man eine "Akkordinversion" auf dem Akkord-Chip, wo individuelle Akkordfrequenzen, jedoch keine Baßfrequenzen sich nach oben oder nach unten umkehren, um innerhalb eines Einoktaven-Bereiches zu bleiben. Der Ausgang von NAND-Gatter 128 ist sowohl anThe output of divider flip-flop 115 goes to a divide-by-two flip-flop 124, the output of which is led to a second flip-flop 126 and to the input of a NAND gate 127 is. NAND gate 127 has a second input connected to a control line 200 which is one of the four C control lines of the read-only storage network 67 of FIG. 2, so that the flip-flop signal is switched to a NAND gate 128 via this. The exit from flip-flop 126 goes via an OR gate 129 to NAND gate 128. The control line also connected to 129 200 determines whether NAND gate 128 is one or two octaves below the chord frequency on terminal 123 lies. This creates a "chord version" on the chord chip, where individual chord frequencies, however no bass frequencies reverse up or down to within a one-octave range stay. The output of NAND gate 128 is both on

509850/0342509850/0342

ein UND-Gatter 130, dessen Ausgang an einem Anschluß 131 liegt, als auch an den Eingang eines Durch-Zwei-Teiler-Flip-Flop 132 angeschlossen, welcher an seinem Ausgangsanschluß 133 ein Frequenzsignal erzeugt, welches eine Oktave unterhalb der von Anschluß 128 liegt.an AND gate 130, the output of which is connected to a terminal 131, as well as to the input of a divider by two flip-flop 132 connected, which at its output terminal 133 generates a frequency signal which one octave below that of port 128.

An den Ausgang des Durch-Drei-Teiler-Flip-Flop 116 sind zwei Durch-Zwei-Teiler-Flip-Flop 134 und 136 in Serie angeschlossen, während der Ausgang von 134 außerdem an den Eingang eines NAND-Gatters 137 geführt ist, während der Ausgang von 136 an ein ODER-Gatter 138 gelegt ist. Die Ausgänge von 137 und 138 sind an einem UND-Gatter 139 vereinigt, an dessen Ausgang 140 ein Audiosignal erzeugt wird. Die bereits erwähnte Steuerleitung 200 bildet jeweils den zweiten Eingang für N-Gatter 137 und ODER-Gatter 138. Die an den verschiedenen Ausgangsanschlüssen erzeugten bestimmten Frequenzen lassen sich leicht dadurch verändern, daß man innerhalb des programmierbaren Teilers 100a einen ganz bestimmten Teilerwert auswählt.At the output of the by-three-divider flip-flop 116 are two by-two divider flip-flops 134 and 136 in series connected, while the output of 134 is also fed to the input of a NAND gate 137, while the output of 136 is applied to an OR gate 138. The outputs of 137 and 138 are at an AND gate 139 combined, at the output 140 of which an audio signal is generated. The already mentioned control line 200 forms the second input for N-gate 137 and OR-gate 138, respectively. The ones at the different output connections generated certain frequencies can easily be changed by staying within the programmable Divider 100a selects a very specific divider value.

An den Ausgang des durch eins oder zwei teilenden Teilers 110b ist außer einem Durch-Zwei-Teiler-Flip-Flop 142 und einem ODER-Gatter 143 ein Ausgangsanschluß 144 angeschlossen, der einen ersten Signalausgang abgibt. Am Ausgang von 142 ist außer einem Durch-Zwei-Teiler-Flip-Flop 149 ein ODER-Gatter 146 und ein UND-Gatter 147 angeschlossen, dessen an einem Anschluß 148 abgreifbares Ausgangssignal gegenüber dem an Anschluß 144 um eine Oktave reduziert ist. Der Ausgang von 149 ist an den Eingang eines Durch-Zwei-Teiler-Flip-Flop 150 sowie einen Eingang eines UND-Gatters 151 angeschlossen, dessen Ausgang wiederum zu einem Ausgangsanschluß 152 geführt ist, wo eine Frequenz abgreifbar ist, die um eine Harmonische unterhalb der Frequenz von Anschluß 148 liegt. Der Ausgang von Flip-FlopAt the output of the divider 110b dividing by one or two is in addition to a divider by two flip-flop 142 and an OR gate 143 is connected to an output terminal 144 which emits a first signal output. At the exit an OR gate 146 and an AND gate 147 are connected to 142 in addition to a flip-flop 149 that is divided by two, its output signal, which can be tapped off at a connection 148, is reduced by one octave compared to that at connection 144 is. The output of 149 is to the input of a divider by two flip-flop 150 and one input of an AND gate 151 is connected, the output of which in turn closes an output terminal 152 is performed, where a frequency can be tapped off by one harmonic below the Frequency of terminal 148 is. The output of flip-flop

509850/0342509850/0342

150 ist aufgegabelt in eine Eingangsverbindung zu einem Durch-Zwei-Teiler-Flip-Flop 153 und eine weitere Eingangsverbindung zu einem NAND-Gatter 154. Der Ausgang von Flip-Flop 153 führt über ein ODER-Gatter 156 zu einem Eingang eines UND-Gatters 157, an dessen Ausgangsanschluß 158 ein Ausgangssignal abgreifbar ist, welches um eine oder zwei Oktaven unterhalb der Frequenz am Anschluß liegt, abhängig von einer Steuerleitung 201 von den C-Ausgangsleitungen der Read-Only-Speicheranordnung 67. Die anderen Steuereingänge sind die gleichen Leitungen 96 und 97, die bereits oben beschrieben wurden.150 is forked into an input connection to a divider by two flip-flop 153 and a further input connection to a NAND gate 154. The output of Flip-flop 153 leads via an OR gate 156 to an input of an AND gate 157, at its output terminal 158 an output signal can be tapped which is one or two octaves below the frequency at the connection is dependent on a control line 201 from the C output lines the read-only memory array 67. The other control inputs are the same lines 96 and 97, which have already been described above.

Der Ausgang des durch eins oder durch zwei teilenden Teilers 110c ist an einen Ausgangsanschluß 163 und parallel dazu an einen Eingang eines ODER-Gatters 161 gelegt, dessen Ausgang zu einem UND-Gatter 162 führt. Ferner liegt am Ausgang des Teilers 110c ein Durch-Zwei-Teiler-Flip-Flop 160, dessen Ausgang über das UND-Gatter 162 zu einem Ausgangsanschluß 164, wo die Frequenz um eine Oktave tiefer liegt als am Anschluß 163, und zum Eingang eines Durch-Zwei-Teiler-Flip-Flop 168 geführt, welches ausgangsseitig parallel an ein Durch-Zwei-Teiler-Flip-Flop 169, einen Eingang eines UND-Gatter 166 und einen Eingang eines NAND-Gatters 170 angeschlossen ist. Der Ausgang von NAND-Gatter 170 ist am Eingang eines UND-Gatters 171 mit dem Ausgang von Flip-Flop 169 kombiniert, welcher ein ODER-Gatter 172 passiert. Am Ausgangsanschluß 173 des UND-Gatters 171 entsteht ein Signal, welches entweder eine Oktave unterhalb oder auf der gleichen Frequenz liegt wie das Signal an einem Ausgangsanschluß 167 des UND-Gatters 166, je nach dem, ob eine Eingangsleitung 202 von der Read-Only-Speicheranordnung 67 niedrig oder hochgelegt ist. Diese Steuerleitungen 200, 201 und 202 sind in der Read-Only-SpeicheranordnungThe output of dividing by one or by two divider 110c is to an output terminal 163 and connected in parallel to an input of an OR gate 161, the output of which leads to an AND gate 162. A flip-flop that divides by two is also present at the output of the divider 110c 160, the output of which via the AND gate 162 to an output terminal 164, where the frequency changes is an octave lower than at connection 163, and is fed to the input of a flip-flop 168 which is divided by two, which on the output side is connected in parallel to a divider by two flip-flop 169, an input of an AND gate 166 and one input of a NAND gate 170 is connected. The output of NAND gate 170 is at the input of one AND gate 171 combined with the output of flip-flop 169, which an OR gate 172 passes. A signal is produced at the output terminal 173 of the AND gate 171 which is either an octave below or at the same frequency as the signal at an output terminal 167 of the AND gate 166, depending on whether a Input line 202 from read-only memory array 67 is low or high. These control lines 200, 201 and 202 are in the read-only memory array

509850/0342509850/0342

für jede Akkordknopf-Schalterposition individuell programmiert.individually programmed for each chord button switch position.

Der Ausgang der durch eins oder durch zwei teilenden Teiler-Schaltung llOd geht an ein Durch-Zwei-Teiler-Flip-Flop 180 und parallel dazu an ein ODER-Gatter 181, dessen Ausgang an einen Eingang eines UND-Gatters 182 geführt ist, an dessen Ausgang 183 ein gewünschtes Ausgangssignal erzeugt wird. Der Ausgang von Flip-Flop 180 geht zum Eingang eines Durch-Zwei—Teiler-Flip-Flop 186 und parallel dazu an je einen Eingang eines ODER-Gatters 184 und des UND-Gatters 182. An Flip-Flop 186 schließt sich ein Durch-Zwei-Teiler-Flip-Flop 187 an, und parallel dazu ist ein Eingang eines UND-Gatters 188 geschaltet, an dessen Ausgang 189 ein entsprechendes Signal entsteht. Am Ausgang von Flip-Flop 187 hängt ein UND-Gatter 190, dessen Ausgang an das UND-Gatter 130 rückgekoppelt ist. Die Steuerleitungseingänge 96 und 97 zu den ODER- und UND-Gattern haben eine ähnliche Funktion wie oben, jedoch gibt es eine .extra Eingangsleitung 95 zu den beiden UND-Gattern. Dadurch wird erreicht, daß die Ausgänge der Anschlüsse 183 und nur durchgeschaltet sind, wenn die M.'-Teilersteuerung (BC liegt hoch) auf den programmierbaren Teiler einwirkt und außerdem zuletzt einer der Septim-Akkordschalter geschlossen wurde. Wenn zu irgendeinem Zeitpunkt die BC-Steuerung abgesenkt wird, dann kehrt der programmierbare Teiler zum M."-Steuereingang um, und der Ausgangsanschluß 131 kehrt sich vom NAND-Gatter 128· zum NAND-Gatter 190 um, so daß sich ändert, was normalerweise als die Baßfußfrequenz vom programmierbaren Teiler I zur Baßzwei tfrequenz programmiert ist, abgeleitet vom durch M " gesteuerten programmierbaren Teiler IV. Dies benutzt man für den Auto-Baß (Baß-Riff) auf dem Akkordknopf- oder Pedal tastatursystem.The output of the divider circuit 11d which divides by one or by two goes to a divider by two flip-flop 180 and in parallel to an OR gate 181, the output of which is fed to an input of an AND gate 182, at the output 183 of which a desired output signal is generated. The output of flip-flop 180 goes to the input a divide-by-two flip-flop 186 and in parallel therewith to one input each of an OR gate 184 and an AND gate 182. A flip-flop which divides by two is connected to flip-flop 186 187, and in parallel with this, an input of an AND gate 188 is connected, at its output 189 a corresponding signal arises. At the output of flip-flop 187 there is an AND gate 190, the output of which is connected to the AND gate 130 is fed back. The control line inputs 96 and 97 to the OR and AND gates have one function similar to above, but there is an extra input line 95 to the two AND gates. Through this it is achieved that the outputs of the connections 183 and are only switched through when the M. 'divider control (BC is high) acts on the programmable divider and also lastly one of the seventh chord switches has been closed. If at any point the BC control is lowered, then the programmable will return Divider to M. "Control input, and output terminal 131 reverses from NAND gate 128 to NAND gate 190 µm so that what would normally be called the bass frequency changes from the programmable divider I to the bass two tfrequency is programmed, derived from the programmable divider IV controlled by M ". This is used one for the auto-bass (bass riff) on the chord button or pedal keyboard system.

509850/0342509850/0342

Deshalb kann eine einzige Frequenzeingangsleitung 112, wenn sie an vier programmierbare Teilerschaltungen 100a bis lOOd abgegeben wird, eine Vielfalt von unterschiedlichen Frequenzausgangssignalen an verschiedenen Anschlüssen innerhalb der logischen Schaltung von Fig. 4 erzeugen. Die Eingangsleitung 112 ist außerdem an die Teilerschaltung 40 mit dem Teilerverhältnis 1 durch 10 angeschlossen, welche gemäß Fig. 1 Abtastimpulse von 50 kHz erzeugt. Diese Schaltung mag ein Teilerverhältnis von 1 durch 30 haben, wenn der Eingangstakt eine Frequenz von 1,5 Megahertz ist.Therefore, a single frequency input line 112 when connected to four programmable divider circuits 100a until 100d is output, a variety of different frequency output signals at different ports within the logic circuit of FIG. The input line 112 is also to the divider circuit 40 connected with the division ratio 1 by 10, which, according to FIG. 1, generates sampling pulses of 50 kHz. This circuit may have a division ratio of 1 by 30 when the input clock has a frequency of 1.5 megahertz is.

In diesem Falle sind alle vier programmierbaren Teiler programmiert durch einen beliebigen einzelnen Tastenschalter von bis zu achtundzwanzig oder mehr (bei größeren Zählersystemen) Tastenschaltern. Wenn man gleichzeitig bis zu vier Tastenschalter betätigen will, dann kann dies erfolgen mit einer separaten Speicherverriegelungs-Dekodierschaltung 68 und einer separaten Read-Only-Speichermatrix 67 für jeden der vier (oder mehr) programmierbaren Teiler. Die an den Gattern 86, 87, 88 und 92 abgenommenen Signale müssen für jede der vier Ausgangssteuerleitungen 69 und 82 verdoppelt werden. Auch diese vier Verriegelungen müßten vier Signalübertragungsleitungen 48 haben. Dies kann erreicht werden durch Verwendung eines Vier-Bit-Schieberegisters für Block 56 in Fig. 1 zusammen mit vier UND-Gattern 44. Die Eingangsleitung 58 für jedes UND-Gatter wird eine separate Leitung sein, jeweils eine von jedem Schieberegisterausgang. Sobald das Rückstellsignal beim Zählwert 32 einen Zustand 1 in das erste Schieberegister und Nullen in die anderen eingibt, (und das UND-Gatter 55 abtrennt und Leitung 54 als CL-Eingang zu 56 schaltet)^ dann wird der erste Tastenschalter bei jeder Abtastung den programmierbaren Teiler I vom Schieberegister-Bit 1 durch Gatter 44AIn this case, all four programmable dividers are programmed by any single key switch of up to twenty-eight or more (for larger meter systems) key switches. If one wants to operate up to four key switches simultaneously, then this can be done with a separate memory lock decoder circuit 68 and a separate read-only memory matrix 67 for each of the four (or more) programmable dividers. The signals tapped at gates 86, 87, 88 and 92 must be doubled for each of the four output control lines 69 and 82. These four interlocks would also have to have four signal transmission lines 48. This can be accomplished by using a four bit shift register for block 56 in Figure 1 along with four AND gates 44. The input line 58 for each AND gate will be a separate line, one from each shift register output. As soon as the reset signal enters a state 1 into the first shift register and zeros into the others at count value 32, (and disconnects AND gate 55 and switches line 54 as CL input to 56) ^ then the first key switch becomes the programmable one with each scan Divide I from shift register bit 1 by gate 44A

509850/0342509850/0342

steuern, der zweite geschlossene Schalter jeder Abtastung wird Teiler II über Schieberegister-Bit 2 und Gate 44B steuern, usw., für bis zu vier Tastenschalter gleichzeitig. Dies kann man deshalb benutzen für eine billige Einzelchip-Orgeltastatur für bis zu 25, 37 oder 44 Tasten, indem man den Tastenschalter-Zahl erdekodier er und das Matrixsystem und mehrere Tastenschalter gleichzeitig ausdehnt, indem man mehr Verriegelungen und Read-Only-Memories zusetzt.control, the second closed switch of each sample becomes divider II via shift register bit 2 and gate 44B, etc., for up to four key switches at the same time. You can therefore use this for a cheap single chip organ keyboard for up to 25, 37 or 44 keys by changing the key switch number he decode and the matrix system and multiple key switches simultaneously expanding by adding more interlocks and read-only memories added.

Zusammengefaßt betrifft die Erfindung, die sich selbstverständlich nicht auf das zuvor beschriebene Ausführungsbeispiel beschränkt, ein elektronisches Musikinstrument mit Tastatur, bei dem die Audiofrequenz-Signalinformation abgeleitet wird von einem Vielfachfrequenzgenerator, gebildet aus einem elektronischen Oszillator und mehreren Teilerschaltungen, und worin den verschiedenen Tasten der Tastatur programmierbare Teilerschaltungen zugeordnet sind, um entsprechende Tonsignalinformationen zu erzeugen. Die programmierbaren Teilerschaltungen sind Bestandteil eines hochgradig integrierten Schaltungs-Chip und ermöglichen die Veränderung der numerischen Teiler in der Weise, daß unterschiedliche Tonsignale aus der gleichen elektronischen Schaltung abgeleitet werden und dadurch der gleiche Typ eines LSI-Chip benutzt werden kann für zahlreiche unterschiedliche Schaltungskonfigurationen. Der LSI-Chip enthält ferner eine Abtastschaltung, welche eine X-Y-Matrixschaltanordnung abtastet, um festzustellen, welcher aus der Anzahl von Tastenschaltern geschlossen ist. Die integrierte Schaltungseinheit hat mehrere solcher programmierbarer Teiler, die von der gleichen Frequenz ausgehend betrieben werden können, vorzugsweise enthält sie vier programmierbare Teiler zur Erzeugung einer Vielzahl von Audio-Ausgangssignalfrequenzen.In summary, the invention relates to self-evident not limited to the embodiment described above, an electronic musical instrument with keyboard, in which the audio frequency signal information is derived from a multiple frequency generator from an electronic oscillator and several divider circuits, and in which the various keys programmable divider circuits are assigned to the keyboard in order to generate corresponding audio signal information. The programmable divider circuits are part of a highly integrated circuit chip and make it possible to change the numerical divider in such a way that different audio signals from the the same electronic circuit can be derived and thereby the same type of LSI chip can be used can be used for numerous different circuit configurations. The LSI chip also contains a sampling circuit, which scans an X-Y matrix switch array to determine which of the number of key switches closed is. The integrated circuit unit has several such programmable dividers, which from can be operated starting from the same frequency, it preferably contains four programmable dividers for Generate a variety of audio output signal frequencies.

509850/0342509850/0342

Durch Betätigung eines Tastenschalters, eines Akkordknopfschalters oder eines Fußpedals werden Torschaltelemente in Betrieb gesetzt, welche eine Signalübertragung von einer Matrixanordnung zu einer Read-Only-Speicherschaltung veranlassen, wodurch wiederum bestimmte von den programmierbaren Teilern in Betrieb genommen werden, um die gewünschten Audiosignalfrequenzen zu erzeugen.By operating a key switch, a chord button switch or a foot pedal, gate switching elements are put into operation, which transmit signals from a matrix arrangement to a read-only memory circuit, whereby in turn certain can be operated by the programmable dividers to the desired audio signal frequencies to create.

509850/0342509850/0342

Claims (3)

AnsprücheExpectations (ly Elektronisches Musikinstrument mit mehreren manuell bedienbaren Tasten und mehreren dadurch betätigbaren Tastenschaltern zur Aussteuerung von Wandlereinrichtungen, gekennzeichnet durch eine aus mehreren ,eine Anzahl von Kreuzungspunkten, denen je einer der Tastenschalter (13) zugeordnet ist, bildenden Leitungen geformten Matrixanordnung (12); eine erste Schaltung (21, 22), welche an die verschiedenen Leitungen angeschlossen ist, um durch sequentielles Abtasten der Kreuzungspunkte mit einer vorbestimmten Abtastrate festzustellen, welcher der Tastenschalter (13) geschlossen ist und auf einer Leitung (41) einen Zeitrahmen-Ausgangsimpuls abzugeben; eine in Sequenz mit der ersten Schaltung betriebene zweite Schaltung (19, 20) zur Abgabe eines Signals über Torschaltungen (23 bis 29), um auf der Leitung (41) den Zeitrahmen-Ausgangsimpuls zu erzeugen; eine Anzahl von programmierbaren Teilerschaltungen (100), an deren Eingangsanschlüsse eine oberhalb der Audiofrequenz arbeitende Frequenzquelle angeschlossen ist, und die jeweils mit Audiogeneratoren (110a bis 140; 110b bis 158...) mit Torschaltungen (139, 157...) gekoppelt sind, um von dort Audio-Ausgangssignale abzugeben, wenn eine zugeordnete Torschaltung in Abhängigkeit von dem Zeitrahmen-Ausgangsimpuls durchgeschaltet ist, wobei jede einzelne programmierbare Teilerschaltung (100) eine unterschiedliche, an die zugehörige Gruppe von Audiogeneratoren (110a bis 140; 110b bis 158...) anzulegende Grundfrequenz erzeugt; und durch den programmierbaren Teilerschaltungen zugeordnete Einrichtungen zum Verändern von deren Teilerwert, um auf diese Weise deren Ausgangsfrequenz zu verändern.(ly Electronic musical instrument with several manually operated keys and several key switches that can be operated by them for the control of converter devices, characterized by one of several, a number of intersection points, each of which is one of the key switches (13) is associated with forming lines shaped matrix arrangement (12); a first circuit (21, 22), which is connected to the various lines, by sequentially scanning the crossing points determine with a predetermined sampling rate which the key switch (13) is closed and to emit a time frame output pulse on a line (41); a second circuit (19, 20) operated in sequence with the first circuit for outputting a signal via Gates (23 to 29) for generating the time frame output pulse on line (41); a number of programmable divider circuits (100), at whose input connections one operating above the audio frequency Frequency source is connected, and each with audio generators (110a to 140; 110b to 158 ...) with Gate circuits (139, 157 ...) are coupled to from there Output audio signals when an assigned gate circuit depends on the time frame output pulse is switched through, each individual programmable divider circuit (100) having a different one to which associated group of audio generators (110a to 140; 110b to 158 ...) generates the fundamental frequency to be applied; and by the programmable divider circuits associated devices for changing their divider value in order to change their output frequency in this way. 509850/0342509850/0342 2. Musikinstrument nach Anspruch 1, dadurch gekennzeichnet, daß die erste Schaltung (21, 22), die zweite Schaltung (19, 2O)^dIe programmierbaren Teilerschaltungen (100) und die verschiedenen daran angeschlossenen Torschaltungen auf einem hochgradig integrierten Schaltungs-Chip angeordnet sind.2. Musical instrument according to claim 1, characterized in that the first circuit (21, 22), the second circuit (19, 2O) ^ the programmable Divider circuits (100) and the various gate circuits connected thereto on a high level integrated circuit chip are arranged. 3. Musikinstrument nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Ausgang der zweiten Schaltung (19, 20) an eine dritte Schaltung (42, 60, 59 und 62) abgegeben tfird, um ein Impulssignal zu erzeugen, welches eine Anzeige für die Betätigung des Tastenschalters (13) bildet, und daß dieses Impulssignal an eine dem Musikinstrument angeschlossene Perkussions-Schaltung angekoppelt ist.3. Musical instrument according to claim 1 or 2, characterized in that that the output of the second circuit (19, 20) is delivered to a third circuit (42, 60, 59 and 62) tfird, in order to generate a pulse signal which forms an indication for the actuation of the key switch (13), and that this pulse signal is coupled to a percussion circuit connected to the musical instrument. 4· Musikinstrument nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Ausgang der Leitung (41) auf eine Leitung (48) und von dort in eine Speicherverriegelungsschaltung (68) eingespeist wird, um eine daran angekoppelte Read-Only-Speichermatrix (67) zu steuern, und daß der Ausgang der Speicheranordnung (67) an bestimmte aus der Anzahl der programmierbaren Teiler (100) angeschlossen ist.4. Musical instrument according to claim 1 or 2, characterized in that that the output of the line (41) on a line (48) and from there to a memory latch circuit (68) is fed in order to control a read-only memory matrix (67) coupled thereto, and that the output of the memory arrangement (67) is connected to certain of the number of programmable dividers (100) is. 509850/0342509850/0342