DE2522343B2 - Anordnung zur steuerung von verfahrensablaeufen - Google Patents
Anordnung zur steuerung von verfahrensablaeufenInfo
- Publication number
- DE2522343B2 DE2522343B2 DE19752522343 DE2522343A DE2522343B2 DE 2522343 B2 DE2522343 B2 DE 2522343B2 DE 19752522343 DE19752522343 DE 19752522343 DE 2522343 A DE2522343 A DE 2522343A DE 2522343 B2 DE2522343 B2 DE 2522343B2
- Authority
- DE
- Germany
- Prior art keywords
- processor
- bit
- program memory
- word
- arrangement according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
- G05B19/052—Linking several PLC's
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/11—Plc I-O input output
- G05B2219/1159—Image table, memory
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Multi Processors (AREA)
- Advance Control (AREA)
Description
Die Erfindung betrifft eine Anordnung zur Steuerung von Verfahrensabläufen mit einem zentralen Steuerwerk,
das Daten mit einem Informationsgehalt von mehreren Bit (Wörter) sowie Daten mit einem
Informationsgehalt von 1 Bit von peripheren Geräten empfängt, aufgrund eines in einem Programmspeicher
enthaltenen Programms verarbeitet und an periphere Geräte sendet
Aus der Siemens-Zeitschrift 1974, Seite 657, ist ein freiprogrammierbares Steuersystem bekannt, das binär
arbeitet, d. h„ bei dem die an die Peripherie abgegebe
nen Befehle und die von dort eingehenden Meldungen jeweils nur einen Informationsgehalt von 1 Bit haben.
Periphere Geräte können daher einfach durch Ausgabe ihrer Adresse auf eine Sammelleitung aufgerufen
werden oder die peripheren Geräte geben durch Eirgabe ihrer Adressen eine Meldung ab. Derartige
Systeme haben den Vorteil, daß sie einfach programmierbar sind und daß sie wegen ihrer einfachen Befehle
eine hohe Arbeitsgeschwindigkeit haben. Da sie auf die Lösung von binären Verknüpfungen zugeschnitten sind,
sind ihre Nachteile vor allem darin zu sehen, daß mit ihnen die Ausführung von Befehlen für digitale
Funktionen, z. B. digitale Steuerungen, Protokollieraufgaben, Meßwerterfassen, wenn überhaupt, nur in
beschränktem Urrfange möglich sind.
Solche digitalen Funktionen können von wortweise arbeitenden Datenverarbeitungsanlagen, z. B. Prozeßrechnern,
wie sie in der Siemens-Zeitschrift 1974, Seite 675, beschrieben sind, ausgeführt werden. Diese haben
aber, falls sie nur binäre Verknüpfungen herstellen sollen, den Nachteil des größeren Geräte- und
Programmieraufwandes und einer geringeren Arbeitsgeschwindigkeit.
In der Zeitschrift »Regelungftechnische Praxis und
Prozeß-Rechentechnik«, Bd. 16, H. 5, 1974, Seiten 120 bis 125, sind Steueranordnungen beschrieben, mit denen
sowohl binäre als auch digitale Daten verarbeitet werden. Die bekannten Anordnungen enthalten entweder
nur einen Bitprozessor, dem Digitalwerte über Digitplvorsätze, die im wesentlichen Parallel-Serienwandler
sind, zugeführt werden, oder nur einen Wortprozessor, der mit Hilfe eines speziellen Unterprogramms
Bitbcfehle versteht und verarbeiten kann. Die einen Steueranordnungen haben die Vor- und Nachteile
der binären Arbeitsweise, die anderen die der digitalen Arbeitsweise. Der vorliegenden Erfindung liegt die
Aufgabe zugrunde, eine Anordnung zu schaffen, welche die Vorteile der binär arbeitenden Datenverarbeitungsanlagen
und die der digital arbeitenden gleichzeitig aufweist
Erfindungsgemäß wird diese Aufgabe dadurch gelöst, daß das Steuerwerk einen Wort- und einen Bitprozessor
umfaßt, von denen der Wortprozessor nur die Daten mit einem Informationsgehalt von mehreren Bit (Wörter)
und der Bitprozessor nur die Daten mit einem Informationsgehalt von 1 Bit empfängt, verarbeitet und
an die peripheren Geräte sendet, und daß ein Koordinierer wechselweise dem Bitprozessor und dem
Wortprozessor Zugriff zum Programmspeicher gibt, der
so aufgebaut ist, daß er Wortbefehle für den Wortprozessor und Bitbefehle für den Bitprozessor S
enthält
Die Prozessoren sind also über den Programmspeicher gekoppelt, der für alle Prozessoren einen
gemeinsamen Verständigungsbereich darstellt Zwischen den Prozessoren besteht eine programmterhnisch ι ο
klare Trennung, und die einzelnen Prozessoren können weitgeheci zeitlich unabhängig voneinander arbeiten.
Im Speicher sind Befehle für den Bitprozessor und den Wortprozessor enthalten. Mit dem bitweise
arbeitenden Teil der Anordnung werden solche is
Funktionen ausgeführt, für die nur eine Information von
1 Bit übertragen werden muß. Digitale Funktionen werden von dem den Wortprozessor enthaltenden Teil
der Anordnung durchgeführt In diesem Bereich werden also Informationen für die Funktionen von mehreren Bit to
übertragen. Entsprechend können die Befehle zur Ausführung der erstgenannten Funktion so codiert sein,
daß sie vom Bitprozessor interpretiert und ihre Ausführung von diesem veranlaßt werden kann. Auf
diese Weise kann die hohe Arbeitsgeschwindigkeit des Bitprozessors ausgenützt werden, da keine Umcodierungen
erforderlich sind.
Eine solche Anlage hat den Vorteil, daß eine bitweise arbeitende Anlage durch die peripheren Geräte eines
wortweise arbeitenden Digitalrechners ergänzt wird. Bet rifbssysterne und Standardprogramme des R ichners
können übernommen werden. Mit dem Wortprozessor können beliebige und komplexe Aufgaben gelöst
werden; auch ist die Kopplung zu übergeordneten Rechnern leicht möglich. Zwischen binärer und digitaler js
Steuerung besteht eine programmtechnisch klare Trennung und der Bit- und Wortprozessor können
zeitlich unabhängig voneinander arbeiten.
Die Befehle für die digitalen Funktionen können in entsprechender Weise wie die für den Bitprozessor
codiert sein, was den Nachteil hat, daß bei der Ausführung der Befehle eine Umcodierung in die
Sprache des Wortprozessors erforderlich ist. Will man dies vermeiden, müssen die Befehle für den Wortprozessor
in einer diesem angepaßten Weise codiert werden. Unabhängig von der Codierung ist zwischen Bit- und
Wortbefehlen zu unterscheiden ilso zwischen den
Befehlen, die der Bitprozessor und denen, die der Wortprozessor ausführt. Diese Befehle können im
Speicher gemischt in der Reihenfolge, in der sie abgearbeitet werden sollen, abgelegt sein, sie können
aber auch in getrennten Speicherbereichen untergebracht werden.
F.s brauchen nicht die vollständigen Programme im
Speicher enthalten sein, es genügt daß Kenn/eichen für
hestimmte Unterprogramme entha'ten sind, die in
weiteren, den einzelnen Prozessoren zugeordneten Speichern abgelegt sind. Nach Auftreten eines solchen
Kennzeichens im Programm bearbeitet der angesprochene Prozessor das zugehörige Unterprogramm. '<"
Von den Prozessoren hat jeweils nur einer Zugriff zum Speicher. Im einfachsten Fall sind die Zugriffszeiten
gleich und konstant. Man kann auch den einzelnen Prozessoren unterschiedliche, ihren Arbeitszeiten entsprechende
Zugriffszeiten zuordnen. Ferner können <>5 sich während des Programmablaufs die Zeiten ändern.
Gegebenenfalls ist es vorteilhaft, einem Prozessor erst dann Zueriff zum Speicher zu geben, wenn er selbst
bestimmte Aufgaben intern erledigt hat oder wenn ein anderer Prozessor ein im gemeinsamen Speicher
enthaltenes Unterprogramm abgeschlossen hat
Anhand der Zeichnung, in dei Ausführungsbeispiele der Erfindung gezeigt sind, werden im folgenden die
Erfindung sowie weitere Ergänzungen und Vorteile näher beschrieben und erläutert
F i g. 1 zeigt das Prinzipschaltbild eines Ausführungsbeispiels der Erfindung; in den
Fig.2 und 3 ist die Anordnung von Befehlen im Speicher veranschaulicht
In F i g. 1 ist mit WP der Wortprozessor einer digitalen Datenverarbeitungsanlage bezeichnet der
über Digitalschnittstellen DSmit üblichen Peripheriegeräten
für Prozeßrechner, das sind die Standard-Peripherie STP wie Blattschreiber, Sichtgeräte, Bandspeicher
usw, die Prozeß-Peripherie PRP, wie Multiplexer,
Digital- und Analogein- und -ausgabe und ggf. ein weiterer Rechner UER, der z. B. ein übergeordneter
Rechner sein kann, angeschlossen ist Im Ausführungsbeispiel ist nur eine Digitalschnittstelle DS gezeichnet,
an die wie an eine Sammelleitung der Wortprozessor, die Peripheriegeräte usw. angeschlossen sind. Ferner
sind mit der Digitalschnittstelle ein Programmspeicher PSP und ein Koordinierer KOR verbunden. Letzterer
arbeitet mit einem Bitprozessor BPzusammen, der über
eine Bit-Schnittstelle BS mit den Einheiten eines binären Steuersystems verbunden ist Diese Einheiten sind z. B.
solche für die binäre Eingabe BE oder die binäre Ausgabe BA oder ein Speicher BSP für binäre Signale.
Über diese Schnittstellen können nur Informationen von jeweils 1 Bit übertragen werden. Während bei der
Digital-Schnittstelle DS außer den Adressen der
angesprochenen oder sich meldenden peripheren Geräte Daten, z. B. Meßwerte, übertragen werden, ist
die Aufschaltung einer Adresse auf die Binär-Sihnittstelle BS selbst eine Information, d. h. die Einheit mit der
auf der Binär-Schnittstelle BS liegenden Adresse hat
eine bestimmte Funktion auszuüben. Gibt eine Einheit ihre Adresse auf die Bit-Schnittstelle, so bedeutet dies
eine bestimmte Meldung. Ks ist einzusehen, daß ein Befehl über die Bit-Schnittstelle BS weit schneller
abgewickelt werden kann als über die Digital-Schnittstelle DS. Man wird daher, soweit wie möglich,
Steuerbefehle und Meldungen über die Bit-Schnittstelle mit Hilfe des Bitprozessors BPabwickeln. Wird dies zu
aufwendig, z. B. beim Drucken von Protokollen, Ansteuern von digitalen Ausgaben und dergleichen,
verwendet man den Wortprozessor IVPund die diesem
angepaßten digitalen, peripheren Geräte. Zweckmäßig sind die Wortlängen des Bit- und des Wortprozessors
gleich. In einem Wortspeicher M-SP werden Daten für
den Wortprozessor WPund in einem Bitspeichc Daten
für den Bitprozessor abgespeichert.
Das Arbeiisprogramm ist im Programmspeicher PSP
abgelegt Der Koordinierer KOR gibt wechselweise dem Bit prozessor BP und dem Wortprozessor IVP
Zugriff /um Speicher. Außerdem kann er die Signale des binären Teils der Anlage an die des digitalen Teils und
umgekehrt anpassen Der Bitprozessor braucht nicht unbedingt über den Koordinator KOR mit der
Digilal-Schnittstelle DSverbunden zu sein; er kann auch
unmittelbar auf die Digital-Schniuslelle arbeiten, wobei er über die Digital-Schnittstelle den Zugriff zum
Speicher steuert.
Im folgenden werden verschiedene Möglichkeiten der Nicderlegung des Programms im Programmspeicher
PSP und dessen Bearbeitung beschrieben. In den
beiden folgenden Figuren sind jeweils die Zellen des Speichers PSP gezeigt, in denen das Programm
niedergelegt ist. Es werden die Bitbefehle, die vom Bitprozessor ausgeführt werden, mit 6, und die vom
Wortprozessor JVPauszuführenden Wortbefehle mit w,
bezeichnet.
Nach Fig.2 sind die digitalen Programmteile w\...wA und die binären Programmteile 61... 64
gemischt in den Speicher eingetragen. Zwecks einer einfachen Programmierung können die Wortbefehle
entsprechend den Bitbefehlen codiert sein. Dies hat zwar den Nachteil, daß der Wortprozessor vor
Ausführung eines Befehls diesen erst interpretieren muß, dafür kann aber das Programm in der einfachen
Weise geschrieben werden, wie es bei bitweise arbeitenden Anlagen möglich ist. Außerdem kann die
hohe Arbeitsgeschwindigkeit des Bitprozessors und der an ihn angeschlossenen peripheren Geräte ausgenützt
werden. Im Beispiel nach F i g. 2 arbeitet der Bitprozessor zunächst die Bitbefehle b 1 und b 2 ab und führt sie
aus. Der nächste Befehl w 1 ist ein Wortbefehl, der vom Koordinierer als solcher erkannt wird. Dieser sperrt den
Bitprozessor und ruft den Wortprozessor auf, der nun die Wortbefehle wl...w4 abarbeitet. Danach weist
der Koordinierer dem Bitprozessor die Weiterbearbeitung des Programms mit den Befehlen b3 und 64 zu.
Der Koordinierer kann selbstverständlich auch Bestandteil des Bit- oder des Wortprozessors sein.
Eine solche Anordnung der Befehle im Speicher hat den Vorteil, daß die Programmierung sehr einfach ist, da
kein gesonderter Verständigungsbereich zwischen dem Bit- und dem Wortprozessor im Speicher notwendig ist
Ärderungen des Programms sind einfach durchzuführen.
F i g. 3 zeigt eine Anordnung der Befehle im Speicher, bei der im Gegensatz zur Anordnung nach F i g. 1 die
digitalen und die binären Programmteile in getrennten Speicherbereichen untergebracht sind. Die aufgespaltenen Programmteile sind über Merkerbefehle miteinander verbunden. Das Programm läuft z. B. wie folgt ab:
Der Bitprozessor bearbeitet nacheinander die Befehle b 1 und b 2. Der Befehl b(m7s) besagt daß, wenn der
Befehl 62 zu einem bestimmten Ergebnis führt ein Merkersignal 7 gesetzt werden soll. Für dieses
Merkersignal ist ein gesonderter Speicherbereich M vorgesehen. In die siebte Zelle dieses Bereiches wird
demgemäß ein Signal eingeschrieben. Dies ist da im Ausführungsbeispiel eine Speicherzelle des Speichers
PSP fünf Stellen enthält die zweite Stelle der zweiten Speicherzelle im Bereich M. Danach kann der
Bitprozessor die Bitbefehle 63, 64 usw. bis zum Prograrranende b(pe) ausführen. Der Wortprozessor
fragt währenddessen den Bereich Af nach Merkersignalen ab, wozu er das mit WA bezeichnete Programm
verwendet Mit dem Befehl wfml) prüft er, ob to der
ersten Steüe der ersten ZeSe des Bereiches M ein
Merkers^na! eingetragen ist Ist dies nicht der Fail.
fährt er anschließend den Befehl nfoiZ) aas and so fort
MH dem Befehl wfraT) prüft er die siebte ZeBe. Dort ist
das Merkersigna! eingetragen, so daß er aufgrund eines Sprungbefehls wßPWT) zu der Speicherzelle Wl
springt, in der ein bestimmtes Unterprogramm ntn den
Befehlen w\, w 2... beginnt Mit dem letzten Befeh
w(m 71) wird das Merkersignal gelöscht und der Befeh
w(rrß) ausgeführt. Der Wortprozessor wiederhol
zyklisch die Abfrage des Speicherbereichs M nad
S Merkcrsignalen. Über die jeweilige Stelle im Bereich M in welche die Merkersignale eingetragen sind, besteh
eine Zuordnung der einzelnen Programmteile.
Da die Befehle nur in einem Speicher untergebrachi
sind, kann entweder nur der Wortprozessor oder nui
ίο der Bitprozessor Zugriff zum Speicher haben. Vorteil
haft werden vom Koordinator den beiden Prozessorer jeweils bestimmte Zeiten zugeordnet z. B. jeweils zwe
Mikrosekunden. Dies bedeutet nicht daß der eine Prozessor, während der andere Zugriff hat stillsteht
■} Zum Beispiel kann der Wortprozessor, während dei
Bitprozessor die Bitbefehle dem Speicher PSP ent nimmt einen Drucker oder einen Blattschreibei
ansteuern oder einen Meßwert von einem Analog-Digi tal-Umsetzer empfangen.
*o Unabhängiger können die beiden Prozessoren arbeiten, wenn z. B. der Wortprozessor einen eigener
Programmspeicher hat in dem die in F i g. 3 mit w bezeichneten Wortbefehle stehen. Der Wortprozessoi
braucht dann nur zum Abfragen und zum Löschen der
z) Merkersignale in den gemeinsamen Speicher einzugrei
fen. Es wird, was auch beim oben beschriebenen Programmablauf möglich ist dies nicht bitweise tun
sondern er wird jeweils eine ganze Speicherzelle aus dem Bereich M abrufen und intern auf das Vorhanden-
jo sein von Merkersignalen prüfen.
In den bisher beschriebenen Beispielen sind die
Wortbefehle entsprechend den Bitbefehlen codiert Dies hat wie schon erwähnt den Nachteil, daß vor
Ausführung eines Wortbefehls dieser vom Wortprozes-
sor interpretiert werden muß. Es ist auch möglich, die Wortbefehle in einer dem Wortprozessor angepaßten
Art zu codieren. Dies hat zwar den Nachteil, daß das Bedienungsprogramm sehr umfangreich wird, da es
Merkersignale einfügen, zuordnen und verwalten muß,
hat aber andererseits eine Verkürzung der Bearbeitungszeit der Wortbefehle zur Folge, da die Interpretationszeit der Befehle entfällt Auch in diesen Fällen
können die Wort- und die Bitbefehle gemischt im Speicher oder gesonderten Speicherbereichen unterge-
bracht werden. Die Befehle können in der Reihenfolge
des Programms eingegeben werden und automatisch mit Hilfe des Codierers in den getrennten Speicherbereichen abgelegt werdea Es ist selbstverständlich auch
möglich, Wort- und Bitbefehle getrennt einzugeben und
in gesonderte Speicherbereiche einzuschreiben.
Anstelle der anhand von Fig.3 beschriebene}!
Abfrage der Merkersignale ober die Sprnngiiste WA können die digitalen Programme bzw. Programmteile m
der Weise aufgebaut sein, daS sie jeweäs nut emem
SS Befiehl zur Merkerabfrage beghmen and mit einem
Befehl zum Löschen des Merkersignals enden. Danach
wird die Adresse des nachfolgenden PrograsHBteüs
ermittelt und, sofern das zugehörige Merleersignai
gesetzt ist t oder, «esa das Merkersignal
«0 nicht gesetzt ist, die zugehörigen Wortbefehle fibersprüngen.
Claims (9)
1. Anordnung zur Steuerung von Verfahrensabiäufen mit einem zentralen Steuerwerk, das Daten
mit einem Informationsgehalt von mehreren Bit (Wörtern) sowie Daten mit einem Informationsgehalt
von 1 Bit von peripheren Geräten empfängt, aufgrund eines in einem Programmspeicher enthaltenen
Programms verarbeitet und an periphere >o Geräte sendet, dadurch gekennzeichnet,
daß das Steuerwerk einen Won-(WP) und einen Bitprozessor (BP) umfaßt, von denen der Wortprozessor
(WP) nur die Daten mit einem Informationsgehalt von mehreren Bit (Wörter) und der
Bitprozessor (BP) nur die Daten mit einem Informationsgehalt von 1 Bit empfängt, verarbeitet
und an die peripheren Geräte (WSP, STP, PRP, UER, BA) sendet, und daß ein Koordinierer (KOR)
wechselweise dem Bitprozessor (BP) und dem Wortprozessor (WP) Zugriff zum Programmspeicher
(PSP) gibt, der so aufgebaut ist, daß er Wortbefehle (w,) für den Wortprozessor (WP) und
Bitbefehle (bjfür den Bitprozessor (BP) enthält.
2. Anordnung nach Anspruch 1. dadurch gekennzeichnet,
daß die Befehle (bh w,) für die Prozessoren
(BP. WP) gemischt in der Reihenfolge des Programmablaufs in die Speicherzellen des Programmspeichers
(PSP)eingetragen sind.
3. Anordnung nach Anspruch 1, dadurch gekennzeichnet,
daß der Programmspeicher so aufgebaut ist, daß die von den Prozessoren (WP, BP)
auszuführenden Befehle (w„ b,) in nach den
Prozessoren gesonderten Bereichen (B, W) des Programmspeichers (PSPJeingetragen sind.
4. Anordnung nach Anspruch 3, dadurch gekennzeichnet, daß der Programmspeicher so ausgebildet
ist, daß einer der Prozessoren, vorzugsweise der Bitprozessor (BP), während der ihm zugeteilten
Zugriffszeit zum Programmspeicher (PSP) die gespeicherten Befehle (w„ b,) liest, bei Vorliegen
eines ihm zugeordneten Befehls (b,) diesen ausführt und hei Vorliegen eines von dem anderen Prozessor
(WP) auszuführenden Befehls in dem diesem Prozessor zugeordneten Programmspeicherbereich
(M) ein Merkersignal einschreibt, das in einer der folgenden, dem anderen Prozessor (WP) zugeteilten
Zugriffszeiten von diesem abgefragt und ein dem Merkersignal zugeordnetes Unterprogramm ausgeführt
wird.
5. Anordnung nach Anspruch 4, dadurch gekennzeichnet, daß das eine Länge von 1 Bit aufweisende
Merkersignal in eine durch einen Befehl gegebene Stelle einer Speicherzelle des Programmspeicherbereiches
(M) eingetragen wird und daß der den Speicherbereich (M) abfragende Prozessor (WP)
aufgrund der Stelle, in die ein Merkersignal eingetragen ist. ein bestimmtes Unterprogramm
ausführt.
6. Anordnung nach einem der Ansprüche 1 bis 5, ()°
dadurch gekennzeichnet, daß der Koordinator (KOR) so ausgebildet ist, daß er jeweils dem
Prozessor Zugriff zu dem Programmspeicher (PSP) gibt, der den jeweils zu bearbeitenden Befehl
ausführen soll. 6S
7. Anordnung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß der Koordinator
(KOR) so ausgebildet ist, daß er den Prozessoren
(BP. WP) zyklisch Zugriffszeiten zuteilt
8. Anordnung nach Anspruch 7, dadurch gekennzeichnet, daß der Koordinator (KOR) so ausgebildet
ist, daß die Zugriffszeiten konstant sind.
9. Anordnung nach Anspruch 7 oder 8, dadurch gekennzeichnet, daß der Koordinator (KOR) so
ausgebildet ist, daß die Zugriffszeiten gleich sind.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19752522343 DE2522343C3 (de) | 1975-05-20 | 1975-05-20 | Anordnung zur Steuerung Von Verfahrensabläufen |
FR7614258A FR2312061A1 (fr) | 1975-05-20 | 1976-05-12 | Dispositif de commande et/ou de reglage de deroulements de processus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19752522343 DE2522343C3 (de) | 1975-05-20 | 1975-05-20 | Anordnung zur Steuerung Von Verfahrensabläufen |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2522343A1 DE2522343A1 (de) | 1976-12-02 |
DE2522343B2 true DE2522343B2 (de) | 1977-03-17 |
DE2522343C3 DE2522343C3 (de) | 1979-03-08 |
Family
ID=5946993
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19752522343 Expired DE2522343C3 (de) | 1975-05-20 | 1975-05-20 | Anordnung zur Steuerung Von Verfahrensabläufen |
Country Status (2)
Country | Link |
---|---|
DE (1) | DE2522343C3 (de) |
FR (1) | FR2312061A1 (de) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4058711A (en) * | 1976-04-16 | 1977-11-15 | Cincinnati Milacron Inc. | Asynchronous dual function multiprocessor machine control |
US4296464A (en) * | 1977-03-03 | 1981-10-20 | Honeywell Inc. | Process control system with local microprocessor control means |
CA1103364A (en) * | 1977-04-25 | 1981-06-16 | Raymond A. Grudowski | Programmable controller with integral microprocessor |
DE3101270C2 (de) * | 1981-01-16 | 1985-07-25 | Christian Dipl.-Ing. 8000 München Nitschke | Rechneranordnung zur Wortverarbeitung mit einer Einrichtung zur Funktionserweiterung |
DD266719A3 (de) * | 1983-08-02 | 1989-04-12 | Numerik Karl Marx Veb | Programmsteueranordnung zur steuerung von maschinen und prozessen |
US4789789A (en) * | 1986-02-17 | 1988-12-06 | Tektronix, Inc. | Event distribution and combination system |
US4801813A (en) * | 1986-02-17 | 1989-01-31 | Tektronix, Inc. | Event distribution and combination system |
JPH0827645B2 (ja) * | 1987-04-27 | 1996-03-21 | 株式会社東芝 | プログラマブルコントロ−ラ |
DE3718639A1 (de) * | 1987-06-04 | 1988-12-22 | Kloeckner Moeller Elektrizit | Verfahren und schaltungsanordnung zum betreiben von zwei oder mehr mikroprozessoren im parallelbetrieb, insbesondere in speicherprogrammierbare steuerungen |
JP2685245B2 (ja) * | 1988-10-05 | 1997-12-03 | 株式会社東芝 | プログラマブルコントローラ |
JP2530380B2 (ja) * | 1990-04-02 | 1996-09-04 | 株式会社日立製作所 | プロセス制御方法及び制御用コントロ―ラ |
JP2848060B2 (ja) * | 1991-10-24 | 1999-01-20 | 株式会社日立製作所 | プログラマブルコントローラおよびシーケンス制御方法 |
FR2695739B1 (fr) * | 1992-09-15 | 1994-11-18 | April Automates Sa | Procédé de traitement de données booléennes dans une unité centrale d'automate programmable et coprocesseur booléen pour la mise en Óoeuvre de ce procédé. |
-
1975
- 1975-05-20 DE DE19752522343 patent/DE2522343C3/de not_active Expired
-
1976
- 1976-05-12 FR FR7614258A patent/FR2312061A1/fr active Granted
Also Published As
Publication number | Publication date |
---|---|
FR2312061B3 (de) | 1979-02-02 |
DE2522343C3 (de) | 1979-03-08 |
FR2312061A1 (fr) | 1976-12-17 |
DE2522343A1 (de) | 1976-12-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3511023C2 (de) | Analog/Digital-Wandler | |
DE2912287C3 (de) | Datenverarbeitungsanlage | |
DE2844357A1 (de) | Speichererweiterung | |
DE2641741A1 (de) | Rechnersystem aus mehreren miteinander verbundenen und zusammenwirkenden einzelrechnern | |
DE2364408A1 (de) | System zur erstellung von schaltungsanordnungen aus hochintegrierten chips | |
DE1774052B1 (de) | Rechner | |
DE2522343B2 (de) | Anordnung zur steuerung von verfahrensablaeufen | |
DE1275800B (de) | Steuerwerk fuer datenverarbeitende Maschinen | |
DE2908691A1 (de) | Digitalrechner | |
DE1190706B (de) | In zwei abwechselnden Zyklen arbeitende programmgesteuerte elektronische digitale Rechenmaschine | |
DE2935101C2 (de) | ||
EP0130269B1 (de) | Speicherprogrammierbare Steuerung | |
DE3506592C2 (de) | Aufzeichnungsgerät | |
DE4411389A1 (de) | Programmierbare Steuereinheit und Betriebsverfahren | |
DE1499191B2 (de) | Elektronische einrichtung fuer eine datenverarbeitungsanlage | |
DE2403669C3 (de) | SpezialComputer | |
DE3938517C2 (de) | ||
DE2729617A1 (de) | Messeinrichtung fuer ueber eine mit konstanter geschwindigkeit gleitende, zeitlich konstante zeitspanne gebildete integralwerte | |
DE1774421B1 (de) | Mehrprogramm datenverarbeitungsanlage | |
DE2932394A1 (de) | Intelligente, programmierbare prozessteueranordnung | |
DE1499286B2 (de) | Datenbearbeitungsanlage | |
DE2343501B2 (de) | Steuerschaltung für zumindest eine Rechenanlage mit mehreren für die Durchführung von EuWAusgabe-Programmen bestimmten Registern | |
DE2217565A1 (de) | Steuerteil eines Rechenautomaten, der die relative Basisadresse von Befehlen bildet | |
EP1429254B1 (de) | Interrupt-Behandlung in einem CAN-Knoten | |
DE3326898A1 (de) | Datenverarbeitungsmaschine |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |