DE2510981C2 - Synchronisierschaltung fuer unabhaengige taktimpulsfolgen - Google Patents
Synchronisierschaltung fuer unabhaengige taktimpulsfolgenInfo
- Publication number
- DE2510981C2 DE2510981C2 DE19752510981 DE2510981A DE2510981C2 DE 2510981 C2 DE2510981 C2 DE 2510981C2 DE 19752510981 DE19752510981 DE 19752510981 DE 2510981 A DE2510981 A DE 2510981A DE 2510981 C2 DE2510981 C2 DE 2510981C2
- Authority
- DE
- Germany
- Prior art keywords
- clock pulse
- pulse train
- frequency clock
- input
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Rücksetzeingang
zwecks Beeinflussung der Dauer der Synchron-Taktimpulse mit Steuerimpulsen beaufschlagt
wird.
35
a) Der Steuereingang wird von den Taktimpulsen der höherfrequenten Taktimpulsfolge angesteuert;
b) der Rücksetzeingang ist mit einem der aktiven Phase der Taktimpulse entsprechenden Potential
verbunden;
c) der Setzeingang ist einerseits mit dem einen Belag eines Kondensators verbunden, dessen zweitem
Belag die Taktimpulse der niedrigerfrequenten Taktimpulsfolge zugeführt werden, und andererseits
mit dem Anodenanschluß einer Diode verbunden, deren Kathode mit dem komplementären
Ausgang des Flipflops verbunden ist.
Die Erfindung wird im folgenden an Hand der in den Figuren dargestellten Einzelheiten näher erläutert.
Fig. 1 zeigt die erfindungsgemäße Synchronisationsschaliung;
Fig. 2 zeigt die Wirkung der erfindungsgemäßen Schaltungsanordnung an Hand von Impulsdiagrammen.
Die erfindungsgemäße Synchronisationsschaltun« besteht im wesentlichen aus einem J-K-F\ipüop, dessen
spezifische Wirkungsweise auf Grund der speziellen Beschallung der Anschlußklemmen an Hand
der Impulsdiagramme erläutert wird.
Ausgangsbasis für diese Wirkungsweise ist die bekannte Funktionstabelle eines /-AT-Flipflops, die
im folgenden wiedergegeben wird.
Werden Ein- oder Ausgänge von Funktionseinheiten einer Datenverarbeitungsanlage nach etwa anliegenden
binären Informationen abgefragt, so muß während dieses Abfragevorgangs an der abzufragenden
Anschlußklemme ein definierter Zustand, also im Binärsystem eindeutig einer der Logikzustände
»0« oder »1« vorliegen. Eine Abfrage während eines Übergangs zwischen den logischen Zuständen würde
zu fehlerhaften Abfrageergebnissen führen.
Der Gewährleistung definierter Zustände dienen sogenannte Synchronisierungsschaltungen, die definiert
sind als Schaltungen, die die Erkennung und Speicherung aller richtigen Ein^angszustände sicherstellen.
Gegenstand der vorliegenden Erfindung ist eine derartige Schaltungsanordnung zur Synchronisation
zweier unabhängiger Taktimpulsfolgen, deren Impulsfolgefrequenzen sich mindestens wie 2: 1 verhalten
und wobei die Impulslänge der niedrigerfrequenten Taktimpulsfolge mindestens zwei Taktperioden
der höherfrequenten Taktimpulsfolge überdauert.
Die erfindungsgemäße Synchronisierschaltung zeichnet sich durch einen besonders einfachen Aufbau
aus und gewährleistet ein sicheres Schaltverhalten.
Die Synchronisierschaltung gemäß der Erfindung ist dadurch gekennzeichnet, daß ein J-K-FUpf\op vorgesehen
ist, das auf der Grundlage der nachfolgend definierten Beschallung der Eingänge am realen Ausgang
die Synchron-Taktimpulse abgibt:
0
0
1
1
0
0
1
0
0
1
1
1
0
1
1
0
1
0
1
1
0
1
0
1
1
Ausgangszustand bleibt
unverändert
unverändert
Ausgangszustand wird
gleich /
gleich /
1 1 Ausgangszustand ändert
0 j sich bei jedem Takt
0 j sich bei jedem Takt
Dabei bedeutet
/ logische Beschallung des Setzeingangs,
K logische Beschallung des Rücksetzeingangs,
Qn Ausgangssignal vor dem nächsten Steuertakt,
Qn +, Ausgangssignal nach dem Steuertakt.
Bezugnehmend auf das in F i g. 1 dargestellte Ausführungsbeispiel sind folgende Zuordnungen getroffen:
Der Setzeingang J wird über einen Kondensator C von der niedrigerfrequenten Taktimpulsfolge
L angesteuert. Der Rücksetzeingang K wird konstant auf logisch »1« gehalten.
Der Steuereingang wird von der höherfrequenten Taktimpulsfolge 5 angesteuert. Der komplementäre Ausgang des Flipflops wird unter Zwischenschaltung einer Diode D mit dem Setzeingang / verbunden, wobei die Diode anodenseitig mit diesem Eingang verbunden ist.
Am wahren Ausgang Q des Flipflops werden die aus den beiden unabhängigen Taktimpuls-
Der Steuereingang wird von der höherfrequenten Taktimpulsfolge 5 angesteuert. Der komplementäre Ausgang des Flipflops wird unter Zwischenschaltung einer Diode D mit dem Setzeingang / verbunden, wobei die Diode anodenseitig mit diesem Eingang verbunden ist.
Am wahren Ausgang Q des Flipflops werden die aus den beiden unabhängigen Taktimpuls-
folgen gewonnenen Synchron-Taktimpulse abgeceben und, wie eingangs erwähnt, gegebenenfalls
zur gesicherten Abfrage bestimmter Zustände benutzt.
Die Wirkungsweise ist nun folgende:
Zu einem Zeitpunkt tu tritt ein Taktimpuls der
niedrigerfrequenten Taktimpulsfolge L am einen Belae
des Kondensators C auf. Aus Energieerhaltungsgründen macht der zweite Belag dieses Kondensators
C den durch die positive Flanke des L-Taktes
initiierten Pcientialsprung am ersten Kondensatorbelag mit, so daß am Setzeingang J logisch »1« ansteht.
Da vereinbarungsgemäß am Rücksetzeingang K ein logisch »1« entsprechendes Dauersignal ansteht,
ändert sich der Funktionstabelle des Flipflops entsprechend dessen Ausgangssign^l mit dem nächsten
am Steuereingang anstehenden Steuertakt S. Zum Zeitpunkt /, erscheint ein Steuerlakt, so daß der Ausgang
Q nunmehr ein logisch »1« entsprechendes Signal abgibt.
Dies logisch »1« entsprechende Ausgangssignal kann natürlich nur unter der Voraussetzung auftreten,
daß vorher logisch »0« anstand. Dies ist andererseits jedoch stets dadurch gewährleistet, daß am Setzeingang
J logisch »0« gegeben war und der Funktionstabelle zufolge für K »1« der Ausgang das am
Setzeingang J anstehende Signal überniiiMH.
Zum Zeitpunkt/, steht also am realen AusgangQ
logisch »1« an. Damit liegt der komplementäre Ausgang U auf logisch »0« und die Diode D ist leitend,
wodurch sich nunmehr der Kondensator C aufladen kann. Zum Zeitpunkt /., ist der Aufladevorgang abgeschlossen,
so daß am Setzeingang J wieder ein logisch »0« entsprechendes Signal ansteht. Nunmehr
ist die Diode D wieder gesperrt, und die Ladung des Kondensators C wird nicht mehr beeinflußt.
Auf Grund der nunmehr vorliegenden logischen Konstellation J =■- »0«, K = »1« ändert sich mit dem nächsten Steuertakt S der Ausgang Q dahingehend, daß er den am Setzeingang gegebenen logischen Zustand annimmt. Zum Zeitpunkt r:) wird somit das logisch »1« entsprechende wahre Ausgangssignal Q zurückgesetzt, so daß Q = »0« ansteht.
Auf Grund der nunmehr vorliegenden logischen Konstellation J =■- »0«, K = »1« ändert sich mit dem nächsten Steuertakt S der Ausgang Q dahingehend, daß er den am Setzeingang gegebenen logischen Zustand annimmt. Zum Zeitpunkt r:) wird somit das logisch »1« entsprechende wahre Ausgangssignal Q zurückgesetzt, so daß Q = »0« ansteht.
Zum Zeitpunkt I1 ist die Impulsdauer des Taktimpulses
der niedrigfrequenten Taktimpulsfolge beendet. Am Eingang L steht logisch »0« an, was aus
Energieerhai'ungsgründen wiederum eine sprunghafte
PotentiJänderung am Kondensator bedinge Der Kondensator C entlädt sich nunmehr sofort über
einen in einer Ansteuerschaltung liegenden, gestrichelt angedeuteten Widerstand.
Die Synchronisierschaltung gemäß der Erfindung ist nunmehr wieder in einen Zustand überführt, in
welchem die Auswertung des nächsten Taktes der niedrigerfrequenten Taktimpulsfolge möglich ist, was
durch Angabe der Zeitpunkte r-... rN angedeutet ist.
Bei dem beschriebenen Ausführungsbeispiel steht das Ausgangssignal Q, d. h. der Synchron-Taktimpuls,
während der Dauer einer Taktperiode der höherfrequenten Taktimpulsfolge an. Auf der Grundlage
der die Wirkungsweise eines ./-K-Flipflops beschreibenden
Funktiunstabelle läßt sich jedoch ohne weiteres erkennen, daß die Synchron-Taktimpulse
bezüglich ihrer Impulsdauer durch Einflußnahme auf den Rücksetzeingang manipulierbar sind.
Hierzu 1 Blatt Zeichnungen
Claims (1)
1. Schaltungsanordnung zur Synchronisation zweier unabhängiger Taktimpulsfolgen, deren Impulsfolgefrequenzen
sich mindestens wie 2 : 1 verhalten und wobei die Impulslänge der niedrigerfrequenten
Taktimpulsfolge mindestens zwei Taktperioden der höherfrequenten Taktimpulsfolge
überdauert, dadurch ge kennzeich- "> net, daß ein 7-Ä-Flipflop vorgesehen ist, das auf
der Grundlage der nachfolgend definierten Beschaltung der Eingänge am realen Ausgang die
Synchron-Taktimpulse abgibt:
a) Der Steuereingang wird von den Taktimpulsen der höherfrequenten Taktimpul^folge angesteuert;
b) der Rücksetzeingang ist mit einem der aktiven Phase der Taktimpulse entsprechenden
Potential verbunden;
c) der Setzeingang ist einerseits mit dem einen Belag eines Kondensators verbunden, dessen
zweitem Belag die Taktimpulse der niedrigerfrequenten Taktimpulsfolge zugeführt werden, und andererseits mit dem Anodenanschluß
einer Diode verbunden, deren Kathode mit dem komplementären Ausgang des Flipflops verbunden ist.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19752510981 DE2510981C2 (de) | 1975-03-13 | 1975-03-13 | Synchronisierschaltung fuer unabhaengige taktimpulsfolgen |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19752510981 DE2510981C2 (de) | 1975-03-13 | 1975-03-13 | Synchronisierschaltung fuer unabhaengige taktimpulsfolgen |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2510981B1 DE2510981B1 (de) | 1976-02-12 |
DE2510981C2 true DE2510981C2 (de) | 1976-10-21 |
Family
ID=5941282
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19752510981 Expired DE2510981C2 (de) | 1975-03-13 | 1975-03-13 | Synchronisierschaltung fuer unabhaengige taktimpulsfolgen |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE2510981C2 (de) |
-
1975
- 1975-03-13 DE DE19752510981 patent/DE2510981C2/de not_active Expired
Also Published As
Publication number | Publication date |
---|---|
DE2510981B1 (de) | 1976-02-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2608902C3 (de) | Code-Wandler-Vorrichtung | |
DE2162486A1 (de) | Digital gesteuerter Impulsgenerator | |
DE19546805C2 (de) | Impulsbreitenmodulationsschaltung | |
DE69317986T2 (de) | Schnelle Zähler zum alternativen Auf- und Abzählen von Impulsfolgen | |
DE3850808T2 (de) | Erzeugung von Taktimpulsen. | |
DE3221211A1 (de) | Impulsgenerator | |
DE2811725A1 (de) | Pegelanzeigeeinrichtung | |
DE2634897A1 (de) | Anordnung zu einer elektronisch programmierbaren frequenzkorrektur | |
DE2917126C2 (de) | Verfahren zum Prüfen einer integrierten Schaltung und Anordnung zur Durchführung des Verfahrens | |
DE2447991A1 (de) | Elektronische schaltung, die speiseimpulse zu einem elektrischen motor eines zeitnahme- bzw. zeitmessgeraetes liefert | |
CH657487A5 (de) | Funktionsgenerator zur erzeugung einer anzahl von sich wiederholenden digitalen wellenformen. | |
EP0019821B1 (de) | Verfahren und Anordnung zur Übertragung einer Binärfolge | |
DE2510981C2 (de) | Synchronisierschaltung fuer unabhaengige taktimpulsfolgen | |
DE2023155A1 (de) | Modulationseinrichtung | |
DE3602818A1 (de) | Gewichtungsereignis-zaehlerschaltungsanordnung | |
DE2432400A1 (de) | Anordnung zum erkennen fehlerhafter signale, die einen parallel-serien-umsetzer durchlaufen haben | |
DE2703570C2 (de) | ||
DE3910405C2 (de) | Schaltungsanordnung, insbesondere zur Steuerung elektrischer Leistung | |
DE2613930B2 (de) | Digitaler Phasenregelkreis | |
DE2754256A1 (de) | Vorrichtung zur messung impulsmodulierter wellen | |
DE2657404B2 (de) | Steuerwerk | |
DE2112179A1 (de) | Schaltende Datenstation | |
EP0073969A2 (de) | Verfahren zur Übergabe des Refresh-Signals an einen Halbleiterspeicher und Schaltung zur Ausführung des Verfahrens | |
DE2150011A1 (de) | Datenweitergabeanordnung | |
DE1809207B2 (de) | Astabiler Multivibrator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E77 | Valid patent as to the heymanns-index 1977 | ||
8339 | Ceased/non-payment of the annual fee |