DE2505662A1 - Vorrichtung zum ueberpruefen der wirksamkeit eines zeitgebers - Google Patents
Vorrichtung zum ueberpruefen der wirksamkeit eines zeitgebersInfo
- Publication number
- DE2505662A1 DE2505662A1 DE19752505662 DE2505662A DE2505662A1 DE 2505662 A1 DE2505662 A1 DE 2505662A1 DE 19752505662 DE19752505662 DE 19752505662 DE 2505662 A DE2505662 A DE 2505662A DE 2505662 A1 DE2505662 A1 DE 2505662A1
- Authority
- DE
- Germany
- Prior art keywords
- signal
- output
- timer
- logical
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/048—Monitoring; Safety
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Tests Of Electronic Circuits (AREA)
- Electronic Switches (AREA)
Description
Patentanwälte Dip!.-!ng. Hans L&ngosch Or.-ir.g. Heinz Hosenthien
7000 Stuttgart 1 Herdweg 62 Telefon (0711)296523
Anmelderin:
Firma S.I.E. Societd Italiana
Elettronica SpA
Milano /Italien
Via Inverigo 14
Elettronica SpA
Milano /Italien
Via Inverigo 14
Vorrichtung zum Überprüfen der Wirksamkeit
eines Zeitgebers
Die vorliegende Erfindung betrifft eine Vorrichtung
zum Überprüfen der Wirksamkeit von logischen Systemen
der Automatisierung von Anlagen und im besonderen eine Vorrichtung, mittels welcher während des normalen
Betriebes die Wirksamkeit jener Teile der logischen Systeme laufend kontrolliert werden kann, welche dazu
dienen, die Auslösung von Schutzmaßnahmen zeitlich zu verzögern, also die sogenannten Zeitgeber»
509834/0268
Nachstehend werden die typischen Funktionsmerkmale
irgendeines in der Technik normalerweise verwendeten Zeitgebers beschrieben. Die darauf folgende Beschreibung
der erfindungsgeraäßen Kontrollvorrichtung bezieht sich auf einen solchen Zeitgeber, ganz gleich welcher
Bauart.
Der Zeitgeber empfängt an seinem Eingang ein logisches
Steuersignal, d.h. ein Signal, welches durch einen definierten
Zustand "O" und durch einen definierten Zustand "1" gekennzeichnet ist. An seinem Ausgang liefert
der Zeitgeber ein analoges logisches Signal.
Normalerweise befindet sich sowohl der Eingang wie der Ausgang des Zeitgebers im Zustand "0", welcher der Abwesenheit
eines Steuersignals und damit keine Auslösung einer Schutzmaßnahme entspricht.
Sobald am Eingang ein Steuerbefehl eintrifft, geht der Eingang in den Zustand:!'"!" über und damit beginnt die
Zählung der Verzögerungszeit, Diese Zeit ist im allgemeinen innerhalb eines gewissen Bereiches einstellbar.
Während der Zählung verbleibt der Ausgang noch im Zustand "O1V Wenn das Steuersignal wieder verschwindet, ehe die
Zählung beendet ist, dann verbleibt der Zeitgeber auf Null, d.h. im Anfangszustand. Wenn dagegen das Steuer-
509834/0268
signal anhält, dann erscheint am Ende der eingestellten
Zeit am Ausgang das Signal "Zeitende", d.h. der Ausgang geht in den Zustand "1" über.
Der Ausgang verbleibt im Zustand "1" solange das Steuersignal
anhält und beim Verschwinden des Steuersignals geht der Ausgang auf Null zurück und der Zeitgeber befindet sich wieder in seinem Anfangszustand.
Bei der Betrachtung der Folgen von möglichen Störungen
in der Wirksamkeit eines Zeitgebers unterscheidet man zwei Fälle:
a) das Signal "Zeitende" erscheint am Ausgang mit einer
Verzögerung, in bezug auf das Steuersignal, welche kürzer ist als die eingestellte Verzögerungszeit, oder
es erscheint ständig, unabhängig vom Steuersignali
b) das Signal "Zeitende" erscheint am Ausgang mit einer
Verzögerung, in bezug auf das Steuersignal, welche länger ist als die eingestellte Zeit oder es erscheint
überhaupt nicht.
Die Störungen des Falles a) werden als "sicher" bezeichnet,
da sie die Sicherheit der kontrollierten Anlage nicht beeinträchtigen, obwohl sie Sicherheitsmaßnahmen
auslösen. Das Vorhandensein solcher Störungen wird außerdem durch die erfolgte Auslösung sofort offenbar.
509834/0268
Die Störungen des Falles b) dagegen werden als "nicht sicher" bezeichnet, da sie die Sicherheit der kontrollierten Anlage aufheben, welche also ohne Schutz bleibt.
Diese Störungen des Falles b) können nur durch entsprechende Überprüfungsmaßnahmen festgestellt werden, mittels
welcher der Steuerbefehl und das zeitgerechte Erscheinen des Signals "Zeitende" simuliert werden.
Andererseits ist es bekannt, aufgrund der Theorie der Verläßlichkeit, daß die Überprüfung.eines Elements in
nahen Zeitabständen, die praktisch akzeptabel sind, die Verläßlichkeit einer solchen Betriebsüberwachung bedeutend
erhöht. Aus diesen Betrachtungen erkennt man die Bedeutung der Überprüfung der fundamentalen Elemente
eines Schutzsystems.
Bei den bekannten, normalerweise in der Technik verwendeten logischen Systemen ist die Überprüfung der Zeitgeber, ganz gleich ob von Hand oder automatisch betrieben,
nur in der Weise ,möglich, daß der Zeitgeber vom
Normalbetrieb abgeschaltet wird, sodaß während der Überprüfung desselben seine Funktion, nämlich die Auslösung
einer Schutzmaßnahme beim Erscheinen des Signals "Zeitende",
unterbrochen ist. Es besteht nun aber die Möglichkeit, daß die Auslösung einer Schutzmaßnahme gerade
während der Überprüfung des Zeitgebers erforderlich wird, also während einer Zeit, während der das logische System
509834/0268
ganz oder teilweise abgeschaltet sind. Außerdem kann infolge einer Störung am Zeitgeber oder im logischen
System der Ausfall des Schutzes permanent werden, so daß
der Vorteil der Verläßlichkeit, der mittels der periodischen Überprüfung erreicht werden soll^ annulliert wird
infolge der Möglichkeit von "nicht sicheren" Störungen, die durch die Kontrollapparatur selbst verursacht sind«
Zur Vermeidung der vorstehend geschilderten Nachteile
hat sich die Erfindung folgende Aufgaben gestellt:
- bei einem in ein logisches Automatisierungssystem eingeschalteten
Zeitgeber die Möglichkeit zu bieten, zyklische Überprüfungen durchzuführen t welche das Vorhandensein
oder Nichtvorhandensein von "nicht sicheren"
Störungen feststellen, wobei jedoch der Zeitgeber selbst zusammen mit dem ganzen logischen System für
die Auslösung einer Schutzmaßnahme wirksam bleibt, welche während des Überprüfungszyklus erforderlich
werden sollte;
- bei einem logischen System^ in welchem Zeitgeber für
die verzögerte Auslösung von Schutzmaßnahmen verwendet werden, die Möglichkeit zu bieten, die eingestellten
Verzögerungszeiten zu überprüfen, ohne dabei den Zeitgeber und das logische System vom normalen Überwachungs
betrieb abzuschalten; ■*
509834/0268
- die Möglichkeit zu bieten, in der bereits beschriebenen Weise und zu dem beschriebenen Zweck eine beliebige
Anzahl von Zeitgebern, im Kaskadenbetrieb, zu überprüfen und dabei die Genauigkeit der eingestellten
Verzögerungszeiten, sowohl des einzelnen Zeitgebers, wie der Summe der Verzögerungszeiten zu überprüfen.
Zur Lösung dieser Aufgaben sieht die Erfindung eine Vorrichtung
vor, die mit einem zu einem logischen System gehörenden Zeitgeber gekoppelt ist und die es gestattet:
-während des normalen Betriebes der Anlage Überprüfungszyklen durchzuführen, um fehlerhafte Einstellungen, Einstellungsveränderungen
und alle "nicht sicheren" Störungen des Zeitgebers und der Überprüfungsvorrichtung
selbst festzustellen, ohne dabei die Sicherheit-der Aus-.
lösung der Schutzmaßnahmen während des tiberprüfungszyklusses zu beeinträchtigen,
wobei der Zeitgeber am Eingang ein Eingangssignal empfängt, aufgrund dessen der Zeitgeber die Zählung der
eigenen Verzögerungszeit beginnt und wenn dieses Eingangssignal eine Dauer hat, die länger ist als die eingestellte
Verzögerungszeit, ein Ausgangssignal liefert, solange das Eingangssignal anhält, und beim Verschwinden
des letzteren in seine Anfangslage zurückkehrt, wobei die Lösung dieser Aufgabe mittels einer ÜberprÜfungs
vorrichtung erfolgt, welche im wesentlichen besteht aus:
509834/0263
- einem ersten logischen Operator mit zwei Eingängen
und einem Ausgang, der die logische Summe des an einem
seiner Eingänge zugeführten Eingangssignals und eines ersten, lokal in der Überprüfungsvorrichtung gebildeten
und seinem zweiten Eingang zugeführten Hilfssignals
durchführt; und dessen Ausgang, an dem diese logische Summe erscheint, die das Steuersignal für den Zeitgeber
darstellt, mit dem Eingang des Zeitgebers verbunden ist;
- einem zweiten logischen Operator mit zwei Eingängen und
einem Ausgang, der das logische Produkt des Steuersignals
des Zeitgebers für das Ausgangssignal des negierten Zeitgebers ausführt und zu diesem Zwecke mit einem seiner
Eingänge mit dem Ausgang des ersten logischen Operators und mit dem anderen Eingang mit dem Ausgang des Zeitgebers
verbunden ist, während der Ausgang des zweiten logischen Operators, an dem dieses logische Produkt erscheint, das
unmittelbar das erste Hilfssignal darstellt oder zur Bildung desselben mittelbar beiträgt—t unmittelbar oder wenigstens mittelbar mit dem zweiten der beiden
Eingänge des ersten logischen Operators verbunden ist;
- einem ersten Verzögerer, der beim Erscheinen des Ausgangssignals
des Zeitgebers das Erscheinen des ersten Hilfssignals um eine gewisse Zeit verzögert und zu diesem
Zwecke mit dem zweiten logischen Operator in der Weise verbunden ist, daß er dessen Ausgangssignal verzögert.
509834/0268
Im folgenden ist die Erfindung mit bezug auf die beiliegenden
Zeichnungen anhand eines Ausführungsbeispiels
näher beschrieben.
näher beschrieben.
Fig. 1 ist ein Schema in Blockform, das die Schaltung und die Verwendung der erfindungsgeraäßen Überprüfungsvorrichtung
darstellt,
Fig. 2 ist das Schaltschema eines bevorzugten Ausführungsbeispiels
der erfindungsgemäßen Vorrichtung, in elektronischer Ausführung;
Fig. 3 und 4 sind Diagramme, welche schematisch den
Verlauf der in der Vorrichtung nach Fig.2 vorhandenen Signale darstellen.
Der Erläuterung der Erfindung werden folgende Betrachtungen vorausgeschickt. Abgesehen von den eventuell vorhandenen
Zeitgebern ist ein logisches Automatisierungssystem durch Endorgane gekennzeichnet,, die eine eigene Verzögerungszeit
zwischen dem Steuersignal und dem Ansprechen aufweisen.
Zum Beispiel ein elektrisches System, das auf eine Anlage
über ein Relais wirkt, ist nicht in der Lage, eine Schutzmaßnahme auszulösen, wenn das elektrische Steuersignal der
Relaisspule nicht für die zum Ansprechen des Relais erforderliche Mindestzeit anhält; diese Mindestzeit liegt im
Bereich von Millisekunden.
Wenn Tr die Mindestzeit zum Ansprechen der Endorgane ist,
dann kann irgendein Impulssignal, dessen Dauer geringer
509834/0268
als T ist, sicher keine Schutzmaßnahme im System auslösen.
Es ist also möglich, Impulse von geringer Dauer zum Überprüfen der Wirksamkeit der verschiedenen Teile
des Systems zu verwenden, ohne Gefahr zu laufen, daß unechte Auslösungen erfolgen. Es genügt, wenn, die zu überprüfenden Teile auf Impulse von kurzer Dauer ansprechen,
wie im Falle von operativen Signalen.
Während dies im allgemeinen in logischen Operatoren der Fall ist, welche die normalen logischen binären Operationen
mit Summe, Produkt, Umkehrung und Kombinationen
daraus, ausführen, ist der Zeitgeber seiner Natur entsprechend nicht in der Lage, einen Ausgang für einen
Irapulssteuerbefehl zu geben, da ja seine Aufgäbe gerade
darin liegt, die Dauer und damit die Glaubhaftigkeit eines Steuersignals zu prüfen.,
Die Erfindung besteht nun im wesentlichen in einer Vorrichtung,
welche in Verbindung mit dem Zeitgeber die Überprüfung des letzteren mittels kurzzeitigen, dem tatsächlichen
Signal überlagerten Impulsen gestattet, welche die gleiche Verarbeitung erfahren*
Die Fig. 1 zeigt,wie die erfindungsgemäße Vorrichtung D
in logischer Weise mit dem Zeitgeber T im Rahmen eines logischen Systems verbunden ist. -
509834/0268
Das vom logischen System L1 kommende Eingangssignal I
kann das tatsächliche Steuersignal des Zeitgebers C oder ein Prüfimpuls C. sein. Die empfangende Vorrichtung
D erzeugt das Signal C" für den Zeitgeber T, dessen Ausgang U im logischen System L" verwendet wird und außerdem
in die Vorrichtung D zurückkehrt. Die überprüfung
der Wirksamkeit des Zeitgebers T (und der mit ihm gekoppelten Vorrichtung D) erfolgt mittels an sich bekannter
logischer Mittel M dadurch, daß kontrolliert wird, ob nach der voreingestellten Zeit T. , die durch T gezählt
wird, am Ausgang U ein Ausgangsimpuls U. erscheint. Ist
dies nicht der Fall, dann ist das Prüf element unwirksam und muß repariert oder ausgewechselt werden. Dies wird
durch ein Alarmsignal All, gemeldet.
Der Ausgangsimpuls U. ist als Prüfimpuls eines eventuellen
analogen, im logischen System L" vorhandenen Elements verwendbar.
Die Fig. 2 stellt eine bevorzugte elektronische Ausführungsform der erfindungsgemäßen Vorrichtung dar. In der
Schaltungsanordnung dieser Vorrichtung werden einige Tore verwendet, welche in positiver Logik (Zustand "1" entsprechend
dem höheren Spannungspegel) die Funktion Summe und Negierung (NOR) und in negativer Logik (Zustand "0"
entsprechend dem niederen Spannungspegel) die Funktion Produkt (oder Koinzidenz) und Negierung (NAND) ausfüh-
" 509334/0268
ren und die mit den in der Technik bekannten Symbolen bezeichnet sind.
Diese Tore gehören im dargestellten Beispiel zu integrierten Schaltungen der Type MOS komplementär; die gleichen
Funktionen könnten aber auch von anderen an sich bekannten logischen Operatoren anderer Type ausgeführt werden.
Die Vorrichtung besteht im wesentlichen aus zwei Teilen:
T = Zeitgeber, welcher die mit B bezeichneten Tore, den
integrierten binären Zähler C und die* dazugehörigen Schaltelemente
enthält; „, D = Überprüfungsvorrichtung gemäß der Erfindung mit den
Toren A und den dazugehörigen Schaltelementen.
Beim Zeitgeber handelt es sich beispielsweise um eine:
digitale Ausführungsform, Der Steuerbefehl am Eingang C"
wirkt auf die Anschlußklemme R im Sinne der Nullstellung
des Zählers C. Solange ein hoher Spannungspegel herrscht, ist der Zähler auf Null blockiert. Bei einem Steuerbefehl
mit niedrigem Spanhungs^egel wird der Zähler freigegeben
und es beginnt die Zählung. Die Tore B (1-2-3) und B (5-6-4)
stellen einen astabilen Multivibrator dar, der imstande
ist, zu schwingen und dem binären Teiler-Zähler Vorwärtsirapulse zu liefern, solange der Ausgang Q des Zählers
gleich der bedeutsamsten binären .Ziffer, auf niedrigem
Pegel bleibt. Die Zählzeit Tt des Zeitgebers ist propor-
503834/0268
tional zur Periode des Multivibrators, die durch P . einstellbar ist, und zur Anzahl der erforderlichen-Impulse
um den Ausgang Q auf den hohen Pegel zu bringen. Sobald der Pegel am Ausgang Q hoch ist, wird der Zähler
blockiert, über Rl wird C2 aufgeladen und damit der Ausgang
U der aus den Toren B (8-9-10) und B (12-13-11) bestehenden Schwellenschaltung auf den hohen Pegel umgeschaltet.
Wenn das Eingangssignal C" wieder verschwindet, kann der Multivibrator wieder wirksam werden, C2 entladet
sich und das Ausgangssignal U Verschwindet.
Die erfindungsgemäße Uberprüfungsvorrichtung besteht in
seiner bevorzugten Ausftihrungsforra aus:
- einem ersten logischen Operator, der dem Zeitgeber T
das Steuersignal C" aus der Summe des verzögerten Eingangssignals IR und eines weiteren sogenannten "Selbsthaltesignals"
AU (im Beispiel das Tor A mit Ausgang 3 und Eingängen 1 für IR und 2 für AU) liefert;
- einem zweiten logischen Operator, der ein "Befähigungssi
gnal·» AB ausdem Produkt des Steuersignals mit dem negierten
Signal des Ausgangssignals des Zeitgebers (im Beispiel die Diode D2 mit dem Widerstand R5, wobei das Befähigungssignal
AB als Produkt in negativer Logik erzeugt wird) erzeugt;
- einem dritten logischen Operator, der das "Selbsthaltesignal" AU für das erste logische Element aus dem Produkt
509834/0268
des genannten Befähirungssignals AB mit dem negierten
Signal des Eingangssignals I (also das Signal,das beim
Verschwinden des Eingangssignals erscheint) (im Beispiel das Tor A (5-6-4); erzeugt;
- einem ersten Verzögex*er, der beim Erscheinen des Ausgangssignals des Zeitgebers nach Ablauf der Zeit T. . das
Erscheinen des genannten Befähigungssignals AB um die Zeit To verzögert (im Beispiel der Widerstand K3, parallel zur
Diode Ό3, mit C3, der sich in der Zeit T3 wiederaufladet),
wobei die Zeit T~ kleiner ausgelegt ist als T («Mindest-Verzögerungszeit
bis zum Ansprechen der Endorgane); .'„
- einem zweiten Verzögerer, der das Eingangssignal um die Zeit T4 verzögert (im Beispiel R4 und C4)»
Das Selbsthaltesignal verschwindet nach einer Zeit, die der gewünschten Länge für den Antwortimpuls U. auf das
Prüfimpulssignal C. am Eingang entspricht (siehe auch Fig,l)
Die Wirkungsweise der Vorrichtung ist nachstehend mit Bezug
auf die Fig. 3 und 4 nälier beschrieben, worin die verschiedenen
Signale mittels des diesbezüglichen Spannungspegels (oberer Pegel S und unterer Pegel I in bezug auf
die Schaltschwelle) und der diesbezüglichen logischen Bedeutung ("O" oder "1") angegeben sind. In der Fig. 3 ist
die Wirkungsweise während eines Prüfzyklus gezeigt, C+ ist ,
der Prüfimpuls, dessen Dauer geringer ist als T ,.Es ist
klar, daß auch bei anderen Impulssignalen irgendwelcher
509834/0268
Herkunft, aber mit geringerer Dauer als T. , die Vorrichtung
sich in gleicher Weise verhält, d.h. sie liefert nur einen Impuls U, mit Dauer T3, der nicht imstande ist,
ein Ansprechen der Endorgane hervorzurufen. Dies ist nor-» inalerweise in jedem Falle akzeptabel. Die Zeit T^ dient
nur dazu, die Nulleinstellung des Zeitgebers T durchzuführen, wobei die Zählung der Zeit T.. beginnt, wenn ein
Signal ankommt, während ein Prüfzyklus im Gange ist. Während das Signal IR noch nicht vorhanden ist, wird durch das
am dritten logischen Operator schon vorhandene Eingangssignal (im Beispiel das Tor A-5-6-4) das Selbsthaltesignal
weggenommen, wodurch das Steuersignal Cn für die Zeit T4
weggenommen wird und der Zeitgeber auf Null gestellt und für eine neue Zählung bereit gemacht wird. Falls man auf
diese für die Sicherheit des Systems nicht wesentliche Eigenschaft verzichten will, so kann die Vorrichtung vereinfacht
werden durch Weglassen des zweiten Verzögerers und des dritten logischen Operators, da das Befähigungssignal und das Selbsthaltesignal, vom logischen Standpunkt
aus, zusammenfallen können (im Beispiel der Eingang 5 des
Tores A kann direkt mit dem Eingang 6 verbunden sein, oder auf konstanten Nullpegel gestellt sein). Die Zeit T5,
die sich aus der physischen Notwendigkeit einer bestimmten Zeit zur Änderung des Energiepegels von C3 ergibt, kann
beliebig gewählt werden, \/obei aber die Entkopplung der
Signale U und C" und T4+T5= kleiner als Ct sichergestellt
509834/0268
bleiben muß. Die dem Ausgangsimpuls entsprechende Zeit
T-könnte auch beliebig gewählt werden, sie muß aber kleiner als T sein und vom logischen Kontrollsystem M erkenn?-
bar sein.
Die Wahl von T3= C. gestattet es aberf mehrere Vorrichtungen
der gleichen Type in Kaskadenform zu überprüfen, womit der letzte der eingangs angeführten Erfindungszwecke erfüllt wird.
In der Fig. 4 ist die Wirkungsweise hei einem tatsächlichen
Steuerbefehl dargestellt. Wenn der Steuerbefehl die genügende Dauer C hat, dann hat das mit Verzögerung am Ausgang
erscheinende Signal die Dauer U = C + T^ (Tt
+ T4) - C - Tt,
Man kann also sehen, daß alle "nicht sicheren" Störungen ^
des Zeitgebers T und der Prüfvorrichtung D durch die Prüfvorrichtung selbst festgestellt werden können, indem
in der angegebenen Weise die Prüfung wiederholt durchgeführt wird. -
Die Erfindung ist in ihrer bevorzugten Ausführungsform
dargestellt und beschrieben worden; sie ist aber nicht darauf beschränkt und die Ausfuhrungsform sowie Einzelheiten
derselben können auch in anderer für Fachleute selbstverständlicher Weise verwirklicht werden, ohne vom
Erfindungsgedanken und von den Ansprüchen abzuweichen.
509834/0268
Claims (6)
- PatentansprücheVorrichtung, die mit einem, zu einem logischen System gehörenden Zeitgeber gekuppelt ist und es gestattet, während des normalen Betriebes Überprüfungen durchzuführen, um Einstellfehler, Einstellabweichungen und alle "nicht sicheren" Störungen des Zeitgebers und der Überprüfungsvorrichtung selbst festzustellen, ohne dabei infolge unkontrollierbarer Störungen die Sicherheit der tatsächlich erforderlichen Auslösungen von Schutzmaßnahmen im logischen System auch während eines Prüfzyklusses zu kompromittieren, wobei der Zeitgeber ein Eingangssignal empfängt, aufgrund dessen er die Zählung seiner eigenen Verzögerungszeit beginnt und wenn dieses Eingangssignal eine längere Dauer hat als diese Verzögerungszeit, ein Ausgangssignal liefert, solange das Eingangssignal anhält, und beim Verschwinden des letzteren in seine Anfangsstellung zurückkehrt, dadurch gekennzeichnet, daß die Überprüfungsvorrichtung besteht aus:- einem ersten logischen Operator mit zwei Eingängen und einem Ausgang, der die logische Summe aus dem an einem seiner Eingänge zugeführten Eingangssignal und aus einem ersten, lokal in der Überprüfungsvorrichtung gebildeten, dem zweiten Eingang des ersten logischen Operators zugeführten Hilfssignal ausführt, und dessen Ausgang, an dem diese als Steuersignal für den Zeitgeber bildende logische509834/0268Summe erscheint, mit dem Eingang des Zeitgebers verbunden ist;— einem zweiten logischen Operator mit zwei Eingängen und einem Avisgang, der das logische Produkt des Steuersignals des Zeitgebers mit dem Ausgangssignal des negierten Zeitgebers ausführt und zu diesem Zwecke mit einem seiner beiden Eingänge mit dem Ausgang des ersten logischen Operators und mit dem anderen Eingang mit dem Ausgang des Zeitgebers, verbunden ist, während der Ausgang des zweiten logischen Operators, an dem- dieses logische Produkt erscheint -welches unmittelbar das erste Hilfssignal bildet oder mittelbar zu dessen Bildung beiträgt- mittelbar oder unmittelbar mit dem zweiten Eingang des ersten logischen Operators verbunden ist;- einem ersten Verzögerer, der beim Erscheinen des Ausgangssignals des Zeitgebers das Verschwinden des ersten Hilfssignals um eine gewisse Zeit verzögert und zu diesem Zwecke mit dem zweiten logischen Operator derart kombiniert ist, daß er dessen Ausgangssignal verzögert.
- 2. Vorrichtung gemäß dem Oberbegriff des Anspruchs 1, dadurch gekennzeichnet, daß die ÜberprüfungsvoxTichtung besteht aus:-einem ersten logischen Operator (A 1-2-3) mit zwei Eingängen und einem Ausgang, der die logische Summe des an einem seiner Eingänge zugeführten Eingangssignals (I) und eines ersten, lokal in der Überprüfungsvorrichtung509834/0258(D) gebildeten und dem zweiten Eingang des ersten logischen Operators zageführten Kilfssignalo (AU) ausführt t und dessen Ausgang, an dem diese das Steuersignal des Zeitgebers (T) bildende logische Summe erscheint, mit dem Eingang des Zeitgebers verbunden ist;- einem zweiten logischen Operator (D2,R&) mit zwei Eingängen und einem Ausgang, der das logische Produkt des Steuersignals des Zeitgebers (T) mit dem Ausgang des negierten Zeitgebers ausführt und zu diesem Zwecke mit einem seiner Eingänge mit dem Ausgang des ersten logischen Operators und mit dem anderen Eingang mit dem Ausgang des Zeitgebers verbunden ist, während der Ausgang des zweiten logischen Operators, an dem dieses, ein zweites Hilfssignal (AB) bildendes und mittelbar zur Bildung des ersten Hilfssignals (AU) beitragendes, logisches Produkt erscheint, mittelbar mit dem zweiten Eingang des ersten logischen Operators verbunden ist;- einem ersten Verzögerer (R3, C3, D3), der beim Erscheinen des Ausgangssignals des Zeitgebers (T) das Erscheinen des ersten Hilfssignals (AU) um eine gewisseZeit (To) verzögert, indem er das Verschwinden des zweioten Hilfssignals (AB) verzögert, und zu diesem Zwecke mit dem zweiten logischen Operator in der Weise kombiniert ist, daß er dessen Ausgangssignal verzögert;- einem dritten logischen Operator (A 5-6-4) mit zwei Eingängen und einem Ausgang, der das logische Produkt509834/0268des negierten Eingangssignal (I) mit dem zweiten Ililfssignal (AB) ausführt und zu diesem Zwecke mit einem seiner beiden Eingänge mit der Zuführungsleitung des Eingangssignals und mit dem anderen Eingang mit dem Ausgang des zweiten logischen Operators verbunden ist,, während der Ausgang des dritten logischen Operators, an dem dieses das erste Hilfssignal (AU) bildende logische Produkt erscheint, unmittelbar mit dem zweiten Eingang des ersten logischen Operators verbunden ist; - einem zweiten Verzögerer (R4,C4), der das Eingangssignal um eine gewisse Zeit (T4) verzögert und in die Zuführungs-" leitung des Eingangssignals eingeschaltet ist, die an den ersten Eingang des ersten logischen Operators angeschlossen ist.
- 3. Vorrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß in einer elektronischen Ausführung die genannten logischen Operatoren aus Teilen einer integrierten komplementären Schaltung· der Type MOS bestehen.
- 4, Vorrichtung nach einem der Ansprüche 1 und 2, dadurch gekennzeichnet, daß die genannten logischen Operatoren aus Dioden und Widerständen bestehen.509834/0268
- 5, Vorrichtung nach einem der Anspx'üche 1 und 2, dadurch gekennzeichnet, daß die genannten Verzögerer aus quasiintegrierenden Schaltungen der Type Widerstand Kapazität bestehen.
- 6. Vorrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß um die Überprüfung von weiteren identischen Vorrichtungen in Kaskadenform mittels eines einzigen Prüfsignals am ^Eingang zu ermöglichen, die Vorrichtung so ausgelegt ist, daß die Verzögerung des Verschwindens des ersten Hilfssignals die gleiche Dauer hat wie diejenige, die für den Prüfimpuls vorgesehen ist... irr34/0268Leerseite
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
IT48495/74A IT1008259B (it) | 1974-02-20 | 1974-02-20 | Dispositivo per la verifica della efficienza di un temporizzatore |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2505662A1 true DE2505662A1 (de) | 1975-08-21 |
DE2505662C2 DE2505662C2 (de) | 1987-03-26 |
Family
ID=11266909
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2505662A Expired DE2505662C2 (de) | 1974-02-20 | 1975-02-11 | Vorrichtung zur Überprüfung der Funktionsfähigkeit eines an einer logischen Steuereinheit gehörenden Zeitgebers |
Country Status (10)
Country | Link |
---|---|
US (1) | US3976893A (de) |
BE (1) | BE825681A (de) |
CA (1) | CA1017411A (de) |
CH (1) | CH589302A5 (de) |
DE (1) | DE2505662C2 (de) |
ES (1) | ES434818A1 (de) |
FR (1) | FR2261537B1 (de) |
GB (1) | GB1499752A (de) |
IT (1) | IT1008259B (de) |
NL (1) | NL7501110A (de) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4206612A (en) * | 1977-07-15 | 1980-06-10 | Emhart Industries, Inc. | Refrigeration system control method and apparatus |
GB2054173B (en) * | 1978-07-21 | 1982-09-08 | Honda Motor Co Ltd | Trouble diagnosing device of a control system |
US4336448A (en) * | 1980-04-18 | 1982-06-22 | General Motors Corporation | Binary counter and circuit for testing same |
US4482826A (en) * | 1982-02-16 | 1984-11-13 | Lecroy Research Systems Corporation | Programmable delay device |
US4578761A (en) * | 1983-03-25 | 1986-03-25 | At&T Bell Laboratories | Separating an equivalent circuit into components to detect terminating networks |
US4620119A (en) * | 1984-08-06 | 1986-10-28 | Zenith Electronics Corporation | Dual-mode timer circuit |
KR0143309B1 (ko) * | 1995-07-08 | 1998-08-01 | 김광호 | 램프구동장치에서 다이나믹/스태틱신호 변환회로 및 방법 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3614608A (en) * | 1969-05-19 | 1971-10-19 | Ibm | Random number statistical logic test system |
US3878405A (en) * | 1972-07-13 | 1975-04-15 | Teradyne Inc | Switching circuitry for logical testing of network connections |
US3870953A (en) * | 1972-08-01 | 1975-03-11 | Roger Boatman & Associates Inc | In circuit electronic component tester |
US3833853A (en) * | 1973-04-13 | 1974-09-03 | Honeywell Inf Systems | Method and apparatus for testing printed wiring boards having integrated circuits |
-
1974
- 1974-02-20 IT IT48495/74A patent/IT1008259B/it active
- 1974-12-26 US US05/536,489 patent/US3976893A/en not_active Expired - Lifetime
-
1975
- 1975-01-20 CA CA218,248A patent/CA1017411A/en not_active Expired
- 1975-01-30 NL NL7501110A patent/NL7501110A/xx not_active Application Discontinuation
- 1975-02-11 DE DE2505662A patent/DE2505662C2/de not_active Expired
- 1975-02-14 GB GB6289/75A patent/GB1499752A/en not_active Expired
- 1975-02-18 CH CH201375A patent/CH589302A5/xx not_active IP Right Cessation
- 1975-02-18 ES ES434818A patent/ES434818A1/es not_active Expired
- 1975-02-19 BE BE2054159A patent/BE825681A/xx unknown
- 1975-02-20 FR FR7505903A patent/FR2261537B1/fr not_active Expired
Non-Patent Citations (1)
Title |
---|
NICHTS-ERMITTELT * |
Also Published As
Publication number | Publication date |
---|---|
CH589302A5 (de) | 1977-06-30 |
FR2261537A1 (de) | 1975-09-12 |
BE825681A (fr) | 1975-06-16 |
GB1499752A (en) | 1978-02-01 |
DE2505662C2 (de) | 1987-03-26 |
CA1017411A (en) | 1977-09-13 |
US3976893A (en) | 1976-08-24 |
NL7501110A (nl) | 1975-08-22 |
FR2261537B1 (de) | 1978-07-13 |
IT1008259B (it) | 1976-11-10 |
ES434818A1 (es) | 1976-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1406112B2 (de) | Einrichtung zur Überwachung der Länge von oder des Ab st. and es zwischen längs einer Förderbahn bewegten Gegenständen | |
DE2552314C3 (de) | Lichtschranke | |
DE3025268C2 (de) | Strahlungsdetektionseinrichtung | |
DE2616652C3 (de) | Anordnung zur Kontrolle der von einer Strahlungsquelle gelieferten Strahlendosis | |
DE2505662A1 (de) | Vorrichtung zum ueberpruefen der wirksamkeit eines zeitgebers | |
DE3728354C2 (de) | ||
DE2506351C3 (de) | Bistabile elektronische Schaltungsanordnung | |
DE1774243A1 (de) | Verfahren zum Nachweis von Muenzen und Einrichtung zur Durchfuehrung des Verfahrens | |
DE2921723A1 (de) | Vorrichtung zum abtasten von oberflaechen | |
DE3301645C2 (de) | Digitale Steuerung | |
DE2822017A1 (de) | Einrichtung zum ueberwachen des garnlaufes an einer vielspindligen spinnmaschine | |
DE1282693C2 (de) | Schaltungsanordnung zur UEberwachung eines aus mehreren bistabilen Stufen bestehenden elektronischen Impulszaehlers | |
DE2318876C3 (de) | Frequenzrelais | |
DE2312375C3 (de) | Anordnung zur Kontrolle von Sicherungs- oder überwachungseinrichtungen | |
DE1902243A1 (de) | Elektrisches Zaehlgeraet zum Zaehlen von einen Kontrollpunkt passierenden Objekten | |
DE1588480C (de) | Vorrichtung zur Korrektur des bei digital-inkrementaler Lageregelung durch Überlauf oder Nachlauf bewegter Maschinenteile entstehenden Wegfehlers | |
DE2515673C3 (de) | Schaltungsanordnung zum Ermitteln einer fehlerhaften Arbeitsweise eines an einer automatischen Spulmaschine mit Knotvorrichtung angebrachten elektronischen Fadenreinigers | |
DE2432043A1 (de) | Elektronisches sicherheitszeitglied fuer ein brennersteuergeraet | |
DE2266021C3 (de) | Schutzschalter für Ringzähler | |
DE1814053C (de) | Einrichtung zum Ermitteln von Falsch laufern in Ablaufstellwerken | |
DE9017452U1 (de) | Stromsparschaltung für Alarmanlagen | |
DE1588480B2 (de) | Vorrichtung zur korrektur des bei digital inkrementaler lageregelung durch ueberlauf oder nachlauf bewegter maschinen teile entstehender wegfehlers | |
DE2738347B2 (de) | Schaltungsanordnung eines Alarmgerätes, insbesondere eines Gaswarngerätes | |
DE8704239U1 (de) | Schutzvorrichtung für die Grube eines Bremsprüfstandes | |
DE2331592B2 (de) | Alarmanlage |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OD | Request for examination | ||
OGA | New person/name/address of the applicant | ||
8125 | Change of the main classification |
Ipc: G01R 31/28 |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |