DE2460967A1 - Halbleiterbauelement mit einer mos-transistorstruktur - Google Patents
Halbleiterbauelement mit einer mos-transistorstrukturInfo
- Publication number
- DE2460967A1 DE2460967A1 DE19742460967 DE2460967A DE2460967A1 DE 2460967 A1 DE2460967 A1 DE 2460967A1 DE 19742460967 DE19742460967 DE 19742460967 DE 2460967 A DE2460967 A DE 2460967A DE 2460967 A1 DE2460967 A1 DE 2460967A1
- Authority
- DE
- Germany
- Prior art keywords
- channel
- gradient
- mos transistor
- zone
- lateral
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000000694 effects Effects 0.000 title abstract description 6
- 239000004065 semiconductor Substances 0.000 claims abstract description 13
- 238000005468 ion implantation Methods 0.000 claims abstract description 6
- 239000012535 impurity Substances 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 5
- 230000007423 decrease Effects 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 claims description 2
- 230000003247 decreasing effect Effects 0.000 abstract description 2
- 239000002019 doping agent Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 19
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 11
- 238000005530 etching Methods 0.000 description 6
- 230000000873 masking effect Effects 0.000 description 6
- 238000010884 ion-beam technique Methods 0.000 description 5
- 229910052681 coesite Inorganic materials 0.000 description 4
- 229910052906 cristobalite Inorganic materials 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 229910052682 stishovite Inorganic materials 0.000 description 4
- 229910052905 tridymite Inorganic materials 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- -1 arsenic ions Chemical class 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
- H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
- H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- High Energy & Nuclear Physics (AREA)
- Ceramic Engineering (AREA)
- Toxicology (AREA)
- Manufacturing & Machinery (AREA)
- Health & Medical Sciences (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
- Halbleiterbauelement mit einer MOS-Transistorstruktur Die Erfindung betrifft ein Halbleiterbauelement mit einer MOS-Transistorstruktur. Ein solches Haibleiterbauelenient kann ein Einzeltransistor sein oder eine integrierte Schaltung, in der eine oder mehrere MOS-Transistoren enthalten sind Um eine hohe Kennliniensteilheit gm und eine hohe Grenzfrequenz zu zuerreichen, versucht man die Kanallänge eines MOS-Transistors so klein wie möglich zu machen.
- Ihrer Verringerung ist jedoch durch den "punch-through"-Effekt eine Grenze gesetzt; bei es.trem kleinem Abstand zwischen Source-und Drain-Elektrode erfolgt bereits bei sehr geringen Spannungen zwischen Source und Drain ein Durchgriff der Raumladungszone des Draingebietes auf das Sourcegebiet und damit ein Durchbruch des Elements Dem kann durch Erhöhung der Dotierung im Kanalgebiet entgegengewirkt werden, was Jedoch zu einer Erhöhung der Schwellenspannung führt und da im Sättigungsbereich gilt g Ug - (UUth) mit Uth = Schwellenspannung, Ug = Gatespannung, ~ - Steilheitsfaktor zu einer Verringerung der Steilheit führt.
- Der Erfindung liegt nun die Aufgabe zugrunde, diesen Nachteil zu beseitigen und ein Halbleiterbauelement mit einer MOS-Transistorstruktur zu schaffen, bei der trotz kleiner Kanallänge und damit hoher Kennliniensteilheit % und hoher Grenzfreq#uenz kein 'tpunch-through't-Effekt auftritt.
- Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß der Kanal des MOS-Transistors einen lateralen Störstellengradienten aufweist, wobei das an die Source-Zone grenzende Kanalende höher dotiert ist als das an die Drain-Zone grenzende Kanalende.
- Ein solches Halbleiterbauelement mit einer MOS-Transistorstruktur läßt sich dadurch herstellen, daß der laterale Störstellengradient in den Kanal durch Ionenimplantation eingebracht wird.
- Dazu erfolgt die Ionenimplantation vorzugsweise durch eine über dem Kanal angeordnete Maske mit einem lateralen Gradienten ihrer Dicke.
- Vorzugsweise ist die Maske eine Oxidschicht, deren Dicke im Sinne des gewünschten Gradienten abnimmt.
- Die mit der Erfindung erzielten Vorteile sind insbesondere darin zu sehen, daß das Auftreten des "punch-through"-Effektes durch die zur Source-Zone hin ansteigende Dotierungskonzentration verhindert wird, andererseits der größte Teil des Kanals aber eine so geringe Dotierungskonzentration aufweist, daß die Kennliniensteilheit gm kaum beeinträchtigt wird.
- Ein Ausführungsbeispiel der Erfindung wird im folgenden an Hand der beigefügten Zeichnung näher erläutert. Es zeigen Fig. 1 eine NOS-Transistorstruktur gemäß der Erfindung in einer Phase ihrer Herstellung und Fig. 2a und b eine schematische Darstellung der Ionenimplantation durch eine Maske mit einem lateralen Dickengradienten.
- Die Figuren sind schematisch und der Deutlichkeit halber nicht maßstäblich gezeichnet. Entsprechende Teile sind in den verschiedenen Figuren mit den gleichen Bezugsziffern bezeichnet.
- Halbleiterzonen vom gleichen Leitfähigkeitstyp sind in derselben Richtung schraffiert.
- Fig. 1 zeigt einen Ausschnitt aus einem Halbleiterbauelement, das aus einem N-leitenden Halbleiterkörper 1 besteht. In diesem Halbleiterkörper befinden sich zwei, z.B. durch Diffusion hergestellte P-leitende Zonen 2 und 3, die die Source-Zone 2 und die Drain-Zone 3 einer MOS-Transistorstruktur bilden, dessen Kanal durch den zwischen diesen beiden genannten Zonen 2 und 3 liegenden Teil 4 des N-leitenden Halbleiterkörpers 1 gebildet wird.
- Dem Kanal 4 wird dadurch ein lateraler Dotierungsgradient gegeben, daß die ursprünglich in ihm vorhandene Störstellendichte durch einen schematisch angedeuteten Ionenstrahl 10 ungleichmäßig, d.h. mit einem lateralen Gradienten überlagert wird. Dies geschieht dadurch, daß der Ionenstrahl durch eine Maske 5 in den Kanal 4 eindringt, die eine in Richtung auf die Drain-Zone 3 hin abnehmende Dicke aufweist.
- Dadurch ist die Dotierungswirkung des z.B. aus Phosphor- oder Arsenionen bestehenden Ionenstrahls 10 um so größer, je geringer der Abstand vom Wirkungsort zur Drain-Zone 3 ist.
- Dies ist in den Fig. 2a und b noch einmal ansführlich dargestellt. Dringt ein, z.B. aus Phosphorionen bestehender Ionenstrahl 10 durch eine abgeschrägte, z.B. aus Siliziumoxid-bestehende Maskierungsschicht 5 in einen Festkörper 1, z.B. aus Silizium, ein, so ist die sich ergebende Dotierungskonzentration im Festkörper 1 eine Funktion der Energie E des Ionenstrahls, seiner Dosis D und der Oxiddicke d.
- Implantiert man also, wie in Fig. 2a dargestellt, durch ein abgeschrägtes Oxid 5, so erhält man in Abhängigkeit von der Energie E, der Dosis D und des Dickenprofils d(x) der Maskierungsschicht 5 ein Dotierungsprofil ND(x), das etwa den in Fig. 2b dargestellten Verlauf zeigt.
- Dies bedeutet also bei dem Ausführungsbeispiel nach Fig. 1, daß in dem Kanal 4 ein lateraler Dotierungsgradient entsteht, dessen Verlauf etwa der in Fig. 2b dargestellten Funktion ND(x) entspricht.
- Eine Maskierungsschicht mit einem lateralen Dickengradienten kann durch einen Ätzvorgang erzeugt werden. Man geht dabei Von einer Doppelschicht aus, von der die obere Schicht eine um Grössenordnungen höhere Ätzrate besitzt als die untere, abzuschrägende Schicht. Die abzuschrägende Fläche wird dann mit einem Photolack abgedeckt und anschließend geätzt. Durch die hohe Ätzrate der oberen Schicht wird der Photolack unterätzt und da die unter dem Photolack liegenden Teile der unteren, abzuschrägenden Schicht erst mit entsprechender Zeitverzögerung vom Ätzvorgang erfaßt werden, ergibt sich also eine Abschrägung der unteren Schicht. Die Reste der oberen Schicht und des Photolacks werden dann entfernt. Besteht die untere, abzuschrägende Schicht aus Siliziumoxid, so wird für die obere Schicht vorzugsweise dotiertes pyrolytisches SiO2 verwendet, das eine erheblich höhere Ätzrate als thermisches SiO2 besitzt.
- Eine weitere Möglichkeit zum Herstellen einer abgeschrägten Maske besteht darin, daß eine abzuschrägende SiO2-Schicht zunächst mit Ionen beschossen wird. Die implantierte Oberflächenschicht besitzt dann, entsprechend der obengenannten oberen Schicht, eine wesentlich erhöhte Ätzrate gegenüber dem darunterliegenden, noch intakten thermischen SiO2.
- Nachdem, wie in Fig. 1 dargestellt, der Kanal der MOS-Transistorstruktur mit einem lateralen Störstellengradienten versehen worden ist, wird die abgeschrägte Maskierungsschicht 5 völlig oder ggf. auch teilweise entfernt und dann die Transistorstruktur mit den üblichen, bekannten Techniken mit einer Isolierschicht, z.B. aus Siliziumoxid, und über dem Kanal mit einer Stuerelektrode versehen. Wird die Maskierungsschicht-völlig entfernt und eine neue Isolierschicht konstanter Dicke aufgebracht, so ergibt sich der Nachteil einer über die Kanallänge unterschiedlichen Schwellenspannung.
- Wird dagegen die abgeschrägte Maskierungsschicht nur teilweise entfernt, so daß ein Dickengradient erhalten bleibt, so ergibt sich eine annähernd konstante Schwellenspannung über die gesamte Kanallänge.
- Die Erfindung ist im vorstehenden an Hand eines P-Kanal-MOS-Transistors beschrieben worden. Es ist jedoch auch ohne weiteres möglich, eine Feldeffekttransistorstruktur gemäß der Erfindung mit einem N-Kanal auszubilden.
- Patentansprüche:
Claims (4)
- Patentansprüche: 1. Halbleiterbauelement mit einerMOS-Transistorstruktur, dadurch gekennzeichnet, daß der Kanal einen lateralen Störstellengradienten aufweist, wobei das an die Source-Zone grenzende Kanalende höher dotiert ist als das an die Drain-Zone grenzende Kanalende.
- 2. Verfahren zum Herstellen eines Halbleiterbauelementes nach Anspruch 1, dadurch gekennzeichnet, daß der laterale Störstellengradient in den Kanal durch Ionenimplantation eingebracht wird.
- 3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die Ionenimplantation durch eine über der Basiszone angeordnete Maske mit einem lateralen Gradienten ihrer Dicke hindurch erfolgt.
- 4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die Maske eine Oxidschicht ist, deren Dicke im Sinne des g#wünschten Gradienten abnimmt.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19742460967 DE2460967A1 (de) | 1974-12-21 | 1974-12-21 | Halbleiterbauelement mit einer mos-transistorstruktur |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19742460967 DE2460967A1 (de) | 1974-12-21 | 1974-12-21 | Halbleiterbauelement mit einer mos-transistorstruktur |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE2460967A1 true DE2460967A1 (de) | 1976-07-01 |
Family
ID=5934337
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19742460967 Pending DE2460967A1 (de) | 1974-12-21 | 1974-12-21 | Halbleiterbauelement mit einer mos-transistorstruktur |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE2460967A1 (de) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2703877A1 (de) * | 1977-01-31 | 1978-08-03 | Siemens Ag | Mis-feldeffekttransistor mit kurzer kanallaenge |
| WO1996016432A2 (en) * | 1994-11-16 | 1996-05-30 | Matsushita Electric Industrial Co., Ltd. | Channel or source/drain structure of mosfet and method for fabricating the same |
| WO1997022149A1 (en) * | 1995-12-13 | 1997-06-19 | Philips Electronics N.V. | Lateral thin-film soi devices with linearly-grated field oxide and linear doping profile |
| US5830788A (en) * | 1996-06-21 | 1998-11-03 | Matsushita Electric Industrial Co., Ltd. | Method for forming complementary MOS device having asymmetric region in channel region |
| US8202782B2 (en) | 2007-09-05 | 2012-06-19 | Nxp B.V. | Method of manufacturing transistor |
-
1974
- 1974-12-21 DE DE19742460967 patent/DE2460967A1/de active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2703877A1 (de) * | 1977-01-31 | 1978-08-03 | Siemens Ag | Mis-feldeffekttransistor mit kurzer kanallaenge |
| WO1996016432A2 (en) * | 1994-11-16 | 1996-05-30 | Matsushita Electric Industrial Co., Ltd. | Channel or source/drain structure of mosfet and method for fabricating the same |
| WO1996016432A3 (en) * | 1994-11-16 | 1996-08-15 | Matsushita Electric Ind Co Ltd | Channel or source/drain structure of mosfet and method for fabricating the same |
| US6031272A (en) * | 1994-11-16 | 2000-02-29 | Matsushita Electric Industrial Co., Ltd. | MOS type semiconductor device having an impurity diffusion layer with a nonuniform impurity concentration profile in a channel region |
| US6355963B1 (en) | 1994-11-16 | 2002-03-12 | Matsushita Electric Industrial Co., Ltd. | MOS type semiconductor device having an impurity diffusion layer |
| WO1997022149A1 (en) * | 1995-12-13 | 1997-06-19 | Philips Electronics N.V. | Lateral thin-film soi devices with linearly-grated field oxide and linear doping profile |
| US5830788A (en) * | 1996-06-21 | 1998-11-03 | Matsushita Electric Industrial Co., Ltd. | Method for forming complementary MOS device having asymmetric region in channel region |
| US6031268A (en) * | 1996-06-21 | 2000-02-29 | Matsushita Electric Industrial Co., Ltd. | Complementary semiconductor device and method for producing the same |
| US8202782B2 (en) | 2007-09-05 | 2012-06-19 | Nxp B.V. | Method of manufacturing transistor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69119820T2 (de) | Halbleiteranordnung mit verringten zeitabhängigen dielektrischen Fehlern | |
| DE3012363C2 (de) | Verfahren zur Bildung der Kanalbereiche und der Wannen von Halbleiterbauelementen | |
| DE69018744T2 (de) | MOSFET aus Silizium mit einer durch eine Germanium-Dotierung verlängerten Lebensdauer. | |
| DE2655998C2 (de) | Isolierschicht-Feldeffekttransistor mit zusammengesetztem Kanal und Verfahren zu seiner Herstellung | |
| DE3000847A1 (de) | Verfahren zur ausbildung dotierter zonen in einem substrat | |
| DE1913052A1 (de) | Halbleitervorrichtung | |
| DE3901369A1 (de) | Verfahren zur herstellung einer doppelt diffundierten metall-oxid-halbleiter-feldeffekt-transistorvorrichtung sowie durch dieses verfahren hergestellte vorrichtung | |
| DE2404184A1 (de) | Mis-halbleitervorrichtung und verfahren zu deren herstellung | |
| DE2160427B2 (de) | Verfahren zur Herstellung eines Halbleiterwiderstandes mit implantierten Ionen eines neutralen Dotierungsstoffes | |
| DE68905487T2 (de) | Verfahren zur herstellung einer integrierten schaltung mit bauelementen, die gates auf zwei ebenen enthalten. | |
| DE2915024A1 (de) | Halbleiterbauelement | |
| DE2752698A1 (de) | Verfahren zur herstellung von halbleitervorrichtungen | |
| DE3324332A1 (de) | Verfahren zur herstellung von cmos-transistoren auf einem siliziumsubstrat | |
| EP0810673B1 (de) | Halbleiterbauelement mit Kompensationsimplantation und Herstellverfahren | |
| DE2160462A1 (de) | Halbleiteranordnung und verfahren zur herstellung dieser halbleiteranordnung. | |
| EP0159617B1 (de) | Verfahren zum Herstellen von hochintegrierten MOS-Feldeffekttransistoren | |
| DE2460967A1 (de) | Halbleiterbauelement mit einer mos-transistorstruktur | |
| EP0028786B1 (de) | Ionenimplantationsverfahren | |
| DE2911726C2 (de) | Verfahren zur Herstellung eines Feldeffekttransistors | |
| EP0133204A1 (de) | Verfahren zum Herstellen eines DMOS-Transistors | |
| EP0003733B1 (de) | Verfahren zur Erzeugung abgestufter Fenster in Materialschichten aus Isolations- bzw. Elektrodenmaterial für die Herstellung einer integrierten Halbleiterschaltung und nach diesem Verfahren hergestellter MIS-Feldeffekttransistor mit kurzer Kanallänge | |
| DE3602461A1 (de) | Verfahren zum herstellen eines sperrschicht-feldeffekttransistors | |
| DE7132084U (de) | Halbleiteranordnung vorzugsweise feldeffekttransistor | |
| DE4020076C2 (de) | ||
| DE1954639A1 (de) | Vorrichtung und Verfahren zum Schutz gegen Oberflaechenumkehr |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OHJ | Non-payment of the annual fee |