DE2436326C2 - Zentralstation einer Fernsteueranlage - Google Patents
Zentralstation einer FernsteueranlageInfo
- Publication number
- DE2436326C2 DE2436326C2 DE19742436326 DE2436326A DE2436326C2 DE 2436326 C2 DE2436326 C2 DE 2436326C2 DE 19742436326 DE19742436326 DE 19742436326 DE 2436326 A DE2436326 A DE 2436326A DE 2436326 C2 DE2436326 C2 DE 2436326C2
- Authority
- DE
- Germany
- Prior art keywords
- signal
- processing
- read
- control
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G08—SIGNALLING
- G08C—TRANSMISSION SYSTEMS FOR MEASURED VALUES, CONTROL OR SIMILAR SIGNALS
- G08C15/00—Arrangements characterised by the use of multiplexing for the transmission of a plurality of signals over a common path
- G08C15/06—Arrangements characterised by the use of multiplexing for the transmission of a plurality of signals over a common path successively, i.e. using time division
- G08C15/12—Arrangements characterised by the use of multiplexing for the transmission of a plurality of signals over a common path successively, i.e. using time division the signals being represented by pulse characteristics in transmission link
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B60—VEHICLES IN GENERAL
- B60R—VEHICLES, VEHICLE FITTINGS, OR VEHICLE PARTS, NOT OTHERWISE PROVIDED FOR
- B60R16/00—Electric or fluid circuits specially adapted for vehicles and not otherwise provided for; Arrangement of elements of electric or fluid circuits specially adapted for vehicles and not otherwise provided for
- B60R16/02—Electric or fluid circuits specially adapted for vehicles and not otherwise provided for; Arrangement of elements of electric or fluid circuits specially adapted for vehicles and not otherwise provided for electric constitutive elements
- B60R16/03—Electric or fluid circuits specially adapted for vehicles and not otherwise provided for; Arrangement of elements of electric or fluid circuits specially adapted for vehicles and not otherwise provided for electric constitutive elements for supply of electrical power to vehicle subsystems or for
- B60R16/0315—Electric or fluid circuits specially adapted for vehicles and not otherwise provided for; Arrangement of elements of electric or fluid circuits specially adapted for vehicles and not otherwise provided for electric constitutive elements for supply of electrical power to vehicle subsystems or for using multiplexing techniques
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Time-Division Multiplex Systems (AREA)
- Selective Calling Equipment (AREA)
Description
Die Erfindung betrifft eine Zentralstation einer Fernsteueranlage gemäß dem Oberbegriff des Hauptanspruchs.
Eine solche Zentralstation einer Fernsteueranlage ist aus BBC-Nachrichten NovJDez. 1971, Jahrgang 53,
Seiten 384—392 bekannt Geräte dieser Art sind sehr aufwendig, wenn eine große Anzahl von Meldesignalen
empfangen und verarbeitet wird und wenn eine sehr große Anzahl von Steuersignalen im Wege der
Verarbeitung gebildet und gesendet werden müssen. Insbesondere sind dabei umfangreiche Seriell-zu-Paral-IeI-Wandler
sowie Parallel-zu-Seriell-Wandler erforderlich,
sowie eine umfangreiche logische Verarbeitungsstufe. Schon im Falle einiger 10 paralleler Signale ist die
Zahl der benötigten integrierten Bausteine sehr groß.
Es ist daher Aufgabe der vorliegenden Erfindung, eine Zentralstation gemäß dem Oberbegriff des Hauptanspruchs
zu schaffen, welche bei einfachem Aufbau mit nur wenigen integrierten Schaltungen eine große
J<> Anzahl von Meldesignalen empfangen und eine große Anzahl von gebildeten Steuersignalen senden kann.
Diese Aufgabe wird erfindungsgemäß bei einer Zentralstation der im Oberbegriff genannten Art durch
die Merkmale des Kennzeichens des Hauptanspruchs J5 gelöst.
Bei Befolgung dieser Maßnahmen kann die Zentralstation wesentlich vereinfacht werden. Seriell-zu-Parallel-Wandler
und Parallel-zu-Seriell-Wandler können
entfallen und die logische Verarbeitungsstufe kann äußerst einfach aufgebaut sein.
Nachfolgend wird eine Ausführungsform der Erfindung an Hand der Zeichnungen beschrieben:
Fig.) stellt ein Blockdiagramm eines typischen Zeitmultiplex-Systems dar;
Fig.2 stellt Impulsformen eines Zeitmultiplex-Systems
der F ig. 1 dar;
F i g. 3 ist ein Blockdiagramm eines konventionellen zentralen Signalverarbeitungsgeräts;
F i g. 4 ist ein Blockdiagramm einer Verkörperung eines zentralen Verarbeitungsgeräts gemäß der Erfindung;
F i g. 5 zeigt Taktimpulsformen zur Darstellung der Arbeitsweise der Ausführungsform in F i g. 4;
Fig. 6 ist ein Blockdiagramm zur Darstellung der Impulsverarbeitung in der Ausführungsform der F i g. 4;
Fig. 7 ist ein Blockdiagramm zur Darstellung des
Signaleingangs und des Signalausgangs in der Ausführungsform der F i g. 4;
F i g. 8 ist ein Blockdiagramm einer anderen Ausführungsform der Erfindung; und
F i g. 9 zeigt Taktimpulsformen zur Darstellung der Arbeitsweise der Ausführungsform in F i g. 8.
In Fig. 1 bezeichnet die Bezugsziffer (1) ein zentrales
Signalverarbeitungsgerät,(2) bezeichnet einen Kontrollteil, (3) bezeichnet einen Signalverarbeitungsteil, (4)
bezeichnet eine Stufe zur Verarbeitung der Eingangssignale, (5) bezeichnet einen Teil zur Verarbeitung der
Ausgangssignale, (6) bezeichnet eine Übertragungslei-
tung für Multiplex-Signale, (7a), (7b) bezeichnen
Signalverarbeitungs-Endstufen, (8ajt (8b) bezeichnen
Verarbeitungsstufen für Eingangs- und Ausgangssignale, (9a), (9b) bezeichnen Trennstufen für die Signale,
(10a) bezeichnet eine Treiberstufe, (Wa), [Wb) bezeichnen
eine Stufe zur Zusammensetzung der Rücksignale, (\2a), (t2b) bezeichnen Teile zur Erzeugung der
Rücksignale, (13) bezeichnet eine elektrische Last, (14) bezeichnet einen Kontrollschalter. In F i g. 1 ist nur ein
Satz von Signalverarbeitungsgeräten (7a), (7b) der elektrischen Last (13) und des Kontrollschalters (14)
dargestellt, stellvertretend für eine Kombination bestehend aus einer Signalverarbeitungsendstufe und dem
elektrischen Gerät
F i g. 2 zeigt eine Multiplex-Signalwellenform auf der
MuJtiplex-Signalübertragungsleitung (6). F i g. 2A zeigt die Wellenform des Datensignals und F i g. 2B zeigt die
Wellenform des Taktimpulssignals, wobei (120) den Synchronisationssignalimpuls bezeichnet (121) bezeichnet
den Arbeitssignalimpuls, (122) bezeichnet ein Fehlersignal und (123) bezeichnet einen Taktimpuls; und
(T) bezeichnet die Wiederholungsperiode des Multiplex-Signals und (t) bezeichnet die Wiederholungsperiode des Taktsignals.
In F i g. 2 ist die Arbeitsweise der Ausführungsform von F i g. 1 dargestellt
In Fig.2 liefert das Taktsignal (B) eine zeitliche
Referenz des Zeitmultiplex-Signals, und es ist der Signalimpuls mit der Wiederholungsperiode (t) und er
wird gewöhnlich auf das gesamte System übertragen.
In dem Datensignal der F i g. 2A liefert das Synchronisationssignal
(120) die zeitliche Referenz für die wiederholte Messung des Multiplex-Signals, das den
Zeitnullpunkt »0« darstellt, und es wird in konstanten Perioden (T) wiederholt. Während das Arbeitssignal
(121) und das Fehlersignai (122) als ein Impuls des Taktimpulssignals (123) dargestellt sind, entspricht die
Impulsbreite des Synchronisationssignals (120) zwei Pulsen des Taktimpulses (123).
Um das Synchronisationssignal zu identifizieren, gibt w
es verschiedene Möglichkeiten, wie zum Beispiel die Änderung der Impulsbreite oder die Änderung der
Impulspolarität etc. Die Daten werden durch die Zeitmultiplex-Signale entsprechend den elektrischen
Geräten übertragen, und zwar nach der Übertragung des Synchronisationssignals (120).
Fig.2 zeigt die Wellenformen in dem Fall der Übertragung von Daten auf N verschiedene Arten von
elektrischen Ge raten.
Die Zeitperioden für jedes der elektrischen Geräte sind durch die Kanalzeitperioden CWi, CH2 bis CHs
angedeutet.
Die Lagen der Kanalzeitperioden vom Bezugspunkt des Synchronisationssignals (120) werden als Adressen
dargestellt
Wie aus F i g. 2A hervorgeht, werden die Kanalzeiten in Perioden (T) wiederholt genau so, wie diejenigen in
F i g. 2B. Das bedeutet, daß die Signale, die den elektrischen Geräten entsprechen, innerhalb jeder
Periode (T) übertragen und empfangen werden. bo
Die Signale, die den elektrischen Geräten entsprechen, sind als zwei Impulse des Taktsignals (123)
dargestellt, wobei der frühere erste Impuls dieser beiden Impulse das Arbeitssignal (121) zur Bedienung des
elektrischen Geräts ist und der letztere eine Impuls das μ Fehlersignal (122) für das Auftreten eines Fehlers in dem
elektrischen Gerät ist.
Das zentrale Verarbeitungsgerät (1) überträgt das in Fig.2B dargestellte Taktsignal und das Synchronisationssignal
(120) des Datensignals der Fig.2A und auch den Arbeitssignalimpuls (121) entsprechend der
elektrischen Last Das Signalverarbeitungsgerät am Übertragungsende (7) überträgt in umgekehrter Richtung
das Fehlersignal (122) und den Arbeitssignalimpuls (121), je nach Stellung des Kontrollschalters.
Das Arbeitssignal (121) kann von dem zentralen Signalverarbeitungsgerät (1) übertragen werden, oder
es kann in umgekehrter Richtung von dem Signalverarbeitungsgerät am Übertragungsende (7) übertragen
werden. Für die elektrische Last (13) sollte der Arbeitssignalimpuls von dem zentralen Signalverarbeitungsgerät
(1) übertragen werden, während er für den Kontrollschalter (14) durch das Signalverarbeitungsgerät
am Übertragungsende (7) übertragen werden seilte.
Es ist deshalb für die Zuweisung von Kanalzeiten an die elektrischen Geräte klar, ob es sich bei dem
elektrischen Gerät um die elektrische Last (13) oder den Kontrollschalter (14) handelt, wobei es möglich ist, die
Zeiten so zu wählen, daß nicht gleichzeitig Signale von den Geräten (1) und (7) erzeugt werden.
In dem zentralen Signalverarbeitungsgerät (1) der F i g. 1 soll der Kontrollteil (2) die Überwachung
sämtlicher Betriebsfunktionen des Geräts übernehmen, wobei der Referenzoszillator das Taktsignal (123), das
Synchronisationssignal (120) und das Referenzsignal des
Zeitmultiplex-Signals erzeugt. Der Kontrollteil (2) führt die Kontrolle des Einlesens und Auslesens von Signalen
des zentralen Signalverarbeitungsgeräts (1) aus und auch die Kontrolle über die Verarbeitung der logischen
Signale.
In dem Teil zur Verarbeitung der Eingangssignale (4) werden das Arbeitssignal (121) und das Fehlersignal
(122), welche von den Signalverarbeitungsgeräten am Übertragungsende (7a^, (7b) zurückgegeben werden,
von einem Pufferkreis aufgenommen, in welchem die Pegelumsetzung der Signale von den Multiplex-Signalleitungen
(6) ausgeführt wird, um einen Signalpegel zu schaffen, der sich für die Verarbeitung in dem zentralen
Signalverarbeitungsgerät (1) eignet, wobei der innere Kreis vor dem äußeren Impulsverhalten geschützt ist.
Die gewünschten Daten werden von den in dem Pufferkreis empfangenen Signalen durch eine Anweisung
des Kontrollteils (2) ausgewählt und in den Signalverarbeitungsteil (3) eingegeben.
Die Daten, die von dem Teil zur Verarbeitung von Eingangssignalen (4) ausgewählt werden, werden von
dem Signalverarbeitungsteil (3) aufgenommen, wobei das der elektrischen Last (13) entsprechende Arbeitssignal durch eine vorbestimmte logische Kontrollfunktion
erzeugt wird.
Das Arbeitssignal wird in den Teil zur Verarbeitung von Ausgangssignalen (5) eingegeben und wird dann
durch die Multiplex-Signalübertragungsleitung (6) durch eine Anweisung des Kontrollteils (2) übertragen, und
zwar als Arbeitssignalimpuls (121) in dem vorherbestimmten Kanalzeitintervall, und gleichzeitig wird das
Synchronisationssignal (120) über die Multiplex-Signalübertragungsleitung (6) übertragen.
Das Signal, das von dem Teil zur Verarbeitung von Ausgangssignalen (5) übertragen wird, wird durch den
Pufferkreis geschickt, welcher als letzte Stufe des Teils zu- Verarbeitung von Ausgangssignalen (5) angeordnet
ist, wobei der Signalpegel umgesetzt wird. Die Multiplex-Signale werden durch die Verarbeitung in
dem Pufferkreis gegen das äußere Rauschen unempfind-
lieh, und der innere Kreis wird vor dem Impulsverhalten
außerhalb geschützt.
Das Taktsignal (123), das von dem Kontrollteil (2) erzeugt wird, wird auch durch den Pufferkreis, welcher
in dem Teil zur Verarbeitung von Ausgangssignalen (5) gelegen ist, hindurch auf die Multiplex-Signalübertragungsleitung
(6) ausgegeben.
Die Multiplex-Signalübertragungsleitung ist mit dem zentralen Signalverarbeitungsgerät (1) und den Signalverarbeitungsgeräten
am Übertragungsende (Ja), (7b) verbunden, wobei das Datensignal der F i g. 2A und das
Taktsignal der F i g. 2B übertragen werden. Das Signalverarbeitungsgerät am Übertragungsende (7a),
das der elektrischen Last (13) zugeordnet ist, wird im folgenden beispielsweise beschrieben.
Der Teil zur Verarbeitung von Eingangs- und Ausgangssignalen (Sa) enthält in dem zentralen
Signalverarbeitungsgerät (1) einen Pufferkreis (der gleiche wie in dem Teil zur Verarbeitung von
Eingangssignalen (4) und von Ausgangssignalen (5)).
In dem Teil zur Verarbeitung von Eingangs- und Ausgangssignalen werden das Taktsignal und das
Datensignal in der Multiplex-Übertragungsleitung (6) von dem Pegelumsetzer aufgenommen, anschließend
auf die Signaltrennstufe (9a) übertragen, und das Signal in der Zusammensetzstufe für das rückläufige Signal
(Wa) wird von dem Pegelumsetzer aufgenommen und auf die Multiplex-Signalübertragungsleitung (6) gegeben.
Die Signaltrennstufe (9a) empfängt das Taktsignal und das Datensignal, um daraus das Synchronisationssignal (120) abzutrennen. Da die Pulsbreite des
Synchronisationssignals (120) den zwei Pulsen des Taktsignals entspricht, kann das Synchronisationssignal
identifiziert und durch Abzählen der Taktsignale abgetrennt werden, wobei die Referenzzeit für das
Zählen deutlich erkannt wird.
In der Signaltrennstufe (9a) kann das Kanalzeitintervall, das der elektrischen Last (13) zugeordnet ist, durch
Abzählen der Taktsignale, beginnend mit der Referenzzeit, in Übereinstimmung mit der vorherbestimmten
Adresse ermittelt werden und ebenso können die Datensignale in der ersten Halbperiode des Kanalintervalls
ermittelt und abgetrennt werden. In der Treiberstufe (1Oa^ werden die Daten, die in der Signaltrennstufe
(9a) abgetrennt wurden, demoduliert
Da das Datensignal ein Zeitmultiplex-Signal ist und nur in kleinen Teilen des Pulses der Gesamtperiode (T)
übertragen wird, wird das Signal über eine Periode (T)
so lange gehalten, bis das Signal der nächsten Periode übertragen wird In der Treiberstufe (iOa) wird das
demoduiierte Signa! verstärkt um die elektrische Last
(13) zu treiben.
Der Teil zur Erzeugung von rückläufigen Signalen (\2a) soll außerdem den fehlerhaften Zustand der
elektrischen Last (13) feststellen. Der Fehlerzustand wird durch Messen des Potentials am Verbindungspunkt
der Treiberstufe (10a,) mit der elektrischen Last (13) ermittelt, um herauszufinden, ob die elektrische Last (13)
in einem eingeschalteten oder ausgeschalteten Zustand ist In dem Teil zur Erzeugung von Rücksignalen (Wa)
wird das in dem Teil zur Erzeugung von Rücksignalen (\2a) erzeugte Signal zurückgesendet, und zwar als
Fehlersignal (122) fai der letzteren Halbperiode des Kanalintervalls, welches in der Signaltrennstufe (9a)
unterteilt wird. Der Fehlersignalimpuls (122) wird durch den Pufferkreis in den Teil zur Verarbeitung von Ein-
und Ausgangsimpulsen (Sa) übertragen und von da auf die Multiplex-Signalübertragungsleitung (6) gegeben.
Das Signalverarbeitungsgerät am Übertragungsende (7b), das dem Kontrollschalter (14) zugeordnet ist, wird
im folgenden beispielsweise beschrieben.
<; Der Teil zur Verarbeitung von Eingangs- und Ausgangsimpulsen (8b) ist der gleiche, wie der Teil zur Verarbeitung von Eingangs- und Ausgangsimpulsen (8a). Die Signaltrennstufe (9b) trennt das Synchronisationssignal (120) in ähnlicher Weise ab wie die
<; Der Teil zur Verarbeitung von Eingangs- und Ausgangsimpulsen (8b) ist der gleiche, wie der Teil zur Verarbeitung von Eingangs- und Ausgangsimpulsen (8a). Die Signaltrennstufe (9b) trennt das Synchronisationssignal (120) in ähnlicher Weise ab wie die
κι Signaltrennstufe (9a) wobei das Zeitintervall, das dem
Kontrollschalter (14) zugeordnet ist, ermittelt wird.
Das Arbeitssignal wird jedoch nicht an den Kontrollschalter (14) übertragen, wodurch es sich
erübrigt, das Datensignal abzutrennen, und wodurch auch eine Treiberstufe unnötig wird.
In dem Teil zur Erzeugung rückläufiger Signale (i2b) werden der ein- und ausgeschaltete Zustand oder
Fehlerzustand des Kontrollschalters (14) ermittelt.
In dem Teil zur Zusammensetzung des Rücksignals (Wb) wird das Arbeitssignal des Kontrollschalters, welches von dem Teil zur Erzeugung des Rücksignals (12b) ermittelt wird, in der ersten Halbperiode des Kanalintervalls übertragen und in der Signaltrennstufe (9b) abgetrennt, und das Fehlersignal wird in der zweiten Halbperiode des Kanalintervalls übertragen.
In dem Teil zur Zusammensetzung des Rücksignals (Wb) wird das Arbeitssignal des Kontrollschalters, welches von dem Teil zur Erzeugung des Rücksignals (12b) ermittelt wird, in der ersten Halbperiode des Kanalintervalls übertragen und in der Signaltrennstufe (9b) abgetrennt, und das Fehlersignal wird in der zweiten Halbperiode des Kanalintervalls übertragen.
Das Arbeitssignal und das Fehlersignal werden entsprechend durch den Teil zur Verarbeitung der
Eingangs- und Ausgangssignale (Sb) hindurchgeschickt und auf die Multiplex-Signalübertragungsleitung (6)
3d gegeben, und zwar als Arbeitssignalimpuls (121) und als
Fehlersignalimpuls (122).
In der beschriebenen Ausführung ist nur ein Signalverarbeitungsgerät am Übertragungsende (7a)
der elektrischen Last (13) zugeordnet und nur ein
S5 Signalverarbeitungsgerät am Übertragungsende (Jb) ist
dem Kontrollschalter (14) zugeordnet, wie in der Zeichnung dargestellt ist Wenn eine Vielzahl elektrischer
Geräte angeschlossen wird, sollte eine entsprechende Zahl von Signalverarbeitungsgeräten am Übertragungsende
verwendet werden.
Fig.3 ist ein Blockdiagramm eines zentralen Signalverarbeitungsgeräts (1), wie es zur Steuerung
elektrischer Geräte in einem Zeitmultiplex-System verwendet wird.
In Fig.3 bezeichnet die Bezugsziffer (31) einen Seriell-zu-Parallelwandler, (32) bezeichnet einen Teil
zur logischen Verarbeitung und (33) bezeichnet einen Parallel-zu-Seriellwandler.
Das konventionelle zentrale Signalverarbeitungsgerät wird im folgenden beschrieben. Es ist eine
besonders wichtige Funktion des zentralen Signalverarbeiiüngsgeräis,
das Arbeiissigr.a! für die elektrische
Last zu erzeugen, und zwar als Folge des Rücksignals von dem entsprechenden Signalverarbeitungsgerät am
Übertragungsende. Dieses Problem wird besonders diskutiert
Die Umsetzung des Spannungspegels desjenigen Signals, das von dem Verarbeitungsgerät am Übertragungsende
(7) fiber die Multiplex-Signalfibertragungsleitung (6) zurückkommt, wird durch einen Pufferkreis in
dem Verarbeitungsteil für Eingangssignale (4) ausgeführt, um einen Spannungspegel zu erzeugen, der von
dem zentralen Verarbeitungsgerät (1) verarbeitet werden kann.
Das Signal wird durch einen EinlesekontroHbefehl des
Kontrollteils (2) ausgewählt und wird dann zu dem Signalverarbeitungsteil (3) des Eingangssignals geleitet
Da das Signal des Teils zur Verarbeitung des
Eingangssignals (4) serielle Signale umfaßt, die zeillich
gemultiplext sind, werden sie in parallele Signale durch den Seriell-zu-Parallelwaridler (31) konvertiert.
DerSeriell-zu-Parallelwandler(31) umfaßt eine Reihe von Schieberegistern mit seriellem Eingang und ■-,
parallelem Ausgang und einen bistabilen Flip-flop als Gedächtnis für den parallelen Ausgang des Schieberegisters
(Flip-flop vom Verzögerungstyp).
Als Ausgang des Seriell-zu-Parallelwandlers (31) wird
jeweils ein Typ von Signalen ausgewählt, und zwar aus ι ο den Fehlersignalen der elektrischen Last, die von dem
Verarbeitungsgerät (7) am Ende der Übertragung übertragen werden, und aus den Rücksignalen der
Arbeitssignale und den Fehlersignalen, die von den Kontrollschaltern durch den Teil zur Verarbeitung der ts
Eingangssignale (4) zurückgesendet werden; diese ausgewählten Signale werden aus dem Zeitmultiplex-Signal
auf ein Gleichspannungssignal demoduliert.
Von den Rücksignalen wird eine Zahl π in den logischen Verarbeitungsteil (32) eingegeben, wo die
Arbeitssignale zur Bedienung der elektrischen Last erzeugt werden.
Das bedeutet, daß alle logischen Zustände zur Bedienung der elektrischen Lasten durch diesen
logischen Kreis gesetzt werden. Wenn zum Beispiel C als UND-Zustand zweier Eingänge A und B bedient
wird, umfaßt das Gerät die UND-Schaltung mit A und B
als Eingänge und C als Ausgang. Die anderen Zustände werden wie vorher gesetzt.
Der logische Verarbeitungsteil (32) kann dadurch jo gebildet werden, daß er ein UND-Gatter, ein
ODER-Gatter, ein NICHT-Gatter, einen Flip-flop-Kreis
und einen Zeitkreis umfaßt. Die parallelen Signaleingänge zu dem logischen Verarbeitungsteil (32)
werden logisch parallel verarbeitet, um eine Anzahl m von Arbeitssignalen für parallele Lasten zu erzeugen.
Die Last-Bedienungssignale werden durch den Parallel-zu-Seriellwandler (33) von den parallelen
Signalen auf serielle Signale als Zeitmultiplex-Signale gewandelt.
Der Parallel-zu-Seriellwandler (33) umfaßt ein Schieberegister mit parallelem Eingang und seriellem
Ausgang oder einen Multiplexer.
Der Ausgang des logischen Verarbeitungsteils (32) wird sequentiell durch eine Auslesekontrollanweisung
des Kontrollteils (2) gegeben, um so das gewünschte Signal innerhalb des gewünschten Zeitintervalls auszugeben.
Die Spannungspegelurnsetzung des Ausgangs wird durch einen Pufferkreis in dem Teil zur Verarbeitung
von Ausgangssignalen (5) durchgeführt und die Ausgangssignale werden über die Multiplex-Übertragungsleitung
(6) auf die Verarbeitungsgeräte am Ende der Übertragungsleitung (7) gegeben.
In dem Verarbeitungsgerät am Ende der Übertra gungsleitung (6) wird die elektrische Last durch das
Bedienungssignal getrieben, so wie es in der Ausfuhrungsform der F i g. 1 dargestellt ist. In dem zentralen
Verarbeitungsgerät (1) mit dem beschriebenen Aufbau kann die Zeit für logische Verarbeitung recht kurz sein eo
und der Aufbau des logischen Verarbeitungsteils (32)
kann relativ einfach ausgeführt sein, da die Verarbeitung nur mit logischen Zuständen erfolgt Wenn sich die
logischen Zustände jedoch ändern, muß der logische Verarbeitungstefl (32) geändert werden. Es ist demzufolge
schwierig, den logischen Verarbeitungsteil (32) aus einem einzigen integrierten Baustein (L C) herzustellen.
Die Anzahl der Ein- und Ausgänge der logischen Verarbeitungseinheit (32) sind (n+m). Der logische
Verarbeitungsteil kann demzufolge von recht kompliziertem Aufbau sein, wenn viele Signale verarbeitet
werden, und es ist schwierig, wegen einer wachsenden Anzahl von Peripheriegeräten eine ganze Fülle von I.
Cs herzustellen. In dem Seriell-zu-Parallelwandler (31)
vergrößert sich die Zahl der parallelen Ausgänge in Abhängigkeit mit dem Anwachsen der Zahl der Signale.
Tatsächlich wird schon ein komplizierter Aufbau benötigt, um einige zehn parallele Signale zu verarbeiten,
obwohl dieser Teil aus integrierten Bausteinen besteht.
Wenn der Seriell-zu-Parallelwandler (31) aus einem einzigen spezifischen integrierten Baustein gebildet
wird, können die inneren Schaltkreise zwar aufgebaut werden, aber die Zahl der angeschlossenen Peripherie
kann begrenzt sein. Dieselbe Betrachtung gilt für den Parallel-zu-Seriellwandler (33).
In Übereinstimmung mit der Erfindung ist es möglich, ein zentrales Signalverarbeitungsgerät zu schaffen, das
sich jeder beliebigen Änderung von logischen Zuständen, die mit handelsüblichen integrierten Bausteinen
oder einem einzigen spezifischen integrierten Baustein aufgebaut werden können, anpaßt, um die bisherigen
Nachteile zu überwinden. In Fig.4 wird im folgenden
eine Ausführungsform der Erfindung beschrieben.
In Fig.4 bezeichnet die Kennziffer (21) einen
Oszillator, (22) bezeichnet einen Taktsignalgeber, (23) bezeichnet einen Synchronisationssignalgeber, (24)
bezeichnet einen Kontrollzeitgeber, (25) bezeichnet einen Kontrollzustandsgeber, (26) bezeichnet eine
Einlesekontrolle, (27) bezeichnet eine Verarbeitungskontrolle, (28) bezeichnet eine Auslesekontrolle, (35)
bezeichnet ein Gedächtnis, (36) bezeichnet eine Verarbeitungsstufe, (41) bezeichnet eine Pufferschaltung,(42)
bezeichnet eine Eingangssignal-Verarbeitungsstufe, (51) bezeichnet eine Ausgangssignal-Verarbeitungsstufe
und (52) bezeichnet eine Pufferschaltung. Unter Verweis auf die Wellenformen der F i g. 2 wird
die Arbeitsweise der Ausführungsform von Fig.4 nachfolgend beschrieben.
Der Oszillator (21) ist ein konventioneller Schwingkreis zur Erzeugung rechteckiger Wellenformen mit
konstanter Frequenz. Der Impuls wird zur Erzeugung der Multiplex-Signale, wie schon oben ausgeführt,
benutzt und wird außerdem für Kontrollfunktionen des zentralen Verarbeitungsgeräts (1) verwendet. Dementsprechend
wird die Frequenz des Schwingkreises größer als der größte Wert des gewünschten Taktsignals
gewählt.
Der Oszillator (21) kann aus einem nicht-stabilen Multivibrator oder einem Schwingquarz aufgebaut sein.
Der Taktsignaigeber (22) erzeugt einen Taktimpuls.
(123) mit einer Periode (t)'m der Fig. 2B,die durch eine
geeignete Frequenzuntersetzung der von dem Oszillator (21) erzeugten Pulse gebildet wird. Der Taktsignalgeber (22) kann aus einer konventionellen Zählschaltung aufgebaut sein.
Der Synchronisationssignalgeber (23) erzeugt den Synchronisationssignalimpuls (120) mit einer Periode
(T) und einer Pulsbreite (2t) der Fig. 2A, die durch
Frequenzuntersetzung der Taktsignalimpulse (123) gebildet wird, welche von dem Taktsignalgeber (22)
erzeugt werden. Der Synchronisationssignalgeber (23)
wird aus einer konventionellen Zählschaltung aufgebaut
Der Kontrollzeitgeber (24) erzeugt ein Zeitsignal, das
für die Verarbeitung der Signale der Einlesekontrolle
(26), der Verarbeitungskontrolle (27). der Auslesekontrolle
(28) und der Signalverarbeitungsstufe (3) benötigt wird, wobei das Kontrollzeitsignal mit gewünschter
Frequenz und Pulsbreite von dem Impulssignal des Oszillators (21) abgeleitet wird. Der Kontrollzeitgeber >
(24) kann durch eine konventionelle Zählschaltung und einen Gatierkreis aufgebaut werden. Der Kontrollzustandsgeber
(25) erzeugt den Kontrollzustand für die Anweisung dafür, ob gerade Eingabe/Ausgabe von
Signalen stattfindet oder ob gerade Signalverarbeitung in in der Signalverarbeitungsstufe (3) stattfindet. Innerhalb
jeder Frequenzlänge (auch als Rahmen bezeichnet) des Multiplex-Signals beginnend mit dem Synchronisationssignal (120) gibt der Kontrollzustandsgeber (25)
Anweisung darüber, ob gerade Eingabe/Ausgabe (I/O) r>
von Signalen ausgeführt wird oder ob in diesem Rahmen gerade Signalverarbeitung stattfindet.
Ein Beispiel eines Kontrollzustandes ist in F i g. 5 gezeigt. F i g. 5 stellt die Wellenform eines Datensignals
dar, wobei nur das Synchronisationssignal (120) in ungefähr 5 Rahmen dargestellt ist. Fig. 5B ist der
Kontrollzustand, wobei die Verarbeitung der Eingabe/Ausgabe des Signals zeitlich abwechselnd innerhalb
jeden Rahmens ausgeführt wird. Das heißt, daß Eingabe/Ausgabe (I/O) des Signals in dem ersten 2i
Rahmen angestoßen werden, daß im zweiten Rahmen Signalverarbeitung (ARI) durchgeführt wird und daß
sich diese beiden Funktionen ständig abwechseln. Fig. 5C stellt einen weiteren Kontrollzustand dar,
wobei die Verarbeitungsdauer auf zwei Rahmen verlängert worden ist, wenn die Verarbeitung innerhalb
eines Rahmens nicht beendet werden kann. Wie schon festgestellt wurde, zeigt der Kontrollzustand das
Einlesen bzw. Auslesen des Signals sowie die Signalverarbeitung pro Einheit eines Rahmens des Zeitmuiti- j-,
plex-Signals an. Der Kontrollzustandsgeber (25) wird
aus einer konventionellen Zählschaltung zum Abzählen der Synchronisaiionssignale (120) aufgebaut. Die
Einlesekontrolle (26) überwacht das Einlesen des Signals in den Signalverarbeitungsteil (3). m>
Während der Eingabe/Ausgabe-Periode, die durch den Kontrollzustandsgeber (25) angezeigt wird, gibt die
Einlesekontrolle (26) Anweisung an die Eingangsstufe (4), und zwar in Abhängigkeit des Kontrollzeitsignals
des Kontrollzeitgebers (24), und es spricht die Adresse .1·-,
in dem Gedächtnis (35) an zur Speicherung des Eingangssignals durch Auswahl des Einlesesignals am
Eingang. Die Verarbeitungskontrolle (27) hat die Aufgabe, die logische Verarbeitung für die Erzeugung
der Arbeitssignale an die elektrischen Geräte einzuleiten, und zwar für die Eingangssignaldaten, die in dem
Gedächtnis (35) mit Hilfe der Einlesekontrolle (26) gespeichert wurden.
Innerhalb der ARI-Periode werden auf Anweisung des Komrollzustandsgebers (25) die Daten zur Verarbei tung aus dem Gedächtnis (35) in die Verarbeitungsstufe
(36) ausgelesen, und zwar in Abhängigkeit von dem Kontrollzeitsignal des Kontrollzeitgebers (24), die
logische Verarbeitung der Auslesedaten wird durchgeführt und das Ergebnis der Verarbeitung wird wieder
in dem Gedächtnis (35) gespeichert
Während der Verarbeitung gibt die Verarbeitungskontrolle (27) der Adresse des Gedächtnisses (35)
Befehle und sie gibt weiterhin Befehle an die Verarbeitungsstufe (36) ab.
Die Auslesekontrolle (28) hat die Aufgabe, das Auslesen des Arbeits- oder Operationssignals aus dem
Gedächtnis (35) zur Übertragung des Operationssignals für die periphere Last zu steuern, was mittels logischer
Verarbeitung durch Multiplex-Signale. die an die Signalverarbeitungsgeräte am Übertragungsende (periphere
Geräte) übertragen werden, geschieht. Innerhalb der I/O-Periode — auf Anweisung des Komrollzustandsgebers
(25) — gibt die Auslesekontrolle (28) eine Befchlsanweisung an die Ausgangsstufe (5). ihrerseits
die Adresse in dem Gedächtnis (35) anzusprechen, die Operationssignaldaten auszulesen und das Operations-
oder Arbeitssignal auf die Multiplex-Signalübertragungsleitung (6) zu übertragen, und zwar in Abhängigkeit
von dem Kontrollzeitsignal des Kontrollzeitgebers (24). In der Eingangsstufe (4) wird die Umsetzung des
Spannungspegels der Rücksignale von den Signalverarbeitungsgeräten am Übertragungsende, welche über
die Multiplex-Signalübertragungsleitung (6) zurückkommen, in der Pufferschaltung (41) durchgeführt, um
sie auf ein Gleichspannungsniveau zu bringen, das die Verarbeitung in dem zentralen Signalverarbeitungsgerät
(1) ermöglicht. Die Pufferschaltung (41) hat außerdem die Aufgabe, äußere Störspannungen auf der
Multiplex-Signalübertragungsleitung (6) abzuhalten. Die Eingangssignalverarbeitungsstufe hat die Aufgabe,
das Signal von der Pufferschaltung (41) je nach Befehlsanweisung der Einlesekontrolle (42) auszuwählen
und es an die Signalverarbeitungsstufe (3) weiterzugeben.
In der Signalverarbeitungsstufe (3) hat der Gedächtnisteil
(35) die Aufgabe, verschiedene Signaldaten zu speichern, und zwar in Abhängigkeit von Befehlsanweisungen
der Kontrollstufe (2).
Innerhalb der Kontrollzustandsperiode für I/O, die durch den Kontrollzustandsgeber (25) (F i g. 4) angewiesen
wird, wird ein Befehl von der Einlesekontrolle (26) und der Auslesekontrolle (28) abgegeben. Wenn
eingelesen werden soll, geschieht die Auswahl des Signals auf Befehl der Einlesekontrolle (26) an die
Eingangssignalverarbeitungsstufe (42). und es werden nur die gewünschten Daten als Eingabedaten an das
Gedächtnis (35) gegeben und gleichzeitig in der Adresse des Gedächtnisteils (35) auf Anweisung der Einlesekontrolle
(26) gespeichert.
Wenn die Kontrollzustandsperiode für ARI (Signalverarbeitungsperiode)
von dem Kontrollzustandsgeber (25) (Fig. 5) vorgegeben wird, werden die Daten aus
dem Gedächtnis (35) nur zwischen dem Gedächtnisteil (35) und der Verarbeitungsstufe (36) übertragen. Das
bedeutet, daß die Daten aus dem Gedächtnis (35) sequentiell einer nach dem anderen in die Verarbeitungsstufe
(36) übertragen werden, je nach Anweisung von der Verarbeitungskontrolle (27). In der Verarbeitungsstufe
(36) wird die logische Verarbeitung der Eingabedaten durchgeführt, und das Ergebnis der Verarbeitung
wi'd wiederum in dem Gedächtnis (35) gespeichert, je
nach Anweisung der Verarbeitungskontrolle (27).
Die logische Verarbeitung wird in F i g. 5 dargestellt.
Wenn das Signal aus dem Gedächtnisteil (35) ausgelesen wird, befindet sich der Kontrollzustand in der
I/O-Periode. Die Auslesekontrolle (28) wird während dieser I/O-Periode aktiviert und gibt der Adresse des
Gedächtnisses (35) Anweisung, die Multiplex-Signale zu übertragen und die Daten auszulesen.
Die Auslesedaten werden in die Ausgangssignalverarbeitungsstufe (51) eingegeben, die aus einem Puffergedächtnis zur zwischenzeitlichen Speicherung des
Ausgangssignals in einem Rahmen besteht
Das Signal, das innerhalb der I/O-Periode in der
Ausgangssignal-Verarbeitungsstufe (51) zwischen-
gespeichert wird, wird in der ARI-Periode auf die
Multiplex-Signalübertragungsleitung (6) ausgegeben und in dem Puffergedächtnis der Ausgangssignal-Verarbeitungsstufe
(51) gespeichert. Wenn innerhalb des nächsten Rahmens die I/O-Periode zugewiesen wird,
werden die neuen Daten von dem Gedächtnis (35) auf die Ausgangssignal-Verarbeitungsstufe (51) übertragen
und die zwischengespeicherten Daten werden über die Multiplex-Übertragungsleitung (6) ausgegeben. Innerhalb
eines Rahmens der ARI-Periode kann das Datensignal nicht aus dem Gedächtnisteil (35) ausgege-Sen
werden. Demzufolge wird ein Puffergedächtnis in der Ausgangssignal-Verarbeitungsstufe (51) zur Verfügung
gestellt, wobei dasselbe Signal wiederholt in zwei Rahmen übertragen wird.
Wenn die Verarbeitungsperiode und die ARI-Periode der F i g. 5C auf zwei Rahmen verlängert werden, wird
dasselbe Signal wiederholt in drei Rahmen übertragen. In diesem Fall genügt es sogar, nur den Kontrollzustand
der F i g. 5C von dem Kontrollzustandsgeber (25) festzulegen. Das Signal der Ausgangssignal-Verarbeitungsstufe
(51) wird in dem entsprechenden Kanalzeitintervall als Arbeits- oder Operationssignal an die
elektrische Last ausgegeben, und zwar in Abhängigkeit von der Befehlsanweisung der Auslesekontrolle (28).
Die Spannungspegelumsetzung des Signals der Ausgangssignal-Verarbeitungsstufe (51) wird durch die
Pufferschaltung (52) ausgeführt und auf die Multiplex-Signalübertragungsleitung
(6) ausgegeben.
Die Spannungspegelumsetzung des Taktsignals, das durch den Taktsignalgeber (22) erzeugt wird, und des
Synchronisationssignals, das durch dun Synchronisationssignalgeber (23) erzeugt wird, werden durch die
Pufferschaltung (52) ausgeführt und die Signale werden danach auf die Multiplex-Signalübertragungslcitung (6)
ausgegeben. Die Pufferschaltung (52) setzt den Spannungspegel in dem zentralen Signalverarbeitungsgerät
(1) auf einen höheren Spannungspegel, um so das Einwirken von äußeren Störungen zu verhindern, eine
Impedanzwandlung durchzuführen und das Signal niederohmig über die Multiplex-Signalübertragungsleitung
(6) zu treiben, und es schützt das zentrale Signalverarbeitungsgerät (1) vor großen Störspannungen
auf der Multiplex-Signalübertragungsleitung (6).
Innerhalb des Kontrollgeräts (2) kann die Struktur der drei Blöcke, nämlich der Einlesekontrolle (26), der
Verarbeitungskontrolle (27) und der Auslesekontrolle (28) je nach Zuordnung der elektrischen Lasten und der
Kontrollschalter in den zu steuernden Geräten und je nach den Steuerfunktionen zwischen den Elektrischen
Geräten (Operation mode) geeignet gewählt werden. Wenn die Struktur der Geräte unverändert bleibt, kann
demzufolge das Kontrollgerät aus einem konventionellen
NUR-Lese-Speicher (ROM) aufgebaut sein. Wenn sich die Steuerungsbedingungen jedoch ändern, braucht
nur der Inhalt des NUR-Lese-Speichers (ROM) geändert zu werden. Ein veränderbarer NUR-Lese-Speicher (ROM) ist bereits im Handel, und es kann
demzufolge die Steuerfunktion leicht durch Benutzung eines änderbaren ROM geändert werden.
Bei Verwendung eines einzigen spezifischen integrierten Bausteins, der einen veränderbaren ROM
enthält, kann man ein zentrales Signalverarbeitungsgerät schaffen, das in verschiedenen Bereichen eingesetzt werden kann.
Das Gedächtnis (35) kann ein Schreib-Lese-Speicher
sein, d. h, ein normaler Speicher mit variablem Zugriff
(random access memory, RAM), um die Signaldaten
einzuschreiben, zu verändern, und anschließend wieder auszulesen. Es befinden sich bereits verschiedene
integrierte Schreib-Lese-Speicher (RAM) am Markt, d. h., RAM kann leicht eingesetzt werden.
In Fig. 6 soll ein Verarbeitungsbeispiel gezeigt werden. In Fig. 6 sind nur diejenigen Teile dargestellt,
die sich auf die Impulsverarbeitung der Ausführungsform in F i g. 4 beziehen.
In Fig. 6 bezeichnet die Hinweisziffer (351) ein
UND-Gatter mit einem negierten Eingang, (352) bezeichnet ein UND-Gatter, (353) bezeichnet ein
ODER-Gatter, (354) bezeichnet einen Speicher vom Schreib-Le5e-Typ (RAM), (355) bezeichnet ein UND-Gatter,
(356) bezeichnet ein UND-Gatter mit einem negierten Eingang, (361), (362) bezeichnen zwei bistabile
Flip-flops (latch), (363) bezeichne! ein NAND-Gatter (UND-Gatter mit negiertem Ausgang) und (364)
bezeichnet ein UND-Gatter. Die Verarbeitungskontrolle (27) umfaßt Adreßbefehlsausgänge (AD)und zeigt
Impulsausgänge 71, Γ2, T3.
Die Arbeitsweise des Beispiels in Fig. 6 wird im
folgenden beschrieben.
Die Anweisung, daß es sich um eine I/O-Periode
handelt, wird von dem Kontrollzustandsgeber (25) in dem Rahmen gegsben, der an den Rahmen mit der
Signalverarbeitungsanweisung angrenzt. Das Signal, das durch die Eingangssignal-Verarbeitungsstufe (42)
durch die Kontrollanweisung der Einlesekontrolle (26) ausgewählt wird, wird in einem spezifischen Teil des
Gedächtnisses (354) gespeichert. Während des Befehls zur Ein-/Ausgabe durch den Kontrollzustandsgeber (25)
sind die UND-Gatter (351) und (356) des Gedächtnisteils (35) in offenem Zustand, wobei das Signal von der
Eingangssignalverarbeitungsstufe (42) durch das UND-Gatter (351) una das ODER-Gatter (353) in den
Speicher (354) gelangt. Das Signal des Speichers (354) wird durch das UND-Gatter (356) in den Signalverarbeitungsteil
(51) ausgegeben. Das Signalbit, das in den Speicher (354) eingegeben wird, wird während der
Anweisung zu einer ARI-Periode. die von dem Kontrollzustandsgeber (25) abgegeben wird, verarbeitet.
Die UND-Gatter (352), (355) werden durch die Anweisung zur Ausführung einer ARI-Periode geüffnei,
wodurch der Speicher (354) mit dem Verarbeitungstei! (36) verbunden ist und die Verarbeitungskontrolle (27)
wird angestoßen, um den Verarbeitungsbefehl abzugeben. Die Verarbeitungskontrolle (27) wirkt auf das
Signaldatum des Speichers (354), der Adreßbefehl wird von dem Ausgang (AD) abgegeben und die Verarbeitung
des Signaldatums geschieht mit Hilfe der drei Zeitausgänge Γι, Γ?, Γ3.
Während des Befehls zur Verarbeitung des ersten Duturns ^Bits^ wird die A.dresse dieses Datums von dem
Anschluß (AD)übergeben, und es wird weiter Befehl an
den Anschlußpunkt Γι gegeben, wodurch das Datum in
dem bistabilen Flip-flop (latch (361) gespeichert wird. Wenn nun das zweite Datum (Bit) verarbeitet werden
soll, wird die Adresse des Datums durch den Anschluß (AD) zugewiesen, und es wird ein Befehl an den
Anschlußpunkt Γ2 gelegt, wodurch das zweite Datum in
dem bistabilen Rip-flop (362) gespeichert wird. Die bistabilen Flip-flop's (latches) (361), (362) können aus
einem gewöhnlichen Flip-flop vom Verzögerungstyp (Ώ-Flip-flop) bestehen. Die an den Anschluß D gelegten
Eingangssignale werden eingelesen, wenn ein Eingang an diesen Anschluß gegeben wird, und das Signal wird
an den Ausgang Q Obergeben. Das Signal an dem
Ausgang <? wird so lange gehalten, bis das nächste
Signal eingelesen wird. Die bistabilen Flip-flops (latches)
(361), (362) werden zum Speichern von jeweils einem Datum, bestehend aus einem Bit verwendet
Die NAND-VerarbDitung des Datums, das in die
bistabilen latches (361), (362) eingelesen wird, wird
durch das NAND-Gatter (363) bewerkstelligt. Das UND-Gatter (364) wird durch die Anweisung des
Ausgangs Γ3 geöffnet, die Adresse wird von dem
Ausgang AD zugewiesen und das Ergebnis der NAN D-Verarbeitung wird in der Adresse gespeichert.
Wie schon oben erwähnt wurde, wird die NAN D-Verarbeitung
in drei Schritten vollzogen. Sämtliche logischen Operationen können durch NAN D-Verarbeitung
ausgeführt werden. Die Verarbeitung kann demzufolge durch sukzessive NAN D-Operationen
erfolgen.
In dem Verarbeitungskontrollteil (27) sollte das Programm oder der Ablauf für den Adreßbefehl und
den Zeitbefehl gegeben sein, so daß die gewünschte Verarbeitung ausgeführt werden kann. Das Programm
für die praktische Verarbeitung kann gegeben werden, wenn die gewünschte logische Prozedur gefunden ist.
Demgemäß wird die Verarbeitungskontrolle (27) durch ein programmiertes NUR-Lese-Gedächtnis (ROM)
gebildet, welches das Programm enthält. Das Signal zum Anstoßen der Verarbeitungskontrolle (27) wird von dem
Kontrollzeitgeber (24) abgegeben.
Die NAND-Verarbeitung durch das NAND-Gatter kann auch durch eine NOR-Verarbeitung durch ein
NOR-Gatter durchgeführt werden. In dem letzteren Fall sollte der Aufbau der Verarbeitungskontrolle (27)
geändert werden. Es ist besser, entweder die NAND-Verarbeitung oder die NOR-Verarbeitung zu
verwenden, um für die gewünschte logische Verarbeitung nur kleine Verarbeitungsschritte in der Verarbeitungskontrolle
(27) zu haben.
In dem beschriebenen Fall ist die Verarbeitung von zwei binären Daten durch zwei bistabile Flip-flops
(latches) (361), (362) dargestellt. Es ist somit möglich, die Verarbeitung von drei oder mehr binären Daten durch
drei oder mehr bistabile latches durchzuführen. Es ist ebenso möglich, eine Vielzahl von Verarbeitungsschritten
durch Verwendung von UND-, ODER-, NICHT-, NAND-, NOR-Gattern durchzuführen, die je nach der
Befehlsstruktur des Verarbeitungskontrollteils (27) zusammengeschaltet werden. Bei der Signalverarbeitung
ist es natürlich möglich, nicht nur Gatter zu verwenden, sondern auch verschiedene Typen von
Flip-flops oder konventionelle logische Schaltungen einzusetzen. In dem beschriebenen Fall wurde nur de.·
Adreßbefehl als die Anweisung an den Speicher '354) diskutiert. Es ist jedoch auch notwendig, einen
Lese-Schreib-Befehl abzugeben und den zeitlichen Verlauf durch einen Auslöseimpuls (stroup) festzulegen.
Die tieferen Probleme sind in der obigen Diskussion nicht berührt worden, wie für jedermann, der sich in der
Materie auskennt, sofort verständlich ist.
F i g. 7 stellt eine Ausführungsform einer Kontrollschaltung für das Einlesen und Auslesen von Signaldaten
dar, wobei die EingabeVAusgabesignalverarbeitung im Detail beschrieben wird. In Fig. 7 bezeichnet
die die Bezugsziffer (261) einen NUR-Lesespeicher (ROM) zum Einlesen, (262) bezeichnet eine Zählschaltung,
(281) bezeichnet einen NUR-Lesespeicher (ROM) zum Auslesen, (282) bezeichnet eine Zählschaltung, (43)
bezeichnet ein UND-Gatter, (511) bezeichnet ein ODER-Gatter, (512) bezeichnet ein Schieberegister und
(513) bezeichnet ein UND-Gatter.
Nachfolgend wird die Wirkungsweise der Ausführungsform in F i g. 7 beschrieben.
Wenn von dem Kontrollzustandsgeber (25) die Anweisung für eine 1/O-Periode gegeben wird, sind die
UND-Gatter (351), (356) in dem Gedächtnis (35) in geöffnetem Zustand, wodurch die Eingangsstufe (4) mit
dem Speicher (354) verbunden ist und der Speicher (354) mit der Ausgangsstufe verbunden ist, und es wird ein
Befehl an die Einlesekontrolle (26) und die Auslesekontrolle (28) gegeben, um diese Teile zu aktivieren.
Das Einlesen und Auslesen der Signaldaten wird in der gleichen Periode wie die Ein- und Ausgabe
vollzogen.
Da das Einlesen und das Auslesen in demselben Speicher (354) geschehen, ist es schwierig, sie zur selben
Zeit auszuführen. Es ist deshalb notwendig, die Zeitdauer zu unterteilen und jeweils entweder das
Einlesen oder das Auslesen zuzuordnen. Dies kann leicht ausgeführt werden.
Wie in F i g. 2 dargestellt, wird — wenn sowohl die elektrische Last als auch der Kontrollschalter jedem
Kanalintervall zugeordnet werden — das Auslesen der Daten aus dem Speicher (354) nur dann vollzogen, wenn
das Operations- oder Arbeitssignal, das als Signal von dem zentralen Signalverarbeitungsgerät (1) gegeben ist,
nur ein Operationssignal für die elektrische Last ist.
Dementsprechend wird ein Befehl an die Auslesekontrolle (28) nur dann abgegeben, wenn ein Operationssignal ansteht. Die anderen Signale sind Signale, die zu
dem zentralen Signalverarbeitungsgerät (1) zurückkommen, und zwar auf Anweisung der Einlesekontrolle
(26). Die Identifikation des Einlese- und des Auslesezustandes innerhalb der I/O-Periode kann — wie eben
beschrieben — ausgeführt werden.
Es werden die getrennten Einlese- und Ausleseoperationen beschrieben. Beim Einlesen werden das Operationssignal
und das Fehlersignal des Kontrollschalters und das Fehlersignal von der elektrischen Last durch die
Pufferschaltung (41) als rückläufige Signale hindurchgegeben. Es ist nicht immer notwendig, alle Signale zu
verwenden, und es wird demzufolge nur das gewünschte Signal in den Speicher (354) eingegeben.
Wenn die Signale an das UND-Gatter und in die Eingangssignal-Verarbeitungsstufe (42) gegeben werden,
wird ein Befehl von dem NUR-Lese-Speicher (ROM) zum Einlesen (261) gegeben, um das UND-Gatter
(43) zu öffnen, falls es nötig ist die Signale einzulesen. Die Zählschaltung (262) für die Zuweisung des
Speicherzustandes des Speichers (354) kann ein bekannter Zähler sein mit einer Bit-Zahl, wie sie für die
Zuweisung einer Adresse des Speichers (354) benötigt wird, wobei die Zähler sequentiell erhöht werden, und
zwar mit jedem Einlesebefehl.
Dementsprechend wird das Daten-Bit zum Einlesen durch das UND-Gatter (43) geschickt und dann in der
Adresse gespeichert, die von der Zählschaltung (262) zugewiesen wurde. Dieser Vorgang wird sequentiell
wiederholt.
Im folgenden wird die Ausleseoperation beschrieben.
Wie in F i g. 6 beschrieben ist, werden die Operationsoder Arbeitssignale, die den elektrischen Lasten
zugeordnet sind, in dem Speicher (354) gespeichert, um sie in einer geordneten Folge als Ausgangssignale durch
logische Verarbeitung unter Anweisung der Verarbeitungskontrolle (24) innerhalb der ARI-Periode auszugeben.
Der Auslesekontrollteil (28) wird durch die Anweisung, daß eine I/O-Periode vorliegt, aktiviert. Der
Auslesebefehl wird dann von dem NUR-Lese-Speicher
(ROM) zum Auslesen (281) gegeben, und zwar in der Periode zum Auslesen der Daten, und zwar als
Operationssignale für die elektrischen Lasten, wobei das Daten-ßit, das die Zählschaltung (282) anspricht, um
seinerseits die Adresse des Speichers (354) zuzuordnen, durch das UND-Gatter (356/ hindurch und auf den
Ausgang des Gedächtnisses geht. Das Daten-Bit wird gleichzeitig durch ein ODER-Gatter (511) in der
Ausgangssignalverarbeitungsstufe (51) hindurchgeschickt, um es in das Schieberegister (512) zu füttern,
das als Pufferspeicher dient.
Die Zählschaltung (282) wird in der nächsten Ausleseperiode um 1 erhöht, wobei die nächste Adresse
in dem Speicher (354) angesprochen wird, das Daten-Bit ausgelesen wird und in das Schieberegister (512)
eingegeben wird. Dieser Vorgang wird sequentiell wiederholt. Das Schieberegister (512) umfaßt als
Pufferspeicher eine Bit-Zahl die der Zahl der auszulesenden Daten entspricht.
Wie schon oben festgestellt, werden die Daten, die in der letzten I/O-Periode in dem Schieberegister (512)
gespeichert wurden, in sequentieller Folge ausgegeben, und zwar vom ersten Bit, das durch die Pufferschaltung
(52) hindurchgeht bis zum ersten Bit des Schieberegisters (512), und zwar je ein Bit für jedes neue Datum,
das aus dem Gedächtnis (354) ausgelesen wird.
Während der ARI-Periode werden die Daten nicht aus dem Speicher (354) ausgegeben, wobei die Daten,
die in dem Schieberegister (512) gespeichert sind, durch die Pufferschaltung (52) auf die Multiplex-Signalübertragungsleitung
(6) ausgegeben werden, und zwar mittels eines Zeitsignalbcfehls des NUR-Lese-Speichers zum
Auslesen (Auslese-ROM) (281). Gleichzeitig wird das UND-Gatter (513) geöffnet und dementsprechend
werden die Daten, die von dem Shift-Registcr (512) ausgegeben werden, wieder an dessen Eingang gelegt
und noch einmal in dem Schieberegisler (512) gespeichert. Wenn von dem Speicher (354) neue Daten
in das Schieberegister (512) während der I/O-Pcriodc
eingegeben werden, werden die schon gespeicherten Daten sequentiell über die Mulliplex-Signalübcrtragungsleitung
(6) ausgegeben. Auf diese Weise werden die verarbeiteten Daten für zwei aufeinanderfolgende
Rahmen wiederholt ausgegeben.
Wenn die ARI-Periode der Fig. 5C sich über zwei
Rahmen erstreckt, werden die Daten ein zweites Mal durch das UND-Gatter (513) hindurchgeschickt. Auf
diese Weise werden die verarbeiteten Daten wiederholt, und zwar dreimal hintereinander, ausgegeben. Durch
die obige Ausführung wird sofort verständlich, daß das Schieberegister (512) die Funktion der Ausgangssignalübertragung
innerhalb des Rahmens, dem die ARI-Periode zugeordnet ist, hat. In der Ausführungsform der
I"ig. 7 werden die Zählschaltungen (262), (282) zur Adrcßzuweisung an den Speicher (354) verwendet,
wobei die Signaldaten sequentiell in gewünschter Folge während des Einlesc- bzw. Auslesevorgangs ein- bzw.
ausgegeben werden.
Wenn die Adresse des Speichers (354) in frei wählbarem Zugriff angewählt wird, ist es möglich, an
Stelle der Zählschaltungen (262) und (282) einen NUR-Lese-Spcichcr (ROM) zu verwenden. Das Einlesc-ROM
(261) leitet den Hinlesevorgang ein, und auf der anderen Seite leitet das Auslese-ROM (281) den
Auslcsovorgang ein. Dementsprechend ist es möglich,
/wci gewöhnliehe ROM zu \crw enden.
Im !tilgenden wird die Ausführungsform der F i g. 8
dargestellt.
In der Ausführungsform der Fig.4 sind die
Verarbeitungsperiode und die Signaleingabe/Ausgabeperiode jeweils in eine Rahmeneinheit des Multiplex-Signals
unterteilt.
Wenn die Verarbeitung der F i g. 5 innerhalb eines Rahmens abgeschlossen ist, sind die Verarbeitungsperiode und die Eingabe-/Ausgabeperiode abwechselnd
angeordnet, so wie in F i g. 5B dargestellt. Wenn sich die Signalverarbeitung während der Dauer zweier Rahmen
ίο vollzieht, erstreckt sich die Verarbeitungsperiode über
zwei Rahmen, so wie in Fig.5C dargestellt Das Ergebnis kann jedoch in der schon oben beschriebenen
Weise erst dann als Ausgangssignal übertragen werden, wenn der Rahmen beendet ist und die nächste
η Eingabe-/Ausgabeperiode beginnt, obwohl die Verarbeitung
schon innerhalb eines Rahmens abgeschlossen ist. Dadurch wird die Übertragungszeit verzögert und
ein Zeitverlust verursacht. Darüber hinaus wird das Ausgangssignal sogar in der Verarbeitungsperiode
übertragen, wodurch es notwendig wird, das Schieberegister (512) als Pufferspeicher wegzulassen. Das erste
Rahmensignal wird jedoch bei der Demodulation des Zeitmultiplcx-Signals in den Verarbeitungsgeräten am
Übertragungsende (Peripheriegeräte) so lange gchalten,
bis der zweite Rahmen nach Demodulation des ersten Rahmens empfangen wird. Es soll also die
Tatsache unterstrichen werden, daß sich das Signal während der Periode des Synchronisationssignals (120)
nicht ändert. Durch Ausnutzung der Tatsache, daß die
in Verarbeitungsperiodc gleich der Periode des Synchronisationssignals
(120) ist, erzielt man eine höhere Effizicns bei der Signalübertragung.
Die Ausführungsform. die auf diesen Überlegungen beruht, ist in F i g. 8 dargestellt, wobei die Bezugsziffer
JS (514)einUND-Galterbezeichnel.
Die Wirkungsweise der Ausführungsform in Fig.8 wird nachfolgend erläutert.
Der Unterschied der Ausführungsform in Fig.8 zu
anderen Ausführungsformen besteht darin, daß der Kontrollzusiandsgebcr (25) und das Schieberegister
(512) nicht verwendet werden.
Das Synchronisationssignal (120), welches vom Synchronisationssignalgebcr (23) erzeugt wird, stellt
den Kontrollzustand für die Zuweisung der Vcrarbcitungspeiiodc
und die Signalcingabc/Ausgabepcriodc dar. Als Mittel zur Erzeugung des Synchronisationssignals (120), d.h. des Kontrollzustandcs, werden die
Taktsignalc (123) des Taktsignalgebcrs (22) innerhalb der I/O-Pcriode in dem Synchronisationssigiwilgeber
(23) abgezählt. Wenn die Vollendung einer Periode des Eingabe-/Ausgabesignals festgestellt wird, wird das
Synchronisationssignal (120) sofort erzeugt, womit die Verarbeitungsperiode eingeleitet und der Verarbeitungskontrollteil
(27) eingestoßen wird, um die gewünschte Signalverarbeitung auszuführen. Während der
gesamten Verarbeitungsdauer steht das Synchronisationssignal (120) kontinuierlich an. Wenn die Verarbeitung
beendet ist, wird diese Tatsache durch den Verarbeitungskontrollteil (27) festgestellt, und glcich-
W) zeitig wird das Synchronisationssignal (120) des
Synchronisalionsgebers (23) zurückgenommen. Anschließend wird die I/O-Periode eingeleitet, um die
Signaleingabc/Ausgabe durchzuführen. Hs wird das Auslesen des Signals dargestellt.
.ή In der Ausführungsform der F i g. 7 ist es notwendig,
den Teil zur Verarbeitung der Ausgangssignalc (51) mit
dem Schieberegister (512) auszurüsten, um einen Rahmen des Ausgangssignals abzuspeichern. In der
Ausfuhrungsform der F i g. 8 jedoch wird das Ausgangssigiial
direkt von dem Speicher (354) auf die Multiplex-Übertragungsleitung (6) mittels der
I/O-Periodenzuweisung ausgegeben. Das heißt, daß das
UND-Gatter (356) durch die 1/O-Periodenanweisung geöffnet wird, und daß außerdem die Auslesekontrolle
(28) betätigt wird. Der Auslesekontrollteil (28) wählt während der Signalausleseperiode die Adresse des
Speichers (354) an und bewirkt außerdem, daß das UND-Gatter (514) geöffnet wird. Das Signal des
Speichers (354) wird durch die UND-Gatter (356), (514) hindurchgeschickt und der Spannungspegel des Signais
wird in der Pufferschaltung (52) umgesetzt, und das umgesetzte Signal wird dann auf die Multiplex-Signalübertragungsleitung
(6) ausgegeben.
Fig.9 stellt den Kontrollzustand des Synchronisationssignals
(120) der Ausführungsform -'on Fig.8 dar.
F i g. 9A zeigt den Kontrollzustand der F i g. 4, wobei die I/O-Periode und die ARJ-Periode innerhalb jeden
Rahmens wiederholt werden.
Fig.9B zeigt einen Kontrollzustand, in dem die
Signalverarbeitung innerhalb eines Rahmens ausgeführt wird.
Fig.9C zeigt einen Kontrollzustand, in dem die
Signalverarbeitung innerhalb einer recht kurzen Periode abgeschlossen ist und die Signaleingabe/Ausgabe
unmittelbar nach der Signalverarbeitung vollzoger wird, um so eine hohe Signalübertragungsrate zu
erzielen, und
Fig.9D zeigt einen Kontrollzustand, in dem die Signalverarbeitung langer als ein: Rahmenperiode
dauert. Sogar in diesem letzten Fall ist es möglich, daß die I/O-Pcriode zur Eingabe/Ausgabe des Signals sofort
nach Abschluß der Verarbeitungsperiode beginnt, ohne daß ein Warten auf die Vollendung des zweiten
Rahmens notwendig wäre.
Wie schon oben festgestellt wurde, werden die Multiplex-Signalc innerhalb der logischen Verarbeitungsperiode
nicht als Synchronisationosignale überiragen,
wodurch die Signalübertragung mit hoher Durchsatzrate stattfinden kann und das Schieberegister (512)
als Pufferspeicher in dem Teil zur Verarbeitung der Ausgangssignale (51) weggelassen werden kann.
Bei der obigen Aussage ist nur ein Kontrollschalter als Signalquelle verwendet worden, es kommt jedoch
auch ein Analogsignal als Signalquelle in Frage. Wenn j ein Analogsignal verwendet wird, wird das Analogsignal
zunächst durch einen konventionellen Analog-zjm-Digiialwandler
in das entsprechende digitale Signal umgesetzt, wodurch es in gleicher Weise wie dasjenige
des Kontrollschalters verarbeitet werden kann. Eine
ίο Ausführungsform des Analog-zu-Digitalwandlers umfaßt
einen Schwingkreis zur Erzeugung eines Oszillationssignals von gewünschter konstanter Frequenz,
sowie einen monostabilen Multivibrator, der durch den Ausgang des Schwingkreises angestoßen und die
Impulsbreite des Ausgangsimpulses des monostabilen Multivibrators durch das Analogsignal gesteuert wird.
Der Speicher (354). der Einlesekontrollteil (26), der Verarbeitungskontrollteil (27) und der Auslesekontrollteil
(28) können nicht nur aus einem Halbleiterspeicher, sondern auch aus einem Kernspeicher, einem Drahtspeicher
oder anderen Speichern gefertigt werden.
In deii Ausführungsformen sind die Signaleinleseperiode
und Ausleseperiode (I/O-Periode) jeweils die gleiche, es ist jedoch möglich, die I/O-Periode in eine
Einleseperiode und eine Ausleseperiode zu trennen.
In dem letzten Fall sind drei Konlrollzustände vorgegeben, wobei der Einlesekontrollteil (26), der
Verarbeitungskontrollteil (27) und der Auslesekontrollteil (28) jeweils getrennt betrieben werden.
In der obigen Ausführungsform wird das Einlesesignal
für das Gedächtnis (35) durch den Einlesekontrollteil (26) ausgewählt.
Obwohl alle Signale von den Signalverarbeitungsgeräten am Ende der Übertragungsleitung (Peripherie-
)5 geräte) zurückgegeben werden, werden nur die benötigten Signale zum Einlesen ausgewählt. Die
anderen Signale brauchen nicht zurückgegeben zu werden.
Um ei:ie Funktionsprüfung in dem Kontrollgerät zu
ίο schaben, ist es möglich, nur den Aufbau des Einlesekontrollteils
innerhalb desselben Aufbaus des zentralen Verarbeitungsgeräts (1) zu ändern, um auf diese Weise
nur die Fehlersignaie zu lesen.
Hierzu 8 Blatt Zeichnungen
Claims (9)
1. Zentralstation einer Fernsteueranlage für elektrische Geräte zum Empfang von zeitmultiplexen
Meldesignalen, zur Erzeugung von Steuersignalen durch logische Verarbeitung der Meldesignale
gemäß einem vorgegebenen Programm in einer logischen Verarbeitungsstufe und zur zeitmultiplexen
Übertragung der Steuersignale, mit einem Speicher zur Zwischenspeicherung der Meldesignale
und Steuersignale, dadurch gekennzeichnet,
daß abwechselnd entweder der Eingang und Ausgang des Speichers (354) während
einer Ein- und Auslesezeitspanne (I/O) über Gatter (351, 356) zum sequentiellen Einlesen der Meldesignale
mit der Meldesignaleingangsstufe (4) bzw. zum sequentiellen Auslesen der Steuersignale mit
der Steuersignalausgangsstufe (5) verbindbar ist oder daß während einer Verarbeitungszeitspanne
(ARI) der Ausgang des Speichers (354) über ein Gatter (355) mit der logischen Verarbeitungsstufe
(36) verbindbar ist, deren Ausgang über Gatter (364, 352) mit dem Eingang des Speichers (354) verbindbar
ist.
2. Zentralstation nach Anspruch 1, gekennzeichnet durch ein Einlese-Steuerteil (261) für die Auswahl
der benötigten Meldesignale sowie eine erste Zählschaltung (262), welche unter Anweisung durch
das Einlese-Steuerteil (261) zur Anwahl der Adresse im Speicher (354) sequentiell um jeweils eine Stufe
fortschaltet.
3. Zentralstation nach Anspruch 1, gekennzeichnet durch ein Auslese-Steuertei! (281) für die Auswahl
der Steuersignale, sowie eine zweite Zählschaltung (282), welche unter Anweisung durch das Auslese-Steuerteil
(281) zur Anwahl der Adresse im Speicher (354) sequentiell um jeweils eine Stufe
fortschaltet.
4. Zentralstation nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Ein- und
Auslese-Zeitspanne (I/O) für den Speicher (354) und die Verarbeitungszeitspanne (ARI) jeweils eine
Periodeneinheit des Zeitmultiplexsignals bilden.
5. Zentralstation nach Anspruch 4, gekennzeichnet durch einen Synchronisationssignalgeber (23) zur
Steuerung des Beginns des Auslesens aus dem oder des Einlesens in den Speicher (354) und des Beginns
der logischen Verarbeitung.
6. Zentralstation nach einem der Ansprüche 4 oder 5, gekennzeichnet durch ein Schieberegister (512)
zur Zwischenspeicherung der aus dem Speicher (354) während der Ein- und Auslesezeitspanne (I/O)
ausgelesenen Steuersignale und zur Übertragung dieser Steuersignale während der nachfolgenden
Verarbeitungszeitspanne (ARI) und der darauf folgenden Ein- und Auslesezeitspanne (I/O).
7. Zentralstation nach einem der Ansprüche 1 bis 3, gekennzeichnet durch einen Taktsignalgeber (22)
sowie einen Synchronisationssignalgeber (23), der unter Steuerung durch das Taktsignal ein Synchronisationssignal
(120) während der Verarbeitungszeitspanne (ARI) aufrechterhält, wobei die Übertragung
der Steuersignale bei nicht-anstehendem Synchronisationssignal nur während der Ein- und Auslesezeitspanne
(I/O) erfolgt.
8. Zentralstation nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die Übertragung des
Zeitmultiplexsignals während der Verarbeitungszeiispanne
(ARI) unterbrechbar iiL
9. Zentralstation nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß während der Ein
und Auslesezeitspanne (I/O) das Einlesen und Auslesen zeitlich getrennt erfolgen.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8516373A JPS5033387A (de) | 1973-07-28 | 1973-07-28 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2436326A1 DE2436326A1 (de) | 1975-02-13 |
DE2436326C2 true DE2436326C2 (de) | 1982-06-03 |
Family
ID=13850980
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19742436326 Expired DE2436326C2 (de) | 1973-07-28 | 1974-07-27 | Zentralstation einer Fernsteueranlage |
Country Status (2)
Country | Link |
---|---|
JP (1) | JPS5033387A (de) |
DE (1) | DE2436326C2 (de) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5496682A (en) * | 1978-01-14 | 1979-07-31 | Meidensha Electric Mfg Co Ltd | Supervisory operation panel signal input and output system |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5339552B2 (de) * | 1971-11-04 | 1978-10-21 |
-
1973
- 1973-07-28 JP JP8516373A patent/JPS5033387A/ja active Pending
-
1974
- 1974-07-27 DE DE19742436326 patent/DE2436326C2/de not_active Expired
Also Published As
Publication number | Publication date |
---|---|
DE2436326A1 (de) | 1975-02-13 |
JPS5033387A (de) | 1975-03-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2426179C3 (de) | Dekodierschaltung zum Erkennen digitaler Worte innerhalb einer Signalfolge mittels einer Abtastimpulsfolge | |
DE2133962C3 (de) | ||
EP0021290B1 (de) | Verfahren und Schaltungsanordnung zur Synchronisierung bei der Übertragung von digitalen Nachrichtensignalen | |
DE2226778C3 (de) | Anordnung zur adressierten Übertragung digitaler Daten | |
DE2451237C2 (de) | Schaltungsanordnung zum Ansteuern einer mehrere Anzeigesegmente enthaltenden, der Anzeige verschiedener Zeichen dienenden Anzeigevorrichtung | |
DE2333187A1 (de) | Statisches fernsteuerungsrelais | |
DE2262355C2 (de) | Prozeßregeleinrichtung | |
EP0201634B1 (de) | Digitaler Wortgenerator zur automatischen Erzeugung periodischer Dauerzeichen aus n-bit-Wörtern aller Wortgewichte und deren Permutationen | |
EP0150540B1 (de) | Verfahren zur Datenübertragung, sowie Station zur Durchführung des Verfahrens | |
DE3722906C2 (de) | Steuerbare Maximallängen- Linearwiederholungsfolgegeneratoranordnung | |
DE2436326C2 (de) | Zentralstation einer Fernsteueranlage | |
DE3018509A1 (de) | Schieberegister mit latch-schaltung | |
DE2803424A1 (de) | Detektor-schaltung | |
DE1966286C3 (de) | Anzeigeschaltung zur Überwachung von speichernden binären Elementen einer Datenverarb eitungsanlage | |
DE2733875C2 (de) | Verfahren zur digitalen Informationsübertragung und Anordnung zur Durchführung des Verfahrens | |
DE2203408B2 (de) | Verfahren und Vorrichtung zur Übertragung von relativ langsam einlaufenden digitalen Datenbits auf einen relativ schnell übertragenden, impulskodierten Signalübertragungskanal | |
DE1437669C3 (de) | Verfahren zum Umsetzen eines Zahlencodes in Spannungsimpulse proportionaler Dauer | |
DE2318275A1 (de) | Anordnung zur uebertragung von informationsbits zwischen einer gruppe von arhythmischen kanaelen und einem synchronen kanal | |
EP0073969A2 (de) | Verfahren zur Übergabe des Refresh-Signals an einen Halbleiterspeicher und Schaltung zur Ausführung des Verfahrens | |
DE1901821A1 (de) | Verfahren zur Synchronisierung einer Verzoegerungsleitung | |
DE2047870C3 (de) | Mit Zeitmodulation arbeitendes Datenaufbereitungssystem | |
CH647366A5 (de) | Kodiereinrichtung fuer binaere datensignale und dekodiereinrichtung fuer diese datensignale. | |
DE2656095C2 (de) | Schaltungsanordnung zur Erzeugung eines zentralen Taktes in Abhängigkeit von mehreren Kanaltakten | |
DE3432837A1 (de) | Datenkompressions- und datenexpandiereinrichtung zum uebertragen bzw. speichern von daten | |
DE2736503A1 (de) | Rastersynchronisieranordnung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
D2 | Grant after examination |