DE2425382C2 - Verfahren zur Herstellung von Isolierschicht-Feldeffekttransistoren - Google Patents

Verfahren zur Herstellung von Isolierschicht-Feldeffekttransistoren

Info

Publication number
DE2425382C2
DE2425382C2 DE2425382A DE2425382A DE2425382C2 DE 2425382 C2 DE2425382 C2 DE 2425382C2 DE 2425382 A DE2425382 A DE 2425382A DE 2425382 A DE2425382 A DE 2425382A DE 2425382 C2 DE2425382 C2 DE 2425382C2
Authority
DE
Germany
Prior art keywords
ions
field effect
layer
effect transistors
implanted
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2425382A
Other languages
English (en)
Other versions
DE2425382A1 (de
Inventor
William Stanford Hopewell Junction N.Y. Johnson
San-Mei Poughkeepsie N.Y. Ku
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2425382A1 publication Critical patent/DE2425382A1/de
Application granted granted Critical
Publication of DE2425382C2 publication Critical patent/DE2425382C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H01L21/31155—Doping the insulating layers by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/024—Defect control-gettering and annealing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/084—Ion implantation of compound devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/128—Proton bombardment of silicon
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/91—Controlling charging state at semiconductor-insulator interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Non-Volatile Memory (AREA)

Description

Die Erfindung betrifft ein Verfahren zur Herstellung von Feldeffekttransistoren, bei dem nach dem Herstellen der Gate-Isolationsschicht Ionen mit einer Dosis zwischen 1010 und lO'Vcm7 in die Schicht implantiert werden und danach bei einigen 1000C getempert wird.
Ein derartiges Verfahren ist aus der DE-OS 20 56 947 bekannt
Bei der Herstellung vtm Isolierschicht-Feldeffekttransistoren, z. B. MOS-Feldeffektt.v nsistoren, steilen in der dielektrischen Isolierschicht vorhandene Verunreinigungen bzw. Ladungszustände besondere Probleme dar. Als derartige Verunreinigungen müssen insbesondere die Ionen von Alkalimetallen, insbesondere Natriumionen, angesehen werden. Daneben können auch andere Verunreinigungsarten die elektrischen Eigenschaften solcher Bauelemente nachteilig beeinflussen. Diese Umstände bewirken eine Verschiebung der Schwellenspannung sowie eine Erhöhung der Leckstromeigenschaften derartiger Bauelemente und können damit ganz allgemein ein solches Bauelement unstabil und unzuverlässig machen. Die dielektrische Isolierschicht wird im allgemeinen in einer Weise ausgebildet, die eine Abweichung der Schichtzusammensetzung von der idealen stöchiometrischen Zusammensetzung zur Folge hat. Derartige Ionen-Verunreinigungen werden offenbar in der dielektrischen Schicht dann beweglich, wenn das Bauelement einem magnetischen oder elektrischen Feld unterworfen wird.
Bei MOS-Feldeffektlransistorcn bzw. ganz allgemein bei Isolierschicht-Feldeffekttransistoren wird über dem Kanalbereich zwischen Source und Drain eine dielektrische Isolierschicht mit einer darüber angeordneten Gate-Metallisierung ausgebildet. Diese Gate-Metallisierung wird demzufolge von dem darunter befindlichen Kanalgebiet im Halbleiterkörper durch eine aus der Oxydation des Halbleiterkörpers gebildete Oxidschicht isoliert. Da die Steuerung der Leitfähigkeit eines derartigen MOS-Transistors unter dem Einfluß des Gate-Potentials bzw. der Gate-Ladung erfolgt, ist ohne weiteres ersichtlich, daß Ionen-Verunreinigungen der Isolierschicht sehr stark die Arbeitsweise und Stabilität eines solchen Transistors beeinflussen können.
Es ist weiterhin bekannt (US-PS 37 G7 656), statt einer Einzelschicht z. B- aus Siliziumdioxid auf einem SHiziunVHalbleiterkörper, eine zusammengesetzte Gate-Isolierschicht, z. B. aus' Siliziumdioxid und Siliziumnitrid vorzusehen. Die der Siliziumdioxidschicht überlagerte Siliziumnitridschichi. ergibt eine dichtere Oberfläche, so daß man mit best—~n Schutzeigenschaften gegenüber Diffusionsstoffen rechnen kann als dies im Falle einer Einzelschicht möglich ist jo Aus der US-Patentschrift 35 40 925 ist es bekannt, im Zuge der HerstcUungsschritte von Isolierschicht-Feldeffekttransistoren die dielektrische Isolierschicht unter der Gate-Elektrode mit Ionen aus einer Glimmentladung zu bestrahlen. Dazu wird das Halbleiterbauelement in eine ionisierbares Gas enthaltende Atmosphäre eingebracht und es wird zur Erzeugung einer Glimmentladung eine Spannung zwischen zwei beabstandeten Elektroden angelegt. Dabei wird eine Argonatmosphäre von niedrigem Druck benutzt, wobei das Halbleiterbauelement über eine bestimmte Zeitspanne von den aus der Glimmentladung resultierenden Argonionen bestrahlt wird. Die Energie der auftreffenden Ionen ist völlig Undefiniert, was kritisch ist wenn die dielektrische Isolierschicht sehr dünn ist
Bei dem bekannten Verfahren der eingangs genannten Art werden zur Stabilisierung von Oxiden auf den Halbleiteroberfläihen Stickstoff- oder Phosphorionen in die Oxidschichten implantiert Dabei wird auch auf den Einfluß der in der Isolationsschicht vorhandenen jo Ladungen bzw. Verunreinigungen auf die Schwellenspannung von Feldeffekttransistoren hingewiesen. Nachteil der Implantation insbesondere von Phosphor ist daß es ejn Dotierungsmaterial für Silizium ist das nicht bis zur Halbleiteroberfläche vordringen darf. Die Ji Temperung wird in einer wasserstoffhaltigen Atmosphäre durchgeführt Dies kann die elektrischen Eigenschaften von Feldeffekttransistoren zumindest bei geringen Isolationsschichtdicken beeinträchtigen.
Die Aufgabe der vorliegenden Erfindung besteht darin, ein Verfahren zur Hersteilung eines Isolierschicht-Feldeffekttransistors mit möglichst stabilen Eigenschaften, d. h. mit einer von in der Isolierschicht vorhandenen Ladungen bzw. Verunreinigungen weitgehend unbeeinflußten Schwellenspannung anzugeben, wobei Ionen, welche das Halbleitermaterial nicht beachtlich beeinflussen können, mit festgelegter Dosis und festgelegter geringer Energie implantiert werden.
Diese Aufgabe wird bei einem Verfahren der eingangs genannten Art erfindungsgemäß durch die im Kennzeichnungsteil des Patentanspruchs 1 genannten Maßnahmen gelöst Weitere vorteilhafte Ausgestaltungen der Erfindung sind in den Unteransprüchen gekennzeichnet
Die Erfindung wird im folgenden anhand von Ausführungsbeispielen unter Zuhilfenahme der Zeichnungen näher erläutert Es zeigt
F i g. 1 eine Querschnittsdarstellung durch eine Isolierschicht-Feldeffektiransistorstruktur vor dem Aufbringen der Gate-Metallisierung auf der dielektrischen bo Schicht;
F i g. 2 eine zu F i g. 1 ähnliche Querschnittsdarstel· lung mit aufgebrachter Gate-Metallisierung.
Fig. 1 zeigt eine Isolierschicht-FET-Struktur, die bereits einige Herstellungsschritte durchlaufen hat. Mit Bezugszeichen 1 ist das Halbleitersubstrat bezeichnet, das üblicherweise aus Silizium oder einem anderen geeigneten Halbleitermaterial bestehen kann. Im Halbleitersubstrat 1 sind ein Source-Gebiet 2 und
Drain-Gebiet 3 ausgebildet, wodurch ein Kanalgebiet 4 abgegrenzt ist-. Eine dielektrische oder isolierende Passivierungsschicht 5 ist auf der Oberfläche des Haibleiterkörpers angeordnet und mittels konventioneller photolithographischer Techniken derart geätzt, daß ein Gate-Bereich 6 gebildet ist, der in nachfolgenden Verfahrensschritten mit der Gste-Metallisierurig versehen wird, wie dies durch die. Gate-Elektrode 7 in F i g. 2 dargestellt ist. Die Ionenbestrahlung ist durch die Pfeile 8 angedeutet unc? kann entweder vor oder nach dem Aufbringen der Gate-Metallisierung durchgeführt werden. Im allgemeinen wird der Halbleiterkörper leicht erhitzt bzw. auf einei die Implantation günstig beeinflussenden Temperatur gehalten, um Oberflächenbeschädigungen durch den Ionenstrahl in kalter Umgebung weitgehend zu verhindern. Dieser Schritt ist zwar nicht absolut notwendig, kann aber die Implantation von Ionen in ein Auftreffmaterial unterstützen. Die dielektrische Schicht kann auch bei Raumtemperatur bestrahlt werden.
In F i g. 1 ist die Eindringung der Ionen an den Stellen S und 10 angedeutet Die Dicke der dielektrischen Schicht ist an der Stelle 9 viel größer als im geätzten (Gate-)Bereich bei 10. Aus diesem Grunde werden die implantierten Ionen je nach der Dicke der Isolierschicht, in die hineinimplantiert wurde, an verschiedenen Stellen bzw. in verschiedenen Tiefen vorhanden sein. Es ist daher im Falle der Verhältnisse von Fig.2, wo die Implantation durch die Gate-Metallisierung hindurch vorgenommen wurde, eine höhere Ionenenergie erforderlich. Demzufolge ist die Eindringtiefe der Ionen in den nicht geätzten Bereichen bzw. den Bereichen außerhalb des Gate-Bereiches etwas tiefer als in Fi g. 1 dargestellt Als geeignete lonenmaterialien dienen Wasserstoffionen (Hi+ und H2 +) und Heliumionen mit J5 einer Dosierung von etwa 1010 bis 10M Ionen/cm2. Die erforderliche Ionenenergie hängt von der Eindringtiefe, der Art der dielektrischen Schicht sowie deren Schichtdicke ab.
Im Anschluß an den Implantationsvorgang wird die -to Struktur einer Temperung in Stickstoff bei einer Temperatur zwischen 200—7500C unterworfen. Die optimalen Temperaturen für diese Temperüng liegen bei Isolierschicht-Feldeffekttransistoren, die auf einem Siliziumsubstrat mit einer dielektrischen Schicht aus S1O2 oder "einer Kombination aus SiO2 und S13N4 gebildet sind, zwischen 425 und 4500C
Zur weiteren Erläuterung und Beschreibung der vorliegenden Erfindung werden die folgenden konkreten Herstellungsbeispiele gegeben.
Beispiel I
Als Ausgangsstruktur wurde eine Struktur vergleichbar Fig. 1 mit einer dielektrischen Doppelschicht aus 30 nm/30 nm SiO2ZSi3N4 gewählt, die mobile Na^ -Ionen von 4 · 10"/cm2 aufwies. Diese Struktur wurde einer H2+-Implantation bei lOkeV mit einer Dosierung von 3 - 10° Ionen/cm2 unterworfen. Anschließend wurde die Aluminiummetallisierung, wie in F i g. 2 dargestellt, aufgebracht und die Struktur bei 4500C in Stickstoff über 10 bis 15 Minuten getempert. Danach zeigte die Struktur eine Abnahme an beweglichen Natriumionen auf den Wert von 4 · 10I0/cm2. Die FIr rhbandspannung verschob sich auch bei erhöhter StreÖbciastung nicht in negativer Richtung.
Beispiel II
Bei einem Verfahren ähnlich zu Beispiel I wurden Helium (He+)-Ionen mit einer Energie von 7 keV und einer Dosierung von 6 · 10u Ionen/cm2 in die Struktur implantiert Die mobilen Natriumionen waren vorher mit einer Ladung von 1,1 ■ 10''/cm3 urd danach nur noch mit einem Anteil von kleiner 10I0/cm2 feststellbar.
Beispiel III
Es wurde ein Verfahren ähnlich dem Beispiel II angewendet mit der Ausnahme, daß der Halbleiterkörper lediglich eine dielektrische Oxidschicht von 50 nm SiO2 und eine bewegliche Natriumladung von 1,8 · 10''/cm2 aufwies. Die Heliumionen wurden mit einer Dosierung von 1 · 10'2 Ionen/cm2 bei gleicher Ionenenergie wie im Beispiel Il implantiert. Der Anteil beweglicher Natriumionen wurde danach auf einen Wert-on 3 - 10'°/cm2 reduziert.
Hierzu 1 Blatt Zeichnungen

Claims (4)

  1. Patentansprüche:
    L Verfahren zum Herstellen von Feldeffekttransistoren, bei dem nach dem Herstellen der Gate-Isolationsschicht Ionen mit einer Dosis zwischen 10™.und 1014ZCm2 in die Schicht implantiert werden und danach bei einigen 100°C getempert wird, dadurch gekennzeichnet, daß Wasserstoffoder Heliumionen implantiert werden und die Temperung in Stickstoff durchgeführt wird.
  2. 2. Verfahren nach Anspruch I, dadurch gekennzeichnet, daß die Gaie-Isolationsschicht aus S1O2. SijN* oder einer Kombination aus SiO> und S13N4 gebildet ist.
  3. 3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Temperung bei einer Temperatur zwischen 425 und 450" C über einen Zeitraum von 10 bis 15 Minuten vorgenommen wird.
  4. 4. Verfahren nach einem der vorhergehenden Ansprache, dadurch gekennzeichnet, daß die Ionen mit eiii*X' Energie von etwa 10 keV implantiert werden.
DE2425382A 1973-05-29 1974-05-25 Verfahren zur Herstellung von Isolierschicht-Feldeffekttransistoren Expired DE2425382C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US00364800A US3852120A (en) 1973-05-29 1973-05-29 Method for manufacturing ion implanted insulated gate field effect semiconductor transistor devices

Publications (2)

Publication Number Publication Date
DE2425382A1 DE2425382A1 (de) 1975-01-02
DE2425382C2 true DE2425382C2 (de) 1983-12-22

Family

ID=23436132

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2425382A Expired DE2425382C2 (de) 1973-05-29 1974-05-25 Verfahren zur Herstellung von Isolierschicht-Feldeffekttransistoren

Country Status (7)

Country Link
US (1) US3852120A (de)
JP (1) JPS5011777A (de)
CA (1) CA994002A (de)
DE (1) DE2425382C2 (de)
FR (1) FR2232083B1 (de)
GB (1) GB1429095A (de)
IT (1) IT1007941B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3834063A1 (de) * 1987-10-09 1989-04-27 Oki Electric Ind Co Ltd Schottky-gate-feldeffekttransistor

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3983574A (en) * 1973-06-01 1976-09-28 Raytheon Company Semiconductor devices having surface state control
US3956025A (en) * 1973-06-01 1976-05-11 Raytheon Company Semiconductor devices having surface state control and method of manufacture
US4065847A (en) * 1974-01-04 1978-01-03 Commissariat A L'energie Atomique Method of fabrication of a charge-coupled device
DE2446088A1 (de) * 1974-09-26 1976-04-01 Siemens Ag Statisches speicherelement und verfahren zu seiner herstellung
JPS5522027B2 (de) * 1974-11-22 1980-06-13
US3923559A (en) * 1975-01-13 1975-12-02 Bell Telephone Labor Inc Use of trapped hydrogen for annealing metal-oxide-semiconductor devices
US4001049A (en) * 1975-06-11 1977-01-04 International Business Machines Corporation Method for improving dielectric breakdown strength of insulating-glassy-material layer of a device including ion implantation therein
GB1596184A (en) * 1976-11-27 1981-08-19 Fujitsu Ltd Method of manufacturing semiconductor devices
US4151007A (en) * 1977-10-11 1979-04-24 Bell Telephone Laboratories, Incorporated Hydrogen annealing process for stabilizing metal-oxide-semiconductor structures
US4230504B1 (en) * 1978-04-27 1997-03-04 Texas Instruments Inc Method of making implant programmable N-channel rom
US4272303A (en) * 1978-06-05 1981-06-09 Texas Instruments Incorporated Method of making post-metal ion beam programmable MOS read only memory
US4329773A (en) * 1980-12-10 1982-05-18 International Business Machines Corp. Method of making low leakage shallow junction IGFET devices
US4447272A (en) * 1982-11-22 1984-05-08 The United States Of America As Represented By The Secretary Of The Navy Method for fabricating MNOS structures utilizing hydrogen ion implantation
US4522657A (en) * 1983-10-20 1985-06-11 Westinghouse Electric Corp. Low temperature process for annealing shallow implanted N+/P junctions
US4679308A (en) * 1984-12-14 1987-07-14 Honeywell Inc. Process for controlling mobile ion contamination in semiconductor devices
US4958204A (en) * 1987-10-23 1990-09-18 Siliconix Incorporated Junction field-effect transistor with a novel gate
JP2589327B2 (ja) * 1987-11-14 1997-03-12 株式会社リコー 薄膜トランジスタの製造方法
US5268311A (en) * 1988-09-01 1993-12-07 International Business Machines Corporation Method for forming a thin dielectric layer on a substrate
US5139869A (en) * 1988-09-01 1992-08-18 Wolfgang Euen Thin dielectric layer on a substrate
DE3852543T2 (de) * 1988-09-01 1995-07-06 Ibm Dünne dielektrische Schicht auf einem Substrat und Verfahren zu deren Herstellung.
KR920702020A (ko) * 1989-05-07 1992-08-12 오미 다다히로 산화막의 형성방법
US5407850A (en) * 1993-06-29 1995-04-18 Digital Equipment Corporation SOI transistor threshold optimization by use of gate oxide having positive charge
US5387530A (en) * 1993-06-29 1995-02-07 Digital Equipment Corporation Threshold optimization for soi transistors through use of negative charge in the gate oxide
US6143631A (en) 1998-05-04 2000-11-07 Micron Technology, Inc. Method for controlling the morphology of deposited silicon on a silicon dioxide substrate and semiconductor devices incorporating such deposited silicon
US6261874B1 (en) * 2000-06-14 2001-07-17 International Rectifier Corp. Fast recovery diode and method for its manufacture
US6603181B2 (en) * 2001-01-16 2003-08-05 International Business Machines Corporation MOS device having a passivated semiconductor-dielectric interface
US6800519B2 (en) * 2001-09-27 2004-10-05 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
US20110003165A1 (en) * 2007-12-04 2011-01-06 Sulzer Metco (Us) Inc. Multi-layer anti-corrosive coating
US8916909B2 (en) * 2012-03-06 2014-12-23 Infineon Technologies Austria Ag Semiconductor device and method for fabricating a semiconductor device
CN106847687A (zh) * 2017-02-04 2017-06-13 京东方科技集团股份有限公司 一种薄膜晶体管的制作方法、薄膜晶体管及显示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3540925A (en) * 1967-08-02 1970-11-17 Rca Corp Ion bombardment of insulated gate semiconductor devices
US3513035A (en) * 1967-11-01 1970-05-19 Fairchild Camera Instr Co Semiconductor device process for reducing surface recombination velocity
JPS4837232B1 (de) * 1968-12-04 1973-11-09
DE2056947C3 (de) * 1970-11-20 1975-12-18 Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V., 8000 Muenchen Verfahren zur Stabilisierung von Halbleiteranordnungen
US3749610A (en) * 1971-01-11 1973-07-31 Itt Production of silicon insulated gate and ion implanted field effect transistor
US3707656A (en) * 1971-02-19 1972-12-26 Ibm Transistor comprising layers of silicon dioxide and silicon nitride
JPS5040636A (de) * 1973-08-01 1975-04-14

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3834063A1 (de) * 1987-10-09 1989-04-27 Oki Electric Ind Co Ltd Schottky-gate-feldeffekttransistor

Also Published As

Publication number Publication date
IT1007941B (it) 1976-10-30
CA994002A (en) 1976-07-27
FR2232083A1 (de) 1974-12-27
DE2425382A1 (de) 1975-01-02
JPS5011777A (de) 1975-02-06
GB1429095A (en) 1976-03-24
FR2232083B1 (de) 1977-10-14
US3852120A (en) 1974-12-03

Similar Documents

Publication Publication Date Title
DE2425382C2 (de) Verfahren zur Herstellung von Isolierschicht-Feldeffekttransistoren
DE3787874T2 (de) Verfahren zur Herstellung eines Bauelementes mit einer tiefen Schicht aus Si02.
DE69125886T2 (de) Dünnfilmtransistoren
DE4229574C2 (de) Feldeffekttransistor und Verfahren zu dessen Herstellung
DE69212383T2 (de) Dünnfilmtransistor und Verfahren zu seiner Herstellung
DE3530065C2 (de) Verfahren zur Herstellung eines Halbleiters
EP0224199B1 (de) Verfahren zum Herstellen von p- und n-Kanal-MOS-Transistoren enthaltenden hochintegrierten Schaltungen mit aus einer dotierten Doppelschicht aus Polysilizium und Metallsilizid bestehenden Gateelektroden
DE2845460A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE1966237A1 (de) Verfahren zur Erhoehung des Gradienten von Stoerstellenkonzentrationen
DE3731742A1 (de) Silizium-auf-isolator-halbleiterbauelement und verfahren zum herstellen des bauelements
DE2553838B2 (de) Verfahren zur herstellung von anreicherungs-feldeffektransistoren
DE2422195A1 (de) Verfahren zur vermeidung von grenzschichtzustaenden bei der herstellung von halbleiteranordnungen
DE2752698A1 (de) Verfahren zur herstellung von halbleitervorrichtungen
DE2447354A1 (de) Verfahren zur herstellung eines feldeffekttransistors
DE3122382A1 (de) Verfahren zum herstellen einer gateisolations-schichtstruktur und die verwendung einer solchen struktur
EP0159617B1 (de) Verfahren zum Herstellen von hochintegrierten MOS-Feldeffekttransistoren
DE3301457C2 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE3540452C2 (de) Verfahren zur Herstellung eines Dünnschichttransistors
DE2162219A1 (de) Verfahren zum Herstellen eines Feldeffekttransistors
DE69133527T2 (de) Verfahren zur Herstellung Feld-Effekt-Transistoren mit isoliertem Gate
DE2723933A1 (de) Verfahren zur erzeugung definierter boeschungswinkel bei einer aetzkante
EP0912995B1 (de) Halbleiterbauelement mit niedrigem kontaktwiderstand zu hochdotierten gebieten
DE2820331C3 (de) Dünnschicht-Feldeffekttransistor und Verfahren zu seiner Herstellung
DE10234488B4 (de) Verfahren zur Herstellung einer lokalisierten Implantationsbarriere in einer Polysiliziumleitung
DE2806410A1 (de) Halbleiteranordnung und verfahren zu deren herstellung

Legal Events

Date Code Title Description
OD Request for examination
8128 New person/name/address of the agent

Representative=s name: OECHSSLER, D., DIPL.-CHEM. DR.RER.NAT., PAT.-ASS.,

8126 Change of the secondary classification

Ipc: H01L 29/78

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee