DE2408990B2 - Programmgesteuertes testsystem - Google Patents

Description

so Die Erfindung betrifft ein programmgesteuertes Testsystem, bei welchem eine Adresse, die in einer aus einer Mikroprogrammeinheit auslesbaren Instruktion enthalten ist, in eine Adresseneinheit und Bezugsdaten in einen Bezugsdatengenerator eingebbar sind, bei welchem die Bezugsdaten unter einer durch die Adresse in der Adresseneinheit spezifizierten Adresse in einen zu testenden Speicher eingebbar und dann in einen Ausgangsdatenspeicher auslesbar sind und bei welchem die ausgelesenen Daten mit den Bezugsdaten im Bezugsdatengenerator in einer Vergleichsschaltung vergleichbar sind, so daß der Reihe nach jede Adresse des zu testenden Speichers getestet wird.

Ein solches Testsystem soll vorzugsweise zum Testen einer integrierten Halbleiterspeichereinheit verwendet werden.

Aus einer der US-PS 37 51649 entsprechenden vorveröffent'.ichten japanischen Offenlegungsschrift

fet ein System zum Testen einer Speichereinheit, die scheint beim Auslesen des letzten Speicherplatzes, juf einem integrierten Halbleiter ausgebildet ist, be- Mit dieser Testmethode läßt sich nur das richtige kannt, bei dem zunächst eine Adresse in der zu oder falsche Arbeiten des Speichers insgesamt überlestenden Vorrichtung ausgewählt wild. Dann wird prüfen, nicht jedoch, welche Speicherplätze im einebne Bezugsinformation in diese Adreßstelle ein- 5 zelnen falsch arbeiten. Wie die Testzeit für einzelne gespeichert, wieder ausgelesen und die ausgelesene Speicherplätze auch bei langer EinzelzugrifTszeit ver-Ausgangsinformation mit der Bezugsinformation ringen werden kann, bleibt in dieser Auslegeschrift verglichen, die vor dem Einschreiben im Urzustand unerwähnt.

gespeichert worden war. Es wird dann entschieden, Aus der GB-PS 1183 908 ist eine Testmethode

ob sich das Vergleichsergebnis als »nicht fehlerhaft« io bekannt für Speicher, die sowohl beim Einschreiben

oder »fehlerhaft« erweist. Stellt sich die Ausgangs- als auch beim Auslesen eine Zustandsänderung er-

information als »nicht fehlerhaft« heraus, wird der fahien und bei denen das Einschreibsignal ein Signal

Programmzählei um einen Schritt weitergeschaltet, aus der Ausleseleitung erzeugt. Solche Speicher sind

um den nächsten Programmschritt einzuleiten. Er- Kernspeicher oder andere Magnetspeicher. Mit

weist sich das Vergleichsergebnis als »fehlerhaft«, 15 dieser bekannten Testmethode wird jedoch nicht die

wird ein akkommodierender Verfahrensablauf ein- grundsätzliche Funktionsfähigkeit der einzelnen

geleitet. Der akkommodierende Verfahrensablauf für Speicherplätze geprüft. Vielmehr wird untersucht, ob

die fehlerhafte Speichereinheit erfordert eine defi- in einem bestimmten Speicherblock, der z. B. ein

eierte Zeit, so daß unter Voraussetzung einer festen Vier-Bit-Wort zu speichern vermag, die richtige

Zykluszeit die Auswahl der Speichereinheiten, die 20 Information gespeichert ist. Die für diesen Block

getestet werden können, in Abhängigkeit von der vorgesehene Information wird als Prüfinformation

Länge ihrer Zugriffszeit begrenzt ist. Eine Speicher- eingeschrieben, und durch dieses Einschreiben wer-

einheit mit einer längeren Zugriffszeit kann in einem den Auslesesignale in Leseleitungen erzeugt. Ein-

jolchen System daher nicht mehr getestet werden. schreib- und Auslesesignale werden in einer Ver-

Dies wäre nur durch Verlängerung der Zykluszeit »5 gleichsschaltung miteinander verglichen. Stimmte die

möglich. Auf der anderen Seite ist es verständlich, in dem Block gespeicherte Information nicht mit der

daß die Speichereinheit mit der Maximalgeschwin- eingeschriebenen Prüfinformation überein, kann dies

digkeit getestet werden kann, wenn sowohl der Zu- mit Hilfe der Vergleichsschaltung festgestellt werden,

griff als auch die Bestimmung des Testergebnisses Der Vergleichsschaltung vorgeschaltete Register die-

fnnerhalb einer Zykluszeit bei der höchsten Ge- 30 nen dazu, den Zeitunterschied beim Auftreten des

$chwindigkeit der Speichereinheit vollendet werden Einschreibsignals und des Auslesesignals auszu-

können. Speichereinheiten mit derselben Maximal- gleichen. Dieses bekannte Verfahren eignet sich

geschwindigkeit von einer Zykluszeit, aber mit einer jedoch nicht dazu, die Funktionsfähigkeit eines ein-

Zugriffszeit, die einen relativ größeren Teil davon zigen Speicherplatzes mit Sicherheit zu überprüfen.

In Anspruch nimmt, so daß die Summe der Zugriffs- 35 Denn daß ein bestimmter Speicherplatz einen be-

eeit und der Zeit, die für die Bestimmung des Test- stimmten mit der Prüfinformation übereinstimmen-

ergebnisses erforderlich ist, bei maximaler Ge- den Zustand aufweist, kann auch daran liegen, daß

schwindigkeit der Speichereinheit eine Zykluszeit ein solcher an sich fehlerhafter Speicherplatz uber-

überschreitet, können jedoch nicht mehr getestet haupt nur diesen Zustand anzunehmen vermag, der

werden. In diesem Fall muß die Zykluszeit des Tests 40 aber zufällig mit derjenigen Information uberein-

vergrößert werden, um die Speichereinheiten mit stimmt, die er speichern soll. Auch diese britische

einer Geschwindigkeit, die niedriger als ihre maxi- Patentschrift enthält keinen Hinweis, wie die Oe-

jnale Geschwindigkeit ist, zu betreiben, wodurch die samttestzeit auch bei langen Zugriffszeiten zu den

Testzeit vergrößert wird. Beim Testen einer inte- einzelnen Speicherplätzen verringert werden kann, erierten Halbleiterspeichereinheit mit einer Kapazität 45 Die Aufgabe der Erfindung besteht dann, ein pro-

von 1000 Bits beläuft sich die Anzahl der erforder- grammgesteuertes Testsystem zu schaffen, das mit

liehen Zugriffe beispielsweise auf nicht weniger als einer hohen Gesamtgeschwindigkeit arbeitet.

1 Million oder gewöhnlicherweise 4 Millionen, so daß Das programmgesteuerte Testsystem gemäß der

verständlich ist, daß eine Zunahme der Zeit pro Zu- Erfindung soll Speichereinheiten testen können, die griff, auch wenn diese Zunahme selbst klein ist, ein 5° eine relativ lange Zugriffszeit besitzen, so daß die

beträchtliches Anwachsen der Gesamttestzeit und Summe der Zugriffszeit und der Zeit, die fur die br-

damit einen wenig effektiven Betrieb zur Folge hat. mittlung des Vergleichsergebnisses erforderlich ist.

Andere bekannte Speichertesteinrichtungen bringen eine Zykluszeit des Testsystems überschreitet. Dabei

demgegenüber keine Verbesserung. Aus der deut- soll es möglich sein, daß die Testeinheiten mit ihrer sehen Auslegeschrift 14 24 539 ist ein Verfahren und 55 maximalen Arbeitsgeschwindigkeit betrieben werden,

eine Vorrichtung zum Prüfen der Schreib- und Lese- Es sollen auch Speichereinheiten getestet werden

vorgänge eines Matrix-Kernspeichers bekannt, bei können, deren Zugriffszeit so lange wie eine Z,ykius-

welchem eine in den zu prüfenden Speicher einge- zeit ist. ,_r„;-u_t

•ebene Information wieder ausgelesen und in den Darüber hinaus soll mit der Erfindung erreicnt nachfolgenden Speicherplatz eingelesen wird. Dies 60 werden, daß ein Tcslsystem von einem Mikropro-

wiederholt sich von Speicherplatz zu Speicherplatz, gramm gesteuert wird, um die Adresse einer tenier-

bis die gesamte Kernmatrix von der eingegebenen haften Adreßstelle darstellen zu können und eine

Information durchlaufen ist. Bei fehlerfrei arbeiten- Analyse des Fehlers zu erleichtern. . .

der Speichereinrichtung kann eine Prüfinformalion Die Aufgabe wird erfindungsgemaß mit einem proaacheinander beliebig lange in aufeinanderfolgende 65 grammgesteuerten Testsystem der eingangs genannten

Speicherplätze eingegeben und wieder aus diesen Art gelöst, das durch die Merkmale des Anspruchs 1

ausgelesen werden. Ein auftretender Fehler hingegen oder des Anspruchs 5 gekennzeichnet ist.

•erändert die durchlaufende Information und er- Gemäß der Erfindung _W1rd eine Bezugsinformation

in einen Pufferspeicher eingespeichert und dann mit einer Ausgangsinformation aus der zu testenden Vorrichtung verglichen. Diese Speicherung bzw. das Stehenlassen der Bezugsinformation ermöglicht, einen Vergleich durchzuführen, wenn die Zugriffszeit, d. h. die Zeit, die das Auswählen einer Adresse, das nachfolgende Einschreiben einer Information sowie das Auslesen dieser Information beinhaltet, relativ lang ist. Während der Zeit, in der eine verzögerte Ausgangsinformation mit der gespeicherten Bezugsinformation verglichen wird und ein dem Vergleichsergebnis entsprechender Prozeßablauf durchgeführt wird, kann gleichzeitig ein Adressieren, ein Informationseinschreiben, ein Auslesen dieser Information und ähnliches durchgeführt werden, wodurch »5 die Gesamttestzeit verringert wird. Dadurch wird eine hohe Testgeschwindigkeit ermöglicht.

An Hand der Figuren werden Ausführungsbeispiele der Erfindung erläutert. Es zeigt

Fig. 1 beispielsweise ein Blockschaltbild eines ao herkömmlichen programmgesteuerten Testsystems,

Fig. 2A bis 2E Impulsdiagramme zur Erläuterung der Wirkungsweise des Systems von F i g. 1,

F i g. 3 das Blockschaltbild einer Ausführungsform des programmgesteuerten Testsystems gemäß der as Erfindung,

Fig. 4A bis 4L Impulsdiagramme zur Erläuterung der Wirkungsweise des Systems von Fig. 3,

F i g. 5 ein Blockschaltbild einer anderen Ausführungsform des programmgesteuerten Testsystems gemäß der Erfindung und

F i g. 6 A bis 6 J Impulsdiagramme zur Verdeutlichung der Wirkungsweise des Testsystems von Fig. 5.

In F i g. 1 ist ein bekanntes programmgesteuertes Testsystem dargestellt (US-PS 37 51 649). Das System besitzt eine Mikroprogramm-Steuereinheit 1 mit einem Befehlsregister zur Aufnahme eines Befehls aus dem Mikroprogramm. Eine in dem Befehl enthaltene Adresse wird an eine Adreßeinheit 2 und von dort an eine zu testende Vorrichtung, etwa eine Halbleiter-Speichereinheit 3, zum Zwecke des Zugriffs weitergegeben. Eine in dem Befehl enthaltene Bezugsinformation wird von einem Datengenerator 4 in die angewählte Adreßstelle eingeschrieben. Die eingeschriebene Information wird sofort wieder ausgelesen, um in einem Ausgangsdatenspeicher 5 gespeichert zu werden; dessen Inhalt wird in einer Vergleichsschaltung 6 mit der Bezugsinfonnation im Datengenerator 4 verglichen. Wenn das Vergleichs- ergebnis »nicht fehlerhaft« ergibt, d. h., wenn beide Inhalte übereinstimmen, wird ein Programmzähler in der Mikroprogramm-Steuereinheit 1 um einen Schritt weitergestellt. Wenn auf der anderen Seite das Vergleichsergebnis »fehlerhaft« ergibt, d. h., wenn beide Inhalte nicht übereinstimmen, wird die laufende Ausführung der Mikroprogramm-Steuereinheit 1 unterbrochen und ein »Fehler«-Verfahrensablauf eingeleitet, der in einem Übertragungsbefehl resultieren kann.

Wie aus dem in Fig. 2 gezeigten Impulsdiagramm zu entnehmen ist, findet während einer Zykluszeit Tc der Mikroprogramm-Steuereinheit 1, in Fig. 2A gezeigt, eine Adressierung und die Erzeugung der Bezugsinfonnation statt, wie in den Fig. 2B bzw. 2C dargestellt Das Einschreiben und Auslesen in die bzw. aus der zu testenden Speichereinheit 3 sowie der Vergleich mit der Bezugsinformation geschehen während eines Zeitabschnitts Γ,, der mit dem Ende eines Taktimpulses beginnt, der die Zykluszeit festlegt. Wenn das Vergleichsergebnis »fehlerhaft« ergibt, findet ein »Fehler«-Verfahrensablauf während eines anderen Zeitabschnitts T₂ statt, der sich vom Ende des Zeitabschnitts T₁ bis "zur nächsten Zykluszeit erstreckt; die Mikroprogramm-Steuerung während der nächsten Zykluszeit hängt vom Ergebnis des »Fehler«-Verfahrensablaufs ab. Fig. 2D zeigt eine Au;,-gangsinformation, die aus der Speichereinheit ausgelesen wurde, und Fig. 2E zeigt einen Vergleichstakt, der an einen in F i g. 1 dargestellten Anschluß 7 angelegt wird, um einen Vergleich zwischen der Ausgangsinformation und der Bezugsinformation zu ermöglichen. Der Wechsel der Impulsformen, dargestellt in den Fig. 2B, 2C und 2D, zwischen »0« und »1« bei aufeinanderfolgenden Zykluszeiten zeigt an, daß die jeweiligen Informationsinhalte mit jeder Zykluszeit wechseln.

Aus der vorangegangenen Beschreibung wird verständlich, daß bei einem herkömmlichen programmgesteuerten Testsystem alle Verfahrensabläufe für eine einzige Adreßstelle innerhalb einer Zykluszeit. Tc der Mikroprogramm-Steuereinheit 1 ausgeführt werden, wodurch das Einschreiben und Auslesen der Daten sowie der Vergleich auf einen Zeitabschnitt T_x beschränkt werden, da ein bestimmter Zeitabschnitt T₂ für den »Fehler«-Verfahrensablauf erforderlich ist. Bei einer Zykluszeit Tc können daher Speichereinheiten mit einer Zugriffszeit, die einen bestimmten Wert überschreitet, nicht mehr getestet werden. Wenn die Summe von T_x und T₂ bei der maximalen Arbeitsgeschwindigkeit der Speichereinheit 3 eine Zykluszeit Tc überschreitet, dann muß diese verlängert werden, wodurch ausgeschlossen wird, daß die Speichereinheit bei ihrer maximalen Arbeitsgeschwindigkeit getestet wird.

In dem oben beschriebenen bekannten Testsystem können die von der Adreßeinheit 2 bezeichnete Adresse und die vom Datengenerator 4 erzeugte Bezugsinformation mittels einer Anzeigetafel 8 dargestellt werden. Da sich eine solche Anzeige nacheinander entsprechend dem Inhalt des in der Programmsteuereinheit 1 gelegenen Programmzä'hlers ändert, sind demzufolge beim Erhalt eines »Fehler«- Ausgangssignals von der zu testenden Speichereinheit 3 die einem solchen Fehler zugeordneten Adressen- und Bezugsdaten schon verlorengegangen. Wenn die fehlerhafte Adresse festgestellt werden soll, muß das Flußdiagramm abgesucht werden, um 4k Stelle festzuhalten, an der das Testsystem eine fehlende Koinzidenz ermittelt hat, was zu einem schwierigen Verfahren führt.

Unter Bezugnahme auf Fig. 3 wird im folgenden eine Ausführungsform des programmgesteuerter Testsystems gemäß der Erfindung beschrieben. Ir dieser Figur sind entsprechende Teile mit der gleichen Bezugszahlen wie in Fig. 1 versehen. Die Programmsteuereinheit 1 enthält einen Programm zähler 10, der den Zugriff zu einem ebenfalls in dei Programmsteuereinheit 1 vorhandenen Mikropro grammspeicher 11 ermöglicht, um einen Befehl au diesem auszulesen. Eine in diesem Befehl enthalteni Adresse wird an die Adreßeinheit 2 geliefert, wäh rend eine Bezugsinfonnation an den Datengenerator' gelangt Eine Übertragungsadresse wird mit eine Zeitverzögerung von einer Zykluszeit auf ein Über tragungsadressenregister 12 gegeben. Die in de

Adreßeinheit 2 enthaltene Adresse wird in einem Adressenregister 13 gespeichert, während die Bezugsinformation vom Datengenerator 4 in einem Bezugsdatenregister 14 gespeichert wird. Unter Verwendung der in der Adreßeinheit 2 enthaltenen Adresse wird die zu testende Speichereinheit 3 zugänglich gemacht, und die Bezugsinformation vom Datengenerator 4 in die bezeichnete Adreßstelle eingeschrieben. Anschließend wird die eingeschriebene Information wieder ausgelesen, wobei die Ausgangsinformation im Ausgangsdatenspeicher 5 gespeichert wird. Der Inhalt des Ausgangsdatenspeichers 5 wird in einem Ausgangsdatenregister 15 gespeichert, dessen Ausgang in der Vergleichsschaltung 6 mit der Bezugsinformation vom Bezugsdatenregister 14 verglichen wird.

Die Vergleichsschaltung 6 kann in verschiedenster Weise zusammengesetzt sein; beispielsweise kann diese Schaltung derart konstruiert sein, daß eine exklusive logische Summe einander entsprechender *° Bits beider zu vergleichender Daten bzw. Informationen gebildet wird und daß dann eine logische Summe entsprechender Ausgänge gebildet wird, um eine »1« zu liefern, wenn an irgendeiner Bit-Stelle die Koinzidenz fehlt, und um als Ausgang eine »0« *5 zu liefern, wenn alle Bits übereinstimmen. Der Vergleichsausgang gelangt auf den /-Anschluß eines /K-Flip-Flops 16, 'das eine Schaltung zur Sperrung der Anzeige darstellt. Das Flip-Flop 16 besitzt einen Taktanschluß C, an den von einem Anschluß 17 über eine Verzögerungsschaltung 18 ein Zykluszeit-Takt aus der Mikroprogramm-Steuereinheit 1 angelegt wird. Ein logisches Produkt des (7-Ausgangs des Flip-Flops 16 und des Takts vom Anschluß 17 wird mittels eines UND-Gatters 19 gebildet, dessen Ausgang das Einlaufen neuer Daten in die Register 13 bis 15 ermöglicht. Der Ausgang der Vergleichsschaltung 6 wird außerdem auf ein UND-Gatter 20 gegeben, so daß, wenn der Vergleichsausgang »1« ist, der Ausgang des Übertragungsadreßregisters 12, das eine Übertragungsadresse speichert, über das Gatter 20 und ein ODER-Gatter 21 zum Programmzähler 10 geführt wird. Zusätzlich zu einer Übertragung, die der Programmzähler 10 als Antwort auf einen »Fehler«-Verfahrensablauf verlangt, kann eine Übertragung auch während des normalen Betriebs erforderlich sein, wenn der Vergleichsausgang »0« ist, um ein Mikroprogramm durchzuführen; eine solche Übertragung wird dem Programmzähler 10 über ein Gatter 22 und das ODER-Gatter 21 zugeführt. Das Gatter 22 wird von einem Gattersignal durchlässig geschaltet, das der negierte Ausgang der Vergleichsschaltung 6 ist, der über einen Negier-Schaltkreis 23 zugeführt wird. Die Inhalte der Register 13 bis 15 können auf Anzeigetafeln 8 a bis 8 c dargestellt werden.

Mit jedem Zykluszeit-Takt (Fig.4A) der Mikroprogramm-Steuereinheit 1 wird eine Adresse in die Adresseneinheit 2 eingegeben, und eine Bezugsinformation wird in dem Datengenerator 4 bereitgestellt, wie in den Fig.4B bzw. 4C gezeigt; die Bezugsinformation wird in eine zu testende Speichereinheit 3 in die bezeichnete Adresse eingeschrieben und nachfolgend wieder ausgelesen. Wahrend einer Kabellaufzeit, die mit dem Takt P₁ beginnt, wird die Ausgangs- information, die zur Zeit J₂ erhalten wird (Fig.4F), zur Zeit i_s mittels eines Vergleichsbezugstaktes (Fig. 4G) in den Ausgangsdatenspeicher 5 eingespeichert (Fig. 4H). Nach Auftreten des nächsten Zykluszeit-Taktes P₂ werden die zu dieser Zeit in der Adreßeinheil 2 enthaltene Adresse (Fig. 4B) und die Bezugsinformation vom Datengenerator 4 (Fig. 4C) in die Register 13 bzw. 14 eingespeichert (Fig. 4D und 4E), während die Ausgangsinformation vom Ausgangsdatenspeicher 5 in das Ausgangsdatenregister 15 eingespeichert wird (Fig. 41). Dann wird die Bezugsinformation in dem Bezugsregister 14 mit der Ausgangsinformation des Ausgangsdatenregisters 15 mittels der Vergleichsschaltung 6 verglichen; der Vergleichsausgang wird »0«, wie in F i g. 4 J durch eine ausgezogene Linie dargestellt, wenn die entsprechenden Bits übereinstimmen. Zur Zeit r₄ wird das Flip-Flop 16 von einem Takt getriggert, der durch die Verzögerungsschaltung 18 verzögert wurde (Fig. 4 K). Der (^-Ausgang des Flip-Flops 16 bleibt »1«, wodurch mit dem nächsten Takt P₃ neue Daten in die Register 13, 14 und 15 eingegeben werden.

Wenn jedoch während des Vergleichs zwischen der Ausgangsinformation und der Bezugsinformation ein Koinzidenzmangel auch nur bei einem Bit auftritt, wird der Ausgang der Vergleichsschaltung 6 »1«, was in F i g. 4 J durch eine gestrichelte Linie dargestellt ist, so daß zur Zeit /₄, wenn der verzögerte Takt aus der Verzögerungsschaltung 18 angelegt wird, der {7-Ausgang des Flip-Flops 16 »0« wird, wie in F i g. 4 L durch eine gestrichelte Linie gezeigt. Als Ergebnis wird das Gatter 19 gesperrt, um zu verhindern, daß der Takt an die Register 13 bis 15 gelangt. Dies wiederum hat zur Folge, daß die Adresse, die Bezugsinformation und die Ausgangsinformation, die vor dem Auftreten des Taktes P₂ oder während der Zykluszeit beginnend mit dem Takt P₁ vorhanden waren, in den Registern 13 bis 15 gespeichert bleiben und auf den Anzeigetafeln 8 a bis 8 c dargestellt werden. Wenn der Ausgang der Vergleichsschaltung 6 nach »1« wechselt, wird das Gatter 20 geöffnet. Dadurch wird eine Übertragungsadresse an den Programmzähler 10 gegeben, damit die Übertragungsadresse in diesen Zähler übernommen wird, wodurch ein mit dem Ubertragungsbefehl übereinstimmender Verfahrensablauf ermöglicht wird. Die Übertragungsadresse ist in dem Befehl des Mikroprogramms enthalten, der während einer vorangegangenen Zykluszeit ausgelesen wurde.

Auf diese Weise wird bei dem Testsystem gemäß der Erfindung ein »Fehler«-Verfahrensablauf nicht innerhalb der gleichen Zykluszeit durchgeführt, innerhalb der eine Ausgangsinformation ermittelt wird. Vielmehr ist die Zykluszeit für den »Fehler«- Verfahrensablauf versetzt, was gestattet, eine Speichereinheit mit einer langen Zugriffszeit zu testen. Da während der Zeit, in der der Datenvergleich und der »Fehlere-Verfahrensablauf während einer Zykluszeit stattfinden, die Ermittlung einer Ausgangsinformation von der nächsten Adreßstelle weiterläuft, bleibt die Testgeschwindigkeit dieselbe wie in dem Fall, bei dem innerhalb einer Zykluszeit sowohl der Informationsausgang erhalten wird als auch dei Daten- bzw. Informationsvergleich und der »Fehler«- Verfahrensablauf durchgeführt werden. Auf diese Weise wird sichergestellt, daß Speichereinheiten mit geringer oder langer Zugriffszeit auf gleiche Weise mit der maximal möglichen Zykluszeit getestet werden können, wodurch die Testzeit reduziert wird.

Wenn eine fehlerhafte Speichereinheit festgestelli

609 520/418

ίο

wird, oder wenn der Ausgang der Vergleichsschaltung 6 »1« wird, wird die Durchführung des laufenden Befehls gesperrt. Darüber hinaus bleiben die fehlerhafte Adreßstelle sowie ihre zugehörige Bezugsinformation und Ausgangsinformation in den Registern 13 bis 15 erhalten, um dadurch ihre Darstellung mittels der Anzeigetafeln 8 ο bis 8 c zu ermöglichen und so eine Analyse des Fehlers zu erleichtern. Ein auf den Fehler abgestimmter Verfahrensablauf

Verfahrensablauf bei diesem Beispiel besteht darin, den Betrieb der Mikroprogramm-Steuereinheit 1 zu unterbrechen, wobei die Unterbrechung innerhalb der Zykluszeit stattfindet, innerhalb der ein Fehler erfaßt wurde. Der Q-Ausgang von »1« des Flip-Flops 30, der erzeugt wird, wenn ein Signal erhalten wird, das eine Fehlerfeststellung anzeigt, gelangt an den ./-Eingang eines Flip-Flops 31, das einen Takt-Anschluß C besitzt, an den der Takt vom Anschluß

gang »0« wird. Wie in Fig. 6J dargestellt, sperrt dieser 2-Ausgang von »0« das Gatter 19 und verhindert damit eine neue Eingabe in die Register 13,

kann unter der Steuerung durch ein Mikropragramm io 17 über die Verzögerungsschaltung 18 angelegt wird, durchgeführt werden. Gemäß Fig. 3 wird mit Be- Wie in Fig. 61 dargestellt, wird dieser Impuls beginn des Tests ein Startsignal an einen Anschluß 25 züglich des in F i g. 6 G gezeigetn Impulses verzögert, angelegt um das Flip-Flop 16 zurückzustellen, was jedoch vorgeschoben im Hinblick auf den folgenden eine »1« an dessen g-Ausgang zur Folge hat. Wenn Zykluszeit-Takt P₃. Wenn dieser Impuls an das Flipdie Speicherung mittels der Register 13 bis 15 über 15 Flop 31 gelangt, wird dieses auf »1« gesetzt, da sein eine Vielzahl von Zykluszeiten erstreckt wird, kann /-Eingang zur Zeit r₄ »l«_war, wodurch sein Q-Ausder Zeitabschnitt von der Adressierung bis zum Erhalten eines Vergleichsausgangs noch weiter vergrößert werden. Umgekehrt ist bei reduzierter Zykluszeit ein Verfahrensablauf mit hoher Geschwindigkeit 20 14 bzw. 33, deren vorher bestehende Inhalte aufmöglich, rechterhalten bleiben.

Während gemäß der vorangegangenen Beschrei- Mittels einer solchen Anordnung ist es möglich,

bung ein Vergleichstakt innerhalb derselben Zyklus- daß der Zeitabschnitt von der Adressierung bis zum zeit erzeugt wurde, während der eine Adressierung Erhalt eines Vergleichsresultats zweimal so lange wie erfolgte, kann der Zeitabschnitt von der Adressie- 25 die Zykluszeit ist. Dies ist insbesondere nützlich, rung bis zum Vergleich über eine Zykluszeit hinaus wenn es von der Adressierung bis zum Erhalt einer vergrößert werden. Eine solche Modifizierung ist in Ausgangsinformation relativ lange dauert. Das kann F i g. 5 dargestellt, bei der entsprechende Teile mit beispielsweise der Fall sein, wenn die Speichereinden gleichen Bezueszahlen versehen sind wie in heit 3 eine relativ lange allgemeine Zugriffszeit in-F i 5. 3. F i g. 6 zeigt das Impulsdiagramm zur Er- 3° folge des großen Abstandes zwischen der Speicherläuterung der Wirkungsweise des Systems von Fig. 5. einheil 3 und der Mikroprogramm-Steuereinheit 1 Gemäß den F i g. 5 und 6 wird bei Auftreten eines besitzt, wenn der Zugriff von sich aus lange dauert Zykluszeit-Takts P₁ (F i g. 6 A) eine Bezugsinforma- oder wenn Verzögerungen vorliegen, die mit der tion (Fig. 6C) vom Datengenerator 4 in die Adreß- Treiberschaltung zusammenhängen, die sich zwischen stelle (Fig. 6B) eingegeben, die von der Adreßcin- 35 der Adreßeinheit 2 und dem Datengenerator 4 einerheit 2 bezeichnet wurde; die Information wird dann
wieder ausgelesen. Wenn der nächste Zykluszeit-Takt
P₂ erscheint, wird die von der Adreßeinheit 2 bezeichnete Adresse in das Register 13 eingespeichert,

und die Bezugsinformation aus dem Datengenerator 4 40 gleichsresultat auf der Anzeigetafel 8 c dargestellt, wird in das Register 14 eingespeichert, wie in den wenn ein Fehle: festgestellt wird. Das Vergleichs-

- - - - - resultai von der Vergleichsschaltung 6 wird in einem

Vergleichsergebnisregister 33 mittels eines Ausgangsimpulses vom Gatter 19 gespeichert, und nachfolgend

information von der zu testenden Speichereinheir 3 45 wird der Inhalt des Registers 33 mittels der Anzeigeverglichen, die im Anschluß an den Zykluszeit-Takt tafel 8 dargestellt. Wenn die Zeit von der Adressie-■ ■ — - — - - - - ■ rung bis zum Erhalt einer Ausgangsinformation

geringer als eine Zykluszeit Tc ist, kann ein Schalter 26 umgelegt werden, um die Vergleichsschaltung 6

scits und der zu testenden Speichereinheit 3 andererseits befindet, oder der Treiberschaltung zwischen der Einheit 3 und der Vergleichsschaltung 6. Beim vorliegenden Beispiel wird das entsprechende Ver-

Fig. 6D bzw. 6E gezeigt. Der Inhalt des Bezugsregisters 14 gelangt über einen Schalter 26 auf die Vergleichsschaltung 6 und wird mit einer Ausgangs-

erhalten wird. Wenn ein Koinzidenzmangel auch nur bei einem Bit aus diesem Vergleich resultiert, tvird der Ausgang der Vergleichsschaltung 6 vom

Zeitpunkt J₂ an »1«, wie in Fig. 6F durch gestri- 50 mit dem Datengenerator 4 zu verbinden, was ermögthelte Linien gezeigt. Der »1 «-Ausgang gelangt an licht, daß die Bezugsinformation direkt zum Verein UND-Gatter 28, das mit einem Vergleichstakt gleich benutzt wird, ohne im Register 14 gespeichert (Fig. 6G), der zur Zeit i_s an den Anschluß 7 ange- zu sein.

legt wird, durchgeschaltet wird, wodurch der Aus- Die ausgezogenen Linien in F i g. 6 zeigen die Wirgang der Vergleichsschaltung 6 an einen Inverter 29 55 kungsweise im Fall siner Koinzidenz aller Bits wähgelangt. Der Inverter erzeugt am Ausgang eine »0«, rend des Vergleichs mittels der Vergleichsschaltung 6. (die ein Flip-Flop 30 setzt Als Folge wird der Q-Aus- Obwohl die Erfindung im vorangegangenen in der

gang des Flip-Flops 30 »1«, wie in Fig. 6H mit Anwendung auf ein Testsystem für Speichereinheiten !gestrichelten Linien gezeigt. Da das Flip-Flop 30 an beschrieben wurde, ist klar, daß die Erfindung ebenso seinen J- und fif-Eingängen »0« bzw. »1« erhält, 60 zum Testen von Vorrichtungen oder Einheiten verschaltet der nächste Zykluszeit-Takt P₃, der vom wendet werden kann, die adressiert werden können Anschluß 17 kommt, den Q-Ausgang dieses Flip- und ein Ausgangssignal entsprechend der Adreßstelle Hops auf »0«. Ein Q-Ausgang von »1« des Flip- produzieren.

Flops 30 stellt das Signal einer Fehlerfeststellung dar, Es soll noch bemerkt werden, daß in dieser Er-

das den Ablauf des Programms in der Mikropro- 65 findung manchmal der Begriff »Ausgang« im Sinne gramm-Steuereinheit 1 unterbricht. Der »Fehler«- von s Ausgangssignal« verwendet worden ist.

Hierzu 3 Blatt Zeichnungen

Claims (9)

Patentansprüche:

1. Programmgesteuertes Testsystem, bei welchem eine Adresse, die in einer aus einer Mikrojprogrammeinheit auslesbaren Instruktion enthalten ist, in eine Adresseneinheit und Bezugsdaten jn einen Bezugsdatengenerator eingebbar sind, !»ei welchem die Bezugsdaten unter einer durch die Adresse in der Adresseneinheit spezifizierten Adresse in einen zu testenden Speicher eingebbar und dann in einen Ausgangsdatenspeicher auslesbar sind und bei welchem die ausgelesenen JDaten mit den Bezugsdaten im Bezugsdatengenefator in einer Vergleichsschaltung vergleichbar find, so daß der Reihe nach jede Adresse des zu testenden Speichers getestet wird, dadurch f;ekennzeichnet, daß ein Adressenregister 13), in welches die Adresse in der Adresseneinheit (2) eingegeben wird, vorgesehen ist sowie ein Bezugsdatenregister (14), in welches die Bezugsdaten im Bezugsdatengenerator (4) eingegeben werden, ein Ausgangsdatenregister (15), in welches die Daten im Ausgangsdatenspeicher (5) gegeben werden, und eine Vorrichtung zum Sperren der Eingabe von der Adresseneinheit in das Adressenregister, vom Bezugsdatengenerator in das Bezugsdatenregister und vom Ausgangsdatenspeicher in das Ausgangsdatenregister bei der Feststellung einer Nicht-Koinzidenz durch die Vergleichsschaltung (6), welche die Daten im Ausgangsdatenregister (15) mit den Daten im Bezugsdatenregister (14) vergleicht, und daß die Adresse in der Adresseneinheit (2) zu einem Zeitpunkt in das Adressenregister eingebbar ist, der gegenüber dem Zugriff zum lu testenden Speicher (3) unter der in der AdresseneinheH (2) befindlichen Adresse um eine Zykluszeit verzögert ist.

2. Programmgesteuertes Testsystem nach Anspruch 1, gekennzeichnet durch je eine Anzeigetafel (Sa, Sb, Sc) zur Anzeige des Inhalts des Adressenregisters (13), des Bezugsdatenregisters (14) und des Ausgangsdatenregisters (15).

3. Programmgesteuertes Testsystem nach Anspruch 1, dadurch gekennzeichnet, daß die Vorrichtung zum Sperren der Eingabe aus einer Verzögerungsschaltung (18) zur Verzögerung eines Zykluszeit-Taktes um einen Zeitabschnitt von nicht mehr als einer Zykluszeit, aus einem Flip-Flop (16), das ein Ausgangssignal von der Vergleichsschaltung (6) und als Takt ein Ausgangssignal von der Verzögerungsschaltung empfängt, ferner aus einem UND-Gatter (19) besteht, an das der Zykluszeit-Takt angelegt ist, und das mittels eines Ausgangssignals des Flip-Flcps (16) durchlässig geschaltet wird.

4. Programmgesteuertes Testsystem nach Anspruch 1, gekennzeichnet durch ein Übertragungsadressenregister (12), in welches eine Übertragungsadresse, die in dem aus der Programm-Steuereinheit ausgelesenen Befehl enthalten ist. zu einer Zeit einspeicherbar ist, die nach dem Auftreten des Befehls liegt, und eine Einlesevorrichtung zum Einlesen des Inhalts des Übertragungsadressenregisters (12) in einen Programmzähler (10) innerhalb der Programmsteuereinheit (1) beim Vorliegen eines Nichtkoinzidenz-Ausgangssignals von der Vergleichsschaltung (6).

5. Programmgesteuertes Testsystem nach dem Oberbegriff des Anspruchs 1 mit einer Feststellschaltung zur Feststeilung eines Vergleichsresultats der Vergleichsschaltung, dadurch gekennzeichnet, daß ein Adressenregister (13) zur Aufnahme des Inhalts der Adresseneinheit (2) vorgesehen ist, sowie ein Bezugsdatenregister (14) zur Aufnahme des Inhalts des Bezugsdatengenerators (4), eine Vergleichsschaltung (6) zum Vergleichen des Bezugsdatenregisterinhalts mit den aus der zu testenden Speichereinheit (3) ausgelesene Ausgangsdaten, eine Einleseverzögerungsvorrichtung zum verzögerten Einlesen in das Adressenregister und das Bezugsdatenregister zu einem Zeitpunkt nach dem Einlesen in die Adresseneinheit, daß die Feststellschaltung ein Vergleichsresultat der Vergleichsschaltung zu einem Zeitpunkt nach dem Einlesen durch die Einleseverzögerungsvorrichtung festzustellen vermag, und daß eine Einlesesperrvorrichtung zur Sperrung des Einlesens beim Vorliegen eines einen nichtkoinzidenten Vergleich anzeigenden Ausgangsignals der Feststellschaltung vorgesehen ist.

6. Programmgesteuertes Testsystem nach Anspruch 5, gekennzeichnet durch eine Unterbrechungseinrichtung zur Unterbrechung des Arbeitsablaufs der Programmsteuereinheit beim Vorliegen eines Ausgangssignals von der Verzögerungseinlesevorrichtung.

7. Programmgesteuertes Testsystem nach Anspruch 5, gekennzeichnet, durch einen Wechselschalter (26), mit welchem der Inhalt des Bezugsdatengenerators an Stelle des Inhalts des Bezugsdatenregisters der Vergleichsschaltung zuführbar ist.

8. Programmgesteuertes Testsystem nach einem der Ansprüche 5 bis 7, gekennzeichnet durch ein Vergleichsergebnisregister (33) zur simultanen Speicherung des Ergebnisses aus der Vergleichsschaltung (6) mit dem Einlesen in das Adressenregister (13).

9. Programmgesteuertes 'Testsystem nach einem der Ansprüche 5 bis 8, gekennzeichnet durch je eine Anzeigetafel zur Anzeige des Inhalts des Adressenregisters bzw. des, Bezugsdatenregisters.