DE2408254B2

DE2408254B2 - Überlastschutzeinrichtung für eine elektrische Last

Info

Publication number: DE2408254B2
Application number: DE2408254A
Authority: DE
Inventors: Jean-Louis Joseph Paris Lefaucheux; Edmond Eugene Chilly Mazarin Mokrani
Original assignee: Sa De Telecommunications Paris
Current assignee: Sa De Telecommunications Paris
Priority date: 1973-06-28
Filing date: 1974-02-21
Publication date: 1978-04-13
Also published as: FR2235514B1; FR2235514A1; JPS5840415B2; DE2408254C3; JPS5022246A; US3903475A; GB1456751A; DE2408254A1

Description

D2 angelegt wird (Fig. 2). Dieser Block hat außerdem zwei Ausgänge 1,3.

Die Klemme M ist mit einem nicht gezeigten äußeren Kreis verbunden, um die Überlastschutzeinrichtung einzuschalten oder auszuschalten. Der Eingang 2 ist an den Ausgang eines Differenzverstärkers A angeschlossen, der ein Überlastsignal liefert, das mittels eines niedrigen Ausgangssignals übertragen wird. Der Ausgang 1 liegt an einer äußeren Steuerklemnie a des Differenzverstärkers A, während der Ausgang 3 mit der Basis eines Ti ansistors 72 verbunden ist.

Bei der in Fig. 1 wiedergegebenen bevorzugten Ausführungsform sind zwei Transistoren 73, 74 vorgesehen, die als Verstärker wirken. Der Transistor 73 dient dazu, den Ausgangsstrom des Differenzverstärkers A zu verstärken und ihn der Basis eines Transistors 71 zuzuführen. Zu diesem Zweck ist die Basis des Transistors Γ3 mit dem Ausgang des Differenzverstärkers A verbunden, während sein Emitter und sein Kollektor mit der Verteilerleitung Ve bzw. mit der Basis des Transistors Ti verbunden sind. Der Transistor 74 dient dazu, den dem Transistor 72 /.ugeleiteten Basisstrom zu verstärken. Die Basis dieses Transistors 74 liegt am Ausgang 3 des Steuerblocks C, während sein Emitter und sein Kollektor mit der Verteilerleitung Ve bzw. der Basis des Transistors 72 verbunden sind.

Im folgenden sei anhand der F i g. 2 die Arbeitsweise des Steuerblocks C beschrieben. Der Block weist zwei Flip-Flops Fl, F2, zwei Verzögerungsglieder d\, r/2, ein ODER-Glied und ein Zeitglied (auf.

Der Einschaltbefehl wird über die Klemme Mm Form eines positiven Impulses gegeben, der mittels der Diode Di an die Klemme 5 des Flip-Flops Fl gelangt. Das Ausgangssignal dieses Flip-Flops Fl, das einen hohen Pegel besitzt, wird einerseits an den Ausgang 3 gegeben, der mit der Basis des Transistors 74 verbunden ist, der leitend wird und den Transistor 72 sättigt, und andererseits an die Klemme 5 des Flip-Flops F2 über das Verzögerungsglied </l, das eine Verzögerung ίο unmittelbar oberhalb der Anstiegszeit des Ausgangssignals des Transistors 72 erzeugt. Das Ausgangssignal des Flip-Flops F2, das einen hohen Pegel hat, erscheint am Ausgang 1 des Steuerblocks C und wird an die Steuerklemnie a des Differenzverstärkers A gelegt, der dem Transistor 73 ein Signal hohen Pegels liefert, dessen Wert ausreicht, um der. Transistor 71 zu sättigen. Die Überlastschutzeinrichtung ist nun eingeschaltet und in der Lage, im Falle einer Überlast den Strom zu begrenzen.

Das Anlegen eines negativen Impulses an die Klemme M, der mittels der Diode D 2 übertragen wird, führt dazu, daß am Ausgang des ODER-Gliedes ein Signal hohen Pegels auftritt, das einerseits einem Eingang R des Flip-Flops F2 zugeführt wird und das Flip-Flop F2 in den Ruhezustand versetzt, welches dem Ausgang 1 ein Sperrsignal niedrigen Pegels liefert, das wiederum dem Differenzverstärker A zugeleitet wird. Dieser liefert nun ein Signal niedrigen Pegels, welches den Transistor 73 und demzufolge den Transistor 71 sperrt. Das Ausgangssignal des ODER-Gliedes wird andererseits einem Eingang R des Flip-Flops Fl über das Verzögerungsglied d2 zugeführt, das eine Verzögerung gerade oberhalb der Zeit des Absinkens des Ausgangssignals des Transistors 71 bewirkt. Das Ausgangssignal niedrigen Pegels des Flip-Flops Fl sperrt sonach mit Hilfe des Transistors 74 den Transistor 72.

Das Abschalten der Überlastschutzeinrichtung kann auch durch eine Überlast beträchtlicher Dauer hervorgerufen werden, was die Unterbrechung der Speisung erfordert. Zu diesem Zweck wird das Ausgangssignal des Differenzverstärkers A mit Hilfe eines Zeitgliedes t dem ODER-Glied zugeführt. Die von diesem Zeitglied r auferlegte Zeitsteuerung oder Verzögerung liegt in der Größenordnung von 2 bis 3 Sekunden. Tritt eine Überlast auf, die mittels eines Ausgangssignals niedrigen Pegels für den Differenzverstärker bei einer oberen Dauer von 2 bis 3 Sekunden übertragen wird, übermittelt das Zeitglied t nun das Signal, welches einer zweiten Eingangsklemme des ODER-Gliedes OU die Überlast anzeigt, das daraufhin ein Signal hohen Pegels liefert, das nunmehr in oben beschriebener Weise das Abschalten der Einrichtung bewirkt.

Hierzu 2 Blatt Zeichnungen

Claims

Patentansprüche:

1. Überlastschutzeinrichtung für eine elektrische Last, die in Reihe mit einer ersten gesteuerten Transistor-Schalteinrichtung und einem kleinen Widerstand an eine Stromversorgung angeschlossen ist, mit einer Vergleichseinrichtung, die die erste Transistor-Schalteinrichtung öffnet und diese so lange im Sättigungsbereich hält, wie die Spannung an dem kleinen Widerstand eine erste vorbestimmte Spannung nicht überschreitet, und mit einer zweiten gesteuerten Transistor-Schalteinrichtung, die in Reihe mit einem Schutzwiderstand für die Last parallel zu der ersten Transistor-Schalteinrichtung liegt, dadurch gekennzeichnet, daß zum Ein- und Ausschalten der Überlasischutzeinrichtung durch einen äußeren Befehl eine Steuereinrichtung (Steuerblock C) vorgesehen ist, durch die zum Einschalten der Überlasischutzeinrichtung zuerst die zweite Transistor-Schalteinrichtung (Ti, T₄) und zeitverzögert gegenüber dieser die erste Transistor-Schalteinrichtung (Ti, T₁) einschaltbar ist und durch die zum Ausschalten der Überlastschutzeinrichtung (Ti, 7j) und zeitverzögert gegenüber dieser die zweite Transistor-Schalleinrichtung (Ti, T₄) ausschaltbar ist, und daß ferner zum Ausschalten der Überlastschutzeinrichuing infolge einer Überlast der Steuereinrichtung (Steuerblock C) ein vom Ausgang der Vergleichseinrichtung (Differenzver- ^}0 stärker A) abgeleitetes Signal zugeführt ist, durch das die Steuereinrichtung (Steuerblock C) zeitverzögert zuerst die erste Transistor-Schalteinrichtung (T, T₃) und dann zeitverzögert die zweite Transistor-Schalteinrichtung (T:. T₄) abschaltet. ^J5

2. Überlastschutzeinrichtung nach Anspruch 1, dadurch gekennzeichnet daß die Steuereinrichtung (Steuerblock C) zwei Flip-Flops (Fl, F2), zwei Verzögerungsglieder (dl, d2), ein ODER-Glied (OU), ein Zeitglied (l) und zwei umgekehrt gepolte Dioden (Dl, D2) aufweist, daß einem ersten Eingang (S) des ersten Flip-Flops (Fl) von außen über die eine Diode (D 1) ein Steuerimpuls bestimmter Polarität und einem ersten Eingang (R) des zweiten Flip-Flops (F2) über die andere Diode (D2) und über das ODER-Glied (OU) e\u Steuerimpuls entgegengesetzter Polarität zuführbar ist, daß der Ausgang des ODER-Gliedes (OU) über das eine Verzögerungsglied (d2) mil einem zweiten Eingang (R)des ersten Flip-Flops (Fl) verbunden ist, daß der Ausgang des ersten Flip-Flops (Fl) einerseits an die Basis eines Transistors (T₄) der zweiten Transistorschaltung (T2, T₄) und andererseits über das andere Verzögerungsglied (d 1) an einen zweiten Eingang (S) des zweiten Flip-Flops (F2) angeschlossen ist, dessen Ausgang mit einer Steuerklemme (u) der Vergleichseinrichtung (Differenzverstärker A) verbunden ist, und daß der Ausgang der Vergleichseinrichtung (Differenzverstärker A) an das Zeitglied (t) geführt ist, das seinerseits mit einem zweiten ^b0 Eingang des ODER-Gliedes (OU) verbunden ist.

Die Erfindung bezieht sich auf eine Überlastschutzeinrichtung gemäß dem Oberbegriff des Anspruchs I. Eine derartige Überlastschutzeinrichtung ist aus der US-PS 36 97 860 bekannt. Dort ist eine Last über die Reihenschaltung einer ersten gesteuerten Transistor-Schalteinrichtung und eines kleinen Widerstandes an eine Stromversorgung angeschlossen. Eine Vergleichseinrichtung steuert die erste Transistor-Schalteinrichtung. Diese wird geöffnet und so lange im Sättigungsbereich gehalten, wie die Spannung an dem kleinen Widerstand eine erste vorbestimmte Spannung nicht überschreitet. Eine zweite gesteuerte Transistor-Schalteinrichtung in Reihe mit einem Schutzwiderstand ist parallel zu der ersten Transistor-Schalteinrichtung angeordnet. Die erste Transistor-Schalteinrichtung arbeitet unter normalen Bedingungen im Sättigungsbetrieb und im Falle einer Überspannung im ungesättigten Betrieb. Die zweite Transistor-Schalteinrichtung arbeitet unter normalen Bedingungen ebenfalls im Sättigungsbetrieb; dieser Sättigungsbetrieb wird aber nicht aufrechterhalten, solange die Last Strom zieht. Bei einem bestimmten Maß der Überlastung wird vielmehr die zweite Transistor-Schalteinrichtung in den ungesättigten Zustand gebracht. Zu diesem Zweck ist ein aufwendiger Treiberschaltkreis mit einem Oszillator, einer Gleichrichteranordnung und einer Transistor-Schaltanordnung vorgesehen.

Ausgehend von dieser bekannten Schaltungsanordnung liegt der Erfindung die Aufgabe zugrunde, eine Überlasuehutzeinrichtung so auszubilden, daß sie mit einfachen Schaltungsmittcln sowohl durch äußere Befehle als auch durch einen inneren Überlastungszustand betätigt werden kann.

Diese Aufgabe wird erfindungsgemäß durch die kennzeichnenden Merkmale des Anspruchs 1 gelöst. Eine weitere vorteilhafte Ausgestaltung der Erfindung ist dem Unteranspruch cntnchmbar.

Im Falle der vorliegenden Erfindung wird die zweite Transistor-Schakcinrichiung auch bei vorliegender Überlastung im gesättigten Zustand bis zu deren Abschaltung betrieben. Eine Steuereinrichtung sorgt dafür, daß sowohl beim Ein- als auch beim Ausschalten der Überlastsehutzcinrichtung die Betätigung der beiden Trunsistor-Schalteinrichtiingen in der richtigen zeitlichen Reihenfolge erfolgt. Da die zeitliche Verzögerung hinsichtlich der Betätigung der beiden Schalteinrichtungen durch geeignete Zeitglieder genau vorgebbar ist, läßt sich ein Schutz der die Last speisenden Transistor-Schalteinrichtung mit Sicherheit vorgeben.

Die .Steuereinrichtung kann in einfacher Weise durch Flip-Flops, Vcrzögerungsgiieder, ein ODER-Glied, ein Zeitglied und zwei umgekehrt gcpolte Dioden realisiert werden. Mit dieser Einrichtung lassen sich — manuell oder automatisch — genau definierte Signale für die Betätigung der Überlastschutzeinrichtung auslösen.

Die Erfindung wird nachstehend anhand der Zeichnung an einem Ausführungsbeispiel näher erläutert. Es zeigt

F i g. 1 eine bevorzugte Atisführungsform der Überlas tsch u t/.einrichtung,

Fi g. 2 ein Blockschaltbild der äußeren Steuereinrichtung.

F i g. I zeigt eine bevorzugte Ausführungsform der Erfindung, die einen Steuerblock C aufweist, der die Überlastschutzeinrichtung sowohl von außen ein- oder aussschaltet als auch bei Auftreten einer Überlast ausschaltet. Dieser Block hat drei Eingänge 2, 4, 5. Die Eingänge 4, 5 lassen sich zu einem Eingang mit einer Klemme M zusammenfassen, wenn an diese Klemme M eine positive oder negative Spannung über Dioden D 1,