DE2403816A1 - Halbleiteranordnung und verfahren zur herstellung einer derartigen anordnung - Google Patents
Halbleiteranordnung und verfahren zur herstellung einer derartigen anordnungInfo
- Publication number
- DE2403816A1 DE2403816A1 DE2403816A DE2403816A DE2403816A1 DE 2403816 A1 DE2403816 A1 DE 2403816A1 DE 2403816 A DE2403816 A DE 2403816A DE 2403816 A DE2403816 A DE 2403816A DE 2403816 A1 DE2403816 A1 DE 2403816A1
- Authority
- DE
- Germany
- Prior art keywords
- transistor
- layer
- zone
- epitaxial layer
- epitaxial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 26
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000010410 layer Substances 0.000 claims description 146
- 239000000758 substrate Substances 0.000 claims description 37
- 239000002344 surface layer Substances 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 10
- 239000002019 doping agent Substances 0.000 claims description 3
- 239000013078 crystal Substances 0.000 claims description 2
- 238000009792 diffusion process Methods 0.000 description 14
- 239000000463 material Substances 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 230000003071 parasitic effect Effects 0.000 description 7
- 230000000295 complement effect Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 230000008901 benefit Effects 0.000 description 5
- 230000003321 amplification Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000008719 thickening Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 235000001008 Leptadenia hastata Nutrition 0.000 description 1
- 244000074209 Leptadenia hastata Species 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010924 continuous production Methods 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000010301 surface-oxidation reaction Methods 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
- H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
- H01L27/0826—Combination of vertical complementary transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8222—Bipolar technology
- H01L21/8228—Complementary devices, e.g. complementary transistors
- H01L21/82285—Complementary vertical transistors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/05—Etch and refill
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/051—Etching
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/122—Polycrystalline
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
Description
FPHN"
69
3
ί
Tuen M DAVJD 21.1.74
Γί-St-. ΛΛ. :J.*,,U Voor/Va/R:
AnrTi^idar: ?·;.'/. Pi'.iU.i GL'>-u I LA s'il F-* u ί * F A B fii EKEM
.-\ti.2; kj J ί A /.. γ / /
J j "* IV C ( ) ν
Anmeldung vom: I tf ) Ll
"Halbleiteranordnung und Vorfahren zur Herstellung
einer derartigen Anordnung".
Die Erfindung bezieht sich auf eine Halbleiteranordnung mit einem Halbleiterkörper mit mindestens
zwei Bipolartransistoren, von denen entsprechende Zonen entgegengesetzte Leitfähigkeitstypen aufweisen (npn und
pnp), wobei der Halbleiterkörper ein Substratgebiet von einem ersten Leitfähigkeitstyp enthält, auf dem
eine erste epitaktische Schicht vom entgegengesetzten Leitfähigkeitstyp liegt, und wobei die Kollektorzone
des ersten Transistors durch wenigstens einen Teil des Substratsgebietes gebildet wird," während die Basiszone
409833/0727 ·
FPHX
21.1.7
des ersten Transistors und die Kollektorzone des zweiten
Transistors durch Teile der ersten epitaktischen Schicht gebildet werden und in jeder der Basiszonen
eine Emitterzone angebracht ist.
In vielen Schaltungen für Leistungsverstärkung wird der Ausgangstransistor von einem komplementären
Transistor, d.h. von einem Transistor gesteuert, von dem die entsprechenden Zonen einen dem dieser Zonen
des ersten Transistors entgegengesetzten Leitfähigkeit styp aufweisen. Auf diese Weise wird z.B.
ein npn-Transistor von einem pnp-Transistor gesteuert.
Ebenso kann ein pnp-Transistor zur Steuerung eines aus zwei npn-Transistoren bestehenden Gebildes, das
unter der Bezeichnung Darlington-Verstärker bekannt
ist, verwendet werden. Um Schaltungen dieses Typs in derselben Anordnung zu integrieren, wurde versucht, in
derselben Halbleiterscheibe mindestens einen npn-Transistor und einen pnp—Transistor herzustellen,
wobei die Basis des ersten Transistors mit dem Kollektor des zweiten Transistors verbunden ist. In bekannten
Anordnungen mit zwei integrierten komplementären Transistoren weis-3i diese Transistoren diffundierte
Basiszonen oder weist nur einer der Transistoren eine epitaktische Basiszone auf, während der
andere Transistor eine diffundierte Basiszone aufweist. (Statt diffundierter Zonen können z.B. auch
409833/0727
durch Ionenimplantation gebildete Zonen verwendet werden), Dabei weisen die zwei Transistoren aber nicht beide eine
epitaktische Basiszone sowie eine epitaktische Kollektor— zone auf. Die bekannten Anordnungen, bei denen einer der
Transistoren eine diffundierte Basiszone enthält, weisen bestimmte Nachteile auf, die einer derartigen Basiszone
inhärent sind; u.a. ist die Dicke der Basiszone weniger genau definiert, ist die Dotierungskonzentration un—
regelmässig und lassen sich die Kennlinien der Transistoren schwer optimalisieren und reproduzierbar
machen. Dadurch weisen die zwei Transistoren bestimmte Unterschiede auf, während oft thermische Abweichungen
die Wirkung der Anordnung erheblich beeinträchtigen. Der Ausgangstransistor, der meist ein Leistungstransistor
ist, kann schwer durch Diffusion erhalten werden. Ausserdem sind planare Transistoren mit diffundierter
Basis empfindlicher für "second breakdown" als die Ti*ansisto:cen mit epitaktischer Basis.
Die vorliegende Erfindung bezweckt u.a., diese Nachteile zu verringern. Dazu schafft die Erfindung
insbesondere ein monolithisches Gebilde, mit mindestens zwei komplementären Transistoren mit epitaktischer
Basis, die vorzugsweise einen Verstärker bilden, wobei die Basis eines Transistors mit dem
Kollektor des anderen Transistors verbunden ist.
Veiter bezweckt die Erfindung, eine Anord-
409833/0727
21.1.7^
nung mit zwei komplementären Transistoren zu schaffen, in der die Vorteile einer integrierten Struktur mit den
Vorteilen von Anordnungen mit epitaktischer Basis kombiniert sind.
Nach der Erfindung ist eine Halbleiteranordnung der eingangs genannten Art dadurch gekennzeichnet,
dass die Basiszone des zweiten Transistors durch eine zweite epitaktische Schicht vom ersten Leitfähigkeitstyp gebildet wird, die sich über dem Teil der epitaktischen
Schicht befindet, der die Kollektorzone des zweiten Transistors bildet, wobei die Kollektorzone
des zweiten Transistors und die Basiszone des ersten Transistors aneinander grenzen.
Die genannten ersten und zweiten Transistoren der Anordnung enthalten beide eine epitaktische Basiszone
und sind weniger empfindlich für "second breakdown" als ein Planartransistor, der durch z.B. doppelte Diffusion
erhalten wird. Beide Transistoren weisen die Vorteile auf, die sich aus der genaueren Definition
der Basisdicke und aus der besseren Homogenität der Basisdotierung ergeben, wodurch die Eigenschaften der
Transistoren besser geregelt werden können.
Die Tatsache, dass die Basiszone des ersten Transistors und die Kollektorzone des zweiten Transistors
aneinander grenzen, hat zur Folge, dass eine optimale elektrische Verbindung erluiJ ten wiixl, wodurch
409833/0727
das aus den zwei Transistoren bestehende Gebilde eine integrierte pnp-npn-Darlington-Schaltung bildet. Ausserdem
weist die Struktur nach der Erfindung den Vorteil auf, dass die thermische Verbindung zwischen den
Transistoren von sehr hoher Güte ist.
Die genannte erste epitaktische Schicht kann eine konstante Dicke aufweisen, wodurch also die Basiszone
des ersten Transistors und die Kollektorzone des zweiten Transistors dieselbe Dicke aufweisen. Die
zweite epitaktische Schicht bildet dann eine Verdickung .
Eine bevorzugte Ausführungsform der erfindungsgemässen
Anordnung ist jedoch dadurch gekennzeichnet, dass der Texl der ersten epitaktischen
Schicht, der die Kollektorzone des zweiten Transistors bildet, dünner als der die Basiszone des ersten
Transistors bildende Teil der epitaktischen Schicht ist, wobei der Dickenunterschied praktisch gleich der
Dicke der epitaktischen Schicht ist, die die Basiszone
des zweiten Transistors bildet. Auf diese Weise liegt die obere Fläche der Basiszone des zweiten
Transistors auf demselben Pegel wie die obere Fläche der Basiszone des ersten Transistors. Es ist'vorteilhaft,
wenn das epitaktische Material, das die Basiszone des zweiten Transistors bildet, völlig die
Höhlung ausfüllt,· die durch den Dickenunterschied
409833/0727
21. 1.7-!
der Teile der ersten epitaktischen Schicht herbeigeführt
wird; auf diese Weise weist die obere Fläche der Anordnung durchaus keinen wesentlichen Pegelunterschied
auf, was das Anbringen zuverlässiger elektrischer Vorbindungen
über lokalisierte Metallschichten erleichtert.
Bei der Anordnung nach der Erfindung muss darauf geachtet werden, dass ein Thyristoreffekt in
der Vierschichtenstruktur auftreten kann, die durch die Emitterzone, die Basiszone und die Kollektorzone
eines Transistors und durch die Kollektorzone des anderen Transistors gebildet wird. Urn den genannten
Thyristoreffekt zu vermeiden, soll die Verstärkung
des parasitären Transistors möglichst verringert werden, wobei in diesem Falle die Emitterzone des
genannten parasitären Transistors durch die Basiszone des zweiten Transistors und die Kollektorzone
des genannten parasitären Transistors durch das Substratgebiet gebildet wird*
Es ist vorteilhaft, wenn die erste epitaktische Schicht aus mindestens zwei übereinander liegenden
Teilschichten besteht, wobei die obere Teil— schicht eine höhere Dotierung als die untere an das
Substratgebiet grenzende Teilschicht aufweist. Die höchstdotierte Teil schicht der ersten epitaktischen
Schicht befindet sich also zwischen der niedriger
409833/0727
dotierten Schicht, die mit dem Substratgebiet in Kontakt ist, und der Basiszone des zweiten Transistors,
die die Emitterzone des parasitären Transistors bildet. Die Stromverstärkung dieses parasitären Transistors
nimmt bei zunehmender Dotierungskonzentration der oberen Schicht ab, Acobei die höhere Dotierungskonzentration
zu einer kürzeren Lebensdauer der Ladungsträger führt.
Ausserdem beseitigt die genannte obere Teil— schicht die Gefahr der Bildung einer Inversionsschicht
an der Oberfläche der Basiszone des ersten Transistors. Venn die Dicke der oberen Teilschicht grosser als die
Dicke der Emitterzone des genannten ersten Transistors ist, kann diese Schicht verhindern, dass sich die Erschöpfungszone
bis zu der Emitterzone erstreckt, wenn der Basis-Kollektor-Ubergang in der Sperrich—
tung vorgespannt ist.
Eine günstige Ausführungsforin der erfin—
dungsgemässen Anordnung ist dadurch gekennzeichnet, dass das Substratgebiet eine Oberflächenschicht enthält,
die niedriger als der darunter liegende Teil des Substratgebietes dotiert ist und auf der sich.
die erste epitaktische Schicht erstreckt. Infolge der niedriger- dotierten Oberflächenschicht, die
sich sofort unter der ersten epitaktischen Schicht befindet, ist die Durchschlagspannung des Basis-
409833/0727
Kollektor-Übergangs des ersten Transistors grosser als
die Durchschlagspannung beim Fehlen der genannten Oberflächenschicht; wenn dieser Übergang unter Spannung
steht, kann sich die Erschöpfungszone weiter in dem Substratgebiet erstrecken, das als Kollektorzone
dient.
Obendrein verhindert die genannte niedriger dotierte Oberflächenschicht, dass Dotierungsmaterial
aus dem Substratgebiet beim Anwachsen auf unerwünschte Weise zu der ersten epitaktischen Schicht diffundiert
.
Es ist auch Vorteilhaft, wenn die Basiszone des zweiten Transistors zwei aufeinander liegende
Schichten enthält, von denen die an die Oberfläche grenzende Schicht höher als die darunter liegende
Schicht dotiert ist. Die höher dotierte obere Schicht beseitigt die Gefahr der Bildung einer Inversionsschicht
an der Oberfläche der genannten Basiszone. Venn die Dicke der oberen Schicht grosser als die
der Emitterzone desselben Transistors ist, verhindert die genannte obere Schichts dass sich die Er·-
schöpfungszone bis zu der Emitterzone erstreckt, wenn der Basis—Kollektor—Übergang des genannten
Transistors in dor Sperrichtung vorgespannt wird.
Eine weitere bevorzugte Ausführungsform
ist dadurch gekennzeichnet, dass der Halbleiterkor—
409833/0727
21.1.7h
per mindestens einen dritten Transistor enthält, von dem die entsprechenden Zonen den gleichen Leitfähigkeitstyp
wie die des ersten Transistors aufweisen, wobei die Basiszonen des ersten und des dritten
Transistors gegeneinander durch eine Nut isoliert sind, deren Tiefe grosser als die Dicke der ersten
epitaktischen Schicht an der Stelle dieser Basiszonen ist, und wobei das Substratgebiet eine dem ersten
und dem dritten Transistor gemeinsame Kollektorzone bildet.
Vorzugsweise ist der Aufbau derartig, dass die genannten Transistoren einen Teil einer
Darlington-Schaltung bilden. Dabei enthält der Halbleiterkörper vorteilhafterweise ausserdem einen
npn-Transistor derselben Struktur wie der erste Transistor, dessen Kollektorzone durch das Substratgebiet
und dessen Basiszone durch die erste epitaktische Schicht gebildet wird, welcher npn-Transistor
von dem ersten Transistor durch eine Nut getrennt ist, die sich wenigstens bis zu dem Substiratgebiet
erstreckt.
Eine wichtige bevorzugte Ausführungsform
ist weiter dadurch gekennzeichnet, dass die Anordnung einen Gegentaktverstärker ("push-pull"-Verstärker)
bildet und einen zweiten Halbleiterkörper mit zwei weiteren in Form einer Darlington-
409833/0727
21. 1.7'»
Schaltung miteiriadner verbundenen epitaktischen Transistoren
derselben Struktur wie der erste Transistor enthält, wobei das Gebilde auf derselben Bodenplatte
montiert und in derselben Umhüllung untergebracht ist.
Es ist möglich, neben den zwei Transistoren der erfindungsgemässen Anordnung, von denen einer ein
npn-Transistor und der andere ein pnp-Transistor ist,
die zusammen einen Darlington-Verstärker bilden, mindestens einen dritten Transistor zu verwenden,
der dieselbe Struktur wie einer der beiden anderen Transistoren aufweist.
Die Erfindung bezieht sich weiterhin auf ein Verfahren zur Herstellung der obenbeschriebenen
Anordnungen, bei dem von einem praktisch flachen Substratgebiet von einem ersten Leitfähigkeitstyp ausgegangen wird, auf dem eine erste epitaktische
Schicht vom entgegengesetzten Leitfähigkeitstyp vorgesehen
ist. Das Verfahren nach der Erfindung ist dadurch gekennzeichnet, dass durch epitaktisches
Anwachsen eine zweite einkristalline Schicht vom
ersten Leitfähigkeitstyp erzeugt wird, die die Oberfläche
der ersten epitaktischen Schicht örtlich bedeckt, wonach durch Einführung von Dotierungsmaterial
in die erste epitaktische Schicht und in die zweite epitaktische Schicht Emitterzonen erhalten
409833/0727
21.Λ.7h
werden. Die Emitterzonen können durch verschiedene
Verfahren, z.B. durch Ionenimplantation, meistens jedoch durch Diffusion, erhalten werden.
Nach einer bevorzugten Ausführungsform ist
das erfindungsgemässe Verfahren dadurch gekennzeichnet,
dass auf der ganzen Oberfläche der ersten epi— taktischen Schicht epitaktisch eine einkristalline
Schicht vom entgegengesetzten Leitfähigkeitstyp
angewachsen wird, wonach diese Schicht durch Ätzung
teilweise, mit Ausnahme des oberhalb der Kollektorzone
des zweiten .Transistors liegenden Teiles, entfernt wird.
Nach einer anderen bevorzugten Ausführungsform wird das erfindungsgemässe Verfahren derart
durchgeführt, dass auf der ersten epitaktischen Schicht eine Maske angeordnet wird, von der ein
Fenster einen Teil der Oberfläche über der Kollek—
torzone des zweiten Transistors frei lässt, wonach in diesem Fenster örtlich eine einkristalline
Schicht vom ersten Leitfähigkeitstyp angewachsen
wird.
Je nach der angewandten Maske können verschiedene Ausführungsformen zur Bildung der lokalisierten
epitaktischen Schicht verwendet werden. Z.B. wird nach einem ersten Verfahren die epitaktische
Schicht lediglich auf dem gewünschten unbedeckten
409833/0727
21. 1.7-f
Oberflächenteil erzeugt, wobei kein Material auf der Maskenoberfläche niedergeschlagen wird. Nach einer
weiteren bevorzugten Ausführungsform wird einkristallines
Material auf der unbedeckten Kristalloberfläche gebildet, wobei das genannte Material mit
polykristalliner Struktur auf der Maskenoberfläche niedergeschlagen wird. Durch selektives Ätzen, das
durch die Tatsache erleichtert wird, dass das poly— kristalline Material schneller als das einkristalline
Material angegriffen wird, wird dann eine lokalisierte Schicht erhalten, die mit der bei der vorhergehenden
Ausführungsform erhaltenen Schicht vergleichbar
ist.
Eine weitere bevorzugte Ausführungsform
des Verfahrens nach der Erfindung ist dadurch gekennzeichnet, dass örtlich durch Ätzung eine Höhlung in
der ersten epitaktischen Schicht gebildet wird, die sich über nur einen Teil der Dicke dieser Schicht
erstreckt, wonach in dieser Höhlung durch epitaktisches Anwachsen eine einkristalline Schicht vom
ersten Leitfähigkeitstyp gebildet wird, deren Dicke
praktisch gleich der Tiefe der Höhlung ist.
Das Verfahren nach der Erfindung kann mit
Diffusionen zum Erhalten der verschiedenen hochdotierten
Schichten, mit denen die erfindungsgemässo Anordnung
in bestimmten Ausführungsfοrmen versehen
40983 3/0727
21. 1 .Tk
ist, ergänzt werden. So kann vor dem Anbringen der lokalisierten
epitaktischen Schicht, die die Basiszone des zweiten Transistors bilden muss, eine Diffusion
mit einer Dotierung vom entgegengesetzten Leitfähigkeitstyp
über die ganze obere Fläche durchgeführt werden. Die Tiefe, über die die genannte Diffusion
stattfindet, ist vorzugsweise etwas grosser als die für die Emitterzone des ersten Transistors gewählte
Dicke.
Auf diese Weise ist die diffundierte Schicht höher als der unterliegende Teil der ersten epitaktischen
Schicht dotiert; die genannte diffundierte Schicht ermöglicht es, die Verstärkung des parasitären
Transistors zu verringern, die Gefahr der Bildung einer Inversionsschicht an der Oberfläche der
Basiszone des ersten Transistors zu beseitigen und zu vermeiden, dass sich die Erschöpfungszone des
Kollektor-Basis-Ubergängs bis zu der Emitterzone
erstreckt.
Venn eine Höhlung durch Ätzung in der ersten epitaktischen Schicht gebildet werden muss, um
darin die zweite epitaktische Schicht anzubringen, soll die vorgenannte Diffusion nach dieser Ä'tzbehandlung
durchgeführt werden.
Ebenso wird \rorteilhafter¥eise eine Diffusion
eines den ersten Leitfähigkeitstyp bestimmen-
409833/0727
- Ik -
21 . 1.7k
den Dotienuigsstoffes an der Oberfläche der lokalisierten
epitaktischen Schicht durchgeführt, die die Basiszone des zweiten Transistors bildet. Die genannte
Diffusion ergibt eine obere Schicht, die höher als die untere Schicht der ersten epitaktischen Schicht
dotiert ist, während die Gefahr der Bildung einer Inversionsschicht an der Oberfläche der Basiszone
dadurch beseitigt wird, wobei, wenn die Tiefe der Diffusion genügend ist, verhindert werden kann, dass
sich die Erschöpfungszone des Kollektor-Basis-Ubergangs
dieses Transistors bis zu dem Emitter erstreckt.
Beim Anwachsen der ersten epitaktischen Schicht auf dem Substratgebiet ist es möglich, dass,
wenn das Substrat hochdotiert ist, der Dotierungsstoff in das angewachsene Material hineindiffundiert.
In diesem Falle ist es zu bevorzugen, das Substrat— gebiet mit einer niedrig dotierten Oberflächenschicht
zu verseilen, z.B. dadurch, dass eine epitaktische Schicht vom gleichen Leitfähigkeitstyp wie das Sub—
stratgebiet, aber mit einer erheblich niedrigeren Dotierungskonzentration, angewachsen wird, wonach
die erste epitaktische Schicht vom entgegengesetzten Leitfähiglceitstyp auf der letzteren Oberflächenschicht
angewachsen wird. Es ist vorteilhaft, wenn die Oberflächenschicht
und dann die genannte erste epitaktische Schicht durch einen kontinuierlichen Vorgang
409833/0727
gebildet werden.
Die Erfindung kann zur Herstellung eines Gebildes mit zwei Transistoren entgegengesetzter Leit—
fähigleitstypen und insbesondere zur Herstellung eines
pnp-npn-Darlington-Verstärkers, angewendet werden.
Auch lässt sich die Erfindung zur Herstellung integrierter Schaltungen anwenden, die ein Gebilde
mit zwei Transistoren entgegengesetzter Leitfähig— keitstypen und andere Elemente, insbesondere einen
oder mehrere Transistoren, enthalten.
Die Erfindung kann besonders gut bei der Herstellung von Leistungsverstärkern zur Verabeitiing
von NiederfrequenzSignalen verwendet werden, wobei diese Verstärker u.a. einen pnp-Transistor, der einen
npn-Ausgangstransistor steuert, oder eine npn-npn—
Ausgangs-Darlington-Schaltung enthalten.
Einige Ausführungsformen der Erfindung sind
in der Zeichnung dargestellt und werden im folgenden näher beschrieben. Es zeigen:
Fig. 1 das Schaltbild einer Struktur nach der Erfindung, die als Darlington-Verstärker wirkt,
Fig. 2 das Schaltbild eines Verstärkers mit drei Transistoren, der eine Darlington-Struktur von
dem Typ nach Fig. 1 enthält,
Fig. 3 das Schaltbild eines Gegentaktverstärkers
mit einer Darlington-Struktur entsprechend
409833/0727 '
Of Π O O 1 β FPHN 693ο
dem Schaltbild nach Fig. 1,
Fig. h schematisch einen Querschnitt längs der Linie AA der Fig. 8 durch eine Anordnung nach der
Erfindung in einer ersten Ausführungsform,
Fig. 5 schematisch einen Querschnitt durch eine andere Anordnung nach der Erfindung,
Fig. 6 schematisch einen Querschnitt durch ein monolithisches Gebilde mit zwei Transistoren gemäss
dem Schaltbild nach Fig. 2,
Fig. 7 schematisch einen Querschnitt durch ein Gebilde mit vier Transistoren entsprechend den
Einheiten El und E2 der Fig. 3,
Fig. 8 eine Draufsicht auf eine Anordnung nach der Erfindung, die Fig. 1 und dem Querschnitt
nach Fig. ^-entspricht, und
Fig. 9a - 9j schematische Querschnitte durch
eine Anordnung nach der Erfindung in aufeinanderfolgenden
Stufen der Herstellung.
In den meisten Figuren wurden die durch thermische Behandlungen erhaltenen Oxidschichten
oder die zu einem speziellen Zweck vorgesehenen Oxidschichten nicht dargestellt. Die Figuren sind
weiter schematisch und nicht-niassgerecht gezeichnet,
wobei die geometrischen Verhältnisse der zusammensetzenden
Teile der Anordnungen der Deutlichkeit halber nicht immer eingehalten wurden; insbe-
409833/0727
sondere sind in den Querschnitten die Dickenabmessungen
übertrieben gross dargestellt.
Das Schaltbild einer pnp-npn-Darlington-Struktur
nach der Erfindung ist in Fig. 1 dargestellt, wobei der erste Transistor mit T1 und der zweite Transistor
mit Tp bezeichnet ist; dabei ist T.. der Ausgangs
trän sistor-.
Nach Fig. 2 wird eine Struktur zur Verstärkung von Niederfrequenzsignalen durch einen ersten
npn—Transistor T , einen zweiten pnp-Transistor T19
und. einen dritten npn-Transistor T _ derselben Struktur
wie der Transistor T .. gebildet. Die Basiszone
des ersten Transistors ist gegen die Basiszone des dritten Transistors durch eine Nut isoliert, die
von der Oberfläche der Anordnung her angebracht ist und deren Tiefe grosser als die Dicke des die genannten
Basiszonen bildenden epitaktischen Materials ist. Das Substratgebiet der Anordnung bildet eine
den Transistoren T und T1„ gemeinsame Kollektorzone.
Diese gemeinsame Kollektorzone stellt eine gute thermische Verbindung zwischen den zwei Trans
i s toren her.
Eine weitere Möglichkeit zum Einbauen der Struktur mit zwei komplementären Transistoren nach
der Erfindung in ein komplexeres Gebilde ist die Bildung einer Gegentaktschaltung mit zwei komplemen-
409833/0727
21.1.72*
tären Darlington-Einheiten nach Fig. 3» und zwar einer
Einheit E1, die durch einen pnp-Transistor und durch einen npn-Transistor nach der Erfindung gebildet wird,
und einer gemischten Einheit E2, die durch zwei npn-Transistoren
mit epitaktischer Basis gebildet wird, wobei die Struktur dieser beiden npn-Transistoren der
Struktur des npn-Transistors der Einheit El entspricht, aber wobei die Oberflächen der beiden npn-Transistoren
gleich den Oberflächen der beiden Transistoren der Einheit El sind. Die beiden Einheiten bilden auf
diese Weise ein komplementäres Paar und liegen auf derselben Bodenplatte mit der notwendigen elektrischen
Isolierung. Die monolithische Struktur, die jede der genannten Einheiten enthält, kann auch Widerstände
enthalten.
Im Vergleich zu einer Schaltung, die eine
npn-npn—Darlington-Einheit und eine pnp-pnp-Darlington-Einheit
enthält, weist die Gegentaktschaltung nach Fig. 3 den Vorteil auf, dass sie einen grösseren Spannungshub gestattet infolge einer niedrigeren minimalen Ausgangsspannung,
die im Punkt S der Figur verfügbar ist.
Die Anordnung nach den Figuren h und 8 enthält
zwei Transistoren T1 und T9, die den beiden
Transistoren des Darlington-Verstärkers nach Fig.1 entsprechen. Die Anordnung liegt auf einem Substratgebiet
1, das z.B. η -leitend ist, wobei das +-Zeichen
409833/0727
21.1.74
andeutet, dass d±e Dotierungskonzentration relativ
1R
gross, z.B. grosser als 10 Atome/cm3, ist. Das genannte
Substratgebiet 1 ist mit einer n-leitenden
epitaktischen Oberflächenschicht 2 überzogen, deren Dotierungskonzentration tausendmal niedriger als die
des Substratgebietes ist. Die Schicht 2 ist mit einer p-leitenden epitaktischen Schicht 3f der ersten epitaktischen
Schicht, überzogen, die eine ρ -leitende obere Schicht h enthält, die z.B. durch Diffusion
erhalten ist. Oberhalb eines Teiles der genannten Schicht k iveist eine epitaktische Schicht 5 den n-Leitfähigkeitstyp
auf und enthält eine η -leitende obere Schicht 8, die z.B. durch Diffusion erhalten
ist. Eine η -leitende Emitterzone 6 ist in die Schicht 4 eindiffundiert, während eine ρ -leitende
Emitterzone 7 in die Schicht 8 eindiffundiert ist.
Mittels Metallschichten sind Kontakte bei 11 auf der Emitterzone des Transistors T , bei 9 auf der
Basiszone des Transistors T? und bei 10 auf der Emitterzone des Transistors Tp gebildet. Eine Metallschicht
13 sichert den Kontakt mit dem Substratgebiet
1, das als Kollektorzone des Transistors T dient. Es versteht sich, dass die Oberflachen der Anordnung,
die nicht mit einer metallenen Kontaktschicht überzogen sind, mit einer Oxidschicht überzogen sind,
die die Isolierung und die Passivierung sicherstellt.
4098 3 3/0727
21.1.7^
Um die Verbindung zwischen der Kollektorzone des Transistors
T und der Emitterzone des Transistors T herzustellen,
wird im Boden einer Nut 14 ein Kontakt auf dem Kollektor 1 angebracht.
In der genannten Anordnung weist die Basiszone des Transistors T eine Mesa-Struktur auf; die
Verdickung, die diese Struktur bildet, kann das Anbringen zuverlässiger elektiüscher Kontakte durch
Aufdampfen erschweren.
Die Struktur der Anordnung nach Fig. 5 entspricht der der vorhergehenden Ausführungsform, mit
dem Unterschied, dass die Basiszone des zweiten Transistors sich in einer Höhlung im Kollektorgebiet
befindet; die Anordnung enthält ein Substratgebiet 21, das eine niedrig dotierte Schicht 22 trägt, die
ihrerseits eine erste epitaktische Schicht (23»24) trägt. Diese Schicht weistt; ebenfalls eine obere
Teilschicht 2k auf, die höher dotiert ist und in die die Emitterzone 26 des ersten Transistors eindiffundiert
ist. Die Schicht (23}24) weist eine Höhlung
auf, in der sich die epitaktische Basiszone 25 des
zweiten Transistors befindet. Diese Basiszone 25 enthält, eine obere Schicht 28, die hochdotiert ist
und in die die Emitterzone 27 des zweitem Transistors
eindiffundiert ist. Die verschiedenen Metallschichten
29, 30, 31 und 32, die auf der Basiszone
409833/0727
21.1
des zweiten Transistors, der Emitterzone des zweiten Transistors, der Emitterzone des ersten Transistors
und der Basiszone des ersten Transistors angebracht sind, dienen zur Kontaktierung. Das Substratgebiet
ist auf der Unterseite mit einer Metallschicht 3h
üb erz ο gen.
Die Zone 35 der hochdotierten Schicht Zh sichert eine minimale Verstärkung des parasitären
Transistors, der durch das Substratgebiet 21, die epitaktische Schicht 23 und die epitaktische Schicht
25 gebildet wird.
Die Struktur dor Anordnung nach Fig. 5
lässt sich auch in der Anordnung nach Fig. 6 erkennen und diese Anordnung enthält ausserdem einen dritten
Transistor T , was mit Fig. 2 übereinstimmt. Die zwei Transistoren T11 und T19 bilden eine pnp-npn-Darlington-?Schaltung.
Di«?, zwei Transistoren T11 und
T bilden eine npn-npn-Darlington-Schaltung und
weisen eine gemeinsame Kollektorzone auf, die durch das Substratgebiet 61 gesbildet wird, das mit einer
niedrig dotierten Oberflächenschicht 62 versehen ist.
Die Basiszonen 63 und 6h der Transistoren T11 und T
sind gegeneinander durch eine Nut 65 isoliert, die eriv-ünschtenfalls mit einem Isoliermaterial ausgefüllt
oder mit einem Isoliermaterial überzogen.und dann mit
einem anderen Material bis zu dem Pegel der oberen
409833/0727 .
21 . 1 ."Jh
Fläche der Anordnung ausgefüllt werden kann.
Die Transistoren T und T haben dieselbe
Struktur, aber die Oberflächenabmessungen des Transistors T..„ sind grosser als die des Transistors
T , was gewöhnlich in monolithischen npn-npn-Darlington-Schaltungen
der Fall ist.
Die Struktur der Anordnung nach Fig. 5
lässt sich auch in der Anordnung nach Fig. 7 erkennen
und diese Anordnung enthält ausserdem eine monolithische epitaktische npn-npn-Darlington-Schaltung, die der
Einheit E2 des Gegentaktverstärkers nach Fig. 3
entspricht, während die pnp-npn-Darlington-Schaltung
der Einheit E1 des genannten Gegentaktverstärkers entspricht. Die zwei Einheiten E1 und E2 sind auf
demselben Träger 71 angebracht und werden dann in derselben Umhüllung untergebracht, die gegebenenfalls
noch andere Elemente des Verstärkers enthält.
Die wesentlichen Stufen bei der Herstellung einer Anordnung nach der Erfindung werden nachstehend
an Hand der Figuren 9a-9j beschrieben. Beispielsweise
ist die Herstellung einer Darlington-Schaltung nach Fig. 1 und nach dem schematischen
Querschnitt der Fig. k gewählt.
Es wird von einer Scheibe ^1 aus η -leitendem
Silicium mit einer Dicke von 300 /um und einer ei—
4098 3 3/0727
21.1.7*»
nen spezifischen Widerstand von 0,01 Λ .cm herbeiführenden
Antimondotierung ausgegangen (Fig. 9a).
Auf einer richtige Weise vorbereiteten Oberfläche 42 der genannten Scheibe wird dann eine n-leitende
epitaktische Oberflächenschicht 43 mit einer einen
spezifischen Widerstand von 3 Sl .cm herbeiführenden Phosphordotierung und mit einer Dicke von 10 /um angewachsen
(Fig. 9b), worauf eine p-leitende epitaktische Schicht 44 (Fig. 9c) (die "erste" epitaktische
Schicht) mit Bordotierung angewachsen ivird, wobei die Dicke dieser Schicht 44 zwischen 15 /um und 20 /um
liegt und ihr spezifischer Widerstand 8 -il .cm beträgt
.
Über die Oberfläche 45 der epitaktischen
Schicht 44 wird anschliessend Bor bis zu einer Tiefe
von 5 /um eindiffundiert, damit eine obere Schicht
46 erhalten wird, deren Quadratwiderstand gleich 100 Jl /O ist. (Fig. 9d).
Auf der Fläche 47 der Schicht 46 wird eine η-leitende epitaktische Schicht 48 aus Silicium (die
"zweite" epitaktische Schicht) mit einer Phosphordotierung angewachsen, wobei die Dicke dieser Schicht
12 ,tun und ihr spezifischer Widerstand 3 Si. .cm beträgt
.
In die Oberfläche 49 der genannten Schicht
J|8 wird danach Phosphor eindiffundiert, wodurch der
409833/0727 ■
n+-Leitfähigkeitstyp herbeigeführt wird, welche Diffusion
bis zu einer Tiefe von 3 /um stattfindet, damit eine Schicht 50 mit einem Quadratwiderstand von 100X2./O
erhalten wird (Fig. 9e)·
Nach dem Anbringen einer Maske, die mindestens eine Oberfläche abschirmt, die der Basiszone des
pnp-Transistors entspricht, wird eine lokalisierte Ätzung bis zu der Schicht 44 durchgeführt. Diese
Ätzung wird auf derartige ¥eise durchgeführt, dass ein Teil 51 der epitaktischen Schicht 48 zurückbleibt,
der die Basiszone des pnp-Transistors bildet (Fig. 9f)·
Der genannten Ätzung schliesst sich eine Oberflächenoxidation an, damit eine Oxidschicht 52 mit einer
Dicke von 0,5 /um erhalten wird (Fig. 9g)·
Über Offnungen, die in der genannten Oxidschicht
52 vorgesehen sind, kann dann die Emitterzone 53 des npn-Transistors (Fig. 9h) mit Phosphor diffundiert
werden, wobei diese Emitterzone η -leitend wird, wonach durch eine Bordiffusion die Emitterzone
54 des pnp-Transistors (Fig. 9i) gebildet wird,
wobei diese Emitterzone ρ —leitend wird.
Wenn mehrere identische Anordnungen auf diese Voise in derselben Scheibe hergestellt sind,
werden danach die genannten Anoi'dnungen voneinander
getrennt. Dazu wird durch Ätzung ein Satz von Nuten gebildet, wobei jede Nut bestimmte Motive umgibt und
40983 3/0727
21.
cLLe gegenseitige Trennung der Anordnungen sicherstellt,
wonach die geätzten Oberflächen passiviert werden.
Anschliessend werden öffnungen in der Oxidschicht angebracht, um die benötigten Kontakte 55 ~
erhalten zu können. Dies geschieht mittels eines Metall— niederschlage, vorzugsweise aufgedampften Aluminium mit
einer Dicke von 3 /um; die auf diese Weise gebildete
Aluminiumschicht wird dann auf übliche ¥eise in die gewünschte Form geätzt (Fig. 9j)· Auf der gegenüberliegenden
Oberfläche der Anordnung wird eine Metallisierung 59 gebildet, die den Kontakt mit dem Substrat
41 herstellen muss. In dieser Stufe kann auch die Verbindung zwischen der Kollektorzone hl und der
Emitterzone 5^ dadurch hergestellt werden, dass ein Kontakt mit der Kollektorzone 41 auf dem Boden der
jede Anordnung umgebenden Nut gebildet wird.
Nach der Bildung der Metallisierung 59 werden die Anordnungen voneinander getrennt und auf Bodenplatten
angebracht. Die Verbindung zwischen dem Kollektor h und dem Emitter 5^ kann auch mittels eines
Metalldrahtes hergestellt werden, der einerseits an dem Kontakt 56 und andererseits an der Bodenplatte
befestigt ist, auf der das Substrat angebracht ist.
409833/0727 ■
Claims (1)
- 21. 1.72»Patentansprüche:V.l.] Halbleiteranordnung mit einem Halbleiterkörper mit mindestens zwei Bipolartransistoren, von denen entsprechende Zonen entgegengesetzte Leitfähigkeitstypen aufweisen (npn und pnp), wobei der Halbleiterkörper ein Sub s tr at gebiet von einem ersten Leitfähigkeitstyp enthält, auf dem eine erste epitaktische Schicht vom entgegengesetzten Leitfähigkeitstyp liegt, wobei die Kollektotzone des ersten Transistors durch wenigstens einen Teil des Substratgebietes gebildet wird, während die Basiszone des ersten Transistors und die Kollektorzone des zweiten Transistors durch Teile der ersten epitaktischen Schicht gebildet werden und in jeder der Basiszonen eine Emitterzone angebracht ist, dadurch gekennzeichnet, dass die Basiszone des zweiten Transistors durch eine zweite epitaktische Schicht vom ersten Leitfähigkeitstyp gebildet w±rtif die sich über dem Teil der epitaktischen Schicht befindet, der die Kollektorzone des zweiten Transistors bildet, wobei die Kollektorzone des zweiten Transistors und die Basiszone des ersten Transistors aneinander grenzen.2« Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, dass der Teil der ersten epitaktischen Schicht, der die Kollektorzone des zweiten Transistors bildet, dünner als der Teil der ersten epitaktischen409833/07272 A O 3 81 6Schicht ist, der die Basiszone des ersten Transistors bildet, wobei der Dickenunterschied praktisch gleich der Dicke der epitaktischen Schicht ist, die die Basiszone des zweiten Transistors bildet. 3- Halbleiteranordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die erste epitaktische Schicht aus mindestens zwei übereinander liegenden Teilschichten besteht, wobei die obere Teilschicht eine höhere Dotierung als die untere an das Substratgebiet grenzende Teilschicht aufweist.h. Halbleiteranordnung nach einem oder mehreren der vorangehenden Ansprüche, dadurch gekennzeichnet, dass das Substratgebiet eine Oberflächenschicht mit einer niedrigeren Dotierung als der darunter liegende Teil des Substrats enthält, auf welcher Oberflächenschicht sich die erste epitaktische Schicht erstreckt.5· Halbleiteranordnung nach einem oder mehreren der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Basiszone des zweiten Transistors zwei aufeinander liegende Schichten enthält, von denen die an die Oberfläche grenzende Schicht höher als die darunter liegende.Schicht dotiert ist.6. Halbleiteranordnung nach einem oder mehreren der vorangehenden Ansprüche, dadurch gekennzeiclinet, dass der Halbleiterkörper mindestens einen dritten409833/0727 .:8 - 7 40381621.1.74Transits tor t-iiliäJ i s von dein diii ent hprecliojideii Zonen den gleichen Lei i i'älii gleits typ wie die des ersten Transistors aufsei nvn, wobei die Basiszonen des ersten und des dritten Transistors gegenoinandcx' durch eine Nut isoliert sind, deren Tiefe grosser als die Dicke der ersten i-pitaktischen Schicht an der Stelle dieser Basiszonen ist, und Λ^·obei das Substratgebiet eine dem ersten und dem dritten Transistor gemeinsame Kollektor— zone bildet.7· Halbleiteranordnung nach einem oder mehreren der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die genannten Transistoren einen Teil einer Darlington-Schaltung bilden.8. Halbleiteranordnung nach Anspruch 7, dadurch gekennzeichnet, dass das Substratgebiet η-leitend, die erste epitaktische Schicht p-leitend und die zweite epitaktische Schicht n—leitend ist, und dass Kontaktschichten auf der Emitterzone des ersten Transistors, auf der Basiszone und der Emitterzone des zweiten Transistors und auf dem Substratgebiet vorgesehen si nd.9· Halbleiteranordnung nach Anspruch 8, dadurch gekennzeichnet, dass der Halbleiterkörper ausserdein einen iipn-Tra;i-istor derselben Struktur wie der erste Transistor enthält, dessen KoI 1 el; toj -zone durch das Substratgebiet und dessen Basiszone durch die erste409833/0727<ΐ I · I » / Iepitaktische Schicht gebildet wird, welcher ripn-Trarisistor von dem ersten Transistor durch eine Nut getrennt ist, die sich mindestens bis zu dem Substrat— gebiet erstreckt.10. Halbleiteranordnung nach einem oder mehreren der vorangehenden Ansprüche, dadurch gekennzeiclinet, dass die Anordnung einen Gegentakt-Verstärker ("pushpull" Verstärker) bildet und einen zweiten Halbleiterkörper mit zwei weiteren in Form einer Darlington-Schaltung miteinander verbundenen epitaktischen Transistoren derselben Struktur wie der erste Transistor enthält, wobei das Gebilde auf derselben Bodenplatte montiert und in derselben Umhüllung untergebracht ist.11. Verfahren zur Herstellung einer Halbleiteranordnung nach einem oder mehreren der vorangehenden Ansprüche, bei dem von einem Substratgebiet mit einer praktisch ebenen Oberfläche von einem ersten Leitfähigkeitstyp ausgegangen wird, auf dem eine erste epitaktische Schicht vom entgegengesetzten Leitfähigkeitstyp angewachsen ist, dadurch gekennzeichnet, dass durch epitaktisches Anwachsen eine zweite einkristalline Schicht vom ersten Leitfähigkeit styp erhalten wird, die die Oberfläche der ersten epitaktischen Schicht örtlich bedeckt, wonach durch Einführung \ron Dotierungsmaterial in die erste epitaktische Schicht und in die zweite epitaktische409833/0727" 3° " 2^03816fph:, OV21. 1 . 7-tSchicht Emitterzonen gebildet werden.12. Vorfahren nach Anspruch 11, dadurch gekennzeichnet, dass auf der ganzen Oberfläche der ersten
epitaktischen Schicht epitaktisch eine einkristalline Schicht vom entgegengesetzten Leitfiihigkeitstyp angewachsen wirdj wonach diese Schicht durch Ätzung teilweise, mit Ausnahme des Teiles über der Kollektorzone des zweiten Transistors, entfernt wird.13· Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass auf der ersten epitaktischen Schicht
eine Maske angebracht wird, von der ein Fenster einen Teil der Oberfläche über der Kollektorzone des zweiten Transistors frei lässt, wonach in diesem Fenster örtlich eine einkristalline Schicht vom ersten Leitfähigkeitstyp angewachsen wird.lh. Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass örtlich durch Ätzung eine Höhlung in
der ersten epitaktischen Schicht gebildet wird, die
sich über nur einen Teil der Dicke dieser Schicht erstreckt, wonach in dieser Höhlung durch epitaktisches Anwachsen eine einkristalline Schicht vom ersten Leitfähigkeit styp gebildet wird, deren Dicke praktisch
gleich der Tiefe der Höhlung ist.409833/0727Leerseite
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR7303748A FR2216678B1 (de) | 1973-02-02 | 1973-02-02 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| DE2403816A1 true DE2403816A1 (de) | 1974-08-15 |
| DE2403816B2 DE2403816B2 (de) | 1979-02-22 |
| DE2403816C3 DE2403816C3 (de) | 1979-10-25 |
Family
ID=9114241
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE2403816A Expired DE2403816C3 (de) | 1973-02-02 | 1974-01-26 | Halbleiteranordnung und Verfahren zu ihrer Herstellung |
Country Status (10)
| Country | Link |
|---|---|
| US (1) | US3959039A (de) |
| JP (1) | JPS5433837B2 (de) |
| BR (1) | BR7400752D0 (de) |
| CA (1) | CA997870A (de) |
| DE (1) | DE2403816C3 (de) |
| ES (1) | ES422816A1 (de) |
| FR (1) | FR2216678B1 (de) |
| GB (1) | GB1450626A (de) |
| IT (1) | IT1009603B (de) |
| NL (1) | NL162249C (de) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4058825A (en) * | 1975-01-10 | 1977-11-15 | U.S. Philips Corporation | Complementary transistor structure having two epitaxial layers and method of manufacturing same |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2408914A1 (fr) * | 1977-11-14 | 1979-06-08 | Radiotechnique Compelec | Dispositif semi-conducteur monolithique comprenant deux transistors complementaires et son procede de fabrication |
| JPS567473A (en) * | 1979-06-29 | 1981-01-26 | Mitsubishi Electric Corp | Semiconductor switching device |
| JPS6081660U (ja) * | 1983-11-10 | 1985-06-06 | 富士電機株式会社 | ダ−リントントランジスタ |
| US4936928A (en) * | 1985-11-27 | 1990-06-26 | Raytheon Company | Semiconductor device |
| GB2183907B (en) * | 1985-11-27 | 1989-10-04 | Raytheon Co | Semiconductor device |
| EP2555235B1 (de) | 2011-08-02 | 2014-06-18 | Nxp B.V. | Verfahren zur Herstellung einer integrierten Schaltung mit mehreren bipolaren Transistoren und integrierte Schaltung mit mehreren bipolaren Transistoren |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3328652A (en) * | 1964-07-20 | 1967-06-27 | Gen Electric | Voltage comparator |
| GB1075387A (en) * | 1964-07-27 | 1967-07-12 | Gen Electric | Improvements in semicuoductor device making |
| FR1448776A (fr) * | 1964-11-19 | 1966-03-18 | Radiotechnique | Perfectionnements aux agencements semi-conducteurs comportant plusieurs éléments à fonction définie solidaires d'un support unique |
| US3370995A (en) * | 1965-08-02 | 1968-02-27 | Texas Instruments Inc | Method for fabricating electrically isolated semiconductor devices in integrated circuits |
| US3411052A (en) * | 1965-10-28 | 1968-11-12 | Ncr Co | Logical circuit arrangement having a constant current gain for controlled operation i saturation |
| US3404450A (en) * | 1966-01-26 | 1968-10-08 | Westinghouse Electric Corp | Method of fabricating an integrated circuit structure including unipolar transistor and bipolar transistor portions |
| US3460006A (en) * | 1966-02-28 | 1969-08-05 | Westinghouse Electric Corp | Semiconductor integrated circuits with improved isolation |
| US3434022A (en) * | 1967-01-27 | 1969-03-18 | Motorola Inc | Semiconductor controlled rectifier device |
| US3524113A (en) * | 1967-06-15 | 1970-08-11 | Ibm | Complementary pnp-npn transistors and fabrication method therefor |
-
1973
- 1973-02-02 FR FR7303748A patent/FR2216678B1/fr not_active Expired
-
1974
- 1974-01-26 NL NL7401100.A patent/NL162249C/xx not_active IP Right Cessation
- 1974-01-26 DE DE2403816A patent/DE2403816C3/de not_active Expired
- 1974-01-29 GB GB398874A patent/GB1450626A/en not_active Expired
- 1974-01-30 IT IT19978/74A patent/IT1009603B/it active
- 1974-01-31 CA CA191,410A patent/CA997870A/en not_active Expired
- 1974-01-31 JP JP1228774A patent/JPS5433837B2/ja not_active Expired
- 1974-01-31 US US05/438,293 patent/US3959039A/en not_active Expired - Lifetime
- 1974-01-31 ES ES422816A patent/ES422816A1/es not_active Expired
- 1974-02-01 BR BR752/74A patent/BR7400752D0/pt unknown
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4058825A (en) * | 1975-01-10 | 1977-11-15 | U.S. Philips Corporation | Complementary transistor structure having two epitaxial layers and method of manufacturing same |
Also Published As
| Publication number | Publication date |
|---|---|
| BR7400752D0 (pt) | 1974-11-05 |
| CA997870A (en) | 1976-09-28 |
| NL162249B (nl) | 1979-11-15 |
| FR2216678B1 (de) | 1977-08-19 |
| IT1009603B (it) | 1976-12-20 |
| DE2403816B2 (de) | 1979-02-22 |
| JPS5433837B2 (de) | 1979-10-23 |
| US3959039A (en) | 1976-05-25 |
| FR2216678A1 (de) | 1974-08-30 |
| NL162249C (nl) | 1980-04-15 |
| ES422816A1 (es) | 1976-05-01 |
| NL7401100A (de) | 1974-08-06 |
| GB1450626A (en) | 1976-09-22 |
| DE2403816C3 (de) | 1979-10-25 |
| JPS49107680A (de) | 1974-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2837028C2 (de) | ||
| DE1764464C3 (de) | Verfahren zur Herstellung eines lateralen Transistors | |
| DE2711562A1 (de) | Halbleiteranordnung und deren herstellung | |
| DE3686310T2 (de) | Dielektrisch isoliertes integriertes halbleiterbauelement und herstellungsverfahren. | |
| EP0001586A1 (de) | Integrierte Halbleiteranordnung mit vertikalen NPN- und PNP-Strukturen und Verfahren zur Herstellung | |
| DE2224634A1 (de) | Halbleiteranordnung und Verfahren zu deren Herstellung | |
| DE2718449C2 (de) | ||
| DE2109352C2 (de) | Verfahren zum Herstellen eines lateralen bipolaren Halbleiter-Bauelements | |
| DE3526826A1 (de) | Statischer induktionstransistor und denselben enthaltenden integrierte schaltung | |
| DE2510593A1 (de) | Integrierte halbleiter-schaltungsanordnung | |
| DE2133976A1 (de) | Halbleiteranordnung, insbesondere mono hthische integrierte Schaltung, und Ver fahren zu deren Herstellung | |
| DE1764570B2 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung mit zueinander komplementären NPN- und PNP-Transistoren | |
| DE1816436A1 (de) | Halbleiterbauelement | |
| DE2218680C2 (de) | Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
| DE2364752A1 (de) | Halbleitervorrichtung | |
| DE2403816A1 (de) | Halbleiteranordnung und verfahren zur herstellung einer derartigen anordnung | |
| DE3486144T2 (de) | Verfahren zur herstellung einer halbleiteranordnung. | |
| DE2525529B2 (de) | Halbleiteranordnung mit komplementaeren transistorstrukturen und verfahren zu ihrer herstellung | |
| DE2507038C3 (de) | Inverser Planartransistor und Verfahren zu seiner Herstellung | |
| DE2318179A1 (de) | Halbleiteranordnung und verfahren zur herstellung dieser anordnung | |
| DE2600375C3 (de) | Halbleiteranordnung mit mindestens zwei komplementären Transistoren und Verfahren zu ihrer Herstellung | |
| DE1240590C2 (de) | Integrierte halbleiterschaltungsanordnung und verfahren zu ihrer herstellung | |
| DE2527076A1 (de) | Integriertes schaltungsbauteil | |
| DE2133977C3 (de) | Halbleiterbauelement | |
| DE2101278A1 (de) | Integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C3 | Grant after two publication steps (3rd publication) | ||
| 8339 | Ceased/non-payment of the annual fee |