DE2365240C3 - Detector for telephone stations - Google Patents

Description

⁶<> Die vorliegende Erfindung bezieht sich auf einen Detektor einer vorgegebenen Ziffer in automatischen Fernsprechaniagen, insbesondere in automatischen Münzkassierfernsprechstellen, mit im Oberbegriff des ersten Patentanspruchs angeführten Merkmalen. ⁶ <> The present invention relates to a detector of a predetermined number in automatic telephone systems, in particular in automatic coin-operated telephones, with the features listed in the preamble of the first claim.

Stand der TechnikState of the art

Öffentliche automatische mit einem Münzkassierer versehene Fernsprechstellen finden eine vermehrtePublic automatic coin operated telephone stations are finding increasing numbers

Anwendung nicht nur im Ortsverkehr, sondern auch im Fernverkehr zwischen einzelnen Orten und einzelnen Staaten. Dabei ist es oft erforderlich, den Bereich der Verwendung einer solchen Station lediglich auf den Ortsverkehr zu beschränken. Auch die privaten Telefonteilnehmer können gelegentlich den Wunsch haben, ihre Münzkassiertelefonsprechstellc lediglich für Ortsgespräche zur öffentlichen Verfügung zu stellen. Application not only in local traffic, but also in long-distance traffic between individual locations and individual states. It is often necessary to do this in the area to restrict the use of such a station only to local traffic. Even the private ones Telephone subscribers may occasionally wish to only use their coin-operated telephone intercom available to the public for local calls.

Aus der DT-OS 1762452 ist eine Sperrschaltung für Ferngespräche oder sonstige gebührenpflichtige Verbindungen bekannt, die jedem Teilnehmer zugeordnet ist und die bei Erkennung der Ziffern Eins, Neun und Zehn die Verbindung unterbricht. Sie ist durch eine separate Speisequeüe gespeist und weist ein Relais zum Betätigen eines in einer der Leitungsadern angeordneten Schalters, einen Transformator im Kopplungskrels und eine spezielle Verbindungsschaltung zwischen dem Telefoiigerät und einer Rücksetzschaltung auf. Die verwendeten Bestandteile, insbesondere das Relais und der Transformator, sind teuer und raumaufwendig. Die Schaltungsanordnung kann ohne Eingriffe in das Telefongerät und in die Amtsleitung nicht installiert werden. Für die Speisung muß eine separate Energiequelle vorhanden sein.From the DT-OS 1762452 there is a blocking circuit known for long distance calls or other chargeable connections assigned to each subscriber and which interrupts the connection when the digits one, nine and ten are recognized. she is fed by a separate supply source and has a relay for actuating a switch arranged in one of the line wires, a transformer in Kopplungskrels and a special connection circuit between the Telefoiigerät and a Reset circuit on. The components used, in particular the relay and the transformer, are expensive and space-consuming. The circuit arrangement can be used without interfering with the telephone device and in the trunk cannot be installed. A separate energy source must be available for the supply being.

AufgabenstellungTask

Es ist die Aufgabe der vorliegenden Erfindung, die erwähnten Nachteile zu beseitigen und eine aus der Telefonschlaufe gespeiste Einrichtung für automatische Fernsprechanlagen zu schaffen, die bei der Wahl einer vorbestimmten Ziffer die Linienverbindung für eine Zeitspanne blockiert, um Wählerrelais in der Telefonzentrale zum Abfall zu bringen.It is the object of the present invention to obviate the mentioned drawbacks and one of the Telephone loop-fed device for automatic telephone systems to be used in the Dialing a predetermined number blocks the line connection for a period of time to selector relay to be disposed of at the switchboard.

Lösung der AufgabeSolution of the task

Die gestellte Aufgabe wird durch den erfindungsgemäßen Detektor der eingangs erwähnten Art mit Hufe von im ersten Patentanspruch angeführten Merkmalen gelöst.The task set is also achieved by the detector according to the invention of the type mentioned at the beginning Hooves solved by features listed in the first claim.

AusführungsbeispielEmbodiment

Ein Ausführungsbeispiel der vorliegenden Erfindung wird nachfolgend an Hand der Zeichnungen näher erläutert. Es zeigtAn exemplary embodiment of the present invention is explained in more detail below with reference to the drawings explained. It shows

Fig. 1 eine Schaltungsanordnung des Detektors für eine vorgegebene Ziffer einer Telefonnummer,1 shows a circuit arrangement of the detector for a given digit of a telephone number,

Fig. 2 ein zeitliches Impuls-Diagramm bei der Wahl einer Ziffer mit η-Impulsen, wobei «=10 ist,Fig. 2 is a time-pulse diagram when choosing a digit with η-pulses, where «= 10,

Fig. 3 ein zeitliches Impuls-Diagramm bei der Wahl einer Telefonnummer mit der Anfangsziffer »0«, d. h. bei /1= 10.Fig. 3 shows a timing diagram when dialing a telephone number with the first digit "0", i.e. H. at / 1 = 10.

Der erfindungsgemaße Detektor für eine vorgegebene Ziffer, z. B. der Ziffer Null, gemäß der Fig. 1 besteht aus einer Speisequelle 1, welche über einen Detektor für den Linienstrom 2 aus der Schlaufe gespeist ist und die eine für die Funktion erforderliche Spannung + VDD abgibt. Die Speisequelle 1 besteht aus einer Serienschaltung von vier Dioden D_lbjs4, von denen die erste Diode D₁ einen Teil eines optoelektrischen Kopplungselementes 3 bildet. Der Eingang der Diode D,ist über eine weitere Diode D₅ mit der Ausgangsklemme + VDD der Speisequelle 1 verbunden, die über einen Kondensator C₁ an Masse liegt. Der Detektor für den Linienstrom 2 weist eine Brückenschaltung 4 von Dioden D_10bisl3 auf, deren erste Diagonale in der Linienader α,... a₂ anschaltbar ist. Die andere an Masse liegende Diagonale der Brückenschaltung ist über einen Widerstand R₁ eines Linienabschalters 5 an den Eingang der Diode D₁ des optoclektrischen Kopplungselementes 3 angeschlossen.The inventive detector for a given digit, e.g. B. the number zero, according to FIG. 1 consists of a supply source 1, which is fed via a detector for the line current 2 from the loop and which emits a voltage + VDD required for the function. The supply source 1 consists of a series connection of four diodes D _lbjs4 , of which the first diode D ₁ forms part of an optoelectrical coupling element 3. The input of the diode D is connected via a further diode D ₅ to the output terminal + VDD of the supply source 1, which is connected to ground _{via a capacitor C 1. The detector for the line current} 2 has a bridge circuit 4 of diodes D 10 to 13, the first diagonal of which can be connected in the line core α, ... a ₂ . The other diagonal of the bridge circuit, which is grounded, is connected to the input of the diode D _{1 of} the opto-electrical coupling element 3 via a resistor R _{1 of a line switch 5.}

Die Linienader a₂ ist über einen Widerstand R₂ mit der anderen Ader b_x... b₂ verbunden. Das Telefongerät ist an die Klemmen der Adern a₂, b₂ geschaltet. Der Detektor für den Linienstrom 2 weist den bereits erwähnten Transistor T₁ auf, welcher, wie er-The line wire a ₂ is connected to the other wire b _x .. via a resistor R ₂ . b ₂ connected. The telephone set is connected to the terminals of wires a ₂ , b ₂ . The detector for the line current 2 has the already mentioned transistor T ₁ , which, as

wähnt, mit der Diode D₁ ein opto-elektrisches Kopplungselement 3 bildet. Sein Kollektor ist über einen Widerstand R₃ an die Speiseklemme + VDD geschaltet, wobei sein Emitter direkt und seine Basis über einen Widerstand A₄ an Masse liegen. Der KoI-thinks that an opto-electrical coupling element 3 forms with the diode D _1. Its collector is connected to the supply terminal + VDD _{via a resistor R 3} , its emitter being connected directly and its base to ground _{via a resistor A 4.} The KoI

¹S lektor des Transistors T₁ ist mit dem Eingang eines Integrators 6 verbunden, welcher aus einer Serienschaltung einer Diode D₇, aus zwei NAND-Toren 7, 8 und einer weiteren Diode D₈ besteht, deren Ausgang einerseits über eine Parallelschaltung eines Widerstandes R_s und eines Kondensators C₂ mit der Speiseklemme + VDD verbunden und andererseits an den Eingang eines aus einem NAND-Tor 9 bestehenden Umformers 10 geschaltet ist. Ein aus einem Kondensator C₃ und einem Widerstand R₆ bestehender Parallelkreis ist zwischen die Speiseklemme + VDD und den Eingang des NAND-Tores 7 geschaltet. Der Ausgang des Umformers 10 ist einerseits mit dem Eingang einer monostabilen Vergleichsstufe 11 verbunden und andererseits an einen aus einem NAND-Tor 12 bestehenden Inverter 13 angeschaltet. Die monostabile Vergleichsstufe 11 weist eine Serienschaltungeines Kondensators C₄, eines NOR-Tores 14, einer Diode D₉ und eines weiteren NOR-Tores 15 auf. Der Ausgang der monostabilen Vergleiehsstufe 11 ist an einen Eingang A eines NOR-Tores 16 einer monostabilen Ausgangsstufe 17 geschaltet. Der Ausgang des Kondensators C₄ ist über einen Widerstand R₇ mit der Speiseklemme + VDD verbunden, wobei zwischen der Diode D₉ und dem NOR-Tor 15 einerseits und der Masse andererseits ein aus einem Widerstand R₈ und einem Kondensator C₅ bestehender Parallelkreis liegt. Die monostabile Ausgangsstufe 17 besteht aus einer Serienschaltung des NOR-Tores 16, eines Kondensators C₆ und eines weiteren NOR-Tores 18, dessen Ausgang einerseits mit der B-Klemme des ersten NOR-Tores 16 verbunden ist und andererseits an die Nullrückstelleinrichtung RZ eines Bit-Zählers 19 geschaltet ist. Der Ausgang des NOR-Tores 18 ist ebenfalls mit dem R-Eingang eines NAND-Tores 20 und dem 5-Eingang eines weiteren NAND-Tores 21 verbunden, wobei die 5-Kleinme des NAND-Tores 20 mit dem Ausgang des Inverters 13 und die R-Klemme des NAND-Tores 21 mit dem Ausgang des Umformers 10 verbunden sind. Die beiden NAND-Tore 20, 21 bilden mit einem Flip-Flop-Kreis 22 eine SRT-Schaltung 23, deren Q-Ausgang an die ß-Klemme eines NAND-Tores 24 geschaltet ist. Die S Klemme des NAND-Tores 20 ist mit der A-Klemme des NAND-Tores 24 verbunden. Der Flip-Flop-Kreis 22 besteht aus zwei NAND-Toren 25, 26. Der 5-Eingang des NAND-Tores 25 ist mit dem Ausgang des NAND-Tores 20, der R-Eingang des NAND-Tores 26 mit dem Ausgang des NAND-Tores 21 verbunden, wobei der Ausgang des NAND-Tores 26 mit der R-Klemme des NAND-Tores 25 und der Q-Ausgang des NAND-Tores 25 mit dein 5-Eingang des NAND-Tores 26 verbunden sind. Der Ausgang des NAND-Tores 24 ist mit der CL-Klemme des ¹ S lector of the transistor T ₁ is connected to the input of an integrator 6, which consists of a series circuit of a diode D ₇ , two NAND gates 7, 8 and a further diode D ₈ , the output of which on the one hand via a parallel circuit of a resistor R. _s and a capacitor C _{2 is} connected to the supply terminal + VDD and on the other hand is connected to the input of a converter 10 consisting of a NAND gate 9. A parallel circuit consisting of a capacitor C ₃ and a resistor R ₆ is connected between the supply terminal + VDD and the input of the NAND gate 7. The output of the converter 10 is connected on the one hand to the input of a monostable comparison stage 11 and on the other hand to an inverter 13 consisting of a NAND gate 12. The monostable comparison stage 11 has a series connection of a capacitor C ₄ , a NOR gate 14, a diode D ₉ and a further NOR gate 15. The output of the monostable comparison stage 11 is connected to an input A of a NOR gate 16 of a monostable output stage 17. The output of the capacitor C ₄ is connected to the supply terminal + VDD via a resistor R _{7, with a parallel circuit consisting of a resistor R 8} and a capacitor C ₅ between the diode D ₉ and the NOR gate 15 on the one hand and ground on the other . The monostable output stage 17 consists of a series connection of the NOR gate 16, a capacitor C ₆ and another NOR gate 18, the output of which is connected on the one hand to the B terminal of the first NOR gate 16 and on the other hand to the zero reset device RZ of a bit Counter 19 is switched. The output of the NOR gate 18 is also connected to the R input of a NAND gate 20 and the 5 input of a further NAND gate 21, the 5-minor of the NAND gate 20 to the output of the inverter 13 and the The R terminal of the NAND gate 21 is connected to the output of the converter 10. The two NAND gates 20, 21 together with a flip-flop circuit 22 form an SRT circuit 23, the Q output of which is connected to the β terminal of a NAND gate 24. The S terminal of the NAND gate 20 is connected to the A terminal of the NAND gate 24. The flip-flop circuit 22 consists of two NAND gates 25, 26. The 5 input of the NAND gate 25 connects to the output of the NAND gate 20, the R input of the NAND gate 26 connects to the output of the NAND Gate 21, the output of the NAND gate 26 being connected to the R terminal of the NAND gate 25 and the Q output of the NAND gate 25 being connected to the 5 input of the NAND gate 26. The output of the NAND gate 24 is connected to the CL terminal of the

Bit-Zählers 19 verbunden. Am Ausgang des Bit-Zählers 19liegt ein aus einem NAND-Tor 27 bestehender Decodierer 28, dessen Ausgang mit der ß-Klemme eines NAND-Tores 29 eines monostabilen Kreises 30 verbunden ist. Der monostabile Kreis 30 besteht aus einer Serienschaltung des NAND-Tores 29, eines Kondensators C₇ und eines NAND-Tores 31, dessen Ausgang einerseits über einen Widerstand A₁₀ mit der Basis eines Transistors T₂ des Linie nabschal ters 5 und andererseits mit dem A -Eingang des NAND-Tores 29 verbunden ist. Der Eingang des NAND-Tores 31 liegt über einen Widerstand A₁₁ an Masse. Die Basis des Transistors T₂ des Linienabschalters 5 ist über einen Widerstand A₁₂ mit der Masse verbunden. Sein Emitter liegt direkt an Masse, sein Kollektor ist einerseits an die Basis eines weiteren Transistors T₁ und andererseits über einen Widerstand A₁₃ an dessen Emitter geschaltet. Der Emitter des Transistors T₃ ist mit der zweiten Diagonale der Brückenschaltung 4 des Detektors für den Linienstrom 2 verbunden. Parallel zu der Kollektor-Emitter-Strecke des Transistors T₃ liegt der beieits erwähnte Widerstand A₁ und ein SchaJtkontakt 32, welcher im geschlossenen Zustand den Linienabschalter S kurzschließt und dadurch den Detektor für die vorgegebene Ziffer außer Funktion setzt. Der Emitter des Transistors T₃ ist außerdem über eine Zenerdiode D₆ mit Masse verbunden.Bit counter 19 connected. At the output of the bit counter 19 is a decoder 28 consisting of a NAND gate 27, the output of which is connected to the β terminal of a NAND gate 29 of a monostable circuit 30. The monostable circuit 30 consists of a series connection of the NAND gate 29, a capacitor C ₇ and a NAND gate 31, the output of which on the one hand via a resistor A ₁₀ to the base of a transistor T _{2 of} the line nabschal age 5 and on the other hand with the A. Input of the NAND gate 29 is connected. The input of the NAND gate 31 is connected to ground _{via a resistor A 11.} The base of the transistor T _{2 of} the line switch 5 is connected to the ground _{via a resistor A 12.} Its emitter is directly connected to ground, its collector is connected on the one hand to the base of a further transistor T ₁ and on the other hand via a resistor A ₁₃ to its emitter. The emitter of the transistor T ₃ is connected to the second diagonal of the bridge circuit 4 of the detector for the line current 2. Parallel to the collector-emitter path of the transistor T ₃ lies the aforementioned resistor A ₁ and a switch contact 32 which, when closed, short-circuits the line switch S and thereby deactivates the detector for the given digit. The emitter of the transistor T ₃ is also connected to ground via a Zener diode D _6.

Das Telefongerät wird an die Klemmen a₂, b₂ geschaltet. Ein durch die Gabel des Telefongerätes betätigter Kontakt G unterbricht in der Ruhelage die Telefonader a₂ zum Telefongerät. Bei abgenommenem Hörer wird die Ader a₂ zum Telefongerät geschlossen.The telephone set is connected to terminals a ₂ , b ₂ . A contact G actuated by the fork of the telephone device interrupts the telephone line a ₂ to the telephone device in the rest position. When the handset is picked up, wire a ₂ to the telephone device is closed.

Die Funktionsweise des erfindungsgemäßen Detektors für die vorgegebene Ziffer einer Telefonnummer wird an Hand der Diagramme der Fig. 2 und 3 erläutert. Vor dem Abheben des Hörers ist der nicht eingezeichnete Kontakt G des Telefongerätes offen, die Linienverbindung vom Telefongerät zum Detektor für die gegebene Ziffer einer Telefonnummer ist unterbrochen. An den Klemmen a„ b_t liegt eine Spannung von = 48 Vdc. Der über die Diode D₁₀ der Brückenschaltung 4, den Widerstand R₁, die Dioden D_{1 bis 4}, der Masse und die Diode D₁₂ fließende kleine Strom der Größenordnung von 0,8 mA verursacht, daß der mit der Diode D₁ ein Kopplungselement 3 bildende Transistor T₁ ein wenig leitet. Am Ausgang des Detektors 2 für den Linienstrom — gemessen am Kollektor des Transistors T₁ - liegt eine dem Niveau einer logischen »1« entsprechende Spannung. The mode of operation of the detector according to the invention for the predetermined number of a telephone number is explained with the aid of the diagrams in FIGS. 2 and 3. Before lifting the handset, the contact G of the telephone device, not shown, is open, the line connection from the telephone device to the detector for the given digit of a telephone number is interrupted. A voltage of = 48 Vdc is applied to the terminals a " b _t. The small current of the order of magnitude of 0.8 mA flowing through the diode D _{10 of} the bridge circuit 4, the resistor R ₁ , the diodes D _{1 to 4} , the ground and the diode D _{12 causes the diode D 1 to form} a coupling element 3 forming transistor T ₁ conducts a little. At the output of the detector 2 for the line current - measured at the collector of the transistor T ₁ - there is a voltage corresponding to the level of a logic "1".

Beim Abheben des Hörers wird der Kontakt G des Telefongerätes geschlossen, in der Telefonzuleitung fließt ein Strom der Größenordnung von 20 bis 60 mA, welcher über den Dioden D_{1 bis 4} und der Diode D₅ und dem Kondensator C₁ am Ausgang der Speisequelle 1 einen Spannungsabfall + VDD von = 3,8 Vdc, höchstens aber von 4,5 Vdc, bildet. Der Transistor T₁ des Kopplungselementes 3 wird durchgesteuert, sein Kollektor ist auf dem Wert einer logischen »0«. Das Gerät ist für die Wahl der gewünschten Telefonnummer vorbereitet, bei welcher zwei Fälle vorkommen können.When the handset is lifted, the contact G of the telephone device is closed, a current of the order of 20 to 60 mA flows in the telephone line, which via the diodes D _{1 to 4} and the diode D ₅ and the capacitor C ₁ at the output of the supply source 1 Voltage drop + VDD of = 3.8 Vdc, but not more than 4.5 Vdc. The transistor T _{1 of} the coupling element 3 is turned on, its collector is at the value of a logical "0". The device is prepared for dialing the desired telephone number, in which two cases can occur.

1. Fall - die erste Ziffer der gewählten Telefonnummer ist unterschiedlich von Null.1st case - the first digit of the dialed telephone number is different from zero.

Bei der Wahl der ersten Ziffer der Telefonnummer wird der durch die Wählerscheibe betätigte Kontakt des Telefongerätes beim Rücklauf geöffnet, und zwar sovielmal, wie die entsprechende Ziffer Impulse bringt, z. B. bei der Ziffer vier (n = 4) viermal, im ullgcmeincn η-mal, wobei »w« in diesem Fall unterschiedlich von lü(/i= 10) ist. Am Ausgang, gemessen am Kollektor des Transistors 7",, entstehen also /i-Impulse (Fig. 2, Kurve 2), weil die Linienverbindung /i-mal unterbrochen wird.When the first digit of the telephone number is dialed, the contact activated by the dial is used of the telephone set is opened on return, namely as many times as the corresponding digit impulses brings, z. B. at the number four (n = 4) four times, im ullgcmeincn η times, where "w" is different in this case of lü (/ i = 10). At the exit, measured at the collector of the transistor 7 ",, thus arise / i-pulses (Fig. 2, curve 2), because the line connection is interrupted / i times.

Beim Abheben des Hörers wird immer nach einer Zeit f=30 ms max. die Telcfonlinie für eine Zeitspanne von = 10 ms unterbrochen, wodurch am KoI-lektor des Transistors T_x ein parasitärer Impuls vom Wert »1« entsteht, welcher sich bei der Wahl der ersten Ziffer nicht schädlich auswirken darf. Es ist deshalb ein Integrator 6 vorgesehen mit einer Zeitkonstante von 47 ms, die durch die Parallelschaltung von C₃ und A₆ gegeben ist. Es kann - wie im beschriebenen Falle - noch eine weitere Integration in dem Integrator 6 stattfinden, und zwar mit einer durch die Parallelschaltung von R₅ und C₂ gegebenen Zeitkonstante von 33 ms. Das integrierte Signal (Kurve 6) des logischen Wertes »1« am Ausgang des Integrators 6 wird durch den Umformer 10 bearbeitet (Kurve 10), wobei die Impulsdauer Γ= 100 ms beträgt. Das derart geformte Signal geht weiter zu der monostabilen Vergleichsstufe 11 (Kurve 11), die in ihrer stabilenWhen you lift the handset ms is always a time f = 30 ms max. The Telcfonlinie for a period of = 10 interrupted, making the koi lecturer of the transistor T _x, a parasitic pulse on the value "1" is created, which is in the choice the first digit must not have a harmful effect. An integrator 6 is therefore provided with a time constant of 47 ms, which is given by the parallel connection of C ₃ and A ₆ . As in the case described, a further integration can take place in the integrator 6, with a time constant of 33 ms given by the parallel connection of R ₅ and C _2. The integrated signal (curve 6) of the logical value "1" at the output of the integrator 6 is processed by the converter 10 (curve 10), the pulse duration being Γ = 100 ms. The signal shaped in this way goes on to the monostable comparison stage 11 (curve 11), which in its stable

»5 Lage auf dem Wert »1« liegt. Diese Vergieichsstufe 11 ermöglicht, den letzten Impuls der der gewählten Ziffer entsprechenden Impulsreihe festzustellen, bei der Ziffer vier also den vierten Impuls. Das Ausgangssignal der Stufe 11 wird zu »0« bei der sinkenden Flanke des Impulses des Umformers 10 (Kurven 11 und 10). Falls von der letzten sinkenden Flanke des Impulses des Umformers 10 mehr als 120 ms abgelaufen sind, ohne daß ein weiterer Impuls gekommen ist, d. h. ohne daß der Umformer 10 auf »0« zurückge-»5 layer has the value» 1 «. This comparison stage 11 makes it possible to determine the last pulse of the pulse series corresponding to the selected digit, at the number four thus the fourth impulse. The output signal of stage 11 becomes "0" with the falling Edge of the pulse of the converter 10 (curves 11 and 10). If the last falling edge of the Pulse of converter 10 has elapsed more than 120 ms without a further pulse, d. H. without the converter 10 returning to "0"

stellt wird, kehrt das Ausgangssignal der Vergleichsstufe 11 in seine ursprüngliche stabile Lage vom Wert »1«, wodurch der letzte Impuls der gewählten Ziffer festgestellt wird. Die steigende Flanke des Impulses der Vergleichsstufe 11 betätigt die monostabile Ausgangsstufe 17. Diese Stufe 17 gibt ein kurzes Signal ab (Kurve 17). durch welches der Bit-Zähler 19 auf Null gestellt und das Flip-Flop 22 betätigt werden. Der Impuls der Stufe 17 passiert das NAND-Tor 21 (Kurve 21) und kippt das Flip-Flop 22 (Kurve 22)is, the output signal of the comparison stage 11 returns to its original stable position from the value »1«, whereby the last pulse of the selected digit is determined. The rising edge of the pulse the comparison stage 11 actuates the monostable output stage 17. This stage 17 emits a short signal from (curve 17). by which the bit counter 19 is set to zero and the flip-flop 22 is actuated. The pulse of stage 17 passes the NAND gate 21 (curve 21) and flips the flip-flop 22 (curve 22)

auf das Niveau »0«, falls sein Eingang S am Wert »1« durch den Ausgangsimpuls des Inverters 13 (Kurve 13) liegt. Der Impuls der Stufe 17 geht durch das NAND-Tor 20 und bringt das Flip-Flop 22 in die Lage »0«, falls der Ä-Eingang des Flip-Flop 22 am Wertto level »0« if its input S has the value »1« by the output pulse of the inverter 13 (curve 13). The impulse of stage 17 goes through that NAND gate 20 and brings the flip-flop 22 to position "0" if the λ input of the flip-flop 22 is at the value

»1« infolge des Ausgangssignals des Umformers 10 liegt. Der erste, das Flip-Flop 22 in die Lage »0« kippende Impuls der Stufe 17 entsteht nach 120 ms nach der sinkenden Flanke des letzten Impulses der gewählten Ziffer. Das Signal »0« des Flip-Flop 22 ruft"1" is due to the output signal of the converter 10. The first, the flip-flop 22 to the "0" position Impulse of level 17 occurs after 120 ms after the falling edge of the last impulse of the selected Digit. The signal "0" of the flip-flop 22 calls

ein Signal »1« am Ausgang des NAND-Tores 24 hervor, wodurch der Eingang CL des Bit-Zählers 19 für weitere Impulse blockiert wird. Der Bit-Zähler 19 muß danach wieder auf Null zurückgestellt werden, um die Impulse einer weiteren Ziffer zählen zu kön-a signal "1" at the output of the NAND gate 24, whereby the input CL of the bit counter 19 is blocked for further pulses. The bit counter 19 must then be reset to zero in order to be able to count the pulses of another digit.

nen.nen.

Der zweite Impuls der Stufe 17 wird nach 120 ms nach dem Ablegen des Hörers erzeugt. Die Schaltungsanordnung kehrt dabei in die Ausgangslage zurück, d. h. das NAND-Tor 24 wird geöffnet und ist dann bereit, weitere Impulse zu verarbeiten. Das Flip-Flop 22 wird auf den Wert »1« gekippt, der Bit-Zähler 19 auf Null zurückgestelltThe second impulse of level 17 is generated after 120 ms after putting down the receiver. The circuit arrangement returns to the starting position, d. H. the NAND gate 24 is opened and is then ready to process further impulses. The flip-flop 22 is toggled to the value "1", the bit counter 19 reset to zero

2. Fall - die erste Ziffer der gewählten Nummer2nd case - the first digit of the number dialed

im
tersen
!riling in the
tersen
! riling

ist eine Null (η= 10).is a zero (η = 10).

Der zeitliche Ablauf, der aus der Fig. 3 ersichtlich ist, bleibt derselbe wie vorher beschrieben, mit der Ausnahme, daß die durch den B:;t-Zähler 19 registrierten zehn Impulse (m= 10) durch einen Decodierer 28 (Kurve 28) decodiert werden, welcher auf eine logische »0« gebracht wird. Dadurch wird der monostabile Ausgangskreis 30 (Kurve 30) betätigt, welcher über den Linienabschalter 5 (Kurve 5) die Telefonverbindung während einer Zeit r > 800 ms sperrt. Dadurch werden die Wählerrelais in der Zentrale zum Abfall gebracht. Beim Öffnen der Linienader, was dem Stand bei aufgelegtem Hörer entspricht, wird die monostabile Vergleichsstufe 11 (Kurve 11) eingeschaltet. Am Ende dieser Einschaltung wird der Bit-Zähler 19 durch ein Signal der Ausgangsstufe 17 (Kurve 17) auf Null gebracht, falls ersieh nicht bereits in dieser Lage befindet. Am Ausgang ds UmformersThe timing, which can be seen from FIG. 3, remains the same as previously described with the Exception that those registered by the B:; t counter 19 ten pulses (m = 10) are decoded by a decoder 28 (curve 28), which is based on a logical "0" is brought. This actuates the monostable output circuit 30 (curve 30), which over the line switch 5 (curve 5) the telephone connection for a time r > 800 ms blocks. This causes the selector relays in the control center to waste. When opening the line vein, what corresponds to the status when the receiver is on-hook, the monostable comparison stage 11 (curve 11) is switched on. At the end of this activation, the bit counter 19 is activated by a signal from the output stage 17 (Curve 17) brought to zero, if not already is in this position. At the output of the converter

10 (Kurve K)) erscheint eine »0«, auf dem Inverte 13 (Kurve 13) eine logische »1«. Der Impuls der Aus gangsstufe 17 durch das NAND-Tor 20 kippt da Flip-Flop 22 um, wodurch ein erneutes Zählen er möglicht wird.10 (curve K)) a "0" appears, on the invert 13 (curve 13) a logical "1" appears. The impulse of the end Gear stage 17 through the NAND gate 20 flips over there flip-flop 22, causing it to be counted again becomes possible.

Der Kontakt 32 kann z. B. mit Hilfe eines Druck knopfes, eines Schlüssels u. dgl. geschlossen werden wodurch der Detektor für die vorgegebene Ziffer de Telefonnummer unwirksam gemacht wird.The contact 32 can, for. B. with the help of a push button, a key and the like. Are closed whereby the detector is made ineffective for the given digit de telephone number.

Der erfindungsgemäße Detektor kann derart ein gestellt werden, daß er auf zwei Anfangsziffern, d. h auf zwei Nullen anspricht.The detector according to the invention can be set in such a way that it is based on two initial digits, i. H responds to two zeros.

Vorteile:Benefits:

Der beschriebene Detektor kann nachträglich zi jeder Teilnehmersprechstelle geschaltet werden. Ei ermöglicht, das Telefongerät für Fernsprechgeräte zi sperren, wobei Ortsgespräche weiterhin geführt werden können.The detector described can subsequently be switched to each subscriber station. egg allows the phone to be locked for telephones while local calls continue to be made be able.

Hierzu 3 Blatt Zeichnungen 709 611/304 For this purpose 3 sheets of drawings 709 611/304

Claims (7)

Patentansprüche:Patent claims: 1. Detektor einer vorgegebenen Ziffer in automatischen Fernsprechanlagen, insbesondere in automatischen Münzkassierfernsprechstellen, bestehend aus, einem Detektor des Linienstromes, einer Abschalteinrichtung, die im Falle der Wahl einer vorbestimmten Ziffer die Linienverbindung für eine für den Abfall des Wahlrelais in der Zentrale genügend lange Zeitspanne blockiert, aus einem Umformer der Impulse, aus einer monostabilen Ausgangsstufe, aus einem mit dieser Ausgangsstufe verbundenen Bit-Zähler und aus einem dem Bit-Zähler nachgeschalteten Dekodierer der ¹S durch den Bit-Zähler registrierten Impulse, dadurch gekennzeichnet, daß er in einer Sprechader der Telefonleitung direkt anschaltbar ist und daß der Detektor (2) des Linienstromes eine Brückenschaltung (4) von vier Dioden ^ao (D_{10 bB 13}) aufweist, deren eine Diagonale in einer Sprechader liegt und über einen Widerstand (R₂) mit der anderen Sprechader verbunden ist und deren andere an Masse liegende Diagonale über einen Widerstand (R₁) der Abschalteinrichtung (5) an ein Kopplungselement (3) geschaltet ist, dessen Transistor (T₁) mit einer Diode (D₁) einer durch den Detektor (2) gespeisten Speisequelle (1) opto-elektrisch gekoppelt ist, die mit weiteren drei Dioden (D_2lm4) in Serie geschaltet ist, wobei der Eingang dieser Diode (D₁) über eine fünfte Diode (D₅) einerseits mit der Ausgangsklemme und andererseits über einen Kondenstitor (C₁) mit der Masse verbunden ist, daß zwischen dem Detektor (2) des Linienstromes und dem Umformer (10) der Impulse ein Integrator (6) zur Beseitigung des Einflusses des parasitären, beim Abheben des Hörers entstehenden Impulses liegt und zwischen dem Umformer (10) und der mit einer Nullrückstelleinrichtung (RZ) des Bit-Zählers (19) verbundenen monostabilen Ausgangsstufe (17) eine Vergleichsstufe 11 geschaltet ist, deren Eingang einerseits direkt und andererseits über einen Inverter (13) mit einer mit dem Ausgang der monostabilen Ausgangsstufe (17) verbundenen Set-Reset-Trigger-Schaltung (23) verbunden ist, deren einziger Ausgang (Q) an ein mit dem Eingang der Set-Reset-Trigger-Schaltung (23) verbundenes NAND-Tor (24) geschaltet ist, welches an die CL-KIemme des Bit-Zählers (19) angeschlossen ist und dessen Ausgang über den Dekodierer (28) und über einen monostabilen Kreis (30) die Abschalteinrichtung (5) steuert, die einen Transistor (T₂) aufweist, dessen Emitter an Masse liegi, dessen Basis über einen Widerstand (Λ₁₀) mit dem Ausgang des monostabilen Kreises (30) verbunden ist und über einen weiteren Widerstand (A₁₂) an Masse liegt und dessen Kollektor mit der Basis eines weiteren Transistors (T₁) verbunden ist, dessen Emitter-Basis-Strecke einen Widerstand (A₁₃) aufweist, dessen Kollektor mit der Diode (D₁) des Kopplungselementes (3) verbunden ist, dessen Emitter sowohl mit der an Masse liegenden Diagonale der Brückenschaltung (4) des Detektors (2) des Linienstromes als auch über eine Zenerdiode (D₆) mit der Masse verbunden ist, wobei parallel zur Kollektor-Emitter-Strecke ein Kontakt (32) liegt.1. Detector of a predetermined number in automatic telephone systems, especially in automatic coin-operated telephones, consisting of a detector of the line current, a disconnection device which, if a predetermined number is selected, blocks the line connection for a period of time long enough for the selection relay in the control center to drop , from a transformer of the pulses from a monostable output stage consisting of a connected to that output stage bit counter and a the bit counter downstream decoder of the ¹ S registered by the bit counter pulses, characterized in that it in a speech wire of the Telephone line can be switched on directly and that the detector (2) of the line current has a bridge circuit (4) of four diodes ^ao (D _{10 bB 13} ), one diagonal of which is in a voice wire and connected to the other voice wire via a resistor (R ₂ ) and its other diagonal, which is connected to ground, has a resistor d (R ₁ ) of the disconnection device (5) is connected to a coupling element (3), the transistor (T ₁ ) of which is opto-electrically coupled to a diode (D ₁ ) of a supply source (1) fed by the detector (2), which is connected in series with another three diodes (D _2lm4 ), the input of this diode (D ₁ ) being connected to the output terminal via a fifth diode (D ₅ ) on the one hand and to ground _{via a capacitor (C 1) on the other hand,} that between the detector (2) of the line current and the converter (10) of the pulses there is an integrator (6) for eliminating the influence of the parasitic pulse that occurs when the receiver is lifted and between the converter (10) and the one with a zero reset device (RZ ) of the bit counter (19) connected to the monostable output stage (17), a comparison stage 11 is connected, the input of which is connected on the one hand directly and on the other hand via an inverter (13) with a Set-Res connected to the output of the monostable output stage (17) et trigger circuit (23) is connected, the only output (Q) is connected to a with the input of the set reset trigger circuit (23) connected NAND gate (24) which is connected to the CL terminal of the Bit counter (19) is connected and its output via the decoder (28) and via a monostable circuit (30) controls the disconnection device (5) which has a transistor ( T ₂ ) whose emitter is connected to ground and whose base is via a resistor (Λ ₁₀ ) is connected to the output of the monostable circuit (30) and is connected _{to ground via a further resistor (A 12} ) and whose collector is connected to the base of another transistor (T ₁ ) whose emitter-base Line has a resistor (A ₁₃ ), the collector of which is connected to the diode (D ₁ ) of the coupling element (3), the emitter of which is connected to the ground diagonal of the bridge circuit (4) of the detector (2) of the line current as well as via a zener diode (D ₆ ) is connected to ground, w whether there is a contact (32) parallel to the collector-emitter path. 2. Detektor nach Anspruch 1, dadurch gekenn zeichnet, daß der Integrator (6>an den Kollekto des Transistors ( T₁) des Detektors für den Linien strom (2) geschalte? ist und aus einer Serienschal tung einer Diode (D₇), eines ersten NAND-Tore (7) und eines weiteren NAND-Tores (8) besteht wobei der Eingang des ersten NAND-Tores (7 über eine Parallelschaltung eines Kondensator (C₃) und eines Widerstandes (R₆) mit der Speise quelle (1) verbunden ist.2. Detector according to claim 1, characterized in that the integrator (6> to the collector of the transistor ( T ₁ ) of the detector for the line current (2) is connected? And from a series connection of a diode (D ₇ ), a first NAND gate (7) and another NAND gate (8) consists of the input of the first NAND gate (7 via a parallel circuit of a capacitor (C ₃ ) and a resistor (R ₆ ) with the supply source (1 ) connected is. 3. Detektor nach Anspruch 2, dadurch gekenn zeichnet, daß der Integrator (6) einen weiterei Parallelkreis eines Kondensators (C₂) und eine Widerstandes (A₅) aufweist, der zwischen den Ausgang des Integrators (6) und der Speisequelh (1) vorgesehen und über eine Diode (D₈) mit den Ausgang des weiteren NAND-Tores (8) verbun den ist.3. Detector according to claim 2, characterized in that the integrator (6) has a further parallel circuit of a capacitor (C ₂ ) and a resistor (A ₅ ) between the output of the integrator (6) and the supply source (1) provided and verbun via a diode (D ₈ ) to the output of the further NAND gate (8) is the. 4. Detektor nach Anspruch 1, dadurch gekenn zeichnet, daß der Umformer (10) aus einen NAND-Tor (9) besteht. 4. Detector according to claim 1, characterized in that the converter (10) consists of a NAND gate (9). 5. Detektor nach Anspruch 1, dadurch gekennzeichnet, daß die monostabile Vergleichsstufe (1Γ aus einer Serienschaltung eines Kondensator: (C₄), eines NOR-Tores (14), einer Diode (D₉ und eines weiteren NOR-Tores (15) besteht unc daß der Eingang des ersten NOR-Tores (14) übei einen Widerstand (A₇) mit der Speisequelle (I] und der Eingang des weiteren NOR-Tores (15] über eine Parallelschaltung eines Kondensator! (C₅) und eines Widerstandes (R_g) an Masse liegt5. Detector according to claim 1, characterized in that the monostable comparison stage (1Γ consists of a series circuit of a capacitor: (C ₄ ), a NOR gate (14), a diode (D ₉ and another NOR gate (15)) unc that the input of the first NOR gate (14) via a resistor (A ₇ ) to the supply source (I) and the input of the further NOR gate (15] via a parallel connection of a capacitor (C ₅ ) and a resistor ( R _g ) is grounded 6. Detektor nach Anspruch 1, dadurch gekennzeichnet, daß die monosiabilc Ausgangsstufe (17] eine aus einem mit der Λ-Klemme am Ausgang des NOR-Tores (15) der monostabilen Vergleichsstufe (11) geschalteten NOR-Tor (16), aus einem Kondensator (C₆), und aus einem weiterer NOR-Tor (18) bestehende Serienschaltung aufweist, wobei der Eingang des weiteren NOR-Tores (18) über einen Widerstand (R₉) mit der Speisequelle 1 und sein Ausgang mit der B-Klemme des ersten NOR-Tores (16) verbunden ist.6. Detector according to claim 1, characterized in that the monostable output stage (17) one from a with the Λ terminal at the output of the NOR gate (15) of the monostable comparison stage (11) connected NOR gate (16), from one Capacitor (C ₆ ) and a series circuit consisting of a further NOR gate (18), the input of the further NOR gate (18) via a resistor (R ₉ ) to the supply source 1 and its output to the B terminal of the first NOR gate (16) is connected. 7. Detektor nach Anspruch 1, dadurch gekennzeichnet, daß der monostabile Kreis (30) aus einer Serienschaltung eines mit einer Klemme (B) an das NAND-Tor (27) des Decodierers (28) geschalteten ersten NAND-Tores (29), eines Kondensators (C,) und eines weiteren NAND-Tores (31) besteht, dessen Ausgang einerseits mit der Abschalteinrichtung (5) und andererseits mit der anderen Klemme (A) des ersten NAND-Tores (29) verbunden ist, wobei zwischen der Masse und dem Eingang des weiteren NAND-Tores (31) ein Widerstand (R₁₁) liegt.7. Detector according to claim 1, characterized in that the monostable circuit (30) from a series circuit of a with a terminal (B) to the NAND gate (27) of the decoder (28) connected first NAND gate (29), one Capacitor (C,) and a further NAND gate (31), the output of which is connected on the one hand to the disconnection device (5) and on the other hand to the other terminal (A) of the first NAND gate (29), with between ground and the input of the further NAND gate (31) is a resistor (R ₁₁ ).