DE2348002B2 - Modular aufgebaute datenverarbeitungsanlage mit einer anzahl von gleichartigen prozessoren fuer die datenein-/ausgabe - Google Patents

Description

Die Erfindung bezieht sich auf eine Datenverarbeitungsanlage, deren Zentraleinheit neben einem Zentralprozessor und einem Arbeitsspeicher für den Datenverkehr mit peripheren Geräten mindestens noch ein autonomes Ein·/Ausgabewerk enthält, in welchem in verschiedenen Ausbaustufen eine wachsende Anzahl von gleichartig aufgebauten und mit der Zentraleinheil Daten austauschenden Prozessoren anzuschließen ist, die mit ihren Daten- oder Steuersignalwegen über normierte Schnittstellen aneinandergekettet sind und eine aus logischen Netzwerken in Form einer Weiche aufgebaute Koordinicrungsschaltung enthalten, mit der ein für den Datenverkehr ausgewählter Prozessor der Kette, gesteuert: durch Anforderungs- bzw. Quittungs-

! I

ignale, auf die Datenwege durchschaltbar ist.

Datenverarbeitungsanlagen werden heute vielfach so geplant, daß sie entsprechend den Erfordernissen des eweiiigen Einsatzes freizügig aus einzelnen Bausteinen susammenzusctzen sind. Dabei sollen auch nachträgliche Erweiterungen oder der Austausch von einzelnen Bausteinen in der Art möglich sein, daß der Benutzer die Bausteine, seine bisherige Betriebsorganisation, seine Programme und seine Daten beibehalten kann. Damit die einzelnen Bausteine einer Datenverarbe'tungsanla· ge zusammenarbeiten können, müssen sie sich gegenseitig Nachrichten mitteilen. Bei diesen Nachrichten kann es sich um Steuerinformationen einerseits oder um durch die Datenverarbeitungsanlage zu verarbeitende bzw. bereits verarbeitete Daten handeln. Der Austausch von Nachrichten zwischen den Bausteinen erfordert Vereinbarungen über die Organisation des Verkehrs und über die technischen Übertragungseinrichtungen. Die Gesamtheit dieser Vereinbarungen und der zugehörigen technischen Einrichtungen bildet die sogenannte Schnitistelle zwischen zwei Bausteinen. Daraus ergibt sich nun, daß die Konfiguration der Bausteine und die Art der Schnittstellen zwischen den Bausteinen die Voraussetzungen für die Möglichkeiten bilden, eine Datenverarbeitungsanlage zu erweitern bzw. zu ergänzen.

In Datenverarbeitungsanlagen, bei denen an eine Zentraleinheit eine Vielzahl von peripheren Geräten angeschlossen ist oder — etwas anders betrachtet — bei Datenverarbeitungsanlagen mit einem großen Anteil an Eingabe/Ausgabeoperationen spielt die Organisation dieses Nachrichtenverkehrs eine ausschlaggebende Rolle. Eine prinzipielle Untersuchung über die dafür gegebenen Möglichkeiten ist in »Elektronische Rechenanlagen«, Bd. 11 (1969), Heft 3, S. 151 bis 161, mit dem Aufsatz »Organisation des Nachrichtenverkehrs zwischen Zentraleinheiten und peripheren Einheiten in Datenverarbeitungssystemen« veröffentlicht.

In diesem Aufsatz ist zunächst die heute übliche Bausteinstruktur von datenverarbeitenden Systemen beschrieben. Dabei umfaßt eine Zentraleinheit einen Arbeitsspeicher, mindestens einen Zentralprozessor und im allgemeinen mehrere Ein-/Ausgabekanäle, die die Steuerung des Ein-/Ausgabe-Verkehrs der Zentraleinheit mit peripheren Geräten nach Anstoß durch einen Zentralprozessor übernehmen, so daß letztere simultan zu dem Datentransfer mit einer Programmverarbeitung fortfahren kann. An diese Ein-/Ausgabekanäle sind periphere Steuerungen angeschlossen, denen wiederum eine Mehrzahl von peripheren Geräten zugeordnet ist. Die peripheren Steuerungen entlasten ihrerseits den angeschlossenen Ein/Ausgabekanal in seinen Steueraufgaben und übernehmen gemeinsam für die zugeordneten peripheren Geräten deren periphere Steuerfunktionen.

Ein praktisches Beispiel für die Organisation eines derartigen Ein-/Ausgabe-Verkehrs ist z. B. in der US-PS 37 15 725 näher beschrieben. In diesem bekannten dater.verarbeitenden System sind, um den Aufwand für die Steuerung des Ein-/Ausgabe-Verkehrs zu reduzieren, die einzelnen peripheren Geräte gruppenweii.? zusammengefaßt und an eine periphere Steuerung angeschlossen. Diese übernimmt Teilaufgaben der Steuerung des Ein-/Ausgabe-Verkehrs für diese Gruppe von peripheren Geräten und entlastet so den zentralen Rechner. Eine Mehrzahl solcher peripherer Steuerungen ist parallel mit einem Ein-/Ausgabe-Bus verbunden. Durch eine erste Adresse wird eine der peripheren Steuerungen ausgewählt, wenn der zentrale Rechne:· mit einem angeschlossenen peripheren Gerät, das mit einer zweiten Adresse definiert wird, in Verbindung treten will. Die ausgewählte periphere Steuerung übernimmt dann selbständig den weiteren Verbindmigsaufbau /wischen ihr und dem angeforderten neripheren Gerät.

In dem erwähnten Aufsatz werden weiterhin auch Multiprozessorsysteme in ihrer prinzipiellen Struktur

ίο vorgestellt. Bei diesen Systemen setzt sich die Zentraleinheit dann aus mehreren Arbeitsspeichern, Zentralprozessoren und Ein-ZAusgabe-Prozessoren, die wiederum mehrere Ein-/Ausgabekanäle enthalten können, zusammen. Ein praktisches Beispiel für ein derartiges Multiprozessor-System ist z. B. in der DT-OS 20 27 181 im einzelnen beschrieben. Es weist eine Mehrzahl gleichartig und untereinander in der Funktion austauschbarer Prozessoren auf, von denen einer die Funktion eines Steuerrechners wahrnimmt, während die übrigen als gleichberechtigte Arbeitsprozessoren zu betrachten sind. Vom Steuerrechner werden auf letztere die in einer Warteschlange anstehenden Verarbeitungsprozesse bzw. -programme verteilt und der jeweilige Verarbeitungsstatus eines Prozessors überwacht. In dem Verarbeitungsmodus arbeitet jeder Arbeitsprozessor mit einem hierfür zugeteilten sekundären Speicher und einem bestimmten peripheren Gerät zusammen. Dabei wird der Verbindungsaufbau, ausgelöst durch den Steuerrechner, durch eine eigene Rechnerverbindungs-

3c einheit wahrgenommen.

Derartige Multiprozessor-Systeme können auch zu Mehrrechner-Systemen ausgebaut werden, wie z. B. aus der US-PS 37 53 234 hervorgeht. Dort ist ein Mehrrechner-System beschrieben, das eine Mehrzahl von parallel und in weitem Maße voneinander unabhängig arbeitende Recheneinheiten aufweist, die alle untereinander einzeln oder gruppenweise geordnet Daten austauschen können. Dazu ist ein Verbindungsnetzwerk vorgesehen, das als Bus-System aufgebaut ist. An dieses Bus-System sind die Recheneinheiten, aber auch periphere Einheiten derart parallel angeschlossen, daß eine Recheneinheit mit einer anderen oder auch mit mehreren anderen gleichzeitig in Verbindung treten kann, ohne daß Daten in einem Zentralspeicher zwischengespeichert werden müssen. Die Schalteinrichtungen des Bus-Systems werden durch eine Datenaustausch-Steuereinheit kontrolliert, die die Verbindungsanforderungen der Recheneinheiten nach verschiedenen Dringlichkeitsstufen und innerhalb einer Dringlichkeitsstufe nach der höchstwertigen Adresse der anfordernden Recheneinheiten priorisiert. In der so festgelegten Reihenfolge wird eine anfordernde Recheneinheit bedient, die dann eine Adresse für die angeforderte Recheneinheit generiert.

In diesem Zusammenhang ist auch auf eine Einrichtung zur Datenübertragung hinzuweisen, die in der US-PS 36 48 256 beschrieben ist und es einem Rechner ermöglicht, mit einem ausgewählten aus einer Mehrzah anderer Rechner jeweils eine eigene Datenübertra· gungs-Strecke in beiden Richtungen zu verkehren Diese Übertragungsstrecke ist vorzugsweise als Ko axialkabel ausgebildet und erlaubt, neben den Daten auch Steuerinformationen zu übertragen. Die Übertra gungsstrecke ist dazu mit Endeinrichtungen bestückt

b5 die in der Lage sind, auf der jeweiligen Empfangsseiti eine Fehlerkontrolle durchzuführen und erst bei einen fehlerfreien Empfang den angeforderten Rechne unterbrechen. Im Fehlerfall wird der sendende Rechne

zur Wiederholung aufgefordert, der nach einer Anzahl von erfolglosen Versuchen eine Fehleroutine für die Übertragungsstrecke auslöst.

Für diese und ähnliche Strukturen von datenverarbeitenden Systemen ist in Kapitel 5 des obenerwähnten Aufsatz eine Reihe von Möglichkeiten für den Nachrichtenverkehr zwischen mehreren Bausteinen aufgezeigt, wenn ein Baustein gegenüber allen anderen ausgezeichnet ist. Hier wird auch aufgezeigt, welche Vor- bzw. Nachteile die einzelnen Organisationsformen mit individuellen oder kollektiven Nachrichtenwegen sowie Mischformen besitzen. Bei einem individuellen Nachrichtenweg sind Sender und Empfänger eindeutig durch den Weg identifizierbar bzw. adressierbar. Bei kollektiven Nachrichtenwegen können an einem Weg ein Sender und mehrere Empfänger oder aber mehrere Sender und nur ein Empfänger angeschlossen sein. Dabei ist im einen Fall der Empfänger, im anderen der Sender nicht mehr durch den Weg allein eindeutig bestimmbar.

Ein praktisches Beispiel für eine Organisationsform mit rein kollektiven Nachrichtenwegen ist in der US-PS 37 55 786 beschrieben. Dort ist eine Einrichtung zum Übertragen von Daten zwischen einer zentralen Einheit und einer Mehrzahl von peripheren Geräten in beiden Richtungen beschrieben. Die Besonderheit dieser Einrichtung zur Datenübertragung besteht darin, daß jeweils einem der peripheren Geräte zugeordnete Steuereinheiten seriell aneinander gekettet sind und diese Kette von Steuereinrichtungen mit der zentralen Einheit in der Form einer geschlossenen Schleife verbunden ist. Die peripheren Einheiten können mit der zentralen Einheit nur während Zeitabschnitten in Verbindung treten, deren Dauer genau festgelegt ist. Dazu sendet die zentrale Einheit ein Steuersignal mit einer Adreßinformation, die einen Zeitabschnitt einer bestimmten peripheren Einheit zuordnet. Wenn diese so adressierte periphere Einheit zu diesem Zeitpunkt in die zentrale Einheit keine Daten zu übertragen hat, so setzt die zugeordnete Steuereinheit in der Steuerinformation einen Index, so daß dieser Zeitabschnitt von der nächsten, in der Kette nachfolgenden peripheren Einheit belegt werden kann, die an die zentrale Einheit Daten zu übertragen hat.

Ein weiteres Beispiel für eine Organisation des Nachrichtenverkehrs mit kollektiven Nachrichtenwegen zwischen einer Zentraleinheit und peripheren Geräten ist in der CH-PS 4 32 063 beschrieben. Die daraus bekannte Einrichtung umfaßt eine zentrale Datenverarbeitungseinheit mit einem Hauptspeicher, einem Mikroprogramm-Festwertspeicher, einer Recheneinheit und mehreren Daten- und Adreßregistern, von denen ein Teil als Dateneingangs- und Datenausgangsregister für die Übertragungsleitungen zu Ein-/ Ausgabeeinheiten dient. Der Mikroprogramm-Festwertspeicher enthält Routinen für die Übertragung von Nachrichten und steht über diesen Routinen zugeordnete Ausgänge mit einer Anordnung von Übertragungsregistern in Verbindung. Diese dienen zum Steuern der Verbindungswege zwischen dem Hauptspeicher, den wi Daten- und Adreßregistern und dem Rechenwerk sowie der Datep.übertragungswege zu den Ein-/Ausgabeeinheiten. Über Steuersignalleiiungen, die mit allen Ein-/Ausgabeeinheiten verbunden sind, lassen sich die Art der Daten auf den Datenübertragungswegen und h^r> auf diese Daten bezogene Steuerzustände in den Speicherplätzen der Ubortrögüng.srcgisicT markieren. Hier liegt daher ein System mit kollektiven Nachrichtenwegen in bezug auf die Steuerinformationen vor. Zum Adressieren von Ein-/Ausgabeeinheiten wird diesen je ein Steuerwort in einem Speicher der zentralen Verarbeitungseinheit zugeordnet, welches auf die jeweilige Ein-/Ausgabeeinheit bezogene Zustandsdaten der Übertragungseinrichtungen, Steuerdaten der jeweiligen Übertragungsoperation und Adreßdaten für die Speicherung der zu übertragenden Informationen oder Teilinformationen enthält. Das Steuerwori wird bei jeder Übertragung von Informationen zur Auswertung und Aufdatierung aufgerufen. In der hier beschriebenen Datenverarbeitungsanlage wird also die Datenübertragung im wesentlichen durch die Anordnung von Übertragungsregistern gesteuert, die man als eine spezielle Ausgestaltung eines Ein-/Ausgabe-Kanals ansehen kann, der oben erwähnt wurde.

Aus dem erläuterten Organisationsschema der bekannten Datenverarbeitungsanlage ergibt sich, daß mit diesem Kanal zu einem Zeitpunkt nur eine einzige Ein-/Ausgabeeinheit verbunden sein kann, eine zeitliche Überlappung von Eingabe- und Ausgabesignalen verschiedener Ein-/Ausgabeeinheiten ist also nicht möglich, die Datentransferrate deshalb beschränkt. Dazu kommt weiterhin, daß der eigentliche Datenaustausch erst beginnen kann, wenn über das Steuerwort die sendende bzw. empfangende Ein-/Ausgabeeinheit markiert ist. Dies verdeutlich wohl, daß die bekannte Datenverarbeitungsanlage in bezug auf Ergänzungen bzw. Erweiterungen durch weitere Ein-/Ausgabeeinheiten, bedingt durch die Organisation des Nachrichtenverkehrs wenig flexibel ist und darüber hinaus modernen Anforderungen in bezug auf hohe Datentransferraten nicht mehr genügt.

Die erläuterten Beispiele zeigen vielfältig mögliche Organisationsschemata für die Ausgestaltung von Datenverarbeitungsanlagen mit kollektiven Nachrichtenwegen für den Ein-/Ausgabe-Verkehr. Ein wesentlicher Nachteil aller dieser Einrichtungen, so vielfältig sie auch in der Ausgestaltung ihrer Struktur sein mögen, ist, daß sie nicht flexibel genug in bezug auf Erweiterungsmöglichkeiten eines datenverarbeitenden Systems sind. Je nach dem Grad der Modularität ist es zwar bei verschiedenen dieser bekannten datenverarbeitenden Systeme vom Konzept her mehr oder minder gut möglich, eine Konfiguration mit einer unterschiedlichen Anzahl von Funktionseinheiten zu wählen. Neu zu installierende Anlagen können daher wohl zweckmäßig auf den Anwendungsfall in ihrer Konfiguration ausgewählt werden. Bei wachsenden Aufgaben im Anwendungsbereich eines installierten datenverarbeitenden Systems sind diese Anlagen jedoch nicht genügend flexibel. Dies wäre nur dann der Fall, wenn es ohne besondere Umstellungen möglich wäre, an ein vorhandenes datenverarbeitendes System weitere Funktionseinheiten anzuschalten und trotzdem die bereits vorhandenen Funktionseinheiten in der üblichen Weise weiter zu benutzen.

Der Erfindung liegt daher die Aufgabe zugrunde, eine Datenverarbeitungsanlage der eingangs genannten Art zu schaffen, die auf Grund ihrer modularen Bauweise vom schaltungstechnischen Aufbau und vom Betriebssystem her für einen stufenweäsen Ausbau geeignet ist. Dabei sollen Prozessoren mit gleichartigen Funktionen, z. B. Ein-/Ausgabeeinheiten im Interesse einer wirtschaftlichen Fertigung auch gleichartig und zugleich derart ausgebildet sein, daß sie ohne weiteres auch an eine uciciis inMaiiiene Anlage angeschaltet werden können. Das bedeutet zugleich, daß mit einem

einheitlichen Betriebssystem im Rahmen von Erweiterungs- bzw. Ergänzungsmöglichkeiten vorgegebene, im übrigen jedoch beliebige Anlagenkonfigurationen betrieben werden können.

Bei einer Datenverarbeitungsanlage der eingangs genannten Art wird diese Aufgabe erfindungsgemäß dadurch gelöst, daß zum Bilden einer jeweils einen Prozessor kennzeichnenden Prozessornummer m—\ mit einer zentralen Steuereinrichtung der Zentraleinheit verbundene erste Steuerleitungen vorgesehen sind, über die in die Kette der Prozessoren zunächst jeweils negatives Potential eingespeist wird und welche Steuerleitungen durch die Koordinierungsschaltungen der Prozessoren derart geführt sind, daß eine Steuerleitung jeweils bei identischer Bezeichnung von Anschlußpunkten an den eingangs- bzw. ausgangsseitigen Schnittstellen eingangsseitig mit dem /-ten und ausgangsseitig mit dem (7+l)-ten Anschlußpunkt verbunden ist, eine erste Steuerleitung in der Koordinierungsschaltung endet und die ausgangsseitig herausgeführte (m- l)-te Steuerleitung in der Koordinierungsschaltung an Massepotential gelegt ist, daß diese ersten so durch die Koordinierungsschaltung geführten Steuerleitungen in dieser mit einer Codierschaltung zum binären Verschlüsseln der Prozessornummer verbunden sind und daß zum Adressieren eines bestimmten Prozessors weiterhin zwischen dieser Codierschaltung und einer Anzahl von zweiten Steuerleitungen, den Auswahlleitungen für die Prozessorauswahl, eine Vergleichseinrichtung angeordnet ist, mit der die binär verschlüsselte Prozessornummer mit einer über die letzteren Steuerleitungen übertragenen Auswahlnummer vergleichbar ist.

Damit kann der Datenaustausch einer Zentraleinheit einer datenverarbeitenden Anlage mit einer preisgünstigen Grundausstattung durch Erweiterungsbausteine auch an Aufgaben mit erhöhten Anforderungen bezüglich der Zahl von Anschlußmöglichkeiten und/ oder des Datentransfers angepaßt werden. Im Grundausbau ist die Anlage durch die Erweiterungsmö.glichkeit der Anlage jedoch nur wenig belastet. Ein Koordinierungsteil bietet Anschlußmöglichkeken bis zu einer Maximalzahl im Gesamtausba.u und ist schaltungstechnisch unabhängig von dem jeweiligen Ausbaugrad der Anlage. Besondes vorteilhaft ist es, daß er nicht in einer einzigen Steuerung konzentriert, sondern auf alle Erweiterungsbausteine verteilt ist. Diese gleichartig aufgebauten Erweiterungsbausteine sind nach Art einer Kette aneinandergeschaltet und können mehr oder minder selbständige Prozessoren darstellen. Jeder so Prozessor gibt die Signale einer Eingangsschnitt.steUe an den oder die nachgeschalteten Partner weiter und koordiniert die eigenen Anforderungen mit denen der nachgeschalteten Prozessoren. Im Grundausbau enthält die Datenverarbeitungsanlage stets nur den sonst an der letzten Stelle der Kette angeschalteten Prozessor, dieser benötigt daher keinen Koordinierungsteil. Daraus ist der beim Zusammenschalten mehrerer Prozessoren entstehende Aufwand für die Koordinierung jeweils dem Ausbaugrad proportional, wobei die angeschlossenen Prozessoren voneinander entkoppelt sind, so daß für jeden Prozessor eine garantierbare Reaktionszeit angegeben werden kann. Wesentlich trägt dazu die Art bei, wie die Voraussetzungen für die Auswahl der Prozessoren geschaffen werden. Die erfindungsgemäße &5 Lösung hat den Vorteil, daß sich beim Anschalten eines Prr>7C«ors automatisch jeweils abhängig von seiner Lage in der Kette ohne schaltungstcchnischc Änderungen der übrigen Prozessoren die richtige Platznummer für jeden Prozessor bilden läßt. Andere Weiterbildungen bezüglich der Ausbildung der Schnittstelle zwischen den Prozessoren in der Kette bzw. zwischen der zentralen Steuereinrichtung und dem ersten Prozessor der Kette ergeben sich aus den Unteransprüchen.

Zum besseren Verständnis der Erfindung wird im folgenden ein Ausführungsbeispiel anhand der Zeichnung näher erläutert. Es zeigt

F i g. 1 ein Blockschaltbild einer modular aufgebauten Datenverarbeitungsanlage, deren Zentraleinheit unter anderem einen Eingabe-/Ausgabeprozessor enthält, in dem mehrere Block-Multiplexoren als Ein-/Ausgabeeinheiten mit selbständigen Funktionen in Kette geschaltet sind,

F i g. 2 in einem weiteren Blockschaltbild den Verlauf der Nachrichtenwege in einer solchen Kette von aneinandergeschalteten Prozessoren,

F i g. 3 die wesentlichen Einzelheiten einer in F i g. 2 als Block dargestellten und jedem Prozessor zugeordneten Koordinierungsschaltung und

F i g. 4 ein weiteres Blockschaltbild von in einer Kette geschalteten Prozessoren, aus dem die Bildung der Prozessornummer in der Kette erkennbar ist.

Das in F i g. 1 dargestellte Blockschaltbild zeigt im wesentlichen die Zentraleinheit einer modernen modular aufgebauten Datenverarbeitungsanlage, deren Aufbau- und Organisationsschema an sich bereits bekannt ist und hier nur nochmals im Prinzip erläutert weden soll, um den Zusammenhang der Erfindung mit anderen Teilen einer Datenverarbeitungsanlage herzustellen.

Die Zentraleinheit enthält mehrere selbständig arbeitende Prozessoren. Ein Zentraiprozessor ZP übernimmt die eigentliche Programmausführung durch Abarbeiten der einzelnen Befehle in Anwenderprogrammen und im Betriebssystem. Ein Ein-/Ausgabeprozessor EAPwickelt sämtliche Ein-/Ausgabeoperationen ab. Von einem autonomen Wartungsfeld WF — an sich keine selbständige Verarbeitungseinheit in der Art der beiden anderen Prozessoren — aus jedoch ist eine Anlagen- und Programmbedienung vorzunehmen. Darüber hinaus ist es für Fehlerdiagnose und vorbeugende Wartung bestimmt.

Für den Datenverkehr der Prozessoren ZPbzw. EAF und des Wartungsfeldes WFmit einem Arbeitsspeichersystem ASP und der Prozessoren untereinander ist jeder der genannten Bausteine der Zentraleinheit über durch Doppellinien und Pfeile angedeutete Busleitungen mit einem Koordinator verbunden, der hier in den Ein-/Ausgabeprozessor EAP &\s zentrale Steuereinrichtung CCU integriert ist. Die Busleitungen steller Leitungsbündel dar, die in sich gleichartig aufgebaut sind, d, li. dieselbe Datenbreite besitzen und damit aud eine identische Datenrate erlauben. Ohne daß dies ir F i g. 1 näher dargestellt ist, sind diese Busleitungei jeweils paarweise vorgesehen und werden dann irnme nur in einer Transferrichtung benutzt.

Innerhalb des Ein-/Ausgabeprozessors EAP über nimmt die zentrale Steuereinrichtung CCU die Organi sation des Datenverkehrs, auch über den Ein-/Ausgabe prozessor EAP, sie kann dazu einen eigenen Mikroprc grammspcicher besitzen und ist über Busleitungen a Ein-/Ausgabekanäle angeschlossen. Als Beispiele fü solche Ein-/Ausgabekanäle sind in F i g. 1 ein sogenanr ter Byte-Multiplexor BY-MUX und drei Block-Mult: plexoren BLMUX1, BL-MUX2 bzw. BL-MUX dargestellt. Der Byte-Multiplexor BY-MUX erlaub ÜDcr seine periphercn Aiisuiiüsäc, die sogenannte

Trunks 1.. .m, einen simultanen, byteweise organisierten Datenaustausch. Die Blockmultiplexoren BL- MUXi. . .3 haben jeweils nur zwei Trunks 0 bzw. 1, an die z. B. periphere Steuerungen PSTangeschlossen sind, denen ihrerseits über eine Reihe von Anschlüssen 1.. .n periphere Geräte PGEzugeordnet sind. Dabei übernehmen die peripheren Steuerungen PST die Umsetzung der normierten, von der Zentraleinheit zugeführten Steuersignale in gerätespezifische Signale. Die Schnittstellen zwischen den einzelnen Bausteinen bis zur Eingangsseite einer peripheren Steuerung PSTsind also als Standardschnittstellen 55 ausgebildet, während die Schnittstelle GS zwischen einer peripheren Steuerung P57*und einem peripheren Gerät PGEgerätespezifisch aufgebaut ist.

Die Darstellung und die Bezeichnungsweise deutet an, daß die Blockmultiplexoren BL-MUXi...3 gleichartige, spezialisierte Ein-Ausgabeprozessoren sind. Sie übernehmen Teilaufgaben in der Organisation des Datenverkehrs autonom und entlasten dann die zentrale Steuereinrichtung CCU. Sind in einer Datenverarbeitungsanlage mehrere gleichartige und — abgesehen von einer Priorisierung — an sich gleichartige Prozessoren angeordnet, die mit der Zentraleinheit Daten und Steuerinformationen austauschen müssen, dann ist es notwendig, diesen Datenverkehr über die Prozessoren zu koordinieren. Man könnte diese Koordinierung des Datenverkehrs der Blockmultiplexoren BL- MUX1.. .3 in diesem Fall der zentralen Steuereinrichtung CCU übertragen, bei einer Datenverarbeitungsanlage, in der es die Anzahl der angeschlossenen Prozessoren von ihrem Ausbaugrad abhängt, wäre dies jedoch unzweckmäßig. Denn je nach Ausbaugrad müßte dann auch der Aufwand an der zentralen Steuereinrichtung erhöht werden oder aber eine gemeinsame, sehr aufwendige Steuereinrichtung würde für alle Ausbaugrade verwendet und in vielen Fällen dann nicht voll ausgenutzt.

Daß es dafür auch eine andere Lösung gibt, ist in F i g. 2 gezeigt. Dort ist in einem Blockschaltbild eine Reihenschaltung von vier gleichartig aufgebauten

Prozessoren P\ P 4 mit gleichartigen Funktionen

dargestellt. Die Prozessoren PX...P4 können z.B. Blockmultiplexoren BL-MUXi. ..3 nach Fig. 1 entsprechen, sie sind hier nur etwas allgemeiner bezeichnet, da in einem Ein-/Ausgabesystem mehrere Gruppen von unter sich gleichartigen Prozessoren als EinVAusgabeeinheilen denkbar sind.

Die einzelnen Prozessoren Pi.. .P4 sind untereinander jeweils über eine Standarclschnittstelle 55 verbunden, über die die Datenwege für Ausgabedaten A Ο aus der Zentraleinheit an periphere Geräte und für Eingabedaten ED in umgekehrter Richtung durchgeschleift sind. Die Ausgabedaten AD stehen jedem der Prozessoren P1.. .P4 jeweils über eine erste Schalteinrichtung 51 parallel zur Verfugung. Eine zweite Schalteinrichtung 52 schaltet den Datenweg für Eingabedaten ED in jedem Prozessor entweder auf die geketteten Partner durch oder aber an Signalausgänge des Prozessors an. Diese zweite Schaltstellung ist die Vorzugslage. Damii ist ein Prozessor mit einer nicdrigcien Ordnungsnummer z. B. P2 zunächst gegenüber den nachgesrhaUeten Prozessoren ?.. B. "3 priorisiert.

Bis auf den leuien der aneinander geketteten Prozessoren enthält jeder Prozessor in der Kette eine Koordinierungsschalüing CO, die für sich und die nnrhgpsrhaheier! Partner jeweils die Daienuigunisaiion übernimmt. Dies sollen von der Koordinierungsschaltung COR zu den Schalteinrichtungen 51 bzw. 5; geführte unterbrochene Linien andeuten. Über di< Koordinierungsschaltungen COR sind jeweils Nachrich tenwege für Steuersignale durchgeschleift, die in Fi g.; mit den Bezugszeichen AS und QS als Anforderungssi gnale bzw. Quittungssignale bezeichnet sind. Damit wire das Prinzip deutlich, daß jede Koordinierungsschaltuni COR auf Grund von in beiden Transferrichtunger übertragenen Steuerinformationen den Datenverkehi

ίο des eigenen Prozessors mit dem der geketteten Partnei koordiniert und damit die zentrale Steuereinrichtung CCU im Ein-ZAusgabeprozeesor entlastet. In der Grundausbaustufe ist eine derartige Datenkoordination nicht erforderlich, deshalb kann bei dem dafür vorgesehenen Prozessor P4 eine Koordinierungsschaltung entfallen. Bei den einzelnen Ausbaustufen wird jeweils ein weiterer Prozessor an der Spitze der Kette, d. h. also der zentralen Steuereinrichtung CCU benachbart, zugeschaltet.

Da das Prinzip derartiger Prozessoren eines Ein-/ Ausgabesystems, bei den »Kanälen« handelt es sich auch um derartige spezialisierte Prozessoren, bereits bekannt ist, werden im folgenden anhand von F i g. 3 nur Besonderheiten der Koordinierungsschaltung COR bezüglich der Standardschnittstelle SS der einzelnen Prozessoren erläutert. Ganz allgemein ist hier die Reihenschailtung dreier Prozessoren Pn-\, Pn und Pn+1 dargestellt, wobei der rechts angedeutete Prozessor Pn- 1 auch durch die zentrale Steuereinrichtung CCL/ersetzt sein kann.

Als Busleitungen sind wieder die Datenwege für Ausgabedaten AD bzw. Eingabedaten ED dargestellt. Wie im Prinzip bereits anhand von Fig.2 erläutert, ist der Datenweg für Ausgabedaten AD durch den Prozessor Pn durchgeschleift, für den Prozessor selbst bestimmte Ausgabedaten werden über die an diesen Datenweg angeschlossene erste Schalteinrichtung 51 übernommen. In Fig. 3 ist dazu ein als Kreis dargestellter Anschluß a angedeutet. Dieser führt z. B.

zu einem Pufferspeicher oder zu Datenregistern des Prozessors, in dem die Ausgabedaten zunächst zwischengespeichert werden. Zu einem geeigneten Zeitpunkt werden sie von dort auch eine interne Steuerung des Prozessors abgerufen und in bekannter Weise über Ein-/Ausgabeleitungen an periphere Steuerungen bzw. Geräte übertragen. In der ersten Schalteinrichtung 51 ist jeder der parallelen Leitungen des Datenweges für Ausgabedaten AD ein UND-Glied UG zugeordnet, über dessen zweiten Eingang — wie noch zu erläutern

sein wird - das UND-Glied durchgeschaltet werden kann.

Dem in Gegenrichtung geschalteten Datenweg für Eingabedaten ED ist die zweite Schalteinrichtung 52 zugeordnet. Diese dient dazu, Eingabedaten ED

niedriger priorisierter Prozessoren, z.B. Pn+ 1, durch

den Prozessor Pn durchzuschleifen, bzw. Eingabedaten

ED des Prozessors Pn auf den Datenweg für

Eingabedaten durchzuschalten.

Wie in Fig.3 schematisch angedeutet, enthält die

zweite Schalteinrichtung 52 dazu für jede einzelne Leitung des Datenweges für Fingabedaten ED ein Verknüpfungsglied uü2, bei dem zwei UND-Glieder durch ein logisches ODER verknüpft sind. Ein Eingang der beiden UND-Glieder ist an eine Signalleitung des an

den benachbarten Prozessor Pn+\ angeschlossenen Datenweges für Eingabedaten ED hzw nn eine Signaiicitung des aus dem Prozessor Pn kommenden Datenweges für Eingabedaten angeschlossen. Dies ist in

Fig.3 durch einen Leitungsanschluß b angedeutet, der im Prozessor Pn analog dem Leitungsanschluß a zu einem Datenpuffer bzw. zu Datenregistern führt.

Mit dem anderen Eingang der beiden UND-Glieder des Verknüpfungsgliedes OG 2 ist jeweils einer von zwei zueinander inversen Ausgängen eines ODER-Gliedes OG1 verbunden. Wie noch zu erläutern sein wird, sind die beiden Eingänge dieses ODER-Gliedes OG X derart beschaltet, daß der normale Ausgang immer dann ein wirksames Steuersignal führen muß, wenn der Prozessor Pn bereit ist, Eingabedaten ED in den Datenweg für Eingabedaten ED einzuspeisen. In diesem Fall trennt die Schalteinrichtung 52 niedriger priorisierte Prozessoren, z.B. Pn+1, von dem Datenweg für Eingabedaten ED.

Zur Übernahme von Ausgabedaten AD von der Zentraleinheit fordert die zentrale Steuereinrichtung CCU einen bestimmten Prozessor, z. B. Pn, über erste Auswahlleitungen AWX an, die als kollektive Steuersignalwege ausgebildet sind. Diese Auswahlleitungen AW\ führen dann für den angeforderten Prozessor spezifische Auswahlsignale. An die durchgeschleiften Auswahlleitungen AWX ist in jedem Prozessor eine Vergleichseinrichtung VE angeschlossen, die diese Auswahlsignale mit einer gerätespezifischen Prozessornummer vergleicht.

Diese Prozessornummer wird mit Hilfe von weiteren Steuersignalleitungen PNR in jedem Prozessor allein auf Grund einer entsprechenden Verdrahtung bzw. Leitungsführung erzeugt. Besser noch als in Fig. 3 ist das in Fig.4 zu erkennen. Dort sind vier in Kette geschaltete Prozessoren PX...P4 jeweils durch drei Steuerleitungen PNR untereinander verbunden. Diese Steuerleitungen sind in den Prozessoren derart verdrahtet, daß die Leitungsanschlüsse der Steuersignalleitungen am Ausgang gegenüber den Anschlüssen am Eingang des Prozessors um einen Anschlußstift jeweils in der gleichen Richtung seitenverschoben sind. Jeder durch diese Verdrahtung nicht mehr belegte Anschlußstift für eine der Steuerleitungen PNR am Ausgang eines Prozessors wird automatisch auf Masse gelegt. Jeweils eine der Steuersignalleitungen PNR in jedem Prozessor PX...P3 läßt sich nach dieser Regel nicht mehr durchschleifen. Wenn man nun noch festlegt, daß sämtliche Steuersignalleitungen PNR am Eingang des ersten Prozessors PX der Kette beim Zusammenschalten der Kette negatives Signalpotential »L« erhalten, dann läßt sich in jedem Prozessor von den Steuersignalleitungen PNR eine ganz bestimmte, in Fig.4 in Klammern angegebene Signalkombination abgreifen. Diese Signalkombination ist spezifisch für die Ordnungsnummer des Prozessors in der Kette und ergibt sich allgemein aus der Art der Verdrahtung der Steuersignalleitungen PNR.

Nach F i g. 3 sind die eingangsseitigen Anschlüsse der weiteren Steuersignalleitungen PNR mit einer Codierschaltung COD verbunden. Diese dient zum Umwandeln der auf den Steuersignalleitungen PNR geführten Sigrialkombination in die Codierung der Auswahlsignale auf den Auswahlsignalleitungcn A W \. Diese umcodierte Signalkombination gibt die Prozessornummer wieder sind wird der Vcrgleichseinrichtung VE zugeführt. Beim Übereinstimmen der Auswahlsignale mit der gerätespezifischen Prozessornummer gibt diese ein kennzeichnendes Signal ab.

Dieses Ausgangssignal der Verirleichseinrichtung VE dient nun dazu, die beiden Schalteinrichtungen Sl bzw. 52 entsprechend durchzuschallen. Bei einer Anforderung der zentralen Steuereinrichtung CCU an den Prozessor Pn, Ausgabedaten AD zu übernehmen, werden mit diesem Signal die UND-Glieder der ersten Schalteinrichtung S X vorbereitet, so daß Ausgabedaten ADin den zugeordneten Datenpufferdes Prozessors Pn übernommen werden können.

Bei einem Datentransfer in umgekehrter Richtung kann die zentrale Steuereinrichtung CCU ebenfalls mit Auswahlsignalen über die Auswahlleitungen AWX eine Anforderung abgeben. Um den Prozessor Pn für diesen Datentransfer aktivieren zu können, ist der Ausgang der Vergleichseinrichtung VE mit einem der beiden Eingänge des ODER-Gliedes OGI der zweiten Schalteinrichtung 52 verbunden. Über die beiden inversen Ausgänge dieses ODER-Gliedes werden die beiden UND-Glieder des Verknüpfungsgliedes OG 2 in entsprechender Weise vorbereitet und damit der Datenweg für Eingabedaten ED von dem durchgeschleiften Datenweg abgetrennt und an den dem Prozessor zugeordneten Datenweg angeschaltet. In einem Datenregister des Prozessors Pn zwischengespeicherte Eingabedaten sind damit über den Anschluß b übertragbar.

Einen Datentransfer für Eingabedaten ED kann aber auch ein Prozessor selbst anfordern. Dazu ist an den zweiten Eingang des ODER-Gliedes OG X der zweiten Schalteinrichtung 52 eine Steuersignalleitung ETAn angeschlossen. Sie führt bei Anforderungen des Prozessors an die zentrale Steuereinrichtung CCU auf einen Transfer von Eingabedaten EDSignalpotential.

Im Prozessor wirkt sich dieses Signal ebenso aus, wie eine über die Vergleichseinrichtung VE wirksam gewordene Anforderung der zentralen Steuereinrichtung CCUan den Prozessor Pn.

Daneben muß eine derartige Anforderung des Prozessors auf einen Transfer von Eingabedaten auch als Steuersignal bzw. als Steuersignalkombination der zentralen Steuereinrichtung CCU mitgeteilt werden. Dafür ist in F i g. 3 schematisch eine weitere Steuersignalleitung ETA angedeutet. Diese Steuersignalleitung ist über ein weiteres ODER-Glied OG 3 durch den Prozessor Pn durchgeschleift, das nur mit einem negativen Potential auf der Steuersignalleitung ETA durchsteuerbar ist. Damit wird verhindert, daß ein offener Signaleingang der zentralen Steuereinrichtung CCI/eine Prozessoranforderung vortäuscht.

An den zweiten Eingang des ODER-Gliedes OG 3 ist der Ausgang eines Invertergliedes IG angeschlossen, dessen Eingang mit der aus dem Prozessor kommenden Steuersignalleitung ETAn für Anforderungen des Prozessors Pn auf einen Datentransfer für Eingabedaten verbunden ist. Dieses Steuersignal für einen Eingabetransfer wird von einer nicht mehr dargestellten internen Steuereinrichtung des Prozessors Pn erzeugt, die in übMcher Weise den Datenaustausch der an den Prozessor angeschlossenen peripheren Einheiten mit der Zentraleinheit der Datenverarbeitungsanlage koordiniert. In F i g. 3 ist lediglich ein Anschluß c angedeutet, dem dieses Steuersignal intern zugeführt wird.

Die logischen Verhältnisse sind in Fig. 3 eindeutig festgelegt: Ein zweiter, nicht invertierter Ausgang des Invertergliedes IG ist mit dem zweiten Eingang des ODER-Gliedes OC 1 verbunden. Der logische Signalzustand auf der Stcuerleitung ETAn am Eingang des Invertergliedes IG ist nur an dem an das ODER-Glied OG3 angeschlossenen Ausgang des Invertergliedes IC· umgesetzt. So können Anforderungen von Prozessoren auf einen Transfer von Eingabedaten £7} an die zentrale

Steuereinrichtung CCLJ nur mit negativem Potential übertragen werden.

Die Steuersignalleitungen t'TA für Anforderungen von Prozessoren auf pinen Transfer von Eingabedaten sind lediglich stellvertretend für eine Gruppe von weiteren nicht mehl' dargestellten Steuersignalleitungen erwähnt. Alle Steuersignalleitungen dieser Gruppe dienen dazu, Anforderungen der Prozessoren an die zentrale Steuereinrichtung CCU zu vermitteln und sind in gleicher Weise geschaltet. So können die Prozessoren auch Anforderungen auf Fehlerroutinen, Datenketlungen, Unterbrechungen usw. zusammen mit der Prozessornummer und anderen Begleitern an die zentrale Steuereinrichtung CCU richten. Aus der Art der Anforderung und der Prozessornummer ergeben sich besiimm'e Prioritäten für diese Anforderungen, nach denen die zentrale Steuereinrichtung CCU diese Anforderungen abarbeitet bzw. quittiert.

Ein Beispiel von Steuerleitungen, über die ein derartiges Quittungssignal abgegeben wird, ist in F i g. 3 ebenfalls dargestellt. Über ein weiteres ODER-Glied OG 4 ist analog der Steuersignalleitung ETA lediglich in umgekehrter Richtung eine weitere Steuersignalleitung SPR durch den Prozessor Pn durchgeschleift. Sie dient als Spenleitung, durch die ein höher priorisierter Prozessor über einen Signalanschluß ddes ODER Gliedes OG 4 verhindern kann, daß die niedriger priorisierten Prozessoren ein Quittungssignal erhalten. Über diesen Signalanschluß c/kann jeder Prozessor für seine nachgeschalteten Partner in der Kette ein Sperrsignal in die Sperrsignaiieitung SPR einspeisen und damit verhindern, daß diese eine Quittung erhalten.

Schließlich ist in F i g. 3 noch eine weitere Möglichkeit dargestellt, wie die zentrale Steuereinrichtung CCU einen bestimmten Prozessor direkt anfordern kann. Dazu sind weitere Auswahlleitungen AW2 durch den Prozessor Pn derart durchgeschleift, daß der Ausgang einer bestimmten Auswahlleitung gegenüber dem Eingang in dieser Darstellung jeweils um einen Anschlußstift tiefer liegt. Die jeweils unterste Auswahl-Signalleitung ohne Anschluß am Ausgang ist mit einem internen Anschluß e des Prozessors Pn verbunden. Ein Auswahlsignal auf dieser Leitung kann deshalb nur in einem bestimmten, dem intern angeschlossenen Prozessor Pn verarbeitet werden. Diese Auswahlmöglichkeit für einen Prozessor in der Kette hat schaltungstechnisch dieselben Eigenschaften wie die bereits beschriebene Auswahl über die ersten Auswahlleitungen AWi. Denn die Verdrahtungsart der zweiten Auswahlleitungen entspricht in etwa der der Steuerleitungen PNR zur Bildung der Prozessornummer. Von der zentralen Steuereinrichtung CCU ausgesehen, ist dieses Auswahlprinzip unabhängig vom Ausbaugrad der Datenverarbeitungsanlage, jedoch besteht im Hinblick auf die Laufzeit und den Schaltungsaufwand zwischen beiden Auswahlmöglichkeiten ein Unterschied. Die zweite direkte Auswahlmöglichkeit erfordert für jeden gekeiteten Prozessor eine bestimmte Auswahlleitung und benötigt Mehraufwand in der zentralen Steuereinrichtung CCU, hat allerdings den Vorteil, daß Auswahlsignale einem Prozessor direkt ohne Laufzeitverlustc zugeführt werden können.

Es ist wohl deutlich geworden, daß die vorstehende Erläuterung von Ausführungsbeispielen in vereinfachter Weise lediglich prinzipielle Abläufe aufzeigen konnte. Da davon ausgegangen werden darf, daß der Aufbau und die Funktion von F.in-/Ausgabesteuerungen, wie Selektorkanälen oder Multiplexkanälen an sich bekannt ist, wurde vorstehend nur auf besondere, im Zusammenhang mit der Kettenschaltung von Prozessoren eines Ein-/Ausgabesystems wesentlichen Details der Koordinierungsüchaltung bzw. der Schnittstelle zwischen den in Kette geschalteten Prozessoren eingegangen.

Dabei wurde gelegentlich, um das Prinzip deutlich werden zu lassen, die Schaltungsanordnung z. B. in der Anzahl der dargestellten Leitungszüge bewußt schematisiert. Jedem Fachmann ist dabei klar, daß z. B. manche der hier nur als einfache Leitungszüge dargestellten Steuerleitungen in der Praxis nur durch Leitungsbündel zu realisieren sind, da die hier vereinfacht als bestimmte Gruppen von Signalen erläuterten Steuersignale jeweils Kombinationen von Signalen darstellen, in denen bestimmte Begleitsignale enthalten sind, die z. B. der Sicherung des Verfahrensablaufes dienen. Der Praxis näher ist die Annahme, daß die Schnittstelle eine Datenbreite von weit über hundert Signalen besitzt und auch besitzen muß, um modernen Anforderungen an die Datenrate im Verkehr einer Zentraleinheit mit peripheren Einheiten zu genügen. In der vorstehenden Schilderung von Ausführungsbeispielen wurde auf eine derartig detaillierte Darstellung noch bewußt verzichtet, um dafür die prinzipiellen Eigenschaften beim Betrieb von geketteten Prozessoren mit einem eigenen Koordinierungsteil klarer herauszustellen. Alle erläuterten Schaltungsdetails sollten immer wieder darauf hinweisen, daß es mit einem derartigen Koordinierungsteil möglich ist, die Schnittstelle zwischen den geketteten Prozessoren derart auszubilden, daß diese bei gleichartigem Aufbau als beliebige Glieder in einer Kette von Prozessoren dienen und ohne interne Änderungen zusammengeschaltet werden können. Das Betriebssystem der datenverarbeitenden Anlage behandelt die Kette von Prozessoren wie einen einzigen Prozessor, es ist also von dem Ausbaugrad des Ein-/Ausgabesystems unabhängig.

Hierzu 3 Blatt Zeichnungen

Claims (6)

Patentansprüche:

1. Datenverarbeitungsanlage, deren Zentraleinheit neben einem Zentralprozessor und einem Arbeitsspeicher für den Datenverkehr mit peripheren Geräten mindestens noch ein ; ' nomes EinVAusgabewerk enthält, in welchem ir, . schiedenen Ausbaustufen eine wachsende Ai.zahl von gleichartig aufgebauten und mit der Zentraleinheit Daten austauschenden Prozessoren anzuschließen ist, die mit ihren Daten- und Steuersignalwegen über normierte Schnittstellen seriell aneinandergekettet sind und eine aus logischen Netzwerken in Form einer Weiche aufgebaute Koordinierungsschaltung enthalten, mit der ein für den Datenverkehr ausgewählter Prozessor der Kette, gesteuert durch Anforderungs- bzw. Quittungssignale, auf di.; Datenwege durchschaltbar ist, dadurch gekennzeichnet, daß zum Bilden einer jeweils einen Prozessor (Bl-MUXm bzw. Pm) kennzeichnenden Prozessornummer m— 1 mit einer zentralen Steuereinrichtung (CCU) der Zentraleinheit verbundene erste Steuerleitungen (PNR) vorgesehen sind, über die in die Kette der Prozessoren zunächst jeweils negatives Potential eingespeist wird und welche Steuerleitungen durch die Koordinierungsschaltungen (COR) der Prozessoren derart geführt sind, daß eine Steuerleitung jeweils bei identischer Bezeichnung von Anschlußpunkten an den eingangs- bzw. ausgangsseitigen Schnittstellen (SS) eingangsseitig mit dem i-ten und ausgangsseitig mit dem (i+ l)-ten Anschlußpunkt verbunden ist, eine erste Steuerleitung in der Kooirdinierungsschaltjng endet und die ausgangsseitig herausgeführte (m— l)-te Steuerleitung in der Koordinierungsschaltung an Massepotential gelegt ist, daß diese ersten so durch die Koordinierungsschaltung geführten Steuerleitungen in dieser mit einer Codierschaltung (COD) zum binären Verschlüsseln der Prozessornummer verbunden sind und daß zum Adressieren eines bestimmten Prozessors weiterhin zwi^cchen dieser Codierschaltung und einer Anzahl von zweiten Steuerleitungen, den Auswahlleitungen (AWi) für die Prozessorauswahl, eine Vergleichseinrichtung (VE) angeordnet ist, mit der die binär verschlüsselte Prozessornummer mit einer über die letzteren Steuerleitungen übertragenen Auswahlnummer vergleichbar ist.

2. Datenverarbeitungsanlage nach Anspruch 1, gekennzeichnet durch eine Schalteinrichtung (Sl), die aus UND-Gliedern (UGi) aufgebaut ist, deren eine Eingänge an den Ausgang der Vergleichseinrichtung (VE), deren zweite Eingänge jeweils mit einer der parallelen Leitungen des Datenweges für Datenausgabe (AD) und deren Ausgänge mit einem Zwischenspeicher für die Daten im Prozessor verbunden sind.

3. Datenverarbeitungsanlage nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß zum Anschalten eines aufgerufenen Prozessors (Pn) an die Datenwege für Dateneingabe (ED) bzw. zum Durchschalten dieser Datenwege eine weitere Schalteinrichtung (52) vorgesehen ist, in der jeder Leitung des Datenweges ein logisches Glied (OG 2) zugeordnet ist, d?is aus zwei durch eine logische ODER-Verknüpfung zusammengefaßten UND-Gliedern aufgebaut ist, deren einer Eingang jeweils

mit einer Leitung des Datenweges bzw. mit einer an einen im Prozessor angeordneten Zwischenspeicher für Eingabedaten angeschlossenen Leitung (h) und deren anderer Eingang mit einem von zwei zueinander invertierten Ausgängen eines weiteren ODER-Gliedes (OG 1) verbunden ist, dessen Eingänge an den Ausgang der Vergleichseinrichtung (VE) bzw. an eine Signalleitung für Anforderungen auf einen Eingabetransfer des Prozessors (ETAn) angeschlossen sind.

4. Datenverarbeitungsanlage nach Anspruch 1, dadurch gekennzeichnet, daß zum direkten Anfordern eines Prozessors (Pn) durch eine zentrale Steuereinrichtung (CCU) zweite Auswahlleitungen (AW2) vorgesehen sind, die durch die aneinandergeketteten Prozessoren (Pn- 1, Pn, Pn+1) derart durchgeschaltet sind, daß ein Anschluß am Ausgang eines Prozessors gegenüber dem Anschluß am Eingang jeweils um einen Anschlußstift seitenverschoben ist,, und in jedem Prozessor jeweils diejenige Auswahiieitung die Signalieitung für Anforderungen des Prozessors durch die zentrale Steuereinrichtung darstellt, die auf diese Weise nicht mehr an einen Ausgang anschaltbar ist.

5. Datenverarbeitungsanlage nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß für die Anforderungen von Prozessoren an die zentrale Steuereinrichtung (CCU)Steuerleitungen für Anforderungen (z. B. ETA)über ein weiteres ODER-Glied (OG 3) durch einen geketteten Prozessor (Pn)derart durchgeschaltet sind, daß die logisch verknüpften Prozessoranforderungen nur mit negativem Potential übertragen werden, so daß ein offener Eingang keine Anforderungen vortäuscht, wobei jeweils eine Signalleitung für Anforderungen des Prozessors (z. B. ETAn) an den zweiten Eingang des ODER-Gliedes angeschlossen ist.

6. Datenverarbeitungsanlage nach einem der Ansprüche I bis 5, gekennzeichnet durch eine weitere, als Sperrleitung (SPR) ausgebildete Steuerleitung, die von der zentralen Steuereinrichtung (CCU) ausgehend, in Richtung auf den Prozessor (Pn+\) mit der niedrigsten Priorität in jedem Prozessor (Pn) über ein weiteres ODER-Glied (OG 4) geführt ist, an dessen zweiten Eingang ein als Sperrleitung eines jeweils höher priorisierten Prozessors (Pn) angeschlossen ist, über die dieser mit negativem Potential verhindern kann, daß einer der niedriger priorisierten Prozessoren (Pn+1) auf eine Anforderung hin ein Quittungssignal von der zentralen Steuereinrichtung erhält.