DE2344152A1 - Adjustable pulse delay method - has pulse of the same polarity derived from the front and rear flanks of the pulse to be delayed - Google Patents

Abstract

The derived pulse front flanks correspond to the flanks of the pulse to be delayed, and their width to the required delay time. These pulses are applied to the first input of a D-flip-flop set by this pulse train into a stable state determined by pulses to be delayed applied to its second input. Needle pulses may be derived from the pulse to be delayed front and rear flank. The needle pulses start a monostable circuit generating a pulse train whose pulse front flanks coincide with the needle pulses, and widths correspond to the required delay tim. The nondelayed pulse is differentiated and applied to a first input of an AND gate, and also inverted and differentiated and applied to its second input. Needle pulses are collected from the AND gate output.

Description

ROBERT BOSCH FERNSEHANLAGEN GMBH^ 6100 Darmstadt> Robert-Bosch-StraßQ 7ROBERT BOSCH FERNSEHANLAGEN GMBH ^ 6100 Darmstadt > Robert-Bosch-StraßQ 7

Rl. Nr. 1595/73 PLl/Rz/Et Rl. No. 1595/73 PLl / Rz / Et

31.8.1973August 31, 1973

Verfahren zur_einstellbarenProcedure for_adjustable

Schaltungsanordnung zwr_Durchführung__des__VerfahrensCircuit arrangement between implementation of the process

Die Erfindung betrifft ein Verfahren zur einstellbaren Verzögerung von Impulsen und eine Schaltungsanordnung zur Durchführung dieses Verfahrens.The invention relates to a method for adjustable delay of pulses and a circuit arrangement for implementation this procedure.

Sind verschiedene Kamera- oder sonstige Bildgeberanlagen mit unterschiedlichen Kabellängen an einen zentralen Impulsgeber angeschlossen, so sind die übertragenen Videosignale der verschiedenen Bildgeber zeitlich nicht übereinstimmend, da durch die verschiedenen Kabellängen unterschiedliche Verzögerungszniten auftreten. Um dies zu vermeiden, werden üblicherweise die den Bildgeborn zugeführten Impulse unterschiedlich derart verzögert, daß die übertragenen Videosignale an der Stelle, an welcher sie zusammengeschaltet werden, z.B. in einem BiIdmischer, zeitlich wieder übereinstimmen. Bei Parbfernsehstudios wird hierzu üblicherweise das sogenannte ASIC-Impulsgemisch bestehend aus Austastimpulsen A, Synchronimpulsen S und Kennimpulsen K verwendet.Are different camera or other imaging systems with different cable lengths to a central pulse generator connected, the transmitted video signals are different Imager does not match in terms of time, as different delay times are due to the different cable lengths appear. In order to avoid this, the pulses supplied to the imagers are usually different in this way delays the transmitted video signals at the point at which they are interconnected, e.g. in a picture mixer, coincide again in time. In the case of TV studios, the so-called ASIC pulse mixture is usually used for this purpose consisting of blanking pulses A, synchronizing pulses S and identification pulses K are used.

Bisher wurde die Verzögerung der Impulse durch künstliche Kabel, dargestellt durch eine Anzahl von LC-Gliedern, bewirkt. Werden mehrere solche Glieder hintereinander geschaltet, so kann durch Wahl des Abgriffes an einem bestimmten LC-Glied eine gewünschte Verzögerungszeit eingestellt werden. Diese Anordnung hat jedoch Avesentliche Nachteile. Da zur Erzielung 2, -. Until now, the impulses were delayed by artificial cables, represented by a number of LC elements. If several such elements are connected in series, a desired delay time can be set by selecting the tap on a specific LC element. However, this arrangement has significant disadvantages. Since to achieve 2, -.

509815/1029509815/1029

ROBERT BOSCH FERNSEHANLAGEN GMBH ^ ν t *t ιROBERT BOSCH FERNSEHANLAGEN GMBH ^ ν t * t ι

Rl. Nr. 1595/73 - 2 -Rl. No. 1595/73 - 2 -

einer bestimmten Impuls-Flankensteilheit eine entsprechend hohe Grenzfrequenz der Anordnung erforderlich ist, müßen relativ viele Glieder zur Erreichung einer großen Gesamtverzögerungszeit hintereinander geschaltet werden. Bei einer Flankensteilheit von etwa 300 ns ist beispielsweise nur eine Verzögerungszeit von etwa 15o ns pro Verzögerungsglied möglich. Zum Ausgleich einer Kabellänge von 400 m ist eine Ver— zögerungsdauer von insgesamt etwa 2JUs notwendig. Dazu sind also etwa 14 Einzelverzögerungsglieder erforderlich. Diese Glieder können entweder durch eine auf einen Stab gewickelte Anreihung von Spulen mit angeschlossenen Kondensatoren oder durch die Hintereinanderschaltung von käuflichen Einzelgliedern hergestellt werden. Beide Methoden sind aber recht kostspielig. Außerdem ist zur Einstellung der Verzögerungszeit ein großer Aufwand an Schaltern und/ notwendig. Ferner erlaubt der Schalter nur eine stufenweise Einstellung der . Verzögerungszeit,. wobei deren Abstufung beispielsweise mit 150 ns für viele Zwecke bereits zuviel ist. Es worden daher für Studiogeräte Anordnungen verwendet, bei denen zu dieser groben Abstufung noch eine Anordnung mit feiner Abstufung durch weitere Laufzeitketten nachgeschaltet wird, jadurch erhöhen sich jedoch weiterhin die Kosten.one corresponding to a certain pulse edge steepness high cut-off frequency of the arrangement is required, a relatively large number of elements must be used to achieve a large total delay time can be connected in series. With an edge steepness of about 300 ns, for example, only one Delay times of around 15o ns per delay element are possible. To compensate for a cable length of 400 m, a ver- A total delay of around 2JUs is necessary. These are thus about 14 individual delay elements are required. These links can either be wound on a rod Alignment of coils with connected capacitors or through the series connection of individual elements that can be bought getting produced. However, both methods are quite expensive. In addition, a large amount of switches and / or switches is necessary to set the delay time. Further the switch only allows the. Delay Time,. their gradation, for example, with 150 ns is already too much for many purposes. It has therefore been used for studio equipment arrangements in which to this coarse gradation is followed by an arrangement with fine gradation through further runtime chains, yes however, the cost continues to increase.

Aufgabe der Erfindung ist es daher, ein kostensparendes und sicheres Verfahren zur einstellbaren Verzögerung von Impulsen anzugeben.The object of the invention is therefore to provide a cost-saving and reliable method for the adjustable delay of pulses to specify.

Das erfindungsgemäße Verfahren zur einstellbaren Verzögerung von Impulsen ist dadurch gekennzeichnet, daß von der Vorderünd Rückflanke der zu verzögernden Impulse'je ein-Impuls mit gleicher Polarität abgeleitet wird, dessen Vorderflanke mit den Flanken der zu verzögernden Impulse übereinstimmen und dessen Dauer der gewünschten Verzögerungszeit entspricht und daß diese Impulse dem ersten Eingang einer bistabilen Schalt-The inventive method for the adjustable delay of pulses is characterized in that from the front end Trailing edge of the impulses to be delayed each one impulse with the same polarity is derived, the leading edge of which coincides with the edges of the pulses to be delayed and the duration of which corresponds to the desired delay time and that these pulses go to the first input of a bistable switching

- 3 509815/1029 - 3 509815/1029

ROBERT BOSCH FERNSEHANLAGEN GMBH Rl. Nr. 1595/73 - 3 -ROBERT BOSCH FERNSEHANLAGEN GMBH Rl. No. 1595/73 - 3 -

stufe zugeführt wird, die durch diese Impulsfolge jeweils in denjenigen stabilen Zustand geschaltet wird, welcher durch die einem zweiten Eingang zugeführten Signale bestimmt ist _r vorzugsweise eines D-Flip-Flops_r an deren zweiten Eingang die zu verzögernden Impulse anliegen und an de r en Ausgang die verzögerten Impulse entstehen.stage is supplied, which is switched by this pulse sequence in each stable state which is determined by the signals fed to a second input _r preferably a D flip-flop _r at the second input of the pulses to be delayed and at de r s output the delayed impulses arise.

Mit diesem Vorfahren wird erreicht, daß am Ausgang des D-Flip-Flops ein verzögerter Impuls abnehmbar ist, bei dem Vorder- und Rüekflanke um einen gleichen, stufenlos einstellbaren, Betrag verzögert sind..With this method it is achieved that at the output of the D flip-flop a delayed pulse can be removed, with the leading and trailing edge by the same, infinitely adjustable, Amount are delayed ..

Die Erfindung soll nunmehr anhand eines in den Figuren i und 2 dargestellen Ausführungsbeispiels näher erläutert werden, wobei nur die zum Vorständnis der Erfindung notwendigen Teile eingezeichnet sind. In beiden Figuren vorkommende gleiche Teile sind mit gleichen Bezugszeichen versehen. Es zeigen:The invention will now be explained in more detail with reference to an embodiment shown in Figures i and 2, only the parts necessary for understanding the invention are shown. The same parts appearing in both figures are provided with the same reference numerals. Show it:

Figur i eine erfindungsgemäße Schaltungsanordnung zur einstellbaren Verzögerung von Impulsen,Figure i shows a circuit arrangement according to the invention for adjustable Delay of pulses,

FijLur 2 eine bevorzugte Ausführungsform der monostabilen Schaltstufe in Figur 1,FijLur 2 a preferred embodiment of the monostable Switching stage in Figure 1,

Figur 3 eine Verzögerungsanordnung für das ASK-Impulsgemisch eines Farbfernsehsignal unter Verwendung von Schaltungsanordnun^nnach Fig. i.FIG. 3 shows a delay arrangement for the ASK pulse mixture a color television signal using circuitry shown in FIG.

In der Schaltungsanordnung gemäß Figur i liegt der zu verzögernde Impuls/an der Eingangsklemme 1. Mit dem an die Klemme angeschlossenen Invertierglied 2 wird die Polarität" des Impulses geändert, so daß am Ausgang des Gliedes 2 der Impuls a*entsteht. Die Impulse a bzw. 5" werden Differenziergliedern 3,4 bzw. 5,6 zugeführt, womit die Impulse b bzw. c erzeugt werden. Die Differenzierglieder sind an je einen Eingang eines UND-The circuit to be delayed is in the circuit arrangement according to FIG Pulse / at the input terminal 1. With the inverter 2 connected to the terminal, the polarity "of the pulse changed, so that the pulse a * arises at the output of member 2. The pulses a and 5 "are fed to differentiators 3, 4 and 5, 6, with which the pulses b and c are generated. The differentiators are each connected to an input of an AND

509815/1029509815/1029

23441S223441S2

ROBERT BOSCH FERNSEHANLAGEN GMBH . £ v> *+H t *^ 4.ROBERT BOSCH FERNSEHANLAGEN GMBH. £ v> * + H t * ^ 4.

Rl. Nr. 1595/73 - 4 - Rl. No. 1595/73 - 4 -

Gatters 7 angeschlossen. Die bei der Differenzierung entstehenden positiven Spitzen sind wirkungslos,, da zu dieser Zeit der entsprechende Eingang des Gatters 7 durch die über die Widerstände 4 bzw. 6 zugeführte positive Spannung auf L und gleichzeitig der jeweilige andere Gattereingang durch die negativen Impulse auf 0 liegt, so daß am Ausgang ein negativer Impuls entsteht. Durch eine geeignete Dimensionierung der Zeitkonstanten der Differenzierglieder 3,4 bzw. 5,6 wird erreicht _r daß die vom Ausgang abgenommenen Impulse d außerordentlich schmal sind, sogenannte Nadelimpulse. Diese Impulsed treten an der Stelle der Vorder- bzw, Rückflanke des zugeführten Impulses a auf und schalten die monostabile Schaltstufe 8. Am Ausgang der Schaltstufe 8 entsteht eine Impulsfolge e, deren Impulsdauer mit Hilfe des Einstellers 9 stufenlos eingestellt werden kann. Diese Impulsfolge e wird an den Takteingang T eines D-Flip-Flops angelegt. Dem Informationseingang D des D-Flip-Flops 11 wird der unverzögerte Impuls a zugeführt. Dieser bwirkt>jedoch zur Zeit t_Q nooh keine Änderung des Schaltzustandes des D-Flip-Flops 11, da zu dieser Zeit am Takteingang ein negativer Impuls der Impulsfolge β liegt, zur Taktung jedoch eine positive Spannung erforderlich ist. Diese setzt mit den Rückflanken t_Q +At bzw. t₁ + Δ t der Impulsfolge e ein. Durch diese Rückflanken erfolgt die Umschaltung des D-Flip-Flops 11, und somit erscheint am Ausgang Q des D-Flip-Flops 11 der verzögerte Impuls f, wobei sowohl Vorder- als auch Rückflanke um den gleichen Betrag ^t verschoben sind. Die maximal einstellbare Verzögerungszeit ist dabei gleich der Impulsbreite des zugeführten Impulses a.Gate 7 connected. The positive peaks resulting from the differentiation are ineffective, since at this time the corresponding input of the gate 7 is at L due to the positive voltage supplied via the resistors 4 or 6 and at the same time the respective other gate input is at 0 due to the negative pulses that a negative pulse occurs at the output. By an appropriate dimensioning of the time constants of the differentiating elements 3.4 and 5.6 is achieved that the _r taken from the output pulses are extremely narrow d, so-called needle pulses. These impulses occur at the point of the leading or trailing edge of the supplied pulse a and switch the monostable switching stage 8. At the output of switching stage 8, a pulse train e is created, the pulse duration of which can be continuously adjusted with the aid of the adjuster 9. This pulse train e is applied to the clock input T of a D flip-flop. The information input D of the D flip-flop 11 is supplied with the undelayed pulse a. This causes no change in the switching state of the D flip-flop 11 at time t _Q , since at this time there is a negative pulse of the pulse sequence β at the clock input, but a positive voltage is required for clocking. This begins with the trailing edges t _Q + At or t ₁ + Δ t of the pulse train e. These trailing edges switch the D flip-flop 11, and thus the delayed pulse f appears at the output Q of the D flip-flop 11, both leading and trailing edges being shifted by the same amount ^ t. The maximum adjustable delay time is equal to the pulse width of the supplied pulse a.

Der in Figur 2 dargestelltenponostabilen Schaltstufe werden die Nadelimpulse d über Klemme 15 zugeführt, welche mit dem ersten Eingang 16 eines UND-Gatters 17 verbunden ist. Dessen Ausgang 18 ist an das die Umschaltzeit der monostabilen Schaltstufe bestimmende Zeitkonstantenglied 19, 20 angeschloeser Die Umschaltzeit ist außerdem von der mit dem Potentiometer The ponostable switching stage shown in FIG. 2 is fed the needle pulses d via terminal 15, which is connected to the first input 16 of an AND gate 17. Its output 18 is connected to the time constant element 19, 20 which determines the switching time of the monostable switching stage. The switching time is also different from that of the potentiometer

509815/1029509815/1029

BAD ORIGINALBATH ORIGINAL

ROBERT BOSCH FERNSEHANLAGEN GMBH 2344152ROBERT BOSCH FERNSEHANLAGEN GMBH 2344152

Rl. Nr. 1595/73 - 5 - Rl. No. 1595/73 - 5 -

einstellbaren Gleichspannung abhängig, welche über eine Diode 21 an das Zeitkonstantenglied 19,20 angelegt ist. An dieses ist außerdem ein Transistor 22 angeschlossen, dessen Emitter mit dem Emitter eines weiteren Transistors 23 verbunden ist, die von einer Konstantstromquelle 24 gespeist werden. Die Basis des Transistors 23 ist an den negativen Pol - Ug der Betriebsspannungsquelle und der Kollektor über einen Widerstand 26 an den positiven Pol + U_ß angeschlossen. Der Kollektor des Transistors 23 ist mit dem zweiten Eingang 27 des UND-Gatters 17 verbunden.adjustable DC voltage, which is applied via a diode 21 to the time constant element 19, 20. A transistor 22 is also connected to this, the emitter of which is connected to the emitter of a further transistor 23 which is fed by a constant current source 24. The base of the transistor 23 is connected to the negative pole - Ug of the operating voltage source _{and the collector via a resistor 26 to the positive pole + U ß.} The collector of the transistor 23 is connected to the second input 27 of the AND gate 17.

Werden nun dem Eingang 16 des UND-Gatters 17 Nadelimpulse d zugeführt,, so liegt der Eingang 27 zunächst auf L. Durch die negativen Nadelimpulse d entsteht am Ausgang 18 des UND-Gatters 0. Per Kondensator 19 hat sich während der Zeit zwischen den Nadelimpulsen vom Ausgang 18 über die Diode 21 nach einem vom Potentiometer 9 abgenommenen Potential aufgeladen. Durch die negative Planke der Nadelimpulse wird die Basis des Transistors 22 negativ und dieser somit gesperrt. Der bisher stromlose Transistor 23 wird stromführend und seine Kollektorspannung negativ. Diese wird dem zweiten Eingang 27 des UND-Gatters 17 zugeführt, wodurch der Ausgang IS auch dann noch auf 0 liegt» wenn das Potential am Eingang 16 bereits wieder auf L gesprungen ist. Der Kondensator 19 wird nun allmählich über den Widerstand 20 umgelaöLen. Diese Umladung wird so lange dauern, bis das Potential an der Basis des Transistors 22 gerade positiver wird als das Potential an der Basis des Transistors 23.Are now the input 16 of the AND gate 17 needle pulses d fed ,, so the input 27 is initially on L. Through the negative needle impulses d arises at the output 18 of the AND gate 0. Per capacitor 19 has during the time charged between the needle pulses from the output 18 via the diode 21 according to a potential taken from the potentiometer 9. Due to the negative edge of the needle pulses, the base of transistor 22 becomes negative and the transistor is therefore blocked. The previously de-energized transistor 23 is energized and its collector voltage is negative. This is the second input 27 of the AND gate 17 supplied, whereby the output IS also then still at 0 »if the potential at input 16 is already jumped to L again. The capacitor 19 is now gradually reversed via the resistor 20. This reloading will last until the potential at the base of the transistor 22 is just more positive than the potential at the Base of transistor 23.

Dann entsteht am Kollektor des Transistors 23 wieder L, so daß am Ausgang 18 dos Gatters 17 wieder L erscheint. Der Kondensator 19 kann sich erneut aufladen.Then L appears again at the collector of the transistor 23, so that L appears again at the output 18 of the gate 17. Of the Capacitor 19 can recharge.

509815/1029509815/1029

ROBERT BOSCH FERNSEHANLAGEN GMBH 2344152ROBERT BOSCH FERNSEHANLAGEN GMBH 2344152

Rl. Nr. 1595/73 . - 6 - Rl. No. 1595/73 . - 6 -

Die Anordnung hat den Vorteil, daß mit einer Gleichspannung _r. die vom Potentiometer 9 abgegriffen wird» die Dauer des von der monostabilen Schaltstufe erzeugten Impulses entsprechend einstellbar ist. Da die Umladung des Kondensators 19 über den Widerstand 20 im ausgenutzten Bereich fast zeitlinear verläuft _γ ist die zeitliche Abhängigkeit des "erzeugten Impulses fast proportional zur Stellung des Potentiometers 9. Wird der Widerstand 20 durch eine Konstantstromquelle ersetzt, ist die zeitliche Abhängigkeit proportional.The arrangement has the advantage that with a DC voltage _r . which is picked up by the potentiometer 9 »the duration of the pulse generated by the monostable switching stage can be adjusted accordingly. Since the charge reversal of the capacitor 19 via the resistor 20 in the utilized area runs almost linearly _γ the time dependence of the "generated pulse is almost proportional to the position of the potentiometer 9. If the resistor 20 is replaced by a constant current source, the time dependence is proportional.

Die in Figur 3 dargestellte Verzögerungsanordnung für das ASK-Impulsgemisch eines PAL-Farbfernsehsignals besteht im wesentlichen aus zwei Kanälen mit je einer Schaltungsanordnung zur einstellbaren Verzögerung von Impulsen nach Figur 1. Da der Abstand zwischen Rückflanke des S-Impulses und Vorderkante des K-Impulses bei Toleranzen sehr gering werden kann,, ist es zweckmäßig, daß Impulsgemisch auf zwei Kanäle aufzuteilen,, wobei ein Kanal für den S-Impuls und der zweite für das AK-Gemisch vorgesehen ist.The delay arrangement shown in Figure 3 for the ASK pulse mixture of a PAL color television signal consists of essentially of two channels, each with a circuit arrangement for the adjustable delay of pulses according to Figure 1. Da the distance between the trailing edge of the S-pulse and the leading edge of the K-pulse can be very small with tolerances, it is advisable to divide the pulse mixture into two channels, one channel being provided for the S pulse and the second for the AK mixture.

Der S-Impuls wird über Klemme 31 einer ersten Schaltungsanordnung 32 zur einstellbaren Verzögerung gemäß Figur 1 zugeführt. Der Α-Impuls liegt über Klemme 33 an dem einen Eingang eines ODER-Gatters 34. An den zweiten Eingang des ODER-Gatters gelangt der an Klemme 36 liegende K-Impuls über ein Invertierglied 37. Am Ausgang des ODER-Gatters 34 entsteht das Gemisch aus dem Α-Impuls und dem invertierten K-Impuls. Dieses Gemisch wird dem Eingang der zweiten Schaltungsanordnung 38 zur einstellbaren Verzögerung gemäß Figur 1 zugeführt. An den Ausgängen der Schaltungsanordnungen 32 bzw. 38 sind der verzögerte S-Impuls bzw. das verzögerte AK-Impulsgemisch abnehmbar. Zur Einstellung der Verzögerungszeiten beider Schaltungsanordnungen 32 und 38 dient der Einsteller 9,. wobei die beiden Schaltungsanordnungen 32 und 38 so justiert sind, daß sie mit derselben Gleichspannung dieselbe Verzögerungszeit erzeugen.The S-pulse is fed via terminal 31 to a first circuit arrangement 32 for the adjustable delay according to FIG. The Α pulse is via terminal 33 at one input of an OR gate 34. At the second input of the OR gate the K-pulse at terminal 36 arrives via an inverting element 37. At the output of the OR gate 34, the mixture of the Α pulse and the inverted K pulse arises. This mixture is fed to the input of the second circuit arrangement 38 for the adjustable delay according to FIG. At the exits the delayed S-pulse or the delayed AK-pulse mixture can be removed from the circuit arrangements 32 and 38, respectively. To the The adjuster 9 is used to set the delay times of both circuit arrangements 32 and 38. the two circuit arrangements 32 and 38 being adjusted to be with the same DC voltage generate the same delay time.

509815/1029509815/1029

ROBERT BOSCH FERNSEHANLAGEN GMBH El. Nr. 1595/73 - 7 -ROBERT BOSCH FERNSEHANLAGEN GMBH El. No. 1595/73 - 7 -

Das am Ausgang der Schaltungsanordnung 32 entstehende verzögerte S-Signal und das am Ausgang der Schaltungsanordnung entstehende verzögerte AK-Impulsgemisch werden mit Hilfe der beiden Widerstände 39 und 41 zu dem vollständigen ASK-Impulsgemisch addiert, welches an der Ausgangsklemme 42 abnehmbar ist,The delayed S signal arising at the output of the circuit arrangement 32 and that at the output of the circuit arrangement The resulting delayed AK pulse mixture becomes the complete ASK pulse mixture with the aid of the two resistors 39 and 41 added, which can be removed from output terminal 42,

509815/1029509815/1029

Claims (6)

ROBERT BOSCH FERNSEHANLAGEN GMBH _} 61 Darmstadt, Robert-Bosch-Str. 7ROBERT BOSCH FERNSEHANLAGEN GMBH _} 61 Darmstadt, Robert-Bosch-Str. 7th Rl.-Hr. 1595/73 - 8 - PLI-Rz/Jo Rl.-Hr. 1595/73 - 8 - PLI margin no. / Jo "~~" 31.8.1973"~~" 8/31/1973 PatentansprücheClaims Verfahren zur einstellbaren Verzögerung von Impulsen, dadurch gekennzeichnet, daß von der Vorder- und Rückflanke der zu verzögernden Impulse (a) je ein Impuls mit gleicher Polarität abgeleitet wird, dessen Vorderflanke mit den Flanken der zu verzögernden Impulse übereinstimmen und dessen Dauer der gewünschten Verzögerungszeit entspricht und daß diese Impulse dem ersten Eingang (T) einer bistabilen Schaltstufe (11) zugeführt wird, die durch diese Impulsfolge (e) jeweils in denjenigen stabilen Zustand geschaltet wird, welcher durch die einem zweiten Eingang zugeführten Signale bestimmt ist, vorzugsweise eines D-Flip-Flops, an deren' zweiten Eingang (D) die zu verzögernden Impulse anliegen und an deren- Ausgang (Q) die verzögerten Impulse (f) entstehen.Method for the adjustable delay of pulses, thereby characterized in that from the leading and trailing edges of the pulses to be delayed (a) one pulse each with the same Polarity is derived whose leading edge coincide with the edges of the pulses to be delayed and whose Duration corresponds to the desired delay time and that these pulses are fed to the first input (T) of a bistable switching stage (11) is supplied, which is switched by this pulse sequence (e) in each case in that stable state which is determined by the signals fed to a second input, preferably a D flip-flop, at their 'second Input (D) the pulses to be delayed are present and at their output (Q) the delayed pulses (f) arise. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß von der Vorder- und Rückflanke des zu verzögernden Impulses (a) je ein Nadelimpuls (d) abgeleitet wird, daß die l'adelimpulse eine monostabile Schaltstufe (8) starten, und daß die monostabile Schaltstufe eine Impulsfolge (e) erzeugt, deren Impuls-Vorderflanken zeitlich mit den Nadelimpulsen übereinstimmen und deren Impulsdauer der gewünschten Verzögerungszeit entspricht. 2. The method according to claim 1, characterized in that of A needle pulse (d) is derived from the leading and trailing edge of the pulse to be delayed (a) so that the needle pulse start a monostable switching stage (8), and that the monostable switching stage generates a pulse train (e) whose pulse leading edges coincide in time with the needle pulses and whose pulse duration corresponds to the desired delay time. 3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß der unverzögert'e Impuls (a) einerseits differenziert (b) dem ersten Eingang eines UND-Gatters (7) und andererseits invertiert (ST) und differenziert (c) dem zweiten Eingang des UND-Gatters zugeführt wird und daß am Ausgang des UND-Gatters die Nadelimpulse·(d) abnehmbar sind.3. The method according to claim 2, characterized in that the undelayed pulse (a) on the one hand differentiates (b) the first input of an AND gate (7) and on the other hand inverted (ST) and differentiated (c) the second input of the AND gate is supplied and that the needle pulses · (d) can be removed at the output of the AND gate. 509815/1029509815/1029 ROBERT BOSCH FERNSEHÄNLAGEN GMBH 'ROBERT BOSCH FERNSEHÄNLAGEN GMBH ' Rl.-ITr. 1595/73 _ _g _ ^! Rl.-ITr. 1595/73 _ _g _ ^! 4. Schaltungsanordnung zur Durchführung des Verfahrens nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet, daß die Eingangsklemme (1), an welcher die zu verzögernden Impulse (a) anliegen, einerseits über ein Differenzierglied (3,4) mit dem ersten Eingang des UIID-Gatters (7) und andererseits über ein Invertierglied (2) und ein weiteres Differenzierglied (5,6) mit dem zweiten Eingang des Ul¹ID-Gatters verbunden ist, daß der Ausgang des UIID-Gatters an den Eingang der monostabilen Schaltstufe (8) angeschlossen ist, deren die Umschaltzeit beeinflussende Spannung einstellbar ist, und daß der Ausgang der monostabilen Schaltstufe mit dem Takteingang (T) des D-Flip-Flops verbunden ist, dessen Informationsei—ngang (D) an die Eingangsklemme (1) angeschlossen ist und an dessen Ausgang (Q) die verzögerten Impulse (f) abnehmbar sind.4. Circuit arrangement for carrying out the method according to claims 1 to 3, characterized in that the input terminal (1) at which the pulses (a) to be delayed are applied, on the one hand via a differentiating element (3, 4) to the first input of the UIID -Gatters (7) and on the other hand via an inverting element (2) and another differentiating element (5,6) is connected to the second input of the Ul ¹ ID gate that the output of the UIID gate to the input of the monostable switching stage (8 ) is connected, the voltage influencing the switching time is adjustable, and that the output of the monostable switching stage is connected to the clock input (T) of the D flip-flop, whose information input (D) is connected to the input terminal (1) and at the output (Q) of which the delayed pulses (f) can be removed. 5, Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, daß die monostabile Schaltstufe (8). ein UHD-Gatter (17) enthält, an dessen ersten Eingang (16) die liadelimpulse (d) anlegbar sind und dessen Ausgang (18) mit dem die Umschaltzeit bestimmenden Zeitkonstantenglied (19,20) verbunden ist, daß an das Zeitkonstantenglied einerseits über eine Diode (21) die die Umschaltzeit beeinflussende Spannung angelegt ist und andererseits die Basis eines in Kollektorschaltung betriebenen Transistors (22) angeschlossen ist, dessen Emitter mit dem" Emitter eines -weiteren Transistors (23) verbunden ist, daß die zusammengeschalteten Emitter der beiden Transistoren an eine Konstantäromquelle (24) angeschlossen sind, daß die Basis des weiteren Transistors (23) mit dem einen Pol (-Ug ) der Betriebsspannungsquelle und dessen Kollektor über einen Widerstand (26) mit dem anderen Pol (+ Ug) verbunden ist und außerdem an den zweiten Eingang (27) des UIID-Gatters angeschlossen ist.5, circuit arrangement according to claim 4, characterized in that that the monostable switching stage (8). contains a UHD gate (17), at the first input (16) of which the charge impulses (d) can be applied and the output (18) of which is connected to the time constant element (19, 20) which determines the switching time, that the voltage influencing the switching time is applied to the time constant element on the one hand via a diode (21) is and on the other hand the base of a collector-operated transistor (22) is connected, whose Emitter connected to the "emitter of another transistor (23) is that the interconnected emitters of the two transistors are connected to a constant voltage source (24) are that the base of the further transistor (23) with one pole (-Ug) of the operating voltage source and its Collector is connected to the other pole (+ Ug) via a resistor (26) and also to the second input (27) of the UIID gate is connected. 509815/1029509815/1029 ROBERT BOSCH FERNSEHANLAGEN GMBH . L· *> η η ι υ a. Rl.-Hr. 1595/73 - 10 - ROBERT BOSCH FERNSEHANLAGEN GMBH . L *> η η ι υ a. Rl.-Hr. 1595/73 - 10 - 6. Verzögerungsschaltung für die Synchronimpulse (S), die Austastimpulse (A) iind die Kennimpulse (K) eines Farbfernsehsignales in einem Fernsehstudio unter Verwendung der Schaltungsanordnungen nach Anspruch 4, dadurch gekennzeichnet, daß eine erste dieser Schaltungsanordnungen (32) zur einstellbare Verzögerung von Impulsen vorgesehen ist, deren Eingang mit der Eingangsklemme (31) für die Synchronimpulse (S) verbunden ist,daß eine zv/eite (38) dieser Schalttingsanordnungen zuieinstellbaren Verzögerung von Impulsen vorgesehen ist, deren Eingang mit dem Ausgang eines ODER-Gatters (34) verbunden ist, daß der eine Eingang des ODER-Gatters an die Eingangsklemme (33) für die Austastimpulse (A) und der andere Eingang des ODER-Gatters über ein Invertierglied (37) an die Eingangsklemme (36) für die Kennimpulse (K) angeschlossen ist, daf3 die beiden Schaltungsan-ordnungen (32,38) zur einstellbaren Verzögerung von Impulsen gemeinsam an die die Umschaltzeit beeinflussende Spannung angeschlossen ist, und daß deren Ausgänge über je einen Widerstand (39,41) mit der gemeinsamen Ausgangsklemme (42) für das ASK-Impuls-Gemisch verbunden ist.6. Delay circuit for the sync pulses (S), the blanking pulses (A) iind the identification pulses (K) of a color television signal in a television studio using the circuit arrangements according to Claim 4, characterized in that a first of these circuit arrangements (32) is provided for the adjustable delay of pulses, the input of which with the input terminal (31) for the sync pulses (S) is connected so that a second (38) of these switching arrangements can be adjusted Delay of pulses is provided, the input of which is connected to the output of an OR gate (34) is that one input of the OR gate to the input terminal (33) for the blanking pulses (A) and the other input of the OR gate is connected via an inverter (37) to the input terminal (36) for the identification pulses (K), daf3 the two circuit arrangements (32, 38) for the adjustable delay of pulses together to the switchover time influencing voltage is connected, and that its outputs each via a resistor (39,41) with the common Output terminal (42) for the ASK pulse mixture is connected. 509815/1029509815/1029 AA . Leerseite AA. Blank page