DE2333299B2 - Schaltungsanordnung zur Umsetzung von Analog-Signalen in PCM-Signale und von PCM-Signalen in Analog-Signale - Google Patents

Description

Bei der Übertragung von Nachrichtensignalen zwischen einer Sendestelle und einer Empfangsstelle sind in Analogform vorliegende Nachrichtensignale häufig in digitaler Form über die Sendestelle mit der Empfangsstelle verbindende Übertragungsstrecken zu übertragen. Dabei werden die betreffenden Nachrichtensignale über die jeweilige Übertragungsstrecke häufig in pulscodemodulierter Form übertragen. Bevor die Nachrichtensignale in dieser Form vorliegen, also als PCM-Signale auftreten, sind sie auf der Sendeseite häufig zunächst in pulsamplitudenmodulierter Form vorhanden, also als PAM-Signale. In diese Modulationsform, also als PAM-Signale, sind die über die betreffende Übertragungsstrecke übertragenen PCM-Signale auf der Empfangsseite häufig wieder weiterzuführen.

Im Zusammenhang mit der Umsetzung von PAM-Signalen in PCM-Signale und von PCM-Signalen in PAM-Signale ist es bereits bekannt (DT-OS 20 24 963), nicht jeweils eine lineare Umsetzung der einen Signale in die anderen Signale vorzunehmen, sondern eine Umsetzung entsprechend dem Verlauf einer nichtlinearen Knickkennlinie vorzunehmen, und zwar sendeseitig entsprechend dem Verlauf einer Kompandierungskenn-

linie und empfangsseitig entsprechend dem Vertauf einer Expandierungskennlinie. Dabei ist so vorgegangen, daß die PAM-Signale dem einen Eingang eines Vergleichers zugeführt werden, dessen anderem Eingang die Ausgangsspannung eines sogenannten Codierers zugeführt wird. Die Ausgangsspnnnung dieses Codierer= ändert sich auf die Zuführung einer sich linear ändernden Eingangsspannung entsprechend einer sich logarithmisch ändernden Quantisierungskennlinie. Die Steuerung der Abgabe der Ausgangsspannung von dem Codierer erfolgt von einer Codiersteuerung her, die außerdem den Zählbetrieb eines Zählers steuert, dessen jeweilige Zählerstellung die der jeweiligen Augenblicksamplitude der Ausgangsspannung des Codierers entsprechende Codefolge darstellt Wird eine Obereinstimmung zwischen der Amplitude des PAM-Signals und dem Ausgangssignal des Codierers festgestellt, so wird der Betrieb des Zählers stillgesetzt. Der erreichte Zählerstand des Zählers wird dann als das dem genannten PAM-Signal entsprechende PCM-Signal ausgesendet Dieses PCM-Signal wird *aif der Empfangsseite in ein Schieberegister eingeleitet, welches über eine Codiersteuerung einen Decoder ansteuert Dieser Decoder gibt auf die betreffende Ansteuerung hin ein Ausgangssignal ab, das sich entsprechend dem Verlauf einer zu der genannten Kompandierungskennlinie passenden gegenläufigen Expandierungskennlinie ändert Mit Erreichen einer der Codefolge des PCM-Signals entsprechenden Amplitude der Ausgangsspannung des Decoders wird dessen Ausgangsspannung empfangsseitig als dem PCM-Signal entsprechendes PAM-Signal abgegeben.

Obwohl bei der vorstehend betrachteten bekannten Schaltungsanordnung PAM-Signale in PCM-Signale unter Berücksichtigung einer Kompandierungskennlinie und PCM-Signale in PAM-Signale unter Berücksichtigung einer zu der betreffenden Kompandierungskennlinie gegenläufigen Expandierungskennlinie umgesetzt werden können, ist der erforderliche schaltungstechnische Aufwand jedoch relativ hoch. Dies wird besonders deutlich, wenn man einmal den Einsatz der vorstehend betrachteten Anordnungen in einem Nachrichtenübertragungssystem betrachtet, bei dem die einzelnen Nachrichtenübertragungsstellen jeweils eine Empfangsstelle und eine Sendestelle aufweisen. In diesem Fall sind dann für jede derartige Nachrichtenübertragungsstelle die beiden vorstehend betrachteten bekannten Anordnungen vorzusehen.

Bei einer weiteren (aus der FR-PS 2133 522) bekannten Schaltungsanordnung zur Umsetzung von PAM-Signalen in PCM-Signale und zur Umsetzung von PCM-Signalen in PAM-Signale wird zur Umsetzung der PAM-Signale in PCM-Signale eine zeitlich sich ändernde Ausgangsspannung eines als Funktionsgenerator arbeitenden Digital-Analog-Umsetzers, der von einem taktgesteuerten Impulszähler angesteuert wird, mit dem PAM-Signal in einem Analog-Vergleicher verglichen. Bei Feststellung einer Übereinstimmung zwischen den miteinander verglichenen Signalen gibt der Analog-Vergleicher ein Ausgangssignal ab, welches zur Stillsetzung eines weiteren, gesondert vorgesehenen Zählers ausgenutzt wird, der dem betreffenden Analog-Vergleicher zugehörig ist. Dieser gesonderte Zähler ist ebenfalls taktgesteuert Die Zählerstellung dieses gesonderten Zählers entspricht dem umzusetzenden PAM-Signal.

Zur Umsetzung eines PCM-Signals in ein PAM-Signal wird bei der betreffenden bekannten Schaltungsanordnung das PCM-SignaJ nach Einspeicherung in einem Eingaberegister mit einer sich kontinuierlich ändernden Codefolge in einem Digital-Vergleicher verglichen. Diese sich kontinuierlich ändernde Codefolge liefert entweder ein gesonderter taktgesteuerter Zähler oder der Zähler, der den Digital-Analog-Wandler steuert. Stellt der Digital-Vergleicher eine Übereinstimmung zwischen den miteinander verglichenen Codes fest so wird die zu dem betreffenden Zeitpunkt von dem

ίο Digital-Analog-Wandler abgegebene analoge Ausgangsspannung über eine von dem Digital-Vergleicher aktivierte Ausgangseinrichtung abgegeben. Diese Ausgangsspannung entspricht damit dem umzusetzenden PCM-Signal.

Wie vorstehend dargelegt benötigt die betrachtete bekannte Schaltungsanordnung unter anderem zumindest zwei Zähler für die Umsetzung eines PAM-Signals in ein PCM-Signal und zur Umsetzung eines PCM-Signals in ein PAM-Signal.

Es ist zwar auch (aus der Zeitschrift »IBM Technical Disclosure Bulletin«, Vol. 10, Nr. 9, Februar 1968, Seiten 1372 und 1373) eine Schaltungsanordnung zur Umsetzung von Analog-Signalen in Digital-Signale und zur Umsetzung von Digital-Signalen in Analog-Signale bekannt. Zur Umsetzung der Analog-Signale in Digital-Signale wird das jeweilige Analog-Signal mit der Ausgangspannung eines Dreieck-Signal-Generators verglichen. Mit der Ansteuerung des Dreiecksignal-Generators wird ferner ein Zähler angesteuert Bei Feststellung einer Übereinstimmung zwischen dem unzusetzenden Analog-Signal und der vom Dreiecksignal-Generator abgegebenen Ausgangsspannung gibt ein Analog-Vergleicheir ein Entriegelungssignal ab, durch das das bei der betreffenden Zählerstellung des Zählers vorhandene Zählerausgangssignal einem Ausgaberegister zugeführt wird, von dessen Ausgang das dem umgesetzten Analog-Signal entsprechende Digital-Signal abnehmbar ist.
Zur Umsetzung eines Digital-Signals in ein Analog-Signal wird das betreffende Digital-Signal einem Eingaberegister zugeführt, dessen Ausgänge an den einen Eingängen eines Digital-Vergleichers angeschlossen sind, der mit weiteren Eingängen an den Zählerausgängen des genannten Zählers angeschlossen

<-5 ist. Stellt dieser Digital-Vergleicher eine Übereinstimmung der miteinander verglichenen Codes fest, so gibt er ein Ausgangssignal ab, welches ein UND-Glied entriegelt, das mit seinem anderen Eingang am Ausgang des Dreiecksigmal-Generators angeschlossen ist. Das am Ausgang des genannten UND-Gliedes auftretende Signal stellt das dem genannten Digital-Signal entsprechende Analog-Signal dar. Obwohl die gerade betrachtete bekannte Schaltungsanordnung mit nur einem Zähler arbeitet, ist der insgesamt noch erforderliche schaltungstechnische Aufwand relativ hoch. So benötigt nämlich die betreffende Schaltungsanordnung neben den genannten Schaltungselementen noch einen gesonderten Phasendetektor oder Zeitdiskriminator und einen Steuerspannungsgenerator. Ferner erfolgt bei der betrachteten bekannten Schaltungsanordnung die Umsetzung der Singale jeweils nicht unter Berücksichtigung einer nichtlinearen Knickkennlinie. Für eine solche Umsetzung eignet sich nämlich nicht ohne weiteres der vorgesehene Dreiecksignal-Generator. Ferner ist bei der betrachteten bekannten Schaltungsanordnung keine Steuerung der Aufnahme eines umzusetzenden Digital-Signals in dem Aufnahmeregister und auch keine Steuerung der Abgabe eines umgesetzten Digital-Si-

gnals aus dem Ausgaberegister vorgesehen.

Der Erfindung liegt die Aufgabe zugrunde, einen Weg zu zeigen, wie Analog-Signale in PCM-Signale und PCM-Signale in Analog-Signale mit geringerem schaltungstechnischen Aufwand umgesetzt werden können, als dies bei den bekannten Anordnungen der Fall ist.

Ausgehend von einer Schaltungsanordnung zur Umsetzung von insbesondere durch PAM-Signale gebildeten Analog-Signalen in PCM-Signale unter Berücksichtigung einer nichtlinearen Knickkennlinie und zur Umsetzung von PCM-Signalen in Analog-Signale, insbesondere PAM-Signale, unter Berücksichtigung einer nichtlinearen Knickkennlinie, wobei zur Umsetzung der Analog-Signale in PCM-Signale eine entsprechend dem Verlauf der nichtlinearen Knickkennlinie zeitlich sich ändernde Ausgangsspannung eines Funktionsgenerators mit dem jeweiligen Analog-Signal in einem Analog-Vergleicher verglichen wird, der bei Übereinstimmung des jeweiligen Analog-Signals mit der Ausgangsspannung des Funktionsgenerators die Einspeicherung einer der betreffenden Amplitude der genannten Ausgangsspannung entsprechenden Codefolge von einem taktgesteuerten Zähler in einem Ausgaberegeister bewirkt, und wobei zur Umsetzung der PCM-Signale in Analog-Signale die PCM-Signale jeweils nach Einspeicherung in einem Eingaberegister mit sich kontinuierlich ändernden Codefolgen von einem taktgesteuerten Zähler in einem Digital-Vergleicher verglichen werden, der bei Übereinstimmung des jeweils umzusetzenden PCM-Signals mit einer der genannten Codefolgen die Weiterleitung der zu dem betreffenden Zeitpunkt vorhandenen Ausgangsspannung des Funktionsgenerator als das dem betreffenden PCM-Signal entsprechende Analog-Signal bewirkt, wird die vorstehend aufgezeigte Aufgabe erfindungsgemäß dadurch gelöst, daß die genannten Zähler durch ein einziges taktgesteuertes Register gebildet sind, das innerhalb jedes Umsetzzyklus von seinen Registerstufen Ausgangssignale in sämtlichen Kombinationen abgibt, und daß das letzte Ausgangssignal dieses Registers innerhalb jedes Umsetzzyklus zur Steuerung der Abgabe einer Codefolge aus dem Ausgaberegister und zur Steuerung der Einspeicherung eines PCM-Signals in das Eingaberegister ausgenutzt ist.

Es ergibt sich der Vorteil, daß mit geringerem schaltungstechnischen Aufwand bei der Umsetzung von PCM-Signalen in Analog-Signale und von Analog-Signalen in PCM-Signale ausgekommen werden kann als bei den bekannten Umsetzschaltungsanordnungen. Insbesondere kommt die vorliegende Erfindung für eine solche Umsetzung auf der einen Seite mit nur einem, als Zähler arbeitenden taktgesteuerten Register aus, wobei dieses taktgesteuerte Register bzw. dieser Zähler überdies noch dazu ausgenutzt wird, mit seinem letzten Ausgangssignal innerhalb jedes Umsetzzyklus die Abgabe einer einem umgesetzten Analog-Signal entsprechenden Codefolge aus einem Ausgaberegister und die Einspeicherung eines umzusetzenden PCM-Signals in ein Eingaberegister zu steuern; auf der anderen Seite werden bei der erfindungsgemäßen Schaltungsanordnung gesonderte Phasendetektoren, Zeitdiskriminatoren oder Steuerspannungsgeneratoren nicht benötigt.

Gemäß einer zweckmäßigen Ausgestaltung der Erfindung ist der Funktionsgenerator ausgangsseitig über einen durch den Digital-Vergleicher steuerbaren Schalter mit einem Kondensator verbunden. Hierdurch ergibt sich ein relativ einfacher schaltungstechnischer Aufbau für die Bereitstellung der dem jeweils in ein Analog-Signal umzusetzenden PCM-Signal entsprechenden Ausgangsspannung des Funktionsgenerators.

Gemäß einer weiteren zweckmäßigen Ausgestaltung der Erfindung ist der Kondensator über einen weiteren Schalter mit der Empfangsseite einer Teilnehmerschaltung verbunden, wobei dieser weitere Schalter durch von dem Register abgegebene Impulse betätigbar ist, die mit dem gleichen zeitlichen Abstand aufeinanderfolgen, mit dem die in Analog-Signale umzusetzenden

ίο PCM-Signale auftreten. Hierdurch ergibt sich der Vorteil, das dem jeweiligen PCM-Signal entsprechende Analog-Signal zum Zeitpunkt des Auftretens von Zeitfächern weiterleiten zu können, die zu einem der jeweiligen Sende-Empfangs-Stelle für die Signalabgabe/Signalaufnähme zugeteilen Zeitkanal mit zyklisch wiederholt in aufeinanderfolgenden Pulsrahmen auftretenden Zeitfächern gehören.

Gemäß einer weiteren zweckmäßigen Ausgestaltung der Erfindung nimmt der Analog-Vergleicher die in PCM-Signale umzusetzenden Analog-Signale über einen Schalter auf, der durch von dem Register abgegebene Impulse betätigbar ist, die mit dem gleichen zeitlichen Abstand aufeinanderfolgen, mit dem die PCM-Signale auftreten. Hierdruch ergibt sich der Vorteil, die von der jeweiligen Sende-Empfangs-Stelle abgegebenen Analog-Signale zum Zeitpunkt ihrer Abgabe dem Analog-Vergleicher direkt zuführen zu können.

Gemäß einer noch weiteren zweckmäßigen Ausgestaltung der Erfindung ist für die Abgabe der jeweils gebildeten PCM-Signale ein dynamischer Speicher vorgesehen, der eingangsseitig über eine Einspeichersteuerschaltung mit dem Ausgängen des Registers verbunden ist und der ausgangsseitig über eine

Ausspeichersteuerschaltung mit einer PCM-Übertragungsstrecke verbunden ist, wobei die Einspeichersteuerschaltung eine Halteschaltung aufweist, die auf die Abgabe eines Ausgangssignals von dem Analog-Vergleicher ein eine weitere Einspeicherung von Signalen des Registers in dem dynamischen Speicher bis zum Auftreten des nächsten von dem Register abgegebenen Impulses der Impulse, die mit dem gleichen zeitlichen Abstand aufeinanderfolgen, mit dem die in Analog-Signale umzusetzenden PCM-Signale auftreten, verhindert, und wobei die Ausspeichersteuerschaltung jeweils mit Auftreten eines der zuletzt genannten Impulse die Ausgangsseite des dynamischen Speichers zu der PCM-Übertragungsstrecke durchschaltet. Hierdurch ergibt sich der Vorteil eines besonders geringen

so schaltungstechnischen Aufwands hinsichtlich des Festhaltens des dem jeweiligen Analog-Signal entsprechenden PCM-Signals vor einer Abgabe an die PCM-Übertragungsstrecke.
Gemäß einer noch weiteren zweckmäßigen Ausgestaltung der Erfindung ist der Funktionsgenerator lediglich durch solche Codebits für die Abgabe der Ausgangsspannung ansteuerbar, welche den das Vorzeichen-Bit und den Amplitudenbereich einer Spannung eines PCM-Signals unter Zugrundelegung der nichtlinearen Knickkennlinie angebenden Quantisierungsbits entsprechen. Hierdurch ergibt sich der Vorteil eines relativ geringen schaltungstechnischen Aufwands für den Funktionsgenerator.

Gemäß einer noch weiteren zweckmäßigen Ausgestaltung der Erfindung erfolgt die Ansteuerung des Funktionsgenerators durch die zuvor genannten Codebits über eine Decoderschaltung.
Dies bringt den Vorteil eines besonders einfachen

Aufbaus des Funktiongenerators mit sich.

Anhand einer Zeichnung wird die Erfindung nachstehend an einem Ausführungsbeispiel näher erläutert.

Die in der Zeichnung dargestellte Schaltungsanordnung dient dazu, die von Teilnehmerstellen, wie der Teilnehmerstelle TIn, abgegebenen Analog-Signale in PCM-Signale umzusetzen und für die betreffenden Teilnehmerstellen abgegebene PCM-Signale in Analogsignale umzusetzen, die dann den betreffenden Teilnehmerstellen zugeführt werden. Bei der betreffenden Umsetzung der Analog-Signale in PCM-Signale und der PCM-Signale in Analog-Signale soll jeweils eine nichtlineare Knickkennlinie berücksichtigt werden, und zwar im Falle der Umsetzung der Analog-Signale in PCM-Signale als Kompandierungskennlinie und im Falle der Umsetzung der PCM-Signale in Analog-Signale als Expandierungskennlinii, wobei die beiden Kennlinien komplementär zueinander verlaufen sollen.

Um die zuvor erwähnten Umsetzfunktionen zu erfüllen, weist die in der Zeichnung dargestellte Schaltungsanordnung ein von einem Taktgenerator TG angesteuertes Register Reg auf, welches eine der Anzahl der ein PCM-Signal bzw. ein PCM-Wort bildenden Bits entsprechende Anzahl von Registerstufen aufweist. Im vorliegenden Fall ist angenommen, daß ein PCM-Signal aus acht Bit besteht; demgemäß besteht das Register Reg aus acht Registerstufen. Diese Registerstufen sind miteinander verbunden, so daß das Register Reg als rein binärer Frequenzuntersetzer arbeitet. Die Taktimpulsfrequenz der von dem Taktgenerator TG abgegebenen Taktimpulse ist so gewählt, daß innerhalb einer Zeitspanne zwischen dem Auftreten zweier aufeinanderfolgender PCM-Signale das Register Reg sämtliche mögliche Stellungen einnimmt. Geht man z. B. davon aus, daß der zeitliche Abstand des Auftretens aufeinanderfolgender PCM-Signale gleich 125 μπι beträgt, so kann der Taktgenerator TG Impulse mit einer Frequenz von 2,048 Mhz an das Register Reg abgeben, welches eine Frequenzuntersetzung entsprechend einem Verhältnis 1 :2⁸ vornimmt.

Sämtliche Registerstufen des Registers Reg sind mit ihren Ausgängen an den einen Eingängen eines Digital-Vergleichers Vgl 2 — der digitale Signale vergleicht — angeschlossen, an dessen anderen Eingängen die Ausgänge eines hier als dynamischer Speicher ausgebildeten Speichers Span angeschlossen sind. Als dynamischer Speicher sei hier ein Speicher verstanden, der eine ihm zugeführte Information für eine gewisse Dauer festzuhalten gestattet, beispielsweise für die Dauer von 125 με, wozu zum Beispiel Ladungsspeicherkapazitäten von Halbleiterbauelementen, insbesondere von MOSFET-Bauelementen, ausgenutzt werden können. Der dynamische Speicher Span weist eine der Anzahl der ein PCM-Signal bildenden Bits entsprechende Anzahl von Speicherstufen auf, das sind im vorliegenden Fall acht Speicherstufen. Jeweils entsprechende Stufen des Registers Reg und des dynamischen Speichers Span werden durch den Digital-Vergleicher Vgl 2 hinsichtlich ihrer Inhalte miteinander verglichen. Der Digital-Vergleicher Vgl 2 kann dabei in der aus der Zeichnung ersichtlichen Weise aus Exklusiv-Oder-Gliedern aufgebaut sein, die »1« -Signale nur dann abgeben, wenn die Koinzidenz sämtlicher verglichener Bits erfüllt ist Der dynamische Speicher Span ist eingangsseitig mit einer Einspeichersteuerschaltung verbunden, die aus den einzelnen Speicherstufen individuell vorgeschalteten UND-Gliedern Ge 1, Ge 2, Ge 3, Ge 4, Ge 5, Ge 6, Ge 7 und Ge 8 besteht. Diese UND-Glieder GEi bis Ge8 sind mit ihren einen Eingängen an Eingangsklemmen e 1, e2, e3, e4, e5, e6, e7 bzw. e8 angeschlossen, die mit einer entsprechenden Anzahl von eine ankommende PCM-Übertragungsstrecke bildenden PCM-Leitungen verbunden sind. Die erwähnten UND-Glieder Ge 1 bis Ge 8 sind mit ihren anderen Eingängen — ggfs. über eine einstellbare Verzögerungsschaltung — angeschlossen. Die Impulsformerschaltung Is kann ein aus einem

ίο Kondensator und einem Widerstand bestehendes Differenzierglied enthalten, zu dessen Widerstand eine Diode parallel geschaltet ist. Die betreffende Impulsformerschaltung Is ist dabei so bemessen, daß sie auf das Auftreten eines negativen Signalsprungs in der letzten Registerstufe des Registers Reg hin einen Ausgangsimpuls abgibt, dessen Dauer dem zeitlichen Abstand zweier unmittelbar aufeinanderfolgender Impulse von dem Taktgenerator TG entspricht Dies bedeutet, daß am Ausgang der Impulsformerschalung Is alle 125 \is ein »l«-lmpuls auftritt, auf dessen Auftreten hin die erwähnten UND-Glieder Ge t bis Ge 8 übertragungsfähig werden. Hierauf wird weiter unten noch näher eingegangen werden. Auf die Impulsformerschaltung kann ggfs. verzichtet werden, und zwar dann, wenn anstelle der von ihr abgegebenen Impulse entsprechende externe Steuer- bzw. Synchronisierimpulse verwendet werden.

Die Ausgänge sämtlicher Registerstufen des Registers Reg sind ferner über eine Einspeichersteuerschaltung bestehend aus Sperrgliedern GSl, GS2, GS3, GS 4, GS 5, GS 6, GS 7, GS 8, mit den Eingängen der Speicherstufen eines weiteren dynamischen Speichers Spab verbunden. Die betreffenden Ausgänge des Registers Reg sind dabei mit den Signaleingängen der Sperrglieder GS i bis GS 8 verbunden. Der dynamische Speicher Spab, der wie der dynamische Speicher Span aufgebaut sein kann, enthält, wie der dynamische Speicher Span, eine der Anzahl der ein PCM-Signal bildenden Bits entsprechende Anzahl von Speicherstufen. Die Ausgänge sämtlicher Speicherstufen des Speichers Spab sind jeweils mit einem Eingang eines UND-Gliedes Ga 1, Ga 2, Ga 3, Ga 4, Ga 5 Ga 7 bzw. Ga 8 verbunden. Die anderen Eingänge sämtlicher zuvor genannter UND-Glieder Ga 1 bis Ga 8 sind — ggfs. über eine einstellbare Verzögerungsschaltung — gemeinsam an dem Ausgang der oben bereits erwähnten Impulsformerschaltung Is angeschlossen. Die Ausgänge der UND-Glieder Ga i bis Ga 8 sind an Anschlußklemmen a 1, a 2, a 3, a 4, a S, a 6, a 7 bzw. a 8

so von einer abgehenden PCM-Übertragungsstrecke zugehörigen PCM-Leitungen angeschlossen.

Die Sperreingänge der zuvor genannten Sperrglieder GSl bis GS 8 sind gemeinsam an dem Ausgang einer Halteschaltung HS angeschlossen, die im einfachsten Fall durch eine bistabile Kippschaltung FFgebildet sein kann, deren einer Ausgang, — und zwar der bei gesetzter Kippschaltung ein »!«-Signal führende Ausgang, — mit den Sperreingängen der Sperrglieder GSl bis GS 8 verbunden ist. Die bistabile Kippschaltung FF ist mit ihrem Rückstelleingang R an dem Ausgang der oben erwähnten Impulsformerschaltung Is angeschlossen. Damit wird die betreffende Kippschaltung FFaIIe 125μβ zurückgestellt Der Setzeingang S der Kippschaltung FF ist — gegebenenfalls direkt — an dem Ausgang eines Analog-Vergleichers VgIi angeschlossen, auf dessen Funktion noch weiter unten näher eingegangen werden wird.
Die bezogen auf den Anschluß des Taktgenerators

TCaIs die letzten vier Registerstufen des Registers Reg anzusehenden vier Registerstufen sind ferner an einem Funktionsgenerator FG angeschlossen. Dabei ist die letzte Registerstufe des Registers Reg — das ist die am weitesten rechts in der Zeichnung liegende Registerstufe — direkt mit dem Funktionsgenerator FG verbunden, während die Ausgänge der der betrachteten Registerstufe unmittelbar benachbarten drei Registerstufen des Registers Reg über eine Decoderschaltung Ds mit dem Funktionsgenerator FG verbunden sind. Die Decoderschaltung Ds enthält einen Steuerdecoder CD, der ausgangsseitig die Betätigungseingänge von acht Schaltern Si, 52, 53, 54, 55, 56, 57 bzw. S8 ansteuert Bei diesen Schaltern 51 bis 58 kann es sich um elektronische Schalter handeln. Die betreffenden Schalter 51 bis 58 sind mit ihren einen Anschlüssen gemeinsam an einer Konstantstromquelle / angeschlossen. Die anderen Anschlüsse der Schalter 51 bis 58 sind mit Schaltungspunkten eines in ίτ-Schaltung vorliegenden Kettenleiternetzwerks verbunden. Die Querwiderstände des betreffenden Kettenleiternetzwerks besitzen alle ein und denselben Widerstandswert R; die in den äußeren Ableitwegen des betreffenden Kettenleiternetzwerkes liegenden Widerstände, besitzen ebenfalls den Widerstandswert R. Die in allen übrigen Ableitwegen des Kettenleiternetzwerkes liegenden Widerstände besitzen jeweils den Widerstandswert 2R. Durch diese Dimensionierung der Widerstände des Kettenleiternetzwerkes ergibt sich, daß die an einem der erwähnten Verbindungspunkte liegende Spannung aufgrund der Zuführung eines Konstantstroms von der Konstantstromquelle 1 her an den dem betreffenden Verbindungspunkt unmittelbar benachbarten Verbindungspunkt von Widerständen des betreffenden Kettenleiternetzwerks auf die Hälfte ihres Wertes abgesunken ist, der an dem erstgenannten Verbindungspunkt vorhanden ist Die somit am Ausgang des Kettenleiternetzwerks auftretende Ausgangsspannung setzt sich aus der Summe der Spannungen zusammen, die aufgrund der den einzelnen Verbindungspunkten der Widerstände des Kettenleiternetzwerks jeweils zugeführten Konstantströme vorhanden sind, wobei diese Ausgangsspannung einen nichtlinearen Verlauf zeigt, wenn sämtlichen Verbindungspunkten der Widerstände des Kettenleiternetzwerks von dem dem Ausgang des betreffenden Kettenleiternetzwerks gegenüberliegenden Kettenleiternetzwerksende ausgehend nacheinander jeweils Konstantströme zugeführt werden. Die somit verbundene Kennlinie hat dann einen Verlauf, wie er für die Umwandlung von PCM-Signalen in Analog-Signale bzw. von Analog-Signalen in PCM-Signale häufig erwünscht ist (siehe z. B. F i g. 1 der DT-AS 15 37 970).

Die Ausgangs!;pannung des zuvor betrachteten Kettenleiternetzwerks wird dem Umschalteingang eines für eine Umschaltung der Polarität der von dem Kettenleiternetzwerk abgegebenen Ausgangsspannung auf das von der letzten (d. h. in der Zeichnung rechts außen liegenden) Stufe des Registers jeweils abgegebene »0«- oder »!«-Bit hin dienenden Umschalters US zugeführt, dessen Betätigungseingang mit dem Ausgang der letzten Registerstufe des Registers Reg verbunden ist. Der Umschalter US ist mit zwei Umschaltausgängen, von denen jeweils einer mit dem Umschalteingang verbunden ist, mit jeweils einen Eingang eines Verstärkers V verbunden, der die ihm an einem mit einem Pluszeichen markierten Eingang zugeführten Signals in nichtinvertierter Form weitergibt und der die ihm an seinen anderen mit einem Minuszeichen markierten Eingang zugeführten Signals in invertierter Form abgibt. Der Verstärker V, der ein integrierter Verstärker ist, gibt auf seine Ansteuerung hin eine Ausgangsspannung ab, die sich aus den Konstantstromeinspeisungen in das Widerstandskettenleiternetzwerk entsprechenden geradlinigen Segmenten zusammensetzt, von denen sich benachbarte Segmente hinsichtlich ihrer Steigung um einen Faktor 2 voneinander unterscheiden. Bezüglich der Konstantstromquelle / sei noch bemerkt, daß diese in einer der Anzahl der Schalter 51 bis 58 entsprechenden Anzahl vorgesehen sein kann, wobei jeder der Schalter 51 bis 58 dann mit einer solchen Konstantstromquelle in Reihe geschaltet ist.

Am Ausgang des Verstärkers V und damit des Funktionsgenerators FG ist der eine Eingang des bereits erwähnten Analog-Vergleichers Vgl 1 angeschlossen. Der andere Eingang dieses Analog-Vergleichers Vgl 1 — der analoge Signale vergleicht — ist über eine Verbindungsleitung PAMab mit dem einen Anschluß an einem Ausgang einer zu einer Teilnehmerschaltung gehörenden Tiefpaßschaltung 75 angeschlossen. Der Betätigungseingang des Schalters Sab ist am Ausgang der Impulsformerschaltung Is angeschlossen. An der im vorliegenden Fall pulsamplitudenmodulierten Signale führenden Leitung PAMab ist ferner ein Kondensator Cl, dessen andere Belegung auf Masse liegt, speichert und ihm bei geschlossenem Schalter Sab jeweils zugeführten Signale solange, bis ihm über den erneut geschlossenen Schalter Sab ein neues Signal zugeführt wird.

Der Ausgang des Funktionsgenerators FG, der im übrigen auch in anderer Weise als dargestellt realisiert sein kann (siehe z. B. DT-AS 20 11 056), ist ferner über zwei hintereinander geschaltete Schalter San 1 und San 2 mit einem Eingang der Tiefpaßschaltung TS verbunden. Der Schalter San 1 ist mit seinem Betätigungseingang an dem Ausgang d^s Digital-Vergleichers Vgl2 angeschlossen; der Schalter 5an2 ist mit seinem Betätigungseingang an dem Ausgang der Impulsformerschaltung fs angeschlossen. An der die beiden Schalter Sani, San2 verbindenden Verbindungsleitung ist ein Kondensator C2 mit seiner einen Belegung angeschlossen, der, wie noch ersichtlich werden wird, die vom Ausgang des Funktionsgenerators FG bei jeweils geschlossenem Schalter San 1 abgegebene Signalspannungen zwischenzuspeichern gestattet. Die andere Belegung des Kondensators C2 liegt auf Masse.

Die Tiefpaßschaltung TS ist mit einem weiteren Eingang und einem weiteren Ausgang mit einer ebenfalls zu einer Teilnehmerschaltung gehörenden Gabelschaltung GS verbunden, an der über eine Verbindungsleitung Anab eine Teilnehmerstelle Ήη angeschlossen ist. Durch die betreffende Gabelschaltung GS erfolgt von der Tiefpaßschaltung TS her eine Vierdraht-Zweidraht-Umsetzung.

Nachdem zuvor der Aufbau der in der Zeichnung dargestellten Schaltungsanordnung erläutert worden ist, sein nunmehr die Wirkungsweise dieser Schaltungsanordnung erläutert.

Zunächst sei angenommen, daß ein von der Teilnehmerstelle TIn abgegebenes Analog-Signal in ein PCM-Signal unter Berücksichtigung einer nichtlinearen Knickkennlinie umzusetzen ist. Das von der Teilnehmerstelle 7Vn über die Verbindungsleitung Anab sowie die Gabelschaltung GS und die Tiefpaßschaltung TS abgegebene Analog-Signal gelangt zu dem einen

Anschluß des Schalters Sab hin. Dieser Schalter wird alle 125 μ5 vom Ausgang der Impulsformerschaltung Is her für die Dauer eines Bits der ein PCM-Signal bildenden Bits geschlossen; die Schließungsdauer des Schalters Sab kann im vorliegenden Fall ca. 0,5 μβ betragen. Auf die Schließung des Schalters Sab hin gelangt auf den Kondensator C1 eine Abtastprobe von dem zuvor erwähnten Analog-Signal.

Auf die Aufgabe eines den Schalter Sab schließenden Impulses von der Impulsformerschaltung /5 beginnt das |₀ Register Reg einen erneuten Durchlauf, innerhalb dessen sämtliche mögliche Registerstufeneinstellungen auftreten. Die auf diese Registerstufeneinstellungen hin erfolgende Ansteuerung des Funktionsgenerators FG bewirkt, daß dieser von seinem Ausgang ein Ausgangs-Spannungssignal mit dem obenerwähnten nichtlinearen Verlauf abgibt Dieses Ausgangsspannungssignal wird mit der obenerwähnten Abtastprobe in dem Analog-Vergleicher Vgl i verglichen. Stellt dieser Vergleicher Vgl 1 eine Übereinstimmung der miteinander verglichenen Signale fest, so gibt er ein »!«-Signal an die Halteschaltung HS ab, wodurch die in dieser Halteschaltung HS befindliche bistabile Kippschaltung FF gesetzt wird; die bistabile Kippschaltung /⁷FiSt durch den zuvor vom Ausgang der Impulsformerschaltung Is abgegebenen Impuls zurückgestellt worden. Das Setzen der bistabilen Kippschaltung FF hat zur Folge, daß die den Eingängen der Speicherstufen des dynamischen Speichers Spab vorgeschalteten Sperrglieder GSl bis GS 8 jeweils ein Sperrsignal erhalten. Dies bewirkt, daß die in _M diese Registerstufen zuletzt eingespeicherte, dem Zustand des Registers Reg entsprechende Bit-Folge bzw. Codefolge — das ist die Bit-Folge, die von den Ausgängen des Registers Reg zum Zeitpunkt der Abgabe des »!«-Signals von dem Analog-Vergleicher Vgl 1 vorhanden war — in dem dynamischen Speicher Spab erhalten bleibt, und zwar zumindest bis zu dem Zeitpunkt, zu dem dieser Speicher über die Ausspeicherschaltung, umfassend die UND-Glieder GaI bis Ga 8, über die Ausgangsklemmen al bis a8 mit der abgehenden PCM-Übertragungsstecke verbunden ist. Diese Codefolge ist somit eine dem Analog-Signal, welches umzusetzen war, entsprechende kompandierte Codefolge.

Nunmehr sei angenommen, daß ein über die ankommende PCM-Öbertragungsstrecke an den Eingangsklemmen el bis e8 auftretendes PCM-Signal in ein der Teilnehmerstelle TIn zuzuführendes Analog-Signal unter Berücksichtigung einer nichtlinearen Knickkennlinie umzusetzen ist. Das an den Eingangsklemmen el bis e8 auftretende PCM-Signal gelangt zum Zeitpunkt des Auftretens eines Ausgangsimpulses von der Impulsformerschaltung Is über die UND-Glieder Ge 1 bis Ge 8 in die Speicherstufen des dynamischen Speichers Span hinein. Der mit diesem dynamischen Speicher Span und mit der Ausgängen der Registerstufen des Registers Reg verbundene Digital-Vergleicher Vgl 2 vergleicht nun die bei den verschiedenen Stellungen des Registers Reg von diesem abgegebenen Signale bzw. Bits mit den Bits in dem dynamischen Speicher Span. Stellt der Digital-Vergleicher Vgl 2 eine Übereinstimmung zwischen den miteinander verglichenen Signale bzw. Bits fest, so gibt er ein zur Schließung des Schalters San 1 führendes »1«-Signal ab. Die zu diesem Zeitpunkt am Ausgang des Funktionsgenerators GF vorhandene Ausgangsspannung wird somit auf dem Kondensator C 2 gespeichert. Zum Zeitpunkt des Auftretens des nächstem Ausgangsimpulses von der Impulsformerschaltung Λ wird dann der Schalter San 2 geschlossen, wodurch der Teilnehmerstelle TIn über die Tiefpaßschaltung TS und die Gabelschaltung GS ein der Spannung an dem Kondensator C2 entsprechendes Signal zugeführt wird, welches das dem PCM-Signal das umzusetzen war, entsprechende expandierte Analog-Signal darstellt.

Vorstehend ist erläutert worden, wie ein von der Teilnehmerstelle TIn abgegebenes Analog-Signal in ein PCM-Signai unter Berücksichtigung einer nichtlinearen Knickkennlinie umgesetzt wird und wie ein PCM-Signal unter Berücksichtigung einer solchen nichtlinearen Knickkennlinie in ein der Teilnehmerstelle TIn zugeführtes Analog-Signal umgesetzt wird. Diese Vorgänge laufen unabhängig voneinander ab. Bezüglich der dabei benutzten, den Taktgenerator TG, das Register Reg, die Impulsformerschaltung /5, den Funktionsgenerator FG und die diesem vorgeschaltete Decoderschaltung Ds umfassenden Schaltungsteile sei bemerkt, daß diese Schaltungsteile nicht nur für die betrachtete eine Teilnehmerstelle TIn ausgenutzt werden können, sondern für eine Vielzahl derartiger Teilnehmerstellen. Für jede derartige Teilnehmerstelle sind dann lediglich die übrigen, in der Zeichnung dargestellten Schaltungsteile gesondert vorzusehen. Dies ist in der Zeichnung durch an den jeweils in Frage kommenden Stellen eingezeichnete Vielfachzeichen veranschaulicht.

Abschließend sei noch bemerkt, daß die im Vorstehenden erläuterte Schaltungsanordnung völlig integriert werden kann.

Hierzu 1 Blatt Zeichnungen

Claims (8)

Patentansprüche:

1. Schaltungsanordnung zur Umsetzung von insbesondere durch PAM-Signale gebildeten Analog-Signalen in PCM-Signale unter Berücksichtigung einer nichtlinearen Knickkennlinie und zur Umsetzung von PCM-Signalen in Analog-Signale, insbesondere PAM-Signale, unter Berücksichtigung einer nichtlinearen Knickkennlinie, wobei zur Umsetzung der Analog-Signale in PCM-Signale eine entsprechend dem Verlauf der nichtlinearen Knickkennlinie zeitlich sich ändernde Ausgangsspannung eines Funktionsgenerators mit dem jeweiligen Analog-Signal in einem Analog-Vergleicher verglichen wird, der bei Übereinstimmung des jeweiligen Analog-Signals mit der Ausgangsspannung des Funktionsgenerators die Einspeicherung einer der betreffenden Amplitude der genannten Ausgangsspannung entsprechenden Codefolge von einem taktgesteuerten Zähler in einem Ausgaberegister bewirkt, und wobei zur Umsetzung der PCM-Signale in Analog-Signale die PCM-Signale jeweils nach Einspeicherung in einem Eingaberegister mit sich kontinuierlich ändernden Codefolgen von einem taktgesteuerten Zähler in einem Digital-Verglcicher verglichen werden, der bei Übereinstimmung des jeweils umzusetzenden PCM-Signals mit einer der genannten Codefolgen die Weiterleitung der zu dem betreffenden Zeitpunkt vorhandenen Ausgangsspannung des Funktionsgenerators als das dem betreffenden PCM-Signal entsprechende Analog-Signal bewirkt, dadurch gekennzeichnet, daß die genannten Zähler durch ein einziges taktgesteuertes Register (Reg) gebildet sind, daß innerhalb jedes Umsetzzyklus von seinen Registerstufen Ausgangssignale in sämtlichen Kombinationen abgibt, und daß das letzte Ausgangssignal dieses Registers (Reg) innerhalb jedes Umsetzzyklus zur Steuerung der Abgabe einer Codefolge aus dem Ausgaberegister (Spab) und zur Steuerung der Einspeicherung eines PCM-Signals in das Eingaberegister (Span) ausgenutzt ist.

2.Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Funktionsgenerator (FG) ausgangsseitig über einen durch den Digital-Vergleieher (Vgl) steuerbaren Schalter San 1) mit einem Kondensator (C 2) verbunden ist.

3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß der Kondensator (C2) über einen weiteren Schalter (San 2) mit der Empfangsseite einer Teilnehmerschaltung (TS₁ GS) verbunden ist und daß dieser weitere Schalter (San 2) durch von dem Register (Reg) abgegebene Impulse betätigbar ist, die mit dem gleichen zeitlichen Abstand aufeinanderfolgen, mit dem die in Analog-Signale umzusetzenden PCM-Signale auftreten.

4. Schaltungsanordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der Analog-Vergleicher (VgIi) die in PCM-Signale umzusetzenden Analog-Signale über einen Schalter (Sab) aufnimmt, der durch von dem Register (Reg) abgegebene Impulse betätigbar ist, die mit dem gleichen zeitlichen Abstand aufeinanderfolgen, mit dem die in Analog-Signale umzusetzenden PCM-Signale auftreten.

5. Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, daß am Verbindungspunkt des Analog-Vergleichers (Vgl 1) und des in PCM-Signale umzusetzende Analog-Signale übertragenden Schalters (Sab) ein Kondensator (Cl) angeschlossen ist

6. Schaltungsanordnung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß für die Abgabe der jeweils gebildeten PCM-Signale ein dynamischer Speicher (Spab) vorgesehen ist, der eingangsseitig über eine Einspeichersteuerschaltung (GS \ bis GS 8, HS) mit den Signalausgängen des Registers (Reg) verbunden ist und der ausgangsseitig über eine Ausspeichersteuerschaltung (Ga i bis Ga 8) mit einer PCM-Übertragungsstrecke verbunden ist, daß die Einspeichersteuerschaltung (GS 1 bis GS 8, HS) eine Halteschaltung (HS) aufweist, die auf die Abgabe eines Ausgangssignals von dem Analog-Vergleicher (VgIi) hin ein eine weitere Einspeicherung von Signalen des Registers in dem dynamischen Speicher (Spab) bis zum Auftreten des nächsten von dem Register (Reg) abgegebenen Impulses derjenigen Impulse, die mit gleichen zeitlichen Abstand aufeinanderfolgen, mit dem die in Analog-Signale umzusetzenden PCM-Signale auftreten, verhindert, und daß die Ausspeichersteuerschaltung (Ga i bis Ga 8) jeweils mit Auftreten eines der zuletzt genannten Impulse die Ausgangsseite des dynamischen Speichers (Spab) zu der PCM-Übertragungsstrecke durchschaltet

7. Schaltungsanordnung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß der Funktionsgenerator (FG) lediglich durch solche Codebits des Registers (Reg) ansteuerbar ist, die den das Vorzeichen-Bit und den Amplitudenbereich eines PCM-Signals unter Zugrundelegung der nichtlinearen Knickkennlinie angebenden Quantisierungsbits entsprechen.

8. Schaltungsanordnung nach Anspruch 7, dadurch gekennzeichnet, daß die Ansteuerung des Funktionsgenerators (FG) durch diejenigen Codebits des Registers (Reg), die den Amplitudenbereich eines PCM-Signals angebenden Quantisierungsbits entsprechen, über eine Decoderschaltung (Ds) erfolgt