DE2325922C2 - Aus Schieberegistern aufgebaute Speicheranordnung mit dynamischer Umordnung - Google Patents

Description

60

Die Erfindung betrifft eine Speicheranordnung der im Oberbegriff des Patentanspruchs 1 angegebenen Art.

Ein Vorschlag zur dynamischen Umordnung von Daten bei magnetischen sogenannten Bläschenspeiehern findet sich bereits in der US-PS 36 70 313 sowie der älteren Anmeldung entsprechend der DE-OS 65 765. Mittels dynamischer Umordnung läßt sich grundsätzlich eine Verbesserung der Zugriffszeit eines Schieberegisters erreichen, indem man bestimmten Schieberegisterpositionen eine höhere Priorität zuordnet Daten mit hoher Priorität werden dabei von einem unter Umständen sehr langen Schieberegister in ein relativ kurzes Schieberegister mit schnellerer Zugriffsmöglichkeit übertragen.

Dynamische Schieberegister, die mit Halbleitern aufgebaut sind, weisen grundsätzlich die Eigenschaft auf, daß sie eine Verschiebung nur in einer Richtung zulassen. Zur Richtungsverschiebung werden im allgemeinen dynamische Schieberegister mit bipolaren oder Feldeffekttransistoren bzw. mit Anordnungen zur schrittweisen Datenübertragung (sog. bucket-brigade-Anordnungen) verwendet Obwohl diese Schieberegister auch so ausgelegt werden können, daß sie eine Verschiebemöglichkeit in beiden Richtungen zulassen, vgl. z. B. DE-OS 20 31 789, müssen in diesem Fall jedoch zusätzliche Bauelemente und/oder Zwischenverbindungen vorgesehen werden, wodurch die Anforderungen an die zuzuführende Leistung ansteigen und gleichzeitig die Möglichkeit einer möglichst dicht gepackten Anordnung verringert wird.

Innerhalb der Speicherhierarchie bei elektronischen Da'.enverarbeitungssystemen weisen Schieberegister im allgemeinen eine langsamere Zugriffsmöglichkeit als Speicher mit wahlfreiem Zugriff auf; demgegenüber besitzen Schieberegister jedoch den Vorteil einer möglichen höheren Packungsdichte.

Es ist. daher die Aufgabe dieser Erfindung, ein hinsichtlich seiner hochdichten Integrierbarkeit als Halbleiteranordnung verbessertes dynamisches Zweirichtungsschieberegister anzugeben, das zur Erzielung einer schnelleren Zugriffszeit die Möglichkeit einer derartigen dynamischen Datenumordnung bietet.

Zur Lösung dieser Aufgabe sieht die vorliegende Erfindung eine Speicheranordnung der im Patentanspruch 1 gekennzeichneten Art vor. Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet.

Die Erfindung wird im folgenden anhand von Ausführungsbeispielen unter Zuhilfenahme der Zeichnungen näher erläutert. Es zeigt

F i g. 1 einen Ausschnitt eines Schieberegisters mit ladungsgekoppelten Bauelementen,

F i g. 2 eine ausschnittweise Draufsicht auf das Schieberegister von Fig. 1,

F i g. 3 ein Impulsdiagramm zur Verdeutlichung der Arbeitsweise des Schieberegisters nach den F i g. 1 und 2,

F i g. 3A eine Schaltungsanordnung zur Ableitung der Impulse entsprechend F i g. 3 zum Betrieb des Schieberegisters nach den F i g. 1 und 2,

F i g. 4 eine Schnittdarstellung eines Schieberegisters mit einem Bereich für eine Verstärkerstufe zur Regeneration,

F i g. 5 ein Schaltbild einer Verstärkerstufe zur Regeneration,

Fig.6 eine Impulsdarstellung zur Erläuterung der Betriebsweise der Schaltung von F i g. 5,

F i g. 6A ein Schaltbild zur Ableitung der Impulse nach F i g. 6,

Fig. 7A bis 7F verschiedene Schieberegisteranordnungen.

In F i g. 1 ist ein Ausschnitt aus einer Schieberegisteranordnung gemäß der vorliegenden Erfindung dargestellt, die mit ladungsgekoppelten (CCD) Bauelementen aufgebaut ist. Solche ladungsgekoppelten Anordnungen

und deren Verwendung zum Aufbau von Schieberegistern sind bereits früher bekanntgeworden, vgl. z.B. Digest of Technical Papers 1971 IEEE International Solid State Circuits Conference, 19. Februar 1971, Seiten 158 bis 167. Für P-Kanal-Baueleir-ente wird das beispielsweise aus Silicium bestehende Substrat 11 mit N-Leitfähigkeit verursachenden Stoffen dotiert Das Substrat wird mit einer dünnen Schicht eines dielektrischen Materials, z. B. Siliciumdioxyd, mit einer Dicke von ungefähr lOOOÄ bedeckt Diese Isolierschicht ist mit 12 bezeichnet Ober die dünne Siliciumdioxydschicht 12 wird dann eine Schicht aus leitfähigem Material, z. B. in Form von Aluminiumelektroden aufgebracht Diese Aluminiumelektroden sind durchgehend von t bis 10 bezeichnet Jede dieser Elektroden ist mit einer von mehreren Taktleitungen verbunden.

Wie in der Draufsicht nach F i g. 2 dargestellt ist, sind die Aluminiumelektroden 1 bis 10 in Reihen mit dazwischen befindlichen Lücken aus Isoliermaterial angeordnet, so daß ein ganzes Inform°tionswort im Gegensatz zu einem einzelnen Bit in dem Schieberegister verschoben wird. Die in der Draufsicht nach F i g. 2 horizontal dargestellten Kanäle 21 und 22 sind unter den Elektroden von einer dünnen Oxydschicht 12 bedeckt. Zwischen verschiedenen von dünnen Siliciumoxyd bedeckten Kanälen liegen jeweils Kanäle 23, 24 und 25 mit einer erheblich dickeren Siliciumdioxydschicht. Demzufolge wird keine Ladung durch das dickere Oxyd gekoppelt, so daß die jeweiligen Bitstellen eines Schieberegisterwortes derart voneinander isoliert sind.

Bei der Verschiebung einer Information durch ein großes CCD-Schieberegister muß diese periodisch regeneriert (verstärkt) werden. Zu diesem Zwecke sind im Substrat zusammen mit den CCD-Bauelementen Verstärkerschaltungen mit Feldeffekttransistoren ausgebildet. Die Struktur einer solchen Anordnung ist ausschnittweise in F i g. 4 dargestellt Ähnlich zu F i g. 1 sind dort das Substrat U, eine dünne Siliciumdioxydschicht 12 sowie Aluminiumelektroden darüber vorgesehen. Es sind jedoch zusätzliche Diffusionen von P + Verunreinigungen zur Ausbildung eines derartigen Regenerier- bzw. Verstärkerschaltkreises erforderlich. Zwei dieser Diffusionsgebiete sind mit DX und D 2 bezeichnet und mit einer dickeren Oxydschicht und zusätzlichen Aluminiumelektroden dargestellt Die Anordnung ist mit einer Bruchstelle gezeichnet, da die Anordnung der übrigen für die Schaltung von F i g. 5 benötigten Diffusionsgebiete einem Fachmann geläufig ist, wenn ihm der Schaltkreis von F i g. 5 vorgegeben wird.

Die in F i g. 5 gezeigte Schaltung enthält P-Kanal-Feldeffekttransistoren, damit diese Schaltung mit dem übrigen Teil des CCD-Schieberegisters kompatibel ist. Weiterhin muß der Schaltkreis nach F i g. 5 in beiden Richtungen betriebsfähig sein, und zwar entsprechend dem übrigen Schieberegister, worin einer der besonderen Gesichtspunkte der vorliegenden Erfindung besteht. Es soll ebenfalls festgestellt werden, daß die Feldeffekttransistoren Π bis 7*8 symmetrische Bauelemente sind, worunter in diesem Zusammenhang zu verstehen sein soll, daß sie stromrichtungsunabhängige Bauelemente mit zwei gesteuerten Elektroden und einer Steuerelektrode sind. Eine der gesteuerten Elektroden wird normalerweise als Drain bezeichnet, während die andere gesteuerte Elektrode mit Source bezeichnet wird. Aufgrund der oben genannten Eigenschaften ist die Bezeichnung Source und Drain jedoch weitgehend willkürlich. Das Diffusionsgebiet D1 dient daher gleichzeitig als Source vor: 7*1 und als Drain von T7. Die Drain von 7*1 ist mit einer negativen Betriebsspannungsquelle — V und die Source von 7*6 mit Masse verbunden. Die Steuerelektrode von 7*1 ist mit einer Impulsquelle G1 und die Steuerelektrode von 7*6 ist mit einer Steuerimpulsquelle G 2 verbunden, die später im Detail beschrieben werden. Die Source von 7*8 und die Drain von TA werden durch das Diffusionsgebiet D 2 gebildet Die Drain von 7*3 ist mit Masse und die Source

ic von TA mit der negativen Spannung — V verbunden. Die Source von T2 und die Drain von TS sind ebenfalls an — V angeschlossen. Die Steuerelektrode von 7*2 ist mit dem Diffusionsgebiet D1 verbunden, während die Steuerelektrode von 75 mit dem Diffusionsgebiet D 2 gekoppelt ist Die Steuerelektroden von 7*3 und TA sind an die Impulsquefle G 3 bzw. G1 angeschlossen, die ebenfalls später näher erläutert werden. Es sei noch einmal darauf hingewiesen, daß nur die Diffusionsgebiete D1 und D 2 an der Schnittstelle gezeigt sind, da das die Source von 7"2 und die Drain von 7*5 bildende Diffusionsgebiet für den FET-Schaltkreis dem Fachmann geläufig ist Ein gemeinsames Diffusionsgebiet kann jedenfalls für die Drain von 7*6 und die Source von TS und Tl vorgesehen werden. In gleicher Weise kann ein gemeinsames Diffusionsgebiet die Source von T3 und die Drain von 7"2 und 7*8 darstellen. Schließlich ist zu bemerken, daß der in F i g. 5 dargestellte Schaltkreis vollständig symmetrisch aufgebaut ist und eine Verschiebung in beiden Richtungen nach rechts (SR) und

links (SL) ermöglicht. Diese Bezeichnungen SR und SL sind einheitlich mit den für die F i g. 3A und 6A gewählten Bezeichnungen. Bei der Beschreibung der Fig.3A und 6A gewählten Bezeichnungen. Bei der Beschreibung der F i g. 3A und 6A ist darauf zu achten, daß eine positive Logik zugrunde gelegt ist, d.h. die Steuerung erfolgt durch Impulse im oberen Signalzustand. Bei dem P-Kanal FET-Schaltkreis nach Fig.5 erfolgt die Steuerung durch Impulse im unteren Signalzustand, während bei Steuerimpulsen im oberen Signalzustand (hier: Massepotential) die Leitung blokkiert wird. Es ist weiterhin bekannt, daß die SR und S£,-lmpuls am Gate von 7*7 den oberen Signalzustand an, und hält damit Tl gesperrt, wenn eine Verschiebung nach rechts erfordert ist In entsprechender Weise hält das SL-Signal im oberen Signalzustand am Gate von 7*8 den Feldetfekttransistor 7*8 gesperrt, wenn eine Verschiebung nach links erfordert ist.

In Fig.3A ist eine beispielsweise Schaltung zum Vertauschen der Taktleitungen dargestellt, um das Schieberegister nach den F i g. 1 und 2 entsprechend den Impulsdarstellungen von F i g. 3 in beiden Richtungen zu betreiben. Dieser Schaltkreis zur Änderung der Taktphasen enthält die UND-Glieder 31 und 32 sowie die ODER-Glieder 33 und 34. Da ein dreiphasiges Schieberegister angegeben ist, stellen mindestens zwei der drei mit ΦΑ, #£und $Cbezeichneten Phasensignale die Eingänge der UND-Glieder 31 und 32 dar. Eine dritte Phasenleitung Φ B ist als durchgehende Verbindung dargestellt, die unverändert Φ 2 ergibt. Die Ausgänge der UND-Glieder gehen auf die Eingänge der ODER-Glieder und liefern in der gezeigten Form die Ausgänge Φ 1 und Φ 3. Wie später näher beschrieben wird, werden die Taktpositionen der Φ 1 und Φ 3 Leitungen durch die Schaltung nach Fig.3A umgekehrt Die Verschieberichtung hängt ab von dem Auftreten der Φ1 und Φ 3 Taktimpulse und wird bestimmt durch den oberen Signalzustand auf der SR oder SL Steuerleitung.

Die Schaltung nach F i g. 6A liefert die Taktimpulse, die zum in beiden Richtungen erfolgenden Betrieb der Verstärkerschaltung von F i g. 5 erforderlich sind. Wiederum stellen mindestens zwei der mit GB und GC bezeichneten Takteingänge die Eingänge der UND- -, Glieder 41 und 42 dar. Die dritte Taktleitung GA ist unverändert zur Bereitstellung des Steuerimpulses G 1 durch die Schaltung hindurchgeführt. Die Ausgänge der UND-Glieder 41 und 42 stellen wiederum die Eingänge der ODER-Glieder 43 bzw. 44 dar, und liefern die „, Ausgangssteuerimpulse G 3 bzw. G 2. Die Steuersignale SR und SL für die Rechts- bzw. Linksverschiebung sind als Eingangssignale auf die UND-Glieder geführt und liefern die richtige Reihenfolge der G 3 und G 2 Steuerimpulse. Wie im Zusammenhang mit der Erklä- ,-, rung der Arbeitsweise der vorliegenden Erfindung noch dargestellt wird, ist eine solche Phasenumkehr durch entsprechendes Vertauschen von zwei der drei Eingangstaktsignale möglich, wodurch Ausgangsimpulse in der richtigen Reihenfolge erhalten werden, um die gewünschte Verschieberichtung zu erzielen.

Ein aus einem Schieberegistersystem bestehender Speicher mit vielen langen übereinstimmend betriebenen Schieberegisterketten weist gleichermaßen wie rotierende mechanische Speicher eine relativ lange ,5 Speicherzugriffszeit auf, wenn den darin enthaltenen Daten permanente Adressen zugeteilt sind. CCD-Register unterscheiden sich von einer rotierenden mechanischen Anordnung darin, daß der (der mechanischen Rotation entsprechende) Verschiebevorgang nahezu unverzüglich gestoppt bzw. gestartet werden kann und daß entsprechend der vorliegenden Erfindung die Verschieberichtung eines CCD-Schieberegisters durch Vertauschen der Impulsfolgen umgekehrt werden kann. Diese Möglichkeit der Verschiebung in beiden Richtungen wird bei der dynamischen Umordnungstechnik ausgenutzt.

Es ist bekannt, daß während eines Programmablaufs die Adressen nicht streng entsprechend der Zufallswahrscheinlichkeit aufgerufen werden, sondern daß für jede Adresse, die sich im selben Bereich wie kürzlich aufgerufene Adressen befindet, eine größere Wahrscheinlichkeit für ihren Aufruf besteht. Diese Tatsache wird beim Entwurf von Speicherhierarchien, wie sie in komplexeren Rechnersystemen vorkommen, ausge- 4-, nutzt. Bei diesen Systemen enthält ein kleiner schneller Zugriffsspeicher bzw. Puffer die kürzlich benutzten Daten. Der eigentliche Rechner übt den Zugriff auf diesen Speicher aus, und wenn eine erforderliche Information dort nicht enthalten ist, wird ein kleiner Datenblock mit der gewünschten Information von einem langsameren Hauptspeicher dorthin übertragen. Dieser neu hinzugeführte Datenblock ersetzt einen im schnellen Zugriffsspeicher bereits befindlichen Datenblock, der in typischen Fällen so gewählt wird, daß er nicht zu den erst kürzlich aufgerufenen gehört Aufgrund der Ausnutzung dieses Prinzips kann der Anteil von benötigten aber nicht im Zugriffsspeicher enthaltenen Informationen sehr klein gehalten werden, so daß sich eine gute Gesamtleistung erzielen läßt. to

Zur Erzielung einer guten Gesamtleistung kann auch ein CCD-Schieberegistersystem mit dynamischer Umordnung unter Ausnutzung des oben genannten Prinzips ausgelegt werden. Wie bereits erwähnt besteht ein CCD-Schieberegistersystem aus vielen Registerketten _bs mit übereinstimmender Verschiebung. Eine »Datenseite« besteht dabei aus irgendeiner Anzahl von gewünschten Bitstellen mit entsprechenden Positionen in jedem Datenschieberegister. Zusätzlich zu den Datenschieberegistern enthalten identische Register die Adressen jeder Datenseite. (Zusammenhängende Bitgruppen, z. B. Bytes, auf einer Datenseite haben aufeinanderfolgende Adressen, wobei die Seitengröße eine Potenz von 2 ist, so daß alle Byteadressen einer Datenseite gemeinsame Bitstellen höherer Ordnung aufweisen, die eine einzelne Seitenadresse definieren.) Die Adressen verschieben sich mit den jeweiligen Datenseiten, wodurch jede Datenseite selbst kennzeichnend wird und das Erfordernis einer vorbestimmten Seitenordnung entfallen kann. Durch Abtrennen der gerade aufgerufenen Datenseite von den übrigen Schieberegistern und deren Rückverschiebung werden die Datenseiten kontinuierlich zurück umgeordnet. Erst kürzlich aufgerufene Datenseiten bleiben in der Nähe der Ein-/Ausgabeposition, d. h. in der Position, aus der eine Datenseite schnell gelesen bzw. in die hinein schnell geschrieben werden kann.

In Fig. 7A ist ein Teil eines solchen Schieberegistersystems dargestellt. Dieses Schieberegistersystem von F i g. 7A ist zum Zwecke der einfachen Erläuterung lediglich mit 8 Blöcken ausgelegt. In der Praxis können jedoch tausende solcher Blöcke vorgesehen sein. Jeder dieser 8 Blöcke weist eine Vielzahl von sequentiellen Bereichen, d. h. Bitpositionen, auf. Wie oben beschrieben wurde, benutzt das hier dargestellte dreiphasige CCD-Schieberegister für jede Bitposition drei hintereinandergeschaltete ladungsgekoppelte Elemente. Zur periodischen Verstärkung (Regenerierung) der Bitfolgen sind Verstärker der in F i g. 4 und 5 gezeigten Art erforderlich. Diese Verstärker werden zweckmäßig an den Grenzen der verschiedenen Blöcke angeordnet. Nimmt man beispielsweise an, daß das hier beschriebene CCD-Schieberegister nach jeweils 32 Bitpositionen eine Regeneration benötigt, dann enthält jeder Block 32 hintereinandergeschaltete Schieberegisterstufen (der Einfachheit halber sind bei dieser Beschreibung die jeweils im Verstärker enthaltenen Bitpositionen oder Bruchteile davon vernachläßigt). Des weiteren sind nicht die besonderen Steuereinrichtungen dargestellt, mittels derer der Bitstrom in die mit den eingekreisten Ziffern 1, 2 und 3 bezeichneten Schiebeschleifen gesteuert wird. Die Verbindung eines Schieberegisters zu einer gewünschten Schleife ist vielmehr an sich bekannt. Im vorliegenden Beispiel stellen die untere Grenze des Blocks 7 sowie alle übrigen Grenzen Feldeffektransistorverstärkerschaltkreise der in F i g. 5 gezeigten Art dar. Es liegt im Bereich durchschnittlichen fachmännischen Könnens, den Ausgang einer solchen Verstärkerschaltung mit einer gewünschten aus einer Vielzahl von Leitungen zu verbinden. Unter Bezugnahme auf F i g. 7A ist festzustellen, daß insbesondere ein einzelner Bitstrom beschrieben wird. Es ist aber davon auszugehen, daß man eine große Anzahl solcher Schieberegister parallel betreiben möchte, wobei gleichzeitig eine sehr große Anzahl von Bitsstellen, die beispielsweise in die Tausende gehen kann, verschoben wird. Im Zusammenhang mit der vorhergehenden Beschreibung der F i g. 2 wurde gezeigt wie eine Anzahl solcher Bitströme parallel verschoben werden kann. Angenommen, tausend Bits werden parallel bewegt wobei jeder Block 32 aufeinanderfolgende Bitpositionen enthält dann sind in einem einzelnen Block 31 K Bits gespeichert Solange die Information wiederholt aus demselben Block benötigt wird, bevor ein Zugriff zu einem anderen Block erfolgen muß, kann die volle Größe des vollständigen Schieberegistersystems relativ vernachläßigt werden.

Nach der Beschreibung der allgemeinen Struktur der vorliegenden Erfindung zusammen mit den oben erläuterten Prinzipien der dynamischen Umordnung soll im folgenden anhand der F i g. 7A bis 7F die insgesamte Arbeitsweise des Schieberegisterspeichersystems nach der Erfindung beschrieben werden. Der besondere Gesichtspunkt ergibt sich dabei aus der Kombination des Grundkonzepts der dynamischen Umordnung mit den aus einem dynamischen Zweirichtungsschieberegister in hochintegrierter CCD-Technik erzielbaren Vorteilen.

Die in F i g. 7A dargestellten Blöcke (Datenseiten) des Schieberegisters sind numeriert, um die Reihenfolge der Benutzung zu Beginn dieses Beispiels anzuzeigen; der Block 8 bedeutet demnach die zuletzt angeforderte Datenseite. Nach Fig. 7B wird eine neue Datenseite von dem Schieberegistersystem angefordert und der gesamte Schieberegisterinhalt wird taktweise in der Schleife 1 so lange verschoben, bis die gewünschte Adresse im Block 5 lokalisiert ist. Das erfordert eine Herunterverschiebung von drei Blockpositionen. Während der Block 5 vom System einer Lese- oder Schreiboperation unterzogen wird, wird die Eingabe/ Ausgabeposition (F i g. 7C) von dem restlichen Schieberegister abgetrennt, woraufhin die restlichen Blöcke des Schieberegisterinhaltes mit Gegentakten in der Schleife 2 um so viele Positionen zurückverschoben werden, wie sie vorher herunterverschoben worden waren, d. h. um drei Blöcke. Nun befindet sich der Block 5 in der Position des zuletzt aufgerufenen Blocks, wobei der Rest des Schieberegisters entsprechend umgeordnet ist.

Entsprechend Fig.7D wird nun der Block 7 zur Eingabe/Ausgabeposition verschoben. Indem man das Schieberegister um zwei Schritte nach unten verschiebt, wird der Block 7 in die Eingabe/Ausgabeposition gebracht. Durch eine anschließende Nach-oben-Verschiebung um zwei Positionen (F i g. 7E) bei entkoppelter Eingabe/Ausgabeposition wird die Umordnung entsprechend den letzten Anforderungen vorgenommen. Wie in Fig.7F dargestellt ist, befindet sich die zuletzt aufgerufene Datenseite (Block 7) nun in der Eingabe/Ausgabeposition, die unmittelbar davor aufgerufene Datenseite (Block 5) ist davon lediglich durch einen Schiebezyklus entfernt usw. Die Daten des Blocks 7 sind somit ohne jeden Zeitverlust durch Verschiebung verfügbar, die Daten des Blocks 5 sind verfügbar nach nur einer Verschiebung usw. Die Anordnung der Datenblöcke bezüglich der Eingabe/Ausgabeposition spiegelt somit die vorhergehenden Aufrufe wieder. Die Datenblöcke mit höchster Priorität befinden sich demnach unten, während die Datenblöcke der niedrigsten Priorität in der Nähe der oberen Schieberegistergrenze angeordnet sind. Es ist aber auch möglich, eine doppelte Umordnung in beiden Richtungen vorzunehmen derart, daß die Datenblöcke mit niedrigster Priorität in der Mitte einer langen Schieberegisterkette angeordnet sind. In diesem Fall würde der in Fig.7F dargestellte Datenblock 4 die niedrigste Priorität im obengenannten Sinne aufweisen. Die Möglichkeit, Informationsblöcke in verschiedenen Schleifen in beiden Richtungen zu verschieben, wobei die gesamte Struktur auf einem einzelnen Halbleiterplättchen untergebracht werden kann, stellt einen besonderen Vorteil bei der Benutzung von ladungsgekoppelten Anordnungen im Rahmen eines Zweirichtungsschieberegisters mit dynamischer Umordnung dar. Das im Rahmen der Erfindung bedeutsame Merkmal der Verschiebemöglichkeit in beiden Richtungen lediglich durch Vertauschen der Taktleitungen für das gezeigte dreiphasige Schieberegister stellt einen weiteren Vorteil dar, der aus der für die Verschiebemöglichkeit in beiden Richtungen begrenzten Stufenanzahl herrührt.
Zur Beschreibung der Arbeitsweise der vorliegenden Erfindung soll noch einmal auf die F i g. 1,2 und 3 Bezug genommen werden. In dem in F i g. 1 dargestellten Ausschnitt sind drei Datenbits gespeichert. Die sich zum Zeitpunkt fl einstellenden Potentialmulden sind in ίο unterbrochenen Linien eingezeichnet. Die Minoritätsladungen, die vorher in die erste Stufe des Schieberegisters injiziert worden sind, sind durch Kreuze angedeutet In dem dargestellten Ausschnitt der ladungsgekoppelten Anordnung ist demnach in der Bitposition unterhalb der Elektroden 1,2 und 3 eine »0« gespeichert, während in den beiden übrigen Bitpositionen unterhalb der Elektroden 4,5, β bzw. 7, 8,9 jeweils eine »1« gespeichert ist. Beim Auftreten je eines Taktimpulses wird bei derartigen ladungsgekoppelten Halbleiteranordnungen das so geformte Verarmungsgebiet (Potentialmulde) zusammen mit den die jeweiligen binären Daten darstellenden Ladungsträgern um eine Steuerelektrodenposition verschoben. Innerhalb einer vollständigen Periode, in der jeder Taktimpuls aufgetreten ist, wird ein Bit demnach vollständig vom Bereich unterhalb der Elektroden 4, 5 und 6 in den Bereich unterhalb der Elektroden 7, 8 und 9 verschoben. Aus F i g. 3 ist ersichtlich, daß die Taktimpulse sich zwischen einer negativen Ruhespannung — VR und einer noch negativeren Verschiebespannung — VS ändern. Die Abfallzeit der Impulse ist sehr kurz, während die Anstiegszeit etwas länger ist damit die Minoritätsladungen genügend Zeit haben, sich von einer in die nächste Position zu bewegen. Wenn ΦΑ, <i>ßund <i>Cmit Φ 1, Φ 2

j5 bzw. Φ 3 übereinstimmen, wird das in F i g. 1 dargestellte Schieberegister von links nach rechts verschoben. Um eine Linksverschiebung vorzunehmen, muß ΦΑ = Φ3, ΦΟ = 1 und Φ Β (unverändert) =Φ2 entsprechen. Diese Taktzuordnung wird durch den in Fig. 3A gezeigten Schaltkreis bewirkt, wenn ΦA an die beiden UND-Glieder 31 und 32 und ΦCebenfalls an die beiden UND-Glieder 31 und 32 angelegt wird. Wenn der Rechtsverschiebeimpuls SR beim Auftritt des ΦΛ-Impulses den oberen Pegelwert aufweist, wird die

4ϊ rechte Hälfte des UND-Gliedes 31 den Impuls ΦA in das ODER-Glied 33 übertragen, so daß ΦA am Ausgang als Φ 1 erscheint Zur selben Zeit wenn ΦA an die rechte Hälfte des UND-Gliedes 32 angelegt ist kann der ΦΛ-Impuls nicht in das ODER-Glied 34 übertragen

">() werden.

In gleicher Weise wird während der ΦΟ-ΡεΓαϊοαε der SÄ-Impuls das ΦC-Signal in das ODER-Glied 34 übertragen, so daß er am Ausgang als Φ3-Ιπιρυΐ5 erscheint während der $C-Impuls nicht durch die linke Hälfte des UND-Gliedes 31 übertragen wird. Genau umgekehrt ist es, wenn der SÄ-Impuls den unteren Pegelwert und der SL-Impuls den oberen Pegelwert aufweist Auf diese Weise bleibt der SÄ-Impuls so lange auf dem oberen Pegelwert wie eine Rechtsverschiebung erwünscht ist während der SHmpuls so lange auf dem oberen Pegelwert gehalten wird, wie eine Linksverschiebung erwünscht ist

Für die Beschreibung der Arbeitsweise der Verstärkerstufe soll nun auf die Fig.4, 5 und 6 Bezug genommen werden. Wenn eine Rechtsverschiebung erwünscht ist werden GA, GB und GC gleich G1, G 2 bzw. G 3 gemacht In die Darstellung von F i g. 6 sind die Impulsverläufe von F i g. 3 noch einmal aufgenommen,

um die gegenseitigen Beziehungen zwischen den ladungsgekoppelten Elementen und der Verstärkerschaltung aufzuzeigen. Es ist festzustellen, daß die G-Impulse durch eine geeignete Verzögerung aus den Φ-Impulsen abgeleitet werden können. Im Zuge einer Rechtsverschiebung lädt der G i-Impuls bei seinem Auftreten das Gate von Γ2 auf den unteren Pegelwert auf, wodurch dessen Leitfähigkeitsbedingung erfüllt ist. (Man beachte, daß bei P-Kanal-Feldeffekttransistoren unter »Auftreten eines Impulses« das Auftreten eines negativen Impulses zum Leitendsteuern des Feldeffekttransistors gemeint ist.) Während der G2-Impulszeit werden die in der letzten CCD-Position enthaltenen Daten (Fig.4) zum Diffusionsgebiet Dl übertragen, das mit der Steuerelektrode von T2 in Verbindung steht. Diese Dateninformation wird je nachdem, ob sie eine »0« oder eine »I« darstellt, entweder das Gate-Potential von T2 auf dem unteren Pegel halten oder wird das Gate-Potential von T2 auf den oberen Pegel anheben. In diesem Zusammenhang soll festgestellt werden, daß Γ3 (ebenso wie 7*6) ein W/L-Verhältnis aufweist derart, daß der Ausgang am Diffusionsgebiet D 2 dem Zustand von T2 folgt Während einer Rechtsverschiebung wird 77 gesperrt gehalten und verhindert, daß D1 während der G2-Zeit durch Γ6 an Massepotential gelegt wird. Unter der Annahme, daß die Eingangsinformation das Gate von T2 auf dem unteren Pegelwert hält, wird über 7*8, der über das auf dem unteren Potentialwert befindliche SL-Signal leitend gehalten wird, der untere Signalpegel an das Diffusionsgebiet D 2 angelegt Das nachfolgende Auftreten des G3-Impulses überträgt dieses Informationsbit zum CCD-Element unterhalb der von G 3 beaufschlagten Elektrode (Fig.4). Zur selben Zeit reicht der an T3 angelegte G 3-Impuls jedoch nicht aus, das Diffusionsgebiet D 2 auf den oberen Pegel anzuheben, was in dem oben erwähnten W/L-Verhältnis von 7*3 begründet liegt. Wenn andererseits das an D1 liegende Signal das Gate von T2 auf den oberen Pegel angehoben und damit 7*2 abgeschaltet hat hebt das Auftreten des G 3-Impulses über 7*8 das Diffusionsgebiet D 2 auf den oberen Pegelwert und überträgt diesen oberen Pegelwert bzw. den entsprechenden Informationswert auf das erste CCD-Element rechts von der Verstärkerstufe.

Wenn eine Linksverschiebung erwünscht ist werden GA, GB und GC jeweils gleich mit Gl, G 3 bzw. G 2 gemacht In diesem Fall lädt der G 1-Impuls das mit dem Diffusionsgebiet Z? 2 verbundene Gate von T5 auf. Der anschließend auftretende G3-Impuls wird je nach dem Datenpegel entweder Γ5 leitend halten oder abschalten. Der im Anschluß daran auftretende G2-Impuls verschiebt die durch den leitenden Transistor 7*7 übertragene Information vom Diffusionsgebiet Dl in das erste CCD-Element links von der Verstärkerschaltung. Die Vertauschung der Taktleitungen wird durch die Schaltung nach Fig.6A erzielt, die in ähnlicher Weise wie die Schaltung von F i g. 3A arbeitet.

Ein weiteres Merkmal der vorliegenden Erfindung besteht darin, daß die verschiedenen Schiebeschleifen mit verschiedenen Frequenzen betrieben werden können. Dies läßt sich dadurch erreichen, daß man die CCD-Elemente mit Φ-Impulsen einer unterschiedlichen Frequenz steuert. Wenn man die Verschiebegeschwindigkeit bestimmter Schieberegisierschleifen geringer wählt, erhält man als bedeutsamen Vorteil eine Leistungseinsparung. Bezüglich des insgesamten Wirkungsgrades muß man keinen Verlust in Kauf nehmen, da die höhere Verschiebegeschwindigkeit je nach den Erfordernissen auf die betreffenden CCD-Elemente angewendet werden kann.

In der beschriebenen dynamischen Anordnung ist es nicht möglich, die Dateninformationen statisch festzuhalten. Wie jedoch beispielsweise in F i g. 7F dargestellt ist, können die Daten im Block 5 verbleiben, wenn dieser selbst als Umlaufspeicher ausgebildet ist. Andererseits kann, wie gezeigt, die gesamte Schleife vorwärts und rückwärts verschoben werden, wobei der Block 8 in die Position des Blocks 5 und der Block 5 in die Position des Blocks 1 und umgekehrt verschoben wird.

Es wurde ein dynamisches Zweirichtungsschieberegister mit CCD-Elementen und dynamischer Umordnung beschrieben. Die Kombination von dynamischer Umordnung mit der Verschiebemöglichkeit in beiden Richtungen verbessert die Zugriffszeit zu den Schieberegistern so erheblich, wie es früher in dieser Technik nicht möglich war. Durch die Verwendung von CCD-Elementen wird die Verschiebemöglichkeit in beiden Richtungen relativ einfach durchführbar, wobei gleichzeitig eine extrem hohe Packungsdichte bei der Integration zugelassen wird. Obwohl als Beispiel ein dreiphasiges Schieberegister gezeigt wurde, kann selbstverständlich auch ein vierphasiges oder allgemein mehrphasiges Schieberegister so ausgelegt werden, daß es in entsprechender Weise denselben Zweck erfüllt

Hierzu 3 Blatt Zeichnungen

Claims (6)

Patentansprüche:

1. Speicheranordnung mit mindestens zwei Schieberegisterbereichen, von denen der erste Bereich eine relativ große Anzahl von Datenblöcken und der zweite Bereich eine demgegenüber relativ kleine Anzahl von Datenblöcken mit bezüglich der Zugriffswahrscheinlichkeit höherer Priorität umfaßt, mit einer dem ersten Schieberegisterbereich zugeordneten Einrichtung zur in beiden Richtungen erfolgenden Blockverschiebung zur dynamischen Umordnung der dort gespeicherten Daten in Abhängigkeit von ihrer jeweiligen Zugriffswahrscheinlichkeit sowie mit einer dem zweiten Schieberegisterbereich zugeordneten Ein-/Ausgabeeinrichtung, dadurch gekennzeichnet, daß die Speicheranordnung als sog. ladungssekoppelte Halbleiteranordnung ausgebildet ist, daß die zu den jeweiligen Schieberegisterbereichen zusammengefaßten Schieberegisterblöcke je eine Vielzahl hintereinander angeordneter Stufen aus ladungsgekoppelten Elementen umfassen, daß jedem Schieberegisterblock eine im gleichen Substrat mit den ladungsgekoppelten Elementen integrierte, in beiden Richtungen wirksame Verstärkungseinrichtung zugeordnet ist und daß die dem ersten Schieberegisterbereich zugeordnete Einrichtung zur in beiden Richtungen erfolgenden Blockverschiebung eine Schaltungseinrichtung zur Vertauschung der Reihenfolge des Auftritts der Taktimpulse umfaßt

2. Speicheranordnung nach Anspruch 1, dadurch gekennzeichnet, daß das Schieberegister aus ladungsgekoppelten Elementen ein Dreiphasenschieberegister ist.

3. Speicheranordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der die gerade aufgerufenen Daten enthaltende Block von dem übrigen Schieberegister abtrennbar ist und beim Aufruf des nächsten Datenblocks derart in das übrige Schieberegister eingegliedert wird, daß to er in diesem Schieberegister die Stelle mit der höchsten Priorität einnimmt.

4. Speicheranordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der jeweils zweite Schieberegisterbereich zu einer geschlossenen Schieberegisterschleife ergänzt ist.

5. Speicheranordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß zur Wiedereingliederung des gerade aufgerufenen Datenblocks dieser in die Schieberegisterschleife für den übrigen Schieberegisterbereich mit einbezogen wird.

6. Speicheranordnung nach einem der vorhergehenden Ansprüche, gekennzeichnet durch den Betrieb verschiedener Schieberegisterschleifen mit verschiedenen Frequenzen, d. h. Verschiebegeschwindigkeiten.