DE2324692A1

DE2324692A1 - Digital-analog-wandler

Info

Publication number: DE2324692A1
Application number: DE2324692A
Authority: DE
Inventors: Uwe Dipl Ing Kiencke
Original assignee: Robert Bosch GmbH
Current assignee: Robert Bosch GmbH
Priority date: 1973-05-16
Filing date: 1973-05-16
Publication date: 1974-11-28
Also published as: DE2324692C2

Description

Anlage zur Patentanmeldung Digital-Analog-Wandler Die Erfindung betrifft einen Digitai-iLnalog-Waniler mit einer Impulsformerstufe, der zur Umsetzung einer binor-codierten Zahl, vorzugsweise einer Dualzahl oder einem BCD-Code, bzw. einer Frequenz,in einen analogen Ausganswert dient.
Es ist eine Schaltungsanordnung bekannt, tei der sowohl das Ausgangsignal eines Pseudo-Rauschgenerators als auch eine zu wandelnde Digitalzahl einer Vergleichsstufe zugeführt wird.
Der Pseudo-Rauschgenerator erzeugt dabei eine stochastische Impulsfolge, bei der mit der gleichen Wahrscheinlichkeit die einzelnen Werte auftreten. Je nachdem die zu wandelnde Digitalzahl grösser oder kleiner als die augenblicklich im Pseudo-Rauschgenerator erzeugte Zahl ist, liefert die Vergleichsstufe ein Ausgangssignal mit den zarten 0 oder L. Entsprechend der Grösse der zu wandelnden Digitalzahl im Vergleich zum Xittelwertsignal des Pseudo-Rauschgenerators ergibt sich demnach ein Ausgangssignal der Vergleichsstufe. Dieses Vergleichsstufensignal besitzt jedoch naturgemäss nur eine kleine Gleichverteilung und zur Bestimmung seiner Ausgangsfrequenz ist ein grosses Zeitintervall abzuwarten, das sich nach der Stellenzahl des Pseudo-Rauschgenerators richtet. Für viele Anwendungen ist diese notwendige Zeit zur Frequenzbestimmung jedoch zu gross.
Aufgabe der Erfindung ist es daher, eine Schaltungsanqrdnung eines Digital-Analog-Wandlers mit einer wesentlich günstigeren Gleichverteilung zu schaffen, um das Analogsignal schneller zu erhalten.
Diese Aufgabe wird erfindungsgemäss dadurch gelöst, dass einem Tiefpass ein Parallel-Multiplizierer in Inkrementrechentechnik vorgeschaltet ist und dem Parallel-Multinlizierer eine binärcodierte Zahl und eine Taktfrequenz zuführbar ist.
Schaltungen in Inkrementrechentechnik sind in der englichsprachigen Literatur unter dem Begriff "Digital Differential Analyser" (DDA) bekannt.
In weiterer Ausgestaltung der Erfindung bilden ein Binärzahlen-Addierer zusammen mit einem Summenregister den Parallel-Multiplizierer, und zwischen dem Übertragausgang des Summenregisters und dem Tiefpass ist eine Impulsformerstufe mit amplitudenbegrenzender Wirkung vorgesehen.
Bei dieser Schaltungsanordnung wird die binär-codierte Zahl jeweils zum Inhalt des Summenregisters im Rhytmus der Taktfrequenz hinzuaddiert. Der Übertrag des Summenregisters steht dann nach der Impulsformerstufe über einem Kondensator des Tiefpasses als Analogsignal zur Verfügung.
Die fortlaufende Addition der zu wandende Dualzahl zum Summenregister bedeutet eine Mittelwertbildung. Dadurch besitzt die Folge der Registerüberläufe eine optimale Gleichverteilung.
Zur Frequanzbestimmung sind damit wesentlich weniger Impulse notwendig. Der nachfolgende Tiefpass kann daher für eine kleinere Zeitkonstante ausgelegt werden.
Ein Ausführungsbeispiel der ErfindunOr ist in der Zeichnung dargestellt und wird im folgenden beschrieben und näher erläutert. Es zeigen: Fig. 1 ein Digital-Analog-Wandler mit Inkrementrechenschaltungen, Fig. 2 eine Impulsformerstufe mit kompiementären Transistoren, Fig. 3 eine Impulsformerstufe mit zwei Feldeffekttransistoren, Fig. 4a eine Impuisfolge eines im Stand der Technik erwähnten Digital-Analog-Wandlers (6 Bit, 2 Perioden), und Fig. 4b eine Impulsfolge als Ergebnis des erfindungsgemässen Dieita'-Analog-Sandlers mit Inkrementrechenschaltungen.
In Fig. 1 wird eine Zaktfrequenz fo einer Addierstufe (12) und einem Summenregister (14) zugeführt. ist (10) ist ein Dualzahlenregister am Eingang der Addierstufe (12) gekennzeichnet.
Der Ausgang (15) für den übertrag des Summenregisters (14) führt über die Impulsformerstufe (20) zu einem Tiefpass (42) mit einem Widerstand (40) und einem Kondensator (41).
Die Impulsformerstufe :iach Fig. 2 enthält einen NPN-Transistor (21), dessen Basis über einen Inverter (27) den Eingang E der Impulsformerstufe (20) bildet und dessen Emitter an einer Minusleitung (25! anaeschlossen ist. Ferner ist der Kollektor dieses Transistors (21) sowohl mit der Basis eines NPN-Transistors (23) als auch mit der Basis eines PNP-Transistors (24) verbunden. Die Emitter der beiden Komplementärtransistoren (23 und 24) sind miteinander verbunden und bilden den Ausgang A der Impulsformerstufe, während die beiden Kollektoren zwischen der Plusleitung (25) und der Minusleitung (26) liegen.
Fig. 3 zeigt eine weitere Schaltungsanordnung einer Impulsformerstufe. Ihr Eingang E ist hier einmal mit der Gateelektrode eines an der Plusleitung (25) angeschlossenen Feldeffekttransistors (30) verbunden, und ferner über einen Inverter (31) mit der Gateelektrode eines zweiten Feldeffekttransistors (32). Die beiden Feldeffekttransistoren (30 und 32) liegen in Reihe zwischen der ilusleitung (25) und der Minusleitung (26). Von ihrer Verbindungsstelle führt ein Widerstand (33) zum Ausgang A der Impulsformerstufe (20).
Im folgenden wird die Funktionsweise des Ausführungsbeispieles nach Fig. 1 mit der Impulsformerstufe nach Fig. 2 erläutert.
Die zu wandende binär-codierte Zahl steht im Dualzahlenregister (10) zur Verfügung. M£t jedem Taktimpuls von fo wird die ursprünglich im Dualzahlenregister stehende Zahl zum Inhalt des Summenregisters (14) addiert. Am Ausgang (15) des Summenregisters (14) ergibt sich damit ein periodisch wiederkehrender Übertrag. In der nachfolgenden Impulsformerstufe (20) bewirkt ein als L-Signal erscheinender Übertrag des Summenregisters (20) eine Sperrung des Transistors (21). Der dadurch verkleinerte Stromfluss durch diesen Transistor (21) zieht einen verringerten Spannungsabfall am Widerstand (22) nach sich, wodurch die Spannung sowohl an der Basis des Transistors (23) als auch an der des Transistors (24) erhöht wird.
Der Transistor (23) leitet dadurch, während der Transistor (24) sperrt. Damit entsteht ein positives Ausgangssignal der Impulsformerstufe an der Stelle A. Umgekehrt bewirkt ein 0-Signal am Eingang E der Impulsformerstufe (20) einen Abfall der Ausgangsspannung an-der Stelle A. Die Impulsformerstufe (20) kann daher eine Amplitudenbegrenzung des Ausgangssignals des Summenregisters (14) bewirken.
Die Impulsformerstufe nach Fig. 3 arbeitet nach einem ähnlichen Prinzip wie die Impulsformerstufe nach Fig. 2; auch sie besitzt eine amplitudenbegrenzende wirkung. Ein Spannungsanstieg am eingang E bewirkt ein Durchsshalten des Feldeffekttransistors (30). Zusätzlich verkleinert der Invarter (31) die Spannung am Gate des Feldeffekttransistors (52), so dass dieser Feldeffekttransistor sperrt. Der Widerstand (33) liegt damit an der Versorgungsspannung, d,h. bei dieser Anordnung findet sich kein Restspannungsabfall an dem mit der Plusleitung (25) verbundenen Transistor.
Ein Beispiel für die Impulsfolgee am Ausgang (15) des Summenregisters (14) ist in der Fig. 4t dargestellt. Für eine Dualzahl von 3/4 des Maximalwertes ergibt sich bei jedem vierten Taktimpuls kein Übertrag des Summenregisters (14), und man erhält eine Frequenzunterteilung von 3:4 gegenüber der Taktfrequenz fo.
Zum Vergleich ist in Fig. 4a eine Impulsfolge über 2 Perioden des im Stand der Technik angedeuteten Digital-»nalog-.iandlers angegeben. Auch hier findet sich ein Impulsverhältnis von 3:4, doch bei einer wesentlich ungünstigeren Gleichverteilung. Der Tiefpass (40) im Anschluss an die Impulsformerstufe (20) benötigt daher für die Impulsfolge nach der Fig. 4a eine wesentlich grössere Zeitkonstante. Das ergebnis der Digital-Analog-Wandlung steht daher auch nicht so schnell über dem'Kondensator (41) zur Verfügung.
Es sei hier noch erwähnt, dass sowohl das Summenregister vier-Bit-weise unter der Bezeichnung SN 49802N, als auch die Addierstufe mit der Bezeichnung SN7483 im Handel erhältlich sind, und daher auf ihre Beschreibung an dieser Stelle verzichtet werden kann. (In C-MOS CD 4042 und CD 4008).
Die zu wandelnde Zahl kann ausser im Dual-Code ebenso im BCD-Code oder einem anderen der üblichen Rechencodes angebolzen werden. Im Falle des BCD-Codes würde im vorstehenden Beispiel statt des Dualzahlenaddierers ein BCD-Addierer eingesetzt, bei dem eine spezielle Berechnung des Übrtrags stattfindet.

Claims

Ansprüche

1. Digital-Analog-Wandler mit einer Impulsformerstufe, der zur Umsetzung einer binär-codierten Zahl, vorzugsweise einer Dualzahl oder einem BCD-Code, bzw. einer Frequenz, in einen analogen Ausgangswert dient, dadurch gekennzeichnet, dass einem Tiefpass (42) ein Parallel-Multiplizierer in ïnkrementrechentechnik vorgeschaltet ist, und dem Parallel-Multiplizierer eine binär-codierte Zahl und eine Taktfrequenz zufünrbar ist.

2. Digital-Analog-Wandler nach Anspruch 1, dadurch gekennzeichnet, dass eine Addierstufe (12) zusammen mit einem Summenregister (14) den Parallel-Multiplizierer bilden.

3. Digital-Analog-Wandler nach Anspruch 1, dadurch gekennzeichnet, dass zwischen einem Ausgang (15) des Summenregisters (14) und einem Tiefpass (42) aus einem Widerstand (40) und einem Kondensator (41) die Impulsformerstufe (20) vorgesehen ist, die eine amplitudenbegrenzende Wirkun, besitzt.

4. Digital-Analog-randler nach Anspruch 3, dadurch gekennzeichnet, dass der Verbindungspunkt der Emitter einer Reihenschaltung aus zwei komplementären Transistoren (?3 und 24) parallel zur Versorgungsspannung den Ausgang A der Impulsformerstufe (20) bildet und jede Basis der beiden Komplementärtransistoren (23 und 24) am Kollektor eines in Emitterschaltung arbeitenden Transistors (21) angeschlossen ist und dessen Basis über einen Inverter (27) den Eingang der Impulsformerstufe (20) bildet.

5. Digital-Analog-dandler nach Anspruch 3, dadurch gekennzeichnet, dass der Verbindungspunkt einer Reihenschaltung von zwei Feldeffekttransistoren (30 und 32) den Ausgang der Impulsformerstufe (20) darstellt und das Gate des an der Plusleitung (25) liegenden Feldeffekttransistors (30) direkt und das des anderen Feldeffekttransistors (32) über einen Inverter (31) am Eingang z der Impulsformerstufe (20) angeschlossen ist.

L e e r s e i t e