DE2263824A1 - Verfahren und vorrichtung zur analyse von zeitintervallen - Google Patents
Verfahren und vorrichtung zur analyse von zeitintervallenInfo
- Publication number
- DE2263824A1 DE2263824A1 DE19722263824 DE2263824A DE2263824A1 DE 2263824 A1 DE2263824 A1 DE 2263824A1 DE 19722263824 DE19722263824 DE 19722263824 DE 2263824 A DE2263824 A DE 2263824A DE 2263824 A1 DE2263824 A1 DE 2263824A1
- Authority
- DE
- Germany
- Prior art keywords
- signal
- delay
- flip
- flops
- control input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G04—HOROLOGY
- G04F—TIME-INTERVAL MEASURING
- G04F10/00—Apparatus for measuring unknown time intervals by electric means
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Measurement Of Unknown Time Intervals (AREA)
Description
Die vorliegende Erfindung bezieht sich auf ein Verfahren und eine Vorrichtung zur Analyse von Zeitintervallen
zwischen zwei elektrischen Signalen.
Ein bekanntes Verfahren besteht darin, daß mit N gleichen Stufen, die N in Kaskadenschaltung betriebenen Grund-Verzögerungsgliedern
des Wertes t zugeordnet sind, ein mehrfaches Intervall χ · t bestimmt wird, das am nächsten vor
oder nach dem zu messenden Intervall liegt (θ £ χ ^ N) .
Eine hohe Meßauflösung erfordert immer eine sehr große Anzahl von N Stufen. Die Vorrichtung wird daher sehr aufwen-
4328.3)-Ko-r (8)
309827/0884
dig und teuer und kann somit auch nur schwierig oder gar
nicht verwirklicht werden.
Es ist Aufgabe der vorliegenden Erfindung, die Nachteile der bekannten Vorrichtungen zu beseitigen.
Diese Aufgabe wird bei einem Verfahren zur Analyse der
Zeitintervalle zwischen zwei elektrischen Signalen V1 und
V , die zeitlich in dieser Reihenfolge aufeinanderfolgen,
gelöst durch die folgenden Verfahrensschritte:
Einspeisung des ersten Signals V in mehrere in Reihe geschaltete Verzögerungsglieder, die alle das Signal im wesentlichen ohne Verformung und mit einer Verzögerung P übertragen,
Erfassung des i-ten Verzögerungsgliedes, bei dem sicher
das Signal V gen
tergeleitet wird,
das Signal V genau mit dem Auftreten des Signals V2 weiAuswertung der vorangehenden Information, die eine erste
Messung mit der Genauigkeit P bildet, zur Erzeugung eines Signales V , dessen zeitliche Abweichung in bezug auf das
Signal V2 eine Information über das Restintervall (kleiner
als P) liefert, das V. von V im Zeitpunkt des Lesens des
i-ten Gliedes trennt, d. h. über den begangenen Fehler der ersten Messung,
Verarbeitung des Signal-Paare V2, V_ auf eine entsprechende Weise mit einer ähnlichen Einrichtung mit Verzögerungsgliedern mit einer Verzögerung ρ (ρ kleiner Ρ), vom eine
zweite Messung mit der Genauigkeit ρ zu erhalten,
309827/0884
Wiederholung dieses Vorgehens, bis die geforderte Genauigkeit erhalten ist, und
Ermittlung der algebraischen Summe der erhaltenen aufeinanderfolgenden Messungen.
Mit anderen Worten besteht das Verfahren in der Bestimmung der Zahl i zwischen 0 und n.. und des Vielfachen
· t eines Grund-Zeitintervalls t.. , wobei dieses Vielfache am nächsten vor oder nach dem zu messenden Zeitintervall liegt,
- in einer Speicherung dieses ersten Meßergebnisses,
- in der Ermittlung des Restintervalles unterhalb von
t (Fehler der zuvor beschriebenen Messung),
- in einer Bestimmung der Zahl j zwischen 0 und n„,
deren Vielfaches j · t„ mit exults 2«?^eT?»iber t1 viel
kleineren Grund-Zeitintervall t_ am nächsten vor oder nach den Restintervall liegt,
- in einer Speicherung dieses zweiten Meßergebnisses,
- bei Bedarf in einer fortgesetzten Wiederholung der · vorangegangenen Verfahrensschritte für Grund-Zeitintervalle t_, t. usw., und
- in der Bildung der algebraischen Summe, die den verschiedenen Meßergebnissen entspricht. Diese algebraische Summe weist Additionen oder Subtraktionen auf,
je nachdem, ob die entsprechende Messung vor oder nach dem Intervall durchgeführt wurde.
309827/0884
Eine Weiterbildung der Erfindung ist gekennzeichnet durch die folgenden Verfahrensschritte:
Einspeisung des Signales V in die Verzögerungsglieder mit
der Verzögerung P,
Erfassung des i-ten Gliedes, das vom Signal V beaufschlagt
wird, wenn das Signal V auftritt, was eine erste Messung bildet,
Abnahme des Signals V am Ausgang des i-ten Verzögerungsgliedes zur Erzeugung des Signales V»,
Einspeisung des Signales V2 in die Verzögerungsglieder mit
der Verzögerung p,
Erfassung des j-ten Gliedes, das durch das Signal V2 beaufschlagt
wird, wenn das Signal V- eingespeist wird, was eine zweite Messung bildet,
Subtraktion der Meßergebnisse entsprechend der Beziehung:
· i · P - J · ρ t 6 ,
wobei At das zu messende Intervall und £ den Rest der zweiten
Messung bedeutet.
Eine andere Weiterbildung der Erfindung besteht darin, daß das erste Impulssignal V zwei um eine Zeitdauer R getrennte
Anstiegsflanken der gleichen Polarität aufweist, während das Signal V2 lediglich eine Anstiegsflanke besitzt,
und daß das Signal Vg in die Verzögerungsglieder mit der
309827/0884
Verzögerung ρ über eine Einrichtung ohne Verformung und mit einer Verzögerung R eingespeist wird.
Die erste Flanke des Signals V wird zur Bestimmung der Zahl i verwendet. Die zweite Flanke des Signals V.
greift am Ausgang des i-ten Elementes das Signal V~ ab,
dessen Abgriff beim Durchgang der ersten Flanke um die kleine Zeit erschwert wurde, die diesen Durchgang von der
Ermittlung der Zahl i trennt. Da das Signal V„ so absichtlich
mit einer Verzögerung R (die die beiden Anstiegsflanken trennt) versehen wurde, ist es erforderlich, daß das
Signal Vp vor seiner Verwendung zusammen mit dem Signal V„
derselben Verzögerung für die zweite Messung, und zwar die Messung j, unterworfen wird.
Eine Vorrichtung zur Durchführung des erfindungsgemäßen Verfahrens ist gekennzeichnet durch
eine erste Eingangsklemme für das Signal V1, die mit einer
ersten Verzögerungsleitung aus Verzögerungsgliedern mit einer Verzögerung P verbunden ist, eine zweite Eingangsklemme
für das Signal V2, die einerseits mit einer verzögerungsfreien
Leitung und andererseits mit einer zweiten Verzögerungsleitung aus Verzögerungsgliedern mit einer Verzögerung
ρ über eine Verzögerungseinrichtung verbunden ist,
eine erste Reihe von logischen Gliedern mit zwei Eingängen, die an ihrem Ausgang den Binärzustand angeben, der an
ihrem Stelleingang liegt, wenn ihr Steuereingang mit der Anstiegsflanke vor einem elektrischen Signal gespeist wird,
wobei der Steuereingang von jedem logischen Glied mit dem Ausgang von jedem Verzögerungsglied der ersten Leitung und
309827/ 0884
der Stelleingang von jedem logischen Glied mit der verzögerungsfreien Leitung verbunden ist,
eine zweite Reihe von logischen Gliedern mit zwei Eingängen, wobei der Steuereingang von jedem logischen Glied mit dem
Ausgang von jedem Verzögerungsglied der ersten Verzögerungsleitung und der Stelleingang von jedem logischen Glied mit
den entsprechenden Ausgängen der logischen Glieder der ersten Reihe verbunden ist, und
eine dritte Reihe von logischen Gliedern mit zwei Eingängen, wobei der Steuereingang von jedem logischen Glied mit dem
Ausgang von jedem Verzögerungsglied der zweiten Verzögerungsleitung und der Stelleingang von jedem logischen Glied
mit den Ausgängen der logischen Glieder der zweiten Reihe verbunden ist, während die Ausgänge parallel geschaltet sind.
Nachfolgend werden AusfUhrungsbeispiele der Erfindung
anhand der Zeichnung näher erläutert. Es zeigen:
Fig. 1 eine vereinfachte Schaltung der Vorrichtung; Fig. 2 eine Darstellung zur Erläuterung des Verfahrene;
Fig. 3 eine Prinzipschaltung der erfindungsgemäßen Vorrichtung;
Fig. h Signalfolgen, die verschiedenen Gliedern der
ersten Feinmeß- oder Feineinstelleinrichtung der Vorrichtung entsprechen;
zweiten Feinmeßeinrichtung der Vorrichtung entsprechen;
309827/0884
Fig. 6 Signalformen, die die relative Stellung der Signale V und V2 erläutern;
Fig. 7 ein Beispiel für das Ausgangsglied der Vorrichtung; und
Fig. 8 ein Beispiel für eine Anwendung der erfindungsgenäßen Vorrichtung auf einen Mehrbereichs-Zeit-■esser.
In der Fig. 2 ist ein "Zeitdiagramm" zur Erläuterung
des erfindungsgemäßcn Verfahrens dargestellt. In diesem Diagramm stellt der Abschnitt I das Zeitintervall dar, das zwei
Signale V und V_ trennt. Die Punkte E_, E usw. stellen die
verschiedenen Stufen der ersten Verzögerungsleitung oder Verzögerungsstrecke dar. Sie sind um Zeitintervalle P voneinander getrennt. Die Punkte FQ, F1 usw. stellen die verschiedenen Stufen der zweiten Verzögerungsleitung dar. Sie
sind um eine Zeit ρ voneinander getrennt. Im folgenden werden die verschiedenen Stufen (Eq, E1 usw./ C-::* ersten Verzögerungsleitung als Feinmeß- oder Feineins teileinrichtung
1 und die verschiedenen Stufen (FQt F1 usw.) der zweiten
Verzögerungsleitung als Feinmeßeinrichtung 2 bezeichnet. In der Fig. 2 liegt das äußere Ende des Abschnittes I zwischen den Stufen E. und E*. Gemäß einem bevorzugten Ausführungsbeispiel des Verfahrens beträgt die durch die erste
Feinaeßeinrichtung gemessene Zeit 5 P· Die zweite Feinmeßeinrichtung 2 hat einen Ursprung F_, der mit dem äußeren
Ende des Abschnittes I zusammenfällt. Da die Stufe E- der ersten Feinmeßeinrichtung zwischen den Stufen F- und F^ der
zweiten Feinmeßeinrichtung liegt, mißt die zweite Feinmeßeinrichtung eine Zeit, die 6 ρ entspricht. Das Zeitinter-
309827/0884
vail I zwischen den beiden Signalen V und V beträgt also
5 P - 6 p, wobei das Zeitintervall zwischen der Stufe E-der
ersten Feinmeßeinrichtung und der Stufe Fg der zweiten
Feinmeßeinrichtung den Meßfehler wiedergibt.
Aus der Fig. 2 geht hervor, daß ebenso mit der ersten Feinmeßeinrichtung eine Zeit 4 P (letzte Stufe vor dem äußeren
Ende des Intervalls i) gemessen und diese Zeit zu der Zeit hinzugefügt werden kann, die der Anzahl entspricht,
mit der ρ zwischen der Stufe E· und dem äußeren Ende des Abschnittes I enthalten ist.
Es ist offensichtlich, daß zur Erzielung einer größeren Meßgenauigkeit eine dritte Feinmeßeinrichtung mit dem
Schritt q (q < p) hinzugefügt werden kann. Wie oben erläutert wurde, wird dann ein Zeitintervall, das die Stufen E_
und F^ mit dem Schritt q der dritten Feinmeßeinrichtung
trennt, verglichen. Wenn dieser Schritt q r-mal im Zeitintervall enthalten ist, das die Stufen E_ und Fg trennt,
beträgt das Zeitintervall I, das die Signale V. und V_ trennt, 5 P - 6 ρ - r · q.
Um die Anzahl der Feinmeßeinrichtungen abhängig von dem zu messenden Zeitintervall und von der gewünschten Genauigkeit
zu optimieren, kann eine Näherungsrechnung durchgeführt werden. Man kann beispielsweise annehmen, daß die
bereits angeregte Vorrichtung N ♦ 1 Stufen aufweist, während
die neue Vorrichtung zur Überdeckung des gleichen Zeitintervalls ζ analoge Vorrichtungen mit jeweils η + 1
Stufen besitzt, so daß die folgende Beziehung gilt:
Gesamtzahl der Stufen N1 s ζ · (n + 1) und nz = N.
3 0 9 8 2 7 / 0 8 8
Dabei entspricht der theoretische Optimalwert dem Minimalwert
von N1 für einen gegebenen Wert von N. In einem Fall, in dem N 100 beträgt, erhält man als theoretisches
Optimalergebnis: η = 3 oder k, und man findet ζ = 4 für
η = k und ζ = 5 für η = 3. In beiden Fällen beträgt N1 =
In Wirklichkeit sind die beim erfindungsgemäßen Verfahren vorgesehenen Stufen weniger kompliziert, und der Optimalwert
entspricht einem erhöhten Wert von n. Es ist auf der anderen Seite vorteilhaft, für η den Wert 10 vorzusehen.
Diese Überlegungen führen dazu, als Optimalwert ζ = 2 zu verwenden.
Aus diesem Grund wurden bei der Vorrichtung zwei Feinmeßeinrichtungen
(z = Z) verwendet. Es ist aber selbstverständlich, daß auch eine Vorrichtung mit ζ = 3 oder k oder
jeder anderen Zahl ausgeführt werden kann.
Die erfindungsgemäße Vorrichtung führt ein besonders günstiges Ausführungsbeispiel des Verfahrens durch, d. h.
jede Feinmeßeinrichtung nimmt eine Messung über das Zeitintervall hinaus vor.
In der Fig. 1 ist das Grundprinzip der Vorrichtung erläutert. Diese umfaßt einen ersten Block 2, der gleichzeitig
die Feinmeßeinrichtung 1 und die Verarbeitungseinrichtung
für das Signal V_ enthält, wobei in diese Verarbeitungseinrichtung
zwei Signale V und V eingespeist werden. Weiterhin ist ein zweiter Block k vorgesehen, der die zweite
Feinmeßeinrichtung aufweist, wobei in den Block k die Signale V_ und V„ eingespeist werden.
309827/0884
Bevor die erfindungsgemäße Vorrichtung in ihren Einzelheiten beschrieben wird, soll festgelegt werden, was im
folgenden genau unter einem logischen System verstanden werden soll. Es handelt sich dabei um ein D-Flipflop (bistabiles
Bauelement) mit einem Steuereingang (im folgenden durch den Buchstaben C bezeichnet), einem Stelleingang (im
folgenden durch den Buchstaben D bezeichnet) und einem Ausgang (im folgenden durch den Buchstaben Q bezeichnet). Dieses
bistabile Bauelement (Flipflop) arbeitet im Binärsystem, d. h. es besitzt zwei mögliche Zustände 0 und 1. Der
Steuereingang spricht auf die Anstiegsflanke des Signals an. Wenn in den Steuereingang eine Anstiegsflanke eingespeist
wird, dann nimmt der Ausgang Q den Binärzustand an, den der Stelleingang D besitzt.
In der Fig. 3 ist ein Ausführungsbeispiel zur Verwirklichung
der erfindungsgemäßen Vorrichtung dargestellt. Diese
Vorrichtung besteht im wesentlichen aus einer ersten Reihe von D-Flipflops, die mit den Bezugszeichen B1 bis B0
bezeichnet sind, aus einer zweiten Reihe von D-Flipflops, die mit den Bezugszeichen B' bis B'1O bezeichnet sind,
aus einer dritten Reihe von D-Flipflops, die mit den Bezugszeichen B" bis B" bezeichnet sind. Die erste Reihe
von Flipflops bildet die erste Feinmeßeinrichtung der Vorrichtung, die zweite Reihe von Flipflops bildet einen Signalerzeuger
für das Signal V„, und die dritte Reihe von
Flipflops stellt die zweite Feinmeßeinrichtung der Vorrichtung dar. Die Steuereingänge C , C_ usw. der Flipflops (bistabile
Bauelemente) B1, B2 usw. sind mit einer Verzögerungsleitung
6 verbunden. Diese Verzögerungsleitung 6 besteht aus mehreren Verzögerungsgliedern 8, wobei diese Verzögerungsglieder
8 jeweils die gleiche Verzögerung P er-
309827/0884
226382/v
geben. Im betrachteten Ausführungsbeispiel beträgt diese Verzögerung 1 ns. Es sind ebensoviele Verzögerungsglieder
8 wie Flipflops (bistabile Bauelemente) B1, B„ usw. vorgesehen,
wobei der Steuereingang von jedem dieser Flipflops jeweils mit dem Ausgang des entsprechenden Verzögerungsgliedes 8 verbunden ist. Die Verzögerungsleitung 6 ist am
Ausgang des Signalerzeugers aufgezweigt, der das Signal V1
erzeugt. Dieses Signal V weist zwei Anstiegsflanken auf,
die um ein Zeitintervall R getrennt sind. Dieses Signal ist in der Fig. k dargestellt. Das Signal V„ wird in eine
verzögerungsfreie Leitung 10 eingespeist. Die Stelleingänge D , D_ usw. der Flipflops (bistabile Bauelemente)
der ersten Reihe sind mit der Leitung 10 verbunden. Die Steuereingänge C' , C' usw. der Flipflops (bistabile Bauelemente)
B1 1, B' usw. sind mit den Ausgängen von Verzögerungsgliedern,
wie beispielsweise den Verzögerungsgliedern 8 der Leitung 6, verbunden, während die Stelleingänge
D1 1» D' usw. dieser Flipflops (bistabile Bauelemente)
mit den Ausgängen Q1, Q2 usw. der Flipflops (bistabile Bauelemente)
B , B2 usw. verbunden sind. Die Ausgänge Q1 ,
Q' usw. der Flipflops B1 1, B1« usw. sind parallel mit
einem Leiter 12 verbunden. Die Steuereingänge C1· , C%
usw. der Flipflops (bistabile Bauelemente) B" , B" usw. der dritten Reihe sind mit einer zweiten Verzögerungskette
Ik verbunden, während die Stelleingänge an die Leitung
12 angeschlossen sind. Die Verzögerungskette lh besteht
aus ebensovielen gleichen Verzögerungsgliedern 16 wie in der dritten Reihe Flipflops vorgesehen sind. Diese Verzögerungsglieder
16 ergeben eine Verzögerungszeit p, wobei ρ in P enthalten ist, das ein Vielfaches von ρ darstellt.
Im betrachteten Ausführungsbeispiel beträgt ρ 100 ps. Die Verzögerungsleitung 1*1 ist mit dem Eingang der Leitung 10
309827/0884
über eine bekannte Verzögerungseinrichtung 18 verbunden. Diese Verzögerungseinrichtung ergibt eine Verzögerung,
die gleich ist zum Vert R (Zeitintervall zwischen zwei Anstiegsflanken des Signals V ), erhöht um die Umschaltzeit
der Flipflops.
In den Fig. k und 5 ist der Betrieb der erfindungsgemäßen
Vorrichtung erläutert. In diesen Figuren ist die Ansprechzeit von jedem der Flipflops mit e bezeichnet. In der
Fig. k sind die Signale dargestellt, die den Ausgangssignalen
nach der ersten Feinmeßeinrichtung und der Verarbeitung des Signals V„ entsprechen. In der Fig. 5 sind die der
zweiten Feinmeßeinrichtung 2 entsprechenden Signale dargestellt.
Die in der Fig. ka dargestellten Signale stellen das
Signal am Steuereingang der Flipflops B und B1 dar, d. h.
sie geben das verzögerte Signal V wieder. Beim Durchgang vom Flipflop B zum Flipflop B wird das Signal V1 um
eine Zeit P (1 ns) verzögert. In der Fig. kb ist das Signal
V_ dargestellt, das für alle Kippschaltungen oder Flipflops B das gleiche ist. Bei dem in der Fig. k dargestellten
Ausführungsbeispiel kann festgestellt werden, daß die erste Anstiegsflanke des Signals V gegenüber dem Signal
V- am Ausgang des Flipflops B_ verzögert ist. Damit gehen das Ausgangssignal Q- des Flipflops B- und ebenso
das Eingangsstellsignal D' des Flipflops B' in einen Zustand 1 in dem Augenblick, in dem das um die Zeit e für
die Umschaltung des Flipflops erhöhte Signal V erscheint. Dasselbe gilt selbstverständlich für die Flipflops Bg, B9
und B10 (in den Fig. k und 5 sind lediglich acht erste Stufen
dargestellt). Die zweite Anstiegsflanke des Signals V1
309827/0884
(in der Figur durch zwei Pfeile dargestellt) ist ab dem
ersten Flipflop B gegenüber dem Signal V2 verzögert, da
das Ausgangssignal Q des Flipflops B in diesem Zeitpunkt
(um die Zeitdauer e erhöht) in den Zustand 1 geht. Dasselbe gilt selbstverständlich für die anderen Flipflops
mit einer Verschiebung von 1 ns.
Wenn die zweite Anstiegsflanke (durch einen Doppelpfeil dargestellt) des Signals V am siebenten Verzögerungsglied
ankommt, dann kippt das Flipflop B1,-, mit einer e entsprechenden
Verzögerungszeit, da der Stelleingang D1„ bereits
im Zustand 1 (erste Anstiegsflanke; Fig. kc) ist. Da
das siebente Flipflop B1 zuerst kippt (in den Zustand 1
übergegangen), beträgt die durch die erste Feinmeßeinrichtung erfaßte Zeit T1 also ?P» d. h. beim beschriebenen Ausführungsbeispiel
7 ns. Sobald ein Flipflop B* gekippt ist, geht das Signal V_ der Leitung 12 in den Zustand 1 über.
Im betrachteten Ausführungsbeispiel geht nach dem Kippen
des Flipflops Bf_ das Signal V_ in den Zustand 1 (Fig. ke)
über. In der Fig. 4f ist das Signal V' dargestellt, das
vom Signal V mit einer Verzögerung R + e abgeleitet ist.
In der Fig. 5 sind die der zweiten Feinmeßeinrichtung:
2 entsprechenden Signale dargestellt.
In der Fig. 5a ist ein in der Verzögerungsleitung 16
verzögertes Signal Vr 2 dargestellt, d. h. diese Kurven stellen
das Signal am Steuereingang der Flipflops B" dar. Wenn
das verzögerte Signal V1 2 gegenüber dem Signal V verzögert
ist, kippt das entsprechende Flipflop B" mit einer Verzögerung
e. In dem in der Figur dargestellten Ausführungsbeispiel erfolgt dies für das Flipflop B"^. Die durch die
309 827/0884
Feinmeßeinrichtung 2 angezeigte Zeit T^ beträgt also kp,
d. h. im betrachteten Ausführungsbeispiel 400 ps. Das Zeitintervall
zwischen den Signalen V und V2 beträgt also C ..
bis L9, d. h. beim betrachteten Ausführungsbeispiel 6t6 ns
Im Übrigen ist der Meßfehler gleich zu der Zeit, die den'
Kippzeitpunkt des Flipflops B". von der Anstiegsflanke des Signals V„ trennt.
In der Fig. 6 ist die Wirkungsweise der Flipflops B und B1 so dargestellt, wie die Signale V und V auftreten:
- In der Fig. 6a kommt das Signal V? nach dem Signal
V1 an.
- In der Fig. 6b kommt das Signal V gerade vor dem Si
gnal V an.
- In der Fig. 6c kommt das Signal V2 vor dem Signal
V1 an.
Im ersten Fall kippt die erste Anstiegsflanke des Si gnale V1 das Flipflop B nicht, während allein die zweite
Anstiegsflanke das Kippen bewirkt. Das Flipflop B1 kippt
also nicht. Im zweiten Fall kippt das Flipflop B mit einer Verzögerung e, aber das Kippen ist nicht eindeutig, vielmehr
tritt ein "Zittern" auf. Deshalb kippt das Flipflop B* nor
mal. In dritten Fall kippt das Flipflop B ebenso wie das Flipflop B1 normal.
Die Verwendung von zwei Reihen von Flipflops B, B1 ist
aus folgendem Grund erforderlich: Wenn bei einem D-Flipflop
309827/0884
das Stellsignal kurz vor dem Steuersignal eintrifft, ist
die Ansprechzeit der Kippstufe schlecht festgelegt. Mit einer einzigen Reihe von Flipflops B wäre es also unmöglich,
ein Signal V_ zu erhalten, das mit einer Genauigkeit von iP ns ein Bild von V ist (i liegt zwischen 1 und N1).
Daher ist die Verwendung der zweiten Reihe von Flipflops B1 zweckmäßig, bei denen das Stellsignal vor dem Steuersignal
eintrifft, im vorliegenden Fall R - e ns vorher. Dies erläutert die Tatsache, daß das Signal V zwei positive
Anstiegsflanken besitzt, die um R ns getrennt sind, wobei die erste Anstiegsflanke lediglich auf die Flipflops
B einwirkt.
Bei dem in der Fig. 3 dargestellten Ausführungsbeispiel umfaßt die erste Feinmeßeinrichtung zehn Stufen. Es ist
selbstverständlich, daß die erfindungsgemäße Vorrichtung auch eine davon abweichende Anzahl aufweisen kann. Es ist
deshalb erforderlich, daß in der Leitung 6 ebensoviele Verzögerungsglieder
8 wie Flipflops B und Flipflops B1 vorgesehen sind. Was die Anzahl der Flipflops B" anbelangt, so
kann sie von zehn abweichen. Es ist erforderlich, daß ebensoviele Flipflops B" wie Verzögerungsglieder 16 in der Leitung
lh vorgesehen sind. Die Anzahl der Flipflops hängt von
dem maximalen Zeitintervall, das gemessen werden soll, und von der Genauigkeit ab, die bei der Messung erhalten werden
soll. Die Anzahl der Flipflops B" hängt auf gleiche Weise von der Genauigkeit ab, die erhalten werden soll. Wenn
die Anzahl der Flipflops B" mit η bezeichnet wird, soll das Produkt η * ρ größer sein als P. Wenn die Anstiegsflanke
des Signals V1 und die Anstiegsflanke des Signals V2 in
Phase bei der Stufe B. ankommen, dann sind zwei Fälle möglich:
309827/08 8 4
- i6 -
- Die Stufe i sowie die Stufe i + 1 gehen in den Zustand 1 über.
- Die Stufe i bleibt im Zustand 0, und die Stufe i + 1 geht in den Zustand 1 über.
Mit anderen Worten: Es kann für das erste Intervall I die erste Feinmeßeinrichtung ein Zeitintervall, das gleich
ist zu i · P oder zu (i + 1) · P, messen. Im ersten Fall wird das Signal V„ durch das Kippen des Flipflops B' erzeugt. Im zweiten Fall wird das Signal V» durch das Kippen
des Flipflops B1 erzeugt. In beiden Fällen ist das Signal V' das gleiche. Dagegen mißt die Feinmeßeinrichtung
je nach dem vorliegenden Fall zwei verschiedene Intervalle von P ns. Da der Wert von I dem Meßunterschied der Feinmeßeinrichtungen 1 und 2 entspricht, erhält man in beiden Fällen das gleiche Ergebnis. Aus diesem Grund ist es zweckmäßig, für die zweite Feinmeßeinrichtung 2 eine Anzahl von
Stufen zu verwenden, so daß die durch die Feinmeßeinrichtung 2 gegebene maximale Verzögerung etwas oberhalb von P
liegt.
Beim beschriebenen Ausführungsbeispiel wurden für die Messung eines Zeitintervalles von maximal 10 ns mit einer
Genauigkeit von 100 ps 31 Flipflops verwendet. Bei einer Vorrichtung mit lediglich einer Feinmeßeinrichtung wären
100 Bauelemente erforderlich gewesen. Wenn mit η die Anzahl der in einem maximalen Zeitintervall, das mit der Vorrichtung gemessen werden soll, enthaltenen Grundschritte bezeichnet wird, dann verwendet die Vorrichtung mit zwei Feinmeßeinrichtungen anstelle von η Kippstufen (Flipflops) 3 η
+ 1 Flipflops.
309827/Q884
Beim beschriebenen Ausführungsbeispiel sind als Vergleichsglieder
zwischen den Signalen D-Flipflops vorgesehen. Es ist offensichtlich, daß auch jede andere Kippstufe,
die das gleiche Ergebnis liefert, verwendet werden kann, beispielsweise ein Koinzidenzglied, das von einem monostabilen
oder einem bistabilen Glied gefolgt wird, oder ein Antikoinzidenzglied, das von einem monostabilen oder bistabilen
Glied gefolgt wird.
In der Fig. 7 ist ein Ausführungsbeispiel für den Ausgang
der Vorrichtung und zur Speicherung der Ergebnisse dargestellt. Die Ausgangssignale Q1 oder Q1 der Flipflops Bf
sind mit einer Einrichtung 20 verbunden, die den Rang des ersten Flipflops erfaßt, das in den Zustand 1 übergeht. Zu
diesem Zweck kann die Einrichtung 20 aus Gattern für ein exklusives UND oder ODER bestehen, abhängig von dem Fall,
in dem die beiden Eingänge mit den Ausgangssignalen der
beiden sich folgenden Flipflops B1 gespeist werden. Der
Ausgang der Einrichtung 20 ist mit einem Umsetzer 22 für den Rang in eine binäre Schreibweise verbunden. Der in eine
binäre Schreibweise umgewandelte Rang wird in diesem besonderen Fall in Schieberegister 2h, 26, 28, 30 eingespeist.
Das Vorrücken der Schieberegister 24, 26 usw. wird durch das Signal V« über eine Verzögerungseinrichtung 32 gesteuert.
Dasselbe gilt für die Rücksteuerung nach 0 von 3k der
Flipflops von jeder der beiden Feinmeßeinrichtungen (Verzögerungseinrichtung 36). Es ist selbstverständlich, daß
die gleiche Einrichtung am·Ausgang der Flipflops B" vorgesehen ist (durch ein Rechteck dargestellt). Es wird also
einerseits der Rang des ersten Flipflops B1 gespeichert,
das seinen Zustand verändert, und andererseits der Rang des ersten Flipflops B", das seinen Zustand verändert. Es
309827/0884
genügt also eine einfache Subtraktion, um das Zeitintervall zu erhalten, das die beiden Signale V und V trennt. Durch
die Schieberegister und durch das Rückstellen auf 0 der verschiedenen Flipflops ist es möglich, mehrere aufeinanderfolgende
Zeitintervalle zu messen und zu speichern. Die erfindungsgemäße
Vorrichtung kann also als eine "Mehrfachvorrichtung" bezeichnet werden.
In der Fig. 8 ist ein Anwendungsbeispiel der erfindungsgemäßen Vorrichtung für einen Mehrfachzeitmesser mit
einer hohen Auflösung dargestellt. Der Serienzeitmesser umfaßt, was im vorliegenden Fall von Bedeutung ist, im wesentlichen:
einen Taktgeber 38, ein Register 40, das einem
Gatter 42 zugeordnet ist, in das das Bezugssignal eingespeist wird, ein Phasensteiler 44, in den die zeitlich zu
messenden Impulse über ein EingangSjglied 46 eingespeist
werden, ein Leseglied 48 für die Veränderung des Registers 40 und einen Speicher 50.
Wenn eine Feinmeßeinrichtung parallel zum Phasensteller
für eine zeitliche Messung der Impulse des Taktgebers geschaltet ist, dann wird die Genauigkeit des Haupttaktgebers
erhöht, der eine Auflösung erlangt, die der der Feinmeßeinrichtung entspricht.
Durch die Verwendung einer einem angepaßten Leseglied 54 und einem Speicher 56 zugeordneten Doppelfeinmeßeinrichtung
52 wird beträchtlich die Genauigkeit des Mehrfachzeitmessers
erhöht. Durch die gegenwärtige Technologie ist es möglich, ausreichend einfach Mehrfach-Zeitmesser mit einem
Hauptteil zu verwirklichen, der mit einer Taktfrequenz von 100 MHz arbeitet.
309827/0884
Die doppelte Feinmeßeinrichtung weist also eine theoretis.che
Meßabstufung von zehn ns auf. Mit Hilfe der erfindungsgemäßen Vorrichtung ist es möglich, einen Mehrfach-Zeitmesser
mit einer Auflösung von 100 ps anzugeben, indem lediglich eine verhältnismäßig begrenzte Anzahl von Kippstufen
benutzt wird.
Die erfindungsgemäße Vorrichtung für die Analyse von Zeitintervallen kann auch eine dritte Feinmeßeinrichtung
aufweisen, die gleich angeordnet ist wie die zweite Feinmeßeinrichtung, wobei der Schritt q ein Teiler des Schrittes
ρ der zweiten Feinmeßeinrichtung ist. Dadurch wird die Auflösung der Vorrichtung weiter verbessert.
309827/088
Claims (1)
- Patentansprüche' 1. Verfahren zur Analyse des Zeitintervalls zwischen zwei elektrischen Signalen V und V_, die zeitlich in dieser Reihenfolge aufeinanderfolgen, gekennzeichnet durch die folgenden Verfahrensschritte:Einspeisung des ersten Signals V1 in mehrere in Reihe geschaltete Verzögerungsglieder (8), die alle das Signal im wesentlichen ohne Verformung und mit einer Verzögerung P übertragen,Erfassung des i-ten Verzögerungsgliedes, bei dem sicher das Signal V genau mit dem Auftreten des Signals V2 weitergeleitet wird,Auswertung der vorangehenden Information, die eine erste Messung mit der Genauigkeit P bildet, zur Erzeugung eines Signals V-, dessen zeitliche Abweichung in bezug auf das Signal V_ eine Information über das Restintervall (kleiner als P) liefert, das V„ von V im Zeitpunkt des Lesens des i-ten Gliedes trennt, d. h. über den begangenen Fehler der ersten Messung,Verarbeitung des Signal-Paares V , V auf eine entsprechende Weise mit einer ähnlichen Einrichtung (i*0 mit Verzögerungsgliedern mit einer Verzögerung ρ (ρ kleiner Ρ), um eine zweite Messung mit der Genauigkeit ρ zu erhalten,Wiederholung dieses Vorgehens, bis die geforderte Genauigkeit erhalten ist, und309827/0884Ermittlung der algebraischen Summe der erhaltenen, aufeinanderfolgenden Messungen.2. Verfahren nach Anspruch 1, gekennzeichnet durch die folgenden Verfahrensschritte:Einspeisung des Signals V in die Verzögerungsglieder mit der Verzögerung P,Erfassung des i-ten Gliedes, das vom Signal V1 beaufschlagt wird, wenn das Signal V„ auftritt, was eine erste Messung bildet,Abnahme des Signals V am Ausgang des i-ten Verzögerungsgliedes zur Erzeugung des Signals V„fEinspeisung des Signals V in die Verzögerungsglieder mit der Verzögerung p,Erfassung des j-ten Gliedes, das durch das Signal V2 beaufschlagt wird, wenn das Signal V„ eingespeist wird, was eine zweite Messung bildet,Subtraktion der Meßergebnisse entsprechend der Beziehung: At=i«P-j'p+6,wobei At das zu messende Intervall und 6* den Rest der zweiten Messung bedeutet.3· Verfahren nach Anspruch 2, dadurch gekennzeichnet,309827/0884daß das erste Impulssignal V zwei um eine Zeitdauer R getrennte Anstiegsflanken der gleichen Polarität aufweist, während das Signal V lediglich eine Anstiegsflanke besitzt und daß das Signal V0 in die Verzögerungsglieder mit der Verzögerung ρ über eine Einrichtung ohne Verformung und mit einer Verzögerung R eingespeist wird.k. Vorrichtung zur Durchführung des Verfahrens nach einem der Ansprüche 1 bis 3» gekennzeichnet durcheine erste Eingangsklemme für das Signal V1, die mit einer ersten Verzögerungsleitung (6) aus Verzögerungsgliedern (8) mit einer Verzögerung P verbunden ist, eine zweite Eingangsklemme für das Signal V2, die einerseits mit einer verzögerungsfreien Leitung (1O) und andererseits mit einer zweiten Verzögerungsleitung (i4) aus Verzögerungsgliedern (i6) mit einer Verzögerung ρ über eine Verzögerungseinrichtung (i8) verbunden ist,eine erste Reihe von logischen Gliedern (Β.) mit zwei Eingängen, die an ihrem Ausgang (Qj) den Binärzustand angeben, der an ihrem Stelleingang (θ.) liegt, wenn ihr Steuereingang (C,) mit der Anstiegsflanke vor einem elektrischen Signal gespeist wird, wobei der Steuereingang (C.) von jedem logischen Glied mit dem Ausgang von jedem Verzögerungsglied (8) der ersten Leitung (6) und der Stelleingang (D.) von jedem logischen Glied (B.) mit der verzögerungsfreien Leitung (ΐθ) verbunden ist,eine zweite Reihe von logischen Gliedern (B'±) mit zwei Eingängen, wobei der Steuereingang (C· ) von jedem logischen Glied mit dem Ausgang von jedem Verzögerungsglied (8) der309827/0884ersten Verzögerungsleitung (6) und der Stelleingang (D1.) von jedem logischen Glied mit den entsprechenden Ausgängen (Q.) der logischen Glieder (B.) der ersten Reihe verbunden ist, undeine dritte Reihe von logischen Gliedern (B" ) mit zwei Eingängen, wobei der Steuereingang (C".) von jedem logischen Glied mit dem Ausgang von jedem Verzögerungsglied (i6) der zweiten Verzögerungsleitung {^h) und der Stelleingang (Dm . ) von jedem logischen Glied (B" . ) mit tien Ausgängen (Q1.) der logischen Glieder der zweiten Reihe verbunden ist, während die Ausgänge (Q"j) parallel geschaltet sind.5. Vorrichtung nach Anspruch k, dadurch gekennzeichnet, daß die logischen Glieder mit zwei Eingängen D-Flipflops sind, die auf die Anstiegsflanken des Steuersignals ansprechen.6. Vorrichtung nach Anspruch k oder 5» dadurch gekennzeichnet, daß die dritte Reihe η bistabile Kippstufen (B",) besitzt, wobei das Produkt η · ρ größer ist als P.7. Vorrichtung nach einem der Ansprüche k bis 6, dadurch gekennzeichnet, daß die Verzögerungseinrichtung (i8), die mit dem Eingang der zweiten Verzögerungsleitung (i4) verbunden ist, eine Verzögerung gleich der Zeit R zwischen den Anstiegsflanken des Signals V., erhöht um die Ansprechzeit einer bistabilen Kippstufe, bewirkt.8. Vorrichtung nach einem der Ansprüche k bis 7 t da-309827/088^durch gekennzeichnet, daß die Ausgänge (Q".) der bistabilen Kippstufen (B".) der zweiten Reihe mit einer logischen Einrichtung (66, 68) verbunden sind, die den Rang der ersten
bistabilen Kippstufe dieser Reihe erfaßt, die ihren Zustand verändert hat, um diesen Rang binär umzusetzen.9. Vorrichtung nach einem der Ansprüche 4 bis 8, dadurch gekennzeichnet, daß die Ausgänge (Q".) der bistabilen Kippstufen (B" ) der dritten Reihe mit einer logischen Einrichtung verbunden sind, die den Rang der ersten bistabilen Kippstufe dieser Reihe erfaßt, die ihren Zustand verändert
hat, um diesen Rang in eine binäre Schreibweise umzusetzen.10. Vorrichtung nach den Ansprüchen 8 und 9» dadurch
gekennzeichnet, daß die Ausgänge der Binärumsetzer (68)
mit Schieberegistern (70 - 76) verbunden sind, deren Steuereingang mit der Eingangsklemme für das Signal V über eine zweite Verzögerungseinrichtung (78) verbunden ist.309827/0884Leerseite
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR7147323A FR2165758B1 (de) | 1971-12-29 | 1971-12-29 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE2263824A1 true DE2263824A1 (de) | 1973-07-05 |
Family
ID=9088314
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19722263824 Pending DE2263824A1 (de) | 1971-12-29 | 1972-12-28 | Verfahren und vorrichtung zur analyse von zeitintervallen |
Country Status (3)
Country | Link |
---|---|
DE (1) | DE2263824A1 (de) |
FR (1) | FR2165758B1 (de) |
IT (1) | IT976209B (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4719608A (en) * | 1984-05-11 | 1988-01-12 | Establissement Public styled: Centre National de la Recherche Scientifique | Ultra high-speed time-to-digital converter |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6501706B1 (en) * | 2000-08-22 | 2002-12-31 | Burnell G. West | Time-to-digital converter |
-
1971
- 1971-12-29 FR FR7147323A patent/FR2165758B1/fr not_active Expired
-
1972
- 1972-12-28 IT IT7111472A patent/IT976209B/it active
- 1972-12-28 DE DE19722263824 patent/DE2263824A1/de active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4719608A (en) * | 1984-05-11 | 1988-01-12 | Establissement Public styled: Centre National de la Recherche Scientifique | Ultra high-speed time-to-digital converter |
Also Published As
Publication number | Publication date |
---|---|
FR2165758B1 (de) | 1974-06-07 |
FR2165758A1 (de) | 1973-08-10 |
IT976209B (it) | 1974-08-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2608902C3 (de) | Code-Wandler-Vorrichtung | |
DE1951863A1 (de) | Digital betriebener Impulsverhaeltnis-Modulator | |
DE2642397A1 (de) | Analog-frequenzwandler | |
CH648934A5 (de) | Verfahren zur messung elektrischer leistung. | |
DE2548746A1 (de) | Analog/digital-umsetzer | |
DE2833556C2 (de) | Multiplizierer | |
DE2626899C3 (de) | Verfahren und Vorrichtung zur Genauigkeitsüberprüfung eines Analog-Digitalwandlers | |
DE68913243T2 (de) | Phasendetektor zum schrittweisen Ermitteln einer Phasenbeziehung. | |
DE1944057A1 (de) | Impuls-Zaehlschaltung | |
DE3533467C2 (de) | Verfahren und Anordnung zum störsicheren Erkennen von in Datensignalen enthaltenen Daten | |
DE1549603B1 (de) | Korrelator | |
DE69123725T2 (de) | Elektrischer Schaltkreis zum Generieren von Impulsreihen | |
DE3448184C2 (de) | ||
DE2263824A1 (de) | Verfahren und vorrichtung zur analyse von zeitintervallen | |
DE3906754A1 (de) | Integrationsanordnung | |
DE3724572A1 (de) | Signalleseschaltung in magnetischer aufzeichnungsvorrichtung | |
DE3209529A1 (de) | Bezueglich drift und nicht-linearitaet kompensierter, intervallausdehnender zeitgeber | |
EP0868027B1 (de) | Schaltung zur Taktsignalverzögerung mit Messung der Verzögerungszeit | |
DE2702581C2 (de) | Verfahren und Schaltungsanordnungen zur Frequenzerkennung | |
DE2653501A1 (de) | Frequenzvergleichsschaltung | |
DE19513795C1 (de) | Schaltungsanordnung zur digitalen Phasendifferenzmessung | |
DE1270091C2 (de) | Stoerunterdrueckung fuer Analogsignale abschnittweise integrierende Schaltungen | |
DE3240528C2 (de) | ||
DE2058958C3 (de) | Schaltung zur Verringerung des Einflusses von Störimpulsen auf Korrekrurimpulse, die die Synchronisation von Daten- mit Taktimpulsen bewirken | |
DE3224025C2 (de) | Umsetzer zur Umwandlung von Digital- in Analogsignale mittels Ladungsverschiebeanordnungen (CCD) |