DE2250554A1 - ADAPTATION CIRCUIT FOR THE TRANSITION FROM FIELD EFFECT TRANSISTOR CIRCUITS TO BIPOLAR DIGITAL CIRCUITS - Google Patents

Description

"Anpassungsschaltung zum Übergang von Feldeffekt-Transistorschaltkreisen zu bipolaren Digitalschaltkreisen" Die Erfindung betrifft eine Anpassungsschaltung zum Übergang von Feldeffekt-Transistorschaltkreisen zu bipolaren Digitalschaltkreisen. Die Feldeffekt-Transistorschaltkreise sind dabei in der p-Kanal-MOS-Technologie mit einer Schwellenspannung von etwa 3V ausgebildet, die bipolaren Schaltkreise vorzugsweise in der TTL (Transistor-Transistor-Logik) Bekannt ist eine ganze Anzahl von Anpassungsschaltungen der vorgenannten Art, die in der Literatur und in Firmendruckschriften vertzeichnet sind. In all diesen Schaltungen werden zusätzliche äußere Schaltelemente wie Widerstände, Kondensatoren, Dioden oder Transistoren zur Anpassung des großen Spannungshubes der MOS-Schaltkreise von über 10V an den 5V Hub der TTL-Schaltkreistechnik benötigt."Matching circuit for transitioning field effect transistor circuits to bipolar digital circuits "The invention relates to a matching circuit for the transition from field effect transistor circuits to bipolar digital circuits. The field effect transistor circuits are in p-channel MOS technology with a threshold voltage of about 3V formed the bipolar circuits preferably in TTL (transistor-transistor logic) Is known a number of matching circuits of the aforementioned type that are found in the literature and are listed in company publications. In all of these circuits will be additional external switching elements such as resistors, capacitors, diodes or transistors to adapt the large voltage swing of the MOS circuits of over 10V to the 5V hub of the TTL circuit technology required.

So ist z. B. aus dem Prospekt der Firma Electronic Arrays vom 15. Mai 1970, EA 3100, bekannt, den MOS-Schaltkreis mit dem TTL-Schaltkreis über einen ohmischen Spannungsteiler mit Schutzdiode zu verbinden. Diese Schaltung hat jedoch den Nachteil, daß die Endstufentransistoren des MOS-Schaltkreises einen verhältnismaßig hohen Strom ziehen müssen, um eine kurze Schaltzeit zu erreichen. Für normale TTL-Schaltkreise sind Ströme von mehr als 5 mA in der MOS-Schaltung erforderlich, für Low-Power-Schaltkreise immerhin noch 1,6 mA. Ein W/L-Verhältnis (W = Gate-Weite, L = Gate-Länge) der MOS-Endstufentransistoren von 100 - 200 ist üblich. Diese Transistoren benötigen viel Platz. Das hat zur Folge, daß für übrige Schaltkreise in der eingentlichen Schaltung weniger Platz zur Verfügung steht.So is z. B. from the prospectus of the company Electronic Arrays from 15. May 1970, EA 3100, known the MOS circuit with the TTL circuit via a to connect ohmic voltage divider with protective diode. However, this circuit has the disadvantage that the output stage transistors of the MOS circuit have a relatively must draw a high current in order to achieve a short switching time. For normal TTL circuits currents of more than 5 mA are required in the MOS circuit for low-power circuits at least 1.6 mA. A W / L ratio (W = gate width, L = gate length) of the MOS output stage transistors from 100 to 200 is common. These transistors take up a lot of space. This has the consequence that less space is available for other circuits in the actual circuit stands.

ur Verminderung des Stromverbrauches im MOS-Schaltkreis wird z. B. im Prospekt von Intersil, IM 7604, von November 1970, vorgeschlagen, den ohmischen Spannungsteiler zwsichen MOS-Schaltkreis und TTL-Schaltkreis mit dem einen Ende nicht auf O-Potential, sondern auf eln verhältnismäßig hohes negatives Potential zu legen. Der hochohmigere Spannungsteiler hat jedoch in Verbindung mit der Eingangskapazität der TTL-Schaltung zur Folge, daß sich Schaltzeiten in der Größenordnung von 200 bis 400 nsec ergeben. ur reduction of the power consumption in the MOS circuit is z. B. proposed in the Intersil prospectus, IM 7604, November 1970, the ohmic Voltage divider between MOS circuit and TTL circuit at one end not on 0 potential, but on a relatively high negative potential to lay. However, the higher resistance voltage divider has in connection with the input capacitance of the TTL circuit means that switching times of the order of 200 up to 400 nsec.

Aus dem Applikationssbericht "Application Note 25" der AMS (American Micro Systems) vom 6.9.1970 ist bekannt, zur Herabsetzung des Stromes in den MOS-Endstufentransistoren und zur Verkürzung der Schaltzeit einen Transistor, eine Gegenkopplungsdiode in Germanium- oder SchottkyTechnologie und einen Sperrwiderstand zur Anpassung vorzusehen. Diese Schaltung kann für einen geringen Stromverbrauch und für eine relativ hohe Schalt geschwindigkeit ausgelegt werden. Ihr Nachteil ist, ein zusätzlicher Aufwand von drei Bauelementen und deren Platzbedarf in unmittelbarer Nachbarschaft der DIOS-Schaltung. From the application report "Application Note 25" by AMS (American Micro Systems) from 9/6/1970 is known to reduce the current in the MOS output stage transistors and to shorten the switching time a transistor, a negative feedback diode in Provide germanium or Schottky technology and a blocking resistor for adaptation. This circuit can be used for a low power consumption and for a relatively high Switching speed can be designed. Their disadvantage is an additional expense of three components and their space requirements in the immediate vicinity of the DIOS circuit.

Ferner sind MOS-Schaltkreise mit einer Betriebsspann'ing von 5V bekannt, die direkt an TTL-Schaltkreise anschließbar sind. Diese sind jedoch in einer aufwendigen und daher kostspieligen Technologie gefertigt (Ionen-Implantation).Furthermore, MOS circuits with an operating voltage of 5V are known, that can be connected directly to TTL circuits. However, these are complex and therefore manufactured using expensive technology (ion implantation).

Der Erfindung liegt die Aufgabe zugrunde, eine wirtschaftliche Schaltungsanordnung der oben genannten Art anzugeben, die eine kurze Schaltzeit besitzt, einen geringen Leistungsverbrauch hat und ohne zusätzliche äußere Schaltelemente auskcnmt.The invention is based on the object of an economical circuit arrangement of the type mentioned above, which has a short switching time, a low one Has power consumption and works without additional external switching elements.

Die rufgabe wird durch die in Anspruch 1 genannte Erfindung gelöst. Vorteilhafte Verbesserungen und Weiterbildungen sind in den Unteransprüchen angegeben.The task is solved by the invention mentioned in claim 1. Advantageous improvements and developments are specified in the subclaims.

Durch die Erfindung werden die Schaltzeiten um den Faktor 2 bis 10 gegenüber denjenigen, die mit Schaltkreisen nach dem Stand der Technik erreicht werden, verkürzt. Die Endstufen-und Schalttransistoren im MOS-Schaltkreis können mit kleinen Abmessungen hergestellt werden. Der Mehraufwand ist gering, ebenso der Platzbedarf. Der Leistungsverbrauch ist erheblich reduziert.The invention increases the switching times by a factor of 2 to 10 over those achieved with prior art circuits are shortened. The output stage and switching transistors in the MOS circuit can can be made with small dimensions. The additional effort is low, as is the Space requirement. The power consumption is significantly reduced.

Durch die im Anspruch 2 genannte Maßnahme wird die Schaltzeit des Schalttransistors verbessert. Wird die Source-Elektrode des Schalttransistors gemäß den Ansprüchen 3 und 4 isoliert aus dem MOS-Schaltkreis herausgefünrt, kann man über das Potential dieses Punktes freizügiger verfügen, was in manchen Schaltungen von besonderem Vorteil sein kann.By the measure mentioned in claim 2, the switching time of the Switching transistor improved. If the source electrode of the switching transistor according to the claims 3 and 4 isolated out of the MOS circuit, you can have the potential of this point more freely, which in some circuits can be of particular advantage.

Um die Schaltzeiten extrem zu verbessern, geben die Ansprüche 5 bis 7 weitere vorteilhafte Lösungen an.In order to improve the switching times extremely, give claims 5 to 7 other beneficial solutions.

Die Erfindung wird nun anhand von Zeichnungen näher erläutert. Es zeigen: Figur 1 eine Anpassungsschaltung gemäß der Erfindung Figur 2 Schalttransistor mit isolierter Source-Elektrode Figur 3 Schalttransistor mit RC-Glied und isolierter Source-Elektrode.The invention will now be explained in more detail with reference to drawings. It show: FIG. 1 a matching circuit according to the invention; FIG. 2 switching transistor with isolated source electrode Figure 3 switching transistor with RC element and isolated Source electrode.

In Figur 1 sind die Transistoren 12 und 13 die üblicherweise in MOS-Schaltkreisen verwendeten Gegentakt-Ausgangstransistoren. Sie liegen mittels der Anschlußleitungen 15 und 18 an dem negativen bzw, positiven Pol der 3etriebsspannungsquelle. Die Anschlußleitung 15 liegt beispielsweise an -12V, die Anschlußleitung 18 an + 12V. Das O V-Potential der Spannungs quelle wird über die Zuleitung 16 dem MOS-Schaltkreis zugeführt. Gemäß der Erfindung wird der Verbindungspunkt der beiden Endstufentransistoren 12 und 13 nicht zum Schalten des TTL-Schaltkreises 2 benutzt, sondern dieser Verbindungspunkt ist mit der Gate-Elektrode eines Schalttransistors 14 verbunden, dessen Source-Elektrode über die Leitung 16 auf O-Potential liegt. Die Drain-Elektrode des Schalttransistors 14 ist über der Leitung 17 an den Eingangstransistor des nachfolgenden TTI-Schaltkreises ohne weitere Bauelemente angeschlossen und der negative Pol der Betriebsspannungsquelle für die TTL-Schaltung ist mit der O-Potential führenden Leitung 16 des MOS-Schaltkreises verbunden.In Figure 1, transistors 12 and 13 are those commonly used in MOS circuits used push-pull output transistors. They are located by means of the connecting lines 15 and 18 at the negative or positive pole of the operating voltage source. The connecting line 15 is for example at -12V, the connection line 18 at + 12V. The O V potential the voltage source is via the lead 16 the MOS circuit fed. According to the invention, the connection point of the two output stage transistors 12 and 13 are not used for switching the TTL circuit 2, but this connection point is connected to the gate electrode of a switching transistor 14, the source electrode of which via line 16 is at 0 potential. The drain of the switching transistor 14 is via line 17 to the input transistor of the subsequent TTI circuit connected without further components and the negative pole of the operating voltage source for the TTL circuit is with the 0-potential leading line 16 of the MOS circuit tied together.

Ist der Transistor 13 des MOS-Schaltkreises leitend, so ist der Schalttransistor 14 gesperrt und in die TTL-Schaltung fließt kein den Schaltzustand "O" kennzeichnender Eingangsstrom. Wird dagegen der Transistor 13 gesperrt, so wird der Schalttransistor 14 leitend und der TTL-Schaltkreis wird in den Zustand "0" gesteuert.If the transistor 13 of the MOS circuit is conductive, the switching transistor is 14 blocked and no flow characteristic of the switching state "O" into the TTL circuit Input current. If, on the other hand, the transistor 13 is blocked, the switching transistor becomes 14 conductive and the TTL circuit is controlled to the "0" state.

Der T2L-Schaltkreis 2 ist in Figur 1 nur angedeutet. Wichtigste Kenngröße für die äußere Beschaltung des TTL-Schaltkreises ist der Wert des Widerstandes 21, der in der Basiszuleitung des Eingangstransistors 20 des TTL-Schaltkreises liegt.The T2L circuit 2 is only indicated in FIG. Most important parameter for the external wiring of the TTL circuit is the value of the Resistor 21 in the base lead of the input transistor 20 of the TTL circuit lies.

Beträgt dieser Widerstandswert etwa 4 k#, so handelt es sich um ein normales 2 Gatter, das am Eingang (Leitung 17) für den Zustand "0" einen Strom von etwa 1,6 mA erfordert.If this resistance value is about 4 k #, it is a normal 2 gate, which at the input (line 17) for the state "0" a current of requires about 1.6 mA.

Hat der Widerstand 21 einen Wert von 40 kA, so handelt es sich um ein sogenanntes Tow-Power-Gate, bei den der benötigte Eingangsstrom für den Schaltzustand llott in der Größenordnung von 180 µA liegt.If the resistor 21 has a value of 40 kA, it is a so-called Tow-Power-Gate, in which the required input current for the switching state llott is on the order of 180 µA.

Um eine genügend hohe sperrende Gate-Spannung für den Schalttransistor 14 zu erhalten, ist ein Spannungsteiler im MOS-Schaltkreis' bestehend aus den Transistoren 11, 12 und 13, in an sich bekannter Technik aufgebaut. Hierdurch wird die Ein- und Abschaltgeschwindigkeit des Schalttransistors 14 an seinem Eingang in vorteilhafter Weise beschleunigt.To have a sufficiently high blocking gate voltage for the switching transistor 14 is a voltage divider in the MOS circuit 'consisting of the transistors 11, 12 and 13, constructed using a technique known per se. This is the input and Turn-off speed of the switching transistor 14 at its input in more advantageous Way accelerated.

Der Schalttransistor 14 dient direkt als Ableitschalter für das TTI-Gate. Er muß zur Anpassung an eine TTL-Schaltung vom Low-Power-Gate-Typ, bei dem der Basisableitwiderstand 21 des TTL-Gatters 40 k beträgt, für einen Strom von etwa 200 µA und bei einem normalen TTL-Gatter (Basisableitwiderstand 21 nur 4 k#) ) für einen Strom von etwa 1,6 mA ausgelegt sein.The switching transistor 14 serves directly as a discharge switch for the TTI gate. It must be adapted to a TTL circuit of the low-power gate type, in which the base bleeder resistor 21 of the TTL gate is 40 k, for a current of about 200 µA and with a normal TTL gate (base leakage resistance 21 only 4 k #)) for a stream of about 1.6 mA.

Die Schaltungsanordnung eignet sich besonders gut für die Low-Power-TTI-Schaltkreise, weil sie hier trotz eines niedrigen Stromverbrauches eine kaum spürbare Signaldurchlaufzeitvergrößerung verursacht. Hat beispielsweise das TTL-Gatter eine Signaldurchlaufzeit von 25 nsec, so wird durch das Anschalten des IfOS-Schaltkreises 1 mit der erfindungsgemäßen Anordnung die Signaldurchlaufzeit höchstens um 10 bis 15 nsec vergrößert. Das bedeutet eine Reduzierung der Schaltverzögerung um den Faktor 2 bis 5, in einigen Fällen sogar um den Faktor 10 gegenüber den Schaltkreisen nach dem Stande der Technik.The circuit arrangement is particularly suitable for the low-power TTI circuits, because, despite the low power consumption, there is a barely noticeable increase in the signal throughput time caused. For example, if the TTL gate has a signal processing time of 25 nsec, so by turning on the IfOS circuit 1 with the inventive The arrangement increases the signal throughput time by a maximum of 10 to 15 nsec. That means a reduction of the switching delay by a factor of 2 to 5, in some cases even by a factor of 10 over prior art circuits.

Die Ursache für die kurze Schaltzeit ist die durch die Erfindung erreichte nahezu optimale Umladung der Schaltkapazitäten. Solange der Emitter des TTL-Gatters über die Leitung 17 einen Strom führt, ist die Spannung dieses Enitters gegen Leitung 16 beispielsweise 1,35 V und etwa gleich der des Kollektors des TTL-Eingangstransistors 20. In dem Moment, in dem durch die Anschlußleitung 17 ein Strom abgezogen wird und der TTL-Schaltkreis in den "O"-Zustand geschaltet wird, fällt die genannte Emitterspannung nur unwesentlich, nämlich auf etwa 1,18 V. Der Spannungshub beträgt also nur etwa 0,17 V.The reason for the short switching time is that achieved by the invention almost optimal reloading of the switching capacities. As long as the emitter of the TTL gate conducts a current via the line 17, the voltage of this emitter is against the line 16, for example 1.35 V and approximately equal to that of the collector of the TTL input transistor 20. At the moment in which a current is drawn through the connecting line 17 and the TTL circuit is switched to the "O" state, the said emitter voltage drops only insignificantly, namely to about 1.18 V. The voltage swing is therefore only about 0.17 V.

Dadurch brauchen unvermeidliche Schaltkapazitäten nur wenig umgeladen zu werden.As a result, unavoidable switching capacities only need to be reloaded a little to become.

Bein Abschalter des Stromes durch den Schalttransistor 14 steigt die Spannung am genannten Emitter von etwa 0,7 V auf 1,4 V, bevor das UTI-Gatter umschaltet. Auch die dazu benötigte Zeit ist verhältnismäßig kurz, so daß Signaldurchlaufzeiten von 10 bis 20 nsec an dieser Stelle auftreten.When switching off the current through the switching transistor 14, the increases Voltage at the mentioned emitter from about 0.7 V to 1.4 V before the UTI gate switches. The time required for this is also relatively short, so that signal transit times occur at this point from 10 to 20 nsec.

Weitere Emitter des TTI-Schaltkreises können mit MOS-Schaltkreisen gemäß der Erfindung, in der Ausführung gemäß dem Stand der Technik und/od-er mit normalen TTL-Schaltkreisen geschaltet werden.Further emitters of the TTI circuit can be made with MOS circuits according to the invention, in the embodiment according to the prior art and / or with normal TTL circuits.

Die geometrische Größe des Schalttransistors 14 kann gering gehalten werden, ebenso der Beistungsverbrauch in diesem Dransistor, insbesondere, wenn Low-Power-TTL-Schaltungen verwendet werden. Man kann errechnen, daß der Widerstand des Schalttransistors 14 zwischen Drain und Source bei der Drain-Source-Spannung O V etwas kleiner als 3,5 k# sein nuß, so daß ein W/EVerhältnis von 10 bis 20 zulässig ist, im Gegensatz zu normalen TTL-Schaltungen, wo dieses Verhältnis in der Gegend von 100 liegen muß. Für ein Low-Power-TTI-Gatter werden von der MOS-Endstufe einschließlich des Schalttransistors 14 nur noch 1,4 mW pro Ausgang verbraucht.The geometric size of the switching transistor 14 can be kept small as well as the power consumption in this transistor, especially when using low-power TTL circuits be used. It can be calculated that the resistance of the switching transistor 14 between drain and source at the drain-source voltage O V somewhat less than 3.5 k # his nut, so that a W / E ratio of 10 to 20 is permissible, unlike normal TTL circuits where this ratio is in the area of 100 must be. For a low-power TTI gate, the MOS output stage is inclusive of the switching transistor 14 consumes only 1.4 mW per output.

Die Anpassungsschaltung kann auch gemäß Figur 2 bei 2-polig an die Betriebs spannung anzuschließenden MOS-Schaltkreisen angewendet werden. In diesem Fall hat der MOS-Schaltkreis keine auf potential liegende Leitung und die Leitung 16 des MOS-Schaltkreises, die gleichzeitig zum negativen Pol der Betriebsspannung für den TTL-Schaltkreis führt, ist an einem Spannungsteiler der Betriebsspannung für den MOS-Schaltkreis anzuschließen.The matching circuit can also be connected to the 2-pole according to FIG Operating voltage to be connected MOS circuits are used. In this In this case, the MOS circuit has no potential line and the line 16 of the MOS circuit, which is simultaneously to the negative pole of the operating voltage for the TTL circuit leads is at a voltage divider of the operating voltage for connecting the MOS circuit.

In hochintegrierten MOS-Schaltkreisen werden häufig viele gleichartige Endstufen eingebaut, die an verschiedene Emitter des oder der TTL-Gatter anzuschließen sind. Hierbei stellt es eine Schaltungsvereinfachung dar, wenn die einzelnen Schalttransistoren 14 mit einer Elektrode, außer der Gate-Elektrode, vorzugsweise jedoch der Source-Elektrode, an eine gemeinsame Leitung, beispielsweise Bettung 16 angeschlossen sind, die an dem negativen Pol der Betriebsspannung des, bzw. der TTL-Schaltkreise liegt. Diese Leitung 16 braucht keine direkte Verbindung mit dem MOS-Schaltkreis zu haben.In highly integrated MOS circuits, there are often many of the same type Built-in power amplifiers connected to different emitters of the TTL gate (s) are to be connected. It is a circuit simplification if the individual switching transistors 14 with one electrode, except for the gate electrode, preferably however, the source electrode, to a common line, for example bedding 16 are connected to the negative pole of the operating voltage of the, or the TTL circuits. This line 16 does not need a direct connection with the MOS circuit.

Da der benötigte Eingangs strom der TTL-Gatter um mehr als den Faktor 2 gegenüber dem im Datenblatt angegebenen Maximalwert streuen kann, ist es in Fällen, wo es auf höchste Schaltgeschwindigkeit ankommt, vorteilhaft, einen individuellen gemäß Figur Abgleich durch jeweils ausgesuchte Widerstände 30 / zwischen dem Schalttransistor 14 und dem T ingang zu schalten.Because the required input current of the TTL gate by more than the factor 2 can vary compared to the maximum value specified in the data sheet, it is in cases where it comes down to the highest switching speed, it is advantageous to have an individual one according to the figure, adjustment by respectively selected resistors 30 / between the switching transistor 14 and the T ingang.

Dieser Widerstand ist so zu wählen, daß beim Einschalten des Schalttransistors 14 der Eingangs strom für die TTL-Schaltung noch mit Sicherheit über den minimal erforderlichen Wert liegt.This resistance is to be chosen so that when the switching transistor is switched on 14 the input current for the TTL circuit is still definitely above the minimum required value.

Wird der soeben beschriebene Widerstand 30 durch einen Kondensator kleiner Kapazität der nach den bekannten Regeln der Impulstechnik bemessen ist, überbrückt, läßt sich die Schaltgecchwindigkeit auf ihren optimalen Wert bringen.If the resistor 30 just described is replaced by a capacitor small capacity which is dimensioned according to the known rules of impulse technology, bridged, the switching speed can be brought to its optimum value.

Claims (7)

Patentansprüche Claims 0 Schaltungsanordnung zur Anpassung von integrierten MOS-Feldeffekttransistor-Schaltkreisen der p-Eanaltechnologie an bipolare TTI-Schaltkreise, gekennzeichnet durch die Zwischenschaltung eines im MOS-Schaltkreis (n) integrierten Schalttransistors(14) als Ausgangstransistor des MOS-Schaltkreises zum Liefern des Emitter-Eingangsstromes für den Eingangszustand "0" des TTL-Schaltkreises, wobei das Gate dieses Schalttransistors am Ausgang der üblicherweise im Gegentakt betriebenen Endstufentransistoren (12, 13) des MOS-Schaltkreises liegt und die Source-Elektrode des Schalttransistors (14) mit dem auf oder nahezu auf dem negativen Betrieb8-spannungspotential des TTI-Schaltkreises liegenden Anschluß (16) und die Drain-Elektrode mit dem Anschluß (17) einer Eingangs-Emitter-Elektrode des TTL-Schaltkreises verbunden ist.0 circuit arrangement for adapting integrated MOS field effect transistor circuits p-channel technology to bipolar TTI circuits, characterized by the interconnection a switching transistor (14) integrated in the MOS circuit (s) as an output transistor of the MOS circuit for providing the emitter input current for the input state "0" of the TTL circuit, the gate of this switching transistor at the output of the output stage transistors (12, 13) of the MOS circuit, which are usually operated in push-pull and the source electrode of the switching transistor (14) with the on or almost Terminal lying on the negative operating voltage potential of the TTI circuit (16) and the drain electrode with the connection (17) of an input emitter electrode of the TTL circuit is connected. 2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß im MOS-Inverter-Schaltkreis ein als Diode geschalteter MOS-Feldeffekttransistor (11) zwischen Gate und Source des mit dem negativen Pol der Spannungsquelle verbundenen Endstufentransistors (12) angeschlossen ist.2. Circuit arrangement according to claim 1, characterized in that in the MOS inverter circuit a MOS field effect transistor connected as a diode (11) between the gate and source of the connected to the negative pole of the voltage source Output stage transistor (12) is connected. 3. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Schalttransistor (14) mit seiner Source-Elektrode an eine Anschlußleitung (16) angeschlossen ist, die an dem negativen Pol der Betriebsspannungsquelle des TTtSchaltkreises liegt, und die innerhalb-des NOS-Schaltkreises keine Verbindung zu dessen Stromversorgung besitzt.3. Circuit arrangement according to claim 1 or 2, characterized in that that the switching transistor (14) with its source electrode to a connecting line (16) is connected to the negative pole of the operating voltage source of the TTtSchaltkreises is, and the within-the NOS-Schaltkreis no connection owns its power supply. 4. Schaltungsanordnung nach Anspruch 3, für den Fall, daß die Schaltungsanordnung im MOS-Schaltkreis zum Anschluß mehrerer Emitter des TTI-Schaltkreises oder der TTL-Schaltkreise mehrfach angewendet wird, dadurch gekennzeichnet, daß alle Schalttransistoren (14), mit ihrer Source-Elektrode an eine gemeinsame Anschlußleitung (16) angeschlossen sind, die an dem negativen Pol der Betriebsspannungsquelle des, bzw. der TTL-Schaltkreise liegt und die innerhalb des I1OS-Schaltkreises keine Verbindung zu dessen Stromversorgung besitzt.4. Circuit arrangement according to claim 3, in the event that the circuit arrangement in the MOS circuit for connecting several emitters of the TTI circuit or the TTL circuits is used several times, characterized in that all switching transistors (14), with its source electrode connected to a common connection line (16) are that at the negative pole of the operating voltage source of the or the TTL circuits and the I1OS circuit has no connection to its power supply owns. 5. Schaltungsanordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß der Source-Drain-Widerstand des Scnalttransistors 14 durch das W/I-Verhältnis so hergestellt ist, daß der minimal erforderliche Eingangsstrom für den ein gangszustand "O" einer TTI-Schaltkreisfamilie mit Sicherheit geschaltet werden kann.5. Circuit arrangement according to one of claims 1 to 4, characterized in that that the source-drain resistance of the switching transistor 14 by the W / I ratio is made so that the minimum required input current for the a state "O" of a TTI circuit family can be switched with certainty. 6. Schaltungsanordnung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß zur Erhöhung der Schaitge schwindigkeit ein Widerstand (30) zwischen Source- oder Drain-Elektrode des Schalttransistors (14) und TTL-Schaltkreis geschaltet ist.6. Circuit arrangement according to one of claims 1 to 5, characterized in that that to increase the speed a resistor (30) between source or the drain electrode of the switching transistor (14) and the TTL circuit are connected. 7. Schaltungsanordnung nach Anspruch 6, dadurch gekennzeichnet, daß dem Widerstand (30) zur weiteren Erhöhung der Schaltgeschwindigkeit ein Kondensator (31) parallel geschaltet ist.7. Circuit arrangement according to claim 6, characterized in that the resistor (30) to further increase the switching speed, a capacitor (31) is connected in parallel. L e e r s e i t eL e r s e i t e