DE2248238A1

DE2248238A1 - FLIP-FLOP CIRCUIT ARRANGEMENT

Info

Publication number: DE2248238A1
Application number: DE19722248238
Authority: DE
Inventors: Kenneth K Au
Original assignee: Microsystems International Ltd
Current assignee: Microsystems International Ltd
Priority date: 1971-11-19
Filing date: 1972-10-02
Publication date: 1973-06-14
Also published as: DE2248238B2; GB1341156A; CA929609A; FR2161557A5; NL7212159A; DE2248238C3; JPS4860564A

Description

Augsburg 31 . Postfach 242
Rehlingenstraße 8Augsburg 31. P.O. Box 242
Rehlingenstrasse 8

Postscheckkonto: München Nf. 74539Postal checking account: Munich Nf. 74539

6l23/12/Ch/gn6l23 / 12 / Ch / gn

Microsystems International Limited
800 Dorchester Blvd., ¥.
Montreal 101, Quebec, Kanada Microsystems International Limited
800 Dorchester Blvd., ¥.
Montreal 101, Quebec, Canada

Flip-Flop-SchaitungsanordnungFlip-flop circuit arrangement

Verschiedene Ausführungsformen einkanaliger MIS-Binär-Flip-Flop-Schaltungen sind beispielsweise beschrieben in den US-Patentschriften 3 573 5O7 und
3 363 115· Der Schaltuhgsaufwand bei diesen bekannten Schaltungsanordnungen ist jedoch beträchtlich und daher aus Kostengründen nicht zufriedenstellend. Insbesondere ist der Nachteil zu verzeichnen, daß eine Zeittaktsignalquelle und eine weitere Signalquelle erforderlich sind, wobei die weitere Signalquelle inverse Signale zur Zeittaktsignalquelle abgibt, wobei es gleichgültig ist, ob das inverse Signal in der gleichen Flip-Flop-Schaltung erzeugt wird oder von außen zugeführt
wird. Im US-Patent 3 355 307 ist eine Flip-Flop-Schaltung gezeigt, bei der nur eine Zeittaktsignalquelle
erforderlich ist. Bei dieser Schaltung sind jedoch
komplementäre MIS-Transistoren erforderlich, die zudem in großer Zahl vorhanden sind.Various embodiments of single channel MIS binary flip-flops are described, for example, in U.S. Patents 3,573,507 and US Pat
3 363 115 · The circuit complexity in these known circuit arrangements is considerable and therefore unsatisfactory for reasons of cost. In particular, the disadvantage is that a timing signal source and a further signal source are required, the further signal source emitting inverse signals to the timing signal source, regardless of whether the inverse signal is generated in the same flip-flop circuit or supplied from the outside
will. In U.S. Patent 3,355,307 there is shown a flip-flop circuit which has only one source of timing signal
is required. In this circuit, however, are
Complementary MIS transistors required, which are also available in large numbers.

l—tl - t

30 9.8 24/103730 9.8 24/1037

6l23/i2/Ch/gn - 2 - 26. *=φC^WItBV °l9726l23 / i2 / Ch / gn - 2 - 26. * = φC ^ WItBV ° l972

Aufgabe der vorliegenden Erfindung ist es, einen einkanaligen Binär-Flip-Flop so auszubilden, daß eine relativ kleine Anzahl von Bauteilen erforderlich ist und daß weiterhin nur eine einzige Zeitsteuersignalquelle notwendig ist, ohne daß es erforderlich ist, zu diesen Steuersignalen inverse Signale zu bilden.The object of the present invention is to provide a train single-channel binary flip-flop so that one relatively small number of components is required and that still only a single timing signal source is necessary without it being necessary to form signals inverse to these control signals.

Gemäß der vorliegenden Erfindung wird eine einkanalige MIS-Fl ip-Flop-Schaltungsanordnung vorgeschlagen, bei welcher ein erster und ein zweiter MIS-Transistor vorgesehen sind, die jeweils eine Stetier-, eine Eingangs- und eine Ausgangsarbeitselektrode aufweisen, wobei die Eingangsarbeitselektrode des ersten Transistors verbunden ist mit der Steuerelektrode des zweiten Transistors, die Eingangselektrode des zweiten Transistors verbunden ist mit. der Steuerelektrode des ersten Transistors, die Ausgangsarbeitselektrode der beiden Transistoren mit Schaltmitteln verbunden sind, die eine Verbindung mit dem Massebezugspoteritial herstellen, die Eingangsarbeitselektroden der beiden Transistoren je mit SchaltmitteLn verbunden sind, die zum Abgriff eines ersten und eines zweiten Ausgangssignals dienen, wobei die Eingangsarbei tseltiktrode weiterhin verbunden sind mit Schaltmitteln zum Abschluß an eine SpannungsqueLlo, weiterhin ein dritter und ein vierter MlS-Transistor vorgesehen ist, mit Schaltmitte Lu zum Verbinden der Eingangsarbei t se LeIc trod e des dritten bzw· vierten Transistors mit der Eingangsarbeitselektrode des ersten bzw. zweiten Transistors, weiterhin bei einem fünften und sechsten MIS-Trans is tor, deren Ausgatigsarbei tse 1 t;k troden verbunden sind mit <)an S teuere I ek trodes vierten und dritten Transistors und dio Ein-According to the present invention, a single-channel MIS-Fl ip-flop circuit arrangement is proposed in which a first and a second MIS transistor are provided, each having a continuous, an input and an output working electrode, the input working electrode of the first transistor is connected to the control electrode of the second transistor, the input electrode of the second transistor is connected to. the control electrode of the first transistor, the output working electrode of the two transistors are connected to switching means that establish a connection with the ground reference potential, the input working electrodes of the two transistors are each connected to switching means that serve to pick up a first and a second output signal, the input working tseltiktrode are also connected to switching means for connection to a voltage source, furthermore a third and a fourth MIS transistor are provided, with switching means Lu for connecting the input working electrode of the third or fourth transistor to the input working electrode of the first or second transistor , furthermore with a fifth and sixth MIS transistor, whose output tse 1 t; k electrodes are connected with <) to control I ek trodes fourth and third transistor and the input

309824/ 1037309824/1037

6l23/l2/Ch/gn - 3 ~ 26. September 19726l23 / l2 / Ch / gn - 3 ~ September 26, 1972

gangsarbeitselektrode des fünften bzw. sechsten
Transistors verbunden ist mit der Steuerelektrode des ersten bzw. zweiten Transistors, weiterhin Anschlüsse vorgesehen sind, die mit einer Impulspotentialquelle verbunden sind, welche sich zwischen einem Potential, das den fünften und sechsten Transistor leitfähig macht, wenn es an deren Steuerelektroden anliegt und Massebezugspotential ändert, wobei diese Anschlüsse verbunden sind mit den Steuerelektroden des fünften und sechsten Transistors und den Ausgangsarbeitselektroden des dritten'und vierten Transistors.working electrode of the fifth or sixth
The transistor is connected to the control electrode of the first or second transistor, furthermore connections are provided which are connected to a pulse potential source, which is between a potential that makes the fifth and sixth transistor conductive when it is applied to their control electrodes and changes to ground reference potential, these terminals being connected to the control electrodes of the fifth and sixth transistors and the output working electrodes of the third and fourth transistors.

Die Erfindung wird nachfolgend anhand der Zeichnungen näher erläutert. Es zeigen dieThe invention is explained in more detail below with reference to the drawings. It show the

Fig. 1 einen bekannten Flip-Flop-SchaltkreisFig. 1 shows a known flip-flop circuit

Fig. 2 einen bekannten gegenüber derFig. 2 shows a known compared to the

Schaltung nach Fig. 1 geänderten Flip-Flop-Schaltkreis.Circuit according to FIG. 1 modified flip-flop circuit.

Fig. 3 eine Flip-Flop-Schaltung gemäß der Erfindung.3 shows a flip-flop circuit according to the invention.

Fig. ^i ein weiteres Ausführungsbeispiel gemäß der Erfindung.Fig. ^ I a further embodiment according to the invention.

Fig. 5 eine Frequenzteilerschaltung unter Verwendung der Flip-Flop-gemäß der Erfindung.Fig. 5 shows a frequency divider circuit below Use the flip-flop as per the invention.

309824/1037309824/1037

6l23/12/Ch/gn . - k - 26. September 19726l23 / 12 / Ch / gn. - k - September 26, 1972

In der nachfolgenden Beschreibung ist vorausgesetzt, daß MOS-Bauteile verwendet werden, da diese am wirtschaft1ichsten bei integrierten Schaltungen verwendet werden können. In gleicher Weise können natürlich auch MIS-Bauteile Anwendung finden.In the following description it is assumed that MOS components are used because they are most economical in integrated circuits can be used. MIS components can of course also be used in the same way.

Fig. 1 zeigt den am meisten verwendeten Flip-Flop-Schaltkreis unter Verwendung einkanaliger MIS-Transistoren ohne Zeittaktsignalquelle. Die Schaltung zeigt Transistoren T₁ und T₀, deren Steuerelektroden und Eingangsarbeitselektroden zusamrnengeschaltet sind und an einer Potentialquelle -V_n.... liegen. Die Ausgangsarbeitselektroden von T₁ und T„ sind mit den Ausgängen Q¹ und Q verbunden. Die Ausgangsarbeitselektrode von T ist weiterhin verbunden mit der Eingangsarbeitselektrode eines Transistors T-, dessen Steuerelektrode verbunden ist mit einen Eingangsanschluß J. Die Ausgangsarbeitselektrode von T liegt am Massebezugspotential. Die Ausgangsarbeitselektrode T ist weiterhin verbunden mit der Eingangsarbeitselektrode eines Transistors T., dessen Ausgangsarbeitselektrode, ebenfalls an ?assebezugspotential liegt. Die Steuerelektrode von T. ist mit der Ausgangsarbeitselektrode von T„ verbunden. Die Auegangsarbeitselektrode von T₀ ist verbunden mit der Eingangsarbeitselektrode von T_r, dessen Steuerelektrode mit dem Eingangsanschluß K verbunden ist. Die Ausgangsarbeitselektrode von T_ liegt ebenfalls an Maesebezugspotential. Die Ausgangsarbeitselektrode von T_ ist weiterhin verbunden mit der Eingangsarbeiteelektrodi eines Transistors 'IV. Dessen Steuerelektrode ist mit der Ausgangsarbeitselektrode von T₁ verbunden, während die Ausgangsarbeitselektrode von T/- ebenfallsFig. 1 shows the most widely used flip-flop circuit using single-channel MIS transistors with no timing signal source. The circuit shows transistors T ₁ and T ₀ , whose control electrodes and input working electrodes are connected together and connected to a potential source -V _n ..... The output working electrodes of T ₁ and T "are connected to the outputs Q ¹ and Q". The output working electrode of T is also connected to the input working electrode of a transistor T-, the control electrode of which is connected to an input terminal J. The output working electrode of T is connected to the ground reference potential. The output working electrode T is furthermore connected to the input working electrode of a transistor T. whose output working electrode is also connected to the reference potential. The control electrode of T. is connected to the output working electrode of T ". The output working electrode of T ₀ is connected to the input working _{electrode of T r} , the control electrode of which is connected to the input terminal K. The output working electrode of T_ is also at the reference potential. The output working electrode of T_ is also connected to the input working electrode of a transistor IV. Its control electrode is connected to the output working electrode of T ₁ , while the output working electrode of T / - is also connected

309824/1037309824/1037

6l23/l2/Ch/gn6l23 / l2 / Ch / gn

- 5 - 26. September I972- 5 - September 26, 1972

an Massebezugspotential liegt. Die auftretenden Schaltzustände sind folgende:is at ground reference potential. The switching states that occur are as follows:

ZustandState JJ KK QQ a 'a ' 00 00 QQ bb 11 00 11 CC. 00 11 00 dd 11 11 99

Hierbei ist vorausgesetzt, daß der logische Wert "1" den Zustand darstellt, bei welchem die beiden an J und K liegenden Eingangssignale ausreichend negativ sind, damit die Transistoren der Schaltung leitend werden. Zum einfacheren Verständnis ist vorausgesetzt, daß der logische Wert "1" äquivalent -V"_nn ist, während der logische Wert "0" dem Massebezugspotential entspricht. Die gleichen Symbole gelten auch für die logischen Ausgangswerte Q.It is assumed here that the logic value "1" represents the state in which the two input signals applied to J and K are sufficiently negative that the transistors of the circuit become conductive. For easier understanding it is assumed that the logical value "1" is equivalent to -V " _nn , while the logical value" 0 "corresponds to the ground reference potential. The same symbols also apply to the logical output values Q.

Bei dem Zustand a liegt ein Eingangssignal mit dem logischen Wert "0" an der Klemme J und damit an der Steuerelektrode des Transistors T„. T ist dadurch gesperrt und der Punkt A abgetrennt vom Massebezugspotential. Weiterhin liegt an K der Wert "0". Der Schaltzustand jedes der Transistoren T. und IV bleibt unverändert, da die Punkte A und B keine Potentialänderung erfahren, wenn an die Eingänge J und K die Signalwerte "0" angelegt werden. Dies bedeutet weiterhin, daß der Ausgang Q unverändert bleibt.In state a, an input signal with the logic value "0" is present at terminal J and thus the control electrode of the transistor T ". T is by it locked and point A separated from the ground reference potential. Furthermore, the value "0" is present at K. Of the Switching state of each of the transistors T. and IV remains unchanged, since the points A and B experience no change in potential when the inputs J and K die Signal values "0" are applied. This also means that the output Q remains unchanged.

309824/1037309824/1037

6l23/12/Ch/gn - 6 - 26. September 19726l23 / 12 / Ch / gn - 6 - September 26, 1972

Im Schaltzustand b wird bei J der Wert in "1" verändert, während der Eingang K unverändert bei "O" bleibt. Dies bedeutet, daß T_ leitend wird und der Punkt Λ nunmehr Massebezugspotential aufweist. IV ist nunmehr ebenso wie T gesperrt, so daß am Punkt B das Potential -V, liegt, was dem logischen Wert "1" entspricht.In switching state b, the value at J is changed to "1", while input K remains unchanged at "O" remain. This means that T_ becomes conductive and point Λ now has ground reference potential. IV is now as well as T blocked, so that the potential -V is at point B, which corresponds to the logical value "1" is equivalent to.

Im Schaltzustand c ist der Eingang J am Wert "0", während der Eingang K am Wert "1" anliegt. Damit liegt am Punkt D nunmehr Massebezugspotential, wobei T_r leitend ist und dadurch T. gesperrt wird. Da der Eingang J an "0" liegt, weist der Punkt A das Potential -V auf, so daß Q¹ nunmehr den Wert "1" aufweist. Der Punkt B bleibt an "0", da sowohl IV und IV leitend sind, so daß damit der Ausgang Q den Wert "0" aufweist.In switching state c, input J has the value "0", while input K has the value "1". This means that there is now ground reference potential at point D, with T _{r being} conductive and T. being blocked as a result. Since the input J is at "0", the point A has the potential -V , so that Q ¹ now has the value "1". The point B remains at "0", since both IV and IV are conductive, so that the output Q thus has the value "0".

Im Schaltzustand d sind beide Eingärige J und K am logischen Wert "1" liegend. Damit sind T„ und T-leitend, so daß beide Punkte A und B an Massebezugspotential liegen. Werden nunmehr die Signale mit dem logischen Wert "1" von J und K entfernt, können die Punkte A und U floaten, da sie nunmehr vom Massebezugspotential abgetrennt sind, so daß nunmehr der Flip-Flop einen der stabilen Zustände einnehmen kann, bei welchem Q entweder "0" und "1" ist, jedoch ist unbestimmt, welcher dieser Zustände eingenommen wird.In switching state d, both single-series J and K are lying on the logical value "1". This means that T "and T-conductive, so that both points A and B are at ground reference potential. Are the signals now with the logical value "1" removed from J and K, the points A and U can float because they are now from the ground reference potential are separated so that now the flip-flop can assume one of the stable states, at which Q is either "0" and "1", but it is indefinite which of these states is assumed.

309824/1037309824/1037

6l23/12/Ch/gn - 7 -' 26. September I9726l23 / 12 / Ch / gn - 7 - 'September 26, 1972

Bei der Schaltung nach Fig. 2 ist zwischen der Ausgangsarbeitselektrode des Transistors T„ und dem Massebezugspotential ein Transistor T und ein Schalter S_1n geschaltet. Die Steuerelektrode von T_ ist über einen Schalter S. mit dem Ausgang Q¹ verbunden. In entsprechender Weise ist ein Transistor To und ein Schalter S₁₂ zwischen der Ausgangsarbeitselektrode von Transistor T_ und Massebezugspotential geschaltet. Die Steuerelektrode des Transistors Tn ist über einen Schalter S₀ mit dem Ausgang Q verbunden. Im Schaltzustand c gemäß der obigen Tabelle, wobei' an J * der Wert "0" und K der Wert "1" liegt und demgemäß Q gleich "0" ist, sind die Schalter S. und S₀ geöffnet und die Schalter S._ und S,_o geschlossen. Die Schaltung nimmt nunmehr den Schaltzustand gemäß d ein, wobei sich J auf den logischen Wert "1" ändert. Hierdurch wird T„ leitend, jedoch kann kein' Strom fließen, da T_ gesperrt ist (Schalter S. ist geöffnet). Nunmehr wird der Schalter S. geschlossen und gleichzeitig der Schalter S._n geöffnet. Da am Punkt A -V_nr liegt, gelangt dieses Potential an die Steuerelektrode von T₇ und wird dort gespeichert. Über T kann jedoch kein Strom fließen, da der Schalter S_n geöffnet ist, weshalb A am Potential -V_nn liegen bleibt, während S₁ geschlossen ist und die Steuerelektrode von T_ aufgeladen wird. Wird nunmehr S₁ geöffnet und gleichzeitig S. geschlossen, bewirkt die Ladung an der Steuerelektrode von T , daß T_ leitet und am Punkt A nunmehr über T-, T und S₁ Massebezugspotential liegt. Der Punkt A nimmt daher den logischen Wert ¹¹O" ein. Betrachtet man nunmehr den Punkt B und setzt man voraus, daß S₄ und S₀ simultan getriggert werden, was ebenso für S_in und S gilt, ergibt sich aus der obigen Tabelle, daß beim Schaltzustand c der Ausgang Q am logischen Wert "O^lr lag. Da das an der Steuerelektrode von Tg liegende Potential dem logi-In the circuit according to FIG. 2, a transistor T and a switch S _{1n are} connected between the output working electrode of the transistor T "and the ground reference potential. The control electrode of T_ is connected to the output Q ^{1 via a switch S.} In a corresponding manner, a transistor To and a switch S _{12 are connected} between the output working electrode of transistor T_ and the ground reference potential. The control electrode of the transistor Tn is connected to the output Q _{via a switch S 0.} In switching state c according to the table above, where 'at J * is the value "0" and K is the value "1" and accordingly Q is equal to "0", the switches S. and S _{0 are} open and the switches S._ and S, _o closed. The circuit now assumes the switching state according to d, with J changing to the logical value "1". This makes T “conductive, but no current can flow because T_ is blocked (switch S. is open). The switch S. is now closed and the switch _{S.n is} opened at the same time. Since the point A is -V _nr , this potential reaches the control electrode of T ₇ and is stored there. However, no current can flow via T because switch S _{n is} open, which is why A _{remains at the potential -V nn} while S _{1 is} closed and the control electrode of T_ is charged. If S ₁ is now opened and S is closed at the same time, the charge on the control electrode of T causes T_ to conduct and at point A now lies above T, T and S ₁ ground reference potential. Point A therefore assumes the logical value ¹¹ O ". If one now considers point B and one assumes that S ₄ and S _{0 are} triggered simultaneously, which also applies to S _in and S, the table above shows that that in switching state c the output Q was at the logical value "O ^lr . Since the potential at the control electrode of Tg corresponds to the logical

309824/1037309824/1037

6123/12/Ch/gn - 8 - 26. September 19726123/12 / Ch / gn - 8 - September 26, 1972

sehen Wert "O" (Massebezugspotential) entspricht, wenn S₀ geschlossen ist, leitet Tg nicht, so daß deshalb die Transistoren T_ und T« und die Schalter S₀ und S₁₉ keinen Anteil an der Bestimmung des Potentials am Punkt D beim Übergang vom Schaltzustand c zum Schaltzustand d gemäß der vorigen Tabelle haben. Wenn nunmehr der Punkt A den logischen Wert ¹¹O" einnimmt, ist ΊΥ gesperrt und da zu diesem Zeitpunkt S₉ geöffnet ist, ergibt sich keine Stromverbindung von der Ausgangsarbeitselektrode des Transistors T₀ zum Massebezugspotential. Damit weist der Punkt B und damit der Ausgang Q den logischen Wert "1" auf. Auf diese Weise hat sich der Ausgang Q im Zustand c verändert zum Ausgang Q¹ im Zustand d. Betrachtet man die Fälle, ,in welchen ein übergang vom Zustand b zum Zustand d oder vom Zustand a zum Zustand d stattfindet, sieht man, daß Q sich jeweils nach Q¹ sich verändert, wobei. Q* jeweils der alternierende, binäre logische Wert von Q¹ ist. Bei der Schaltung nach Fig. 2 treten folgende Schaltzustände auf:See value "O" (ground reference potential) corresponds when S _{0 is} closed, Tg does not conduct, so that therefore the transistors T_ and T «and the switches S ₀ and S ₁₉ do not contribute to the determination of the potential at point D at the transition from Have switching status c to switching status d according to the previous table. If point A now ^{assumes the logical value 11} O ", ΊΥ is blocked and since S _{9 is} open at this point in time, there is no current connection from the output _{working electrode of transistor T 0} to the ground reference potential In this way, output Q in state c has changed to output Q ¹ in state D. If one considers the cases in which a transition from state b to state d or from state a to state d takes place, one sees that Q changes each time after Q ¹ , where Q * is the alternating, binary logic value of Q ^1. In the circuit according to FIG. 2, the following switching states occur:

ZustandState J
η J
η K
η K
η 0+10 + 1 aa OO OO Q_n Q _n bb 11 OO 11 CC. OO 11 00 dd 11 11 00

Q +1 stellt den Ausgang Q nach η + 1 Impulsen der Schalter S., S₀, S-_o und S.p dar. Q entspricht dem Ausgang Q nach n-Impulsen dieser Schalter. Im praktischen Ausfuhrungsbeispiel werden die Schalter S₁ und S normalerweise durch Zeittaktimpulse getriggert»Q +1 represents the output Q after η + 1 pulses of the switches S., S ₀ , S- _o and Sp. Q corresponds to the output Q after n-pulses of these switches. In the practical exemplary embodiment, switches S ₁ and S are normally triggered by clock pulses »

309824/1037309824/1037

6123/12/Ch/gn - 9 - 26. September 19726123/12 / Ch / gn - 9 - September 26, 1972

während die Schalter S._ und S_HO durch inverse Signale dieser Impulse getriggert werden. Wie schon vorstehend erwähnt, benötigt diese Flip-Flop-Schaltung sowohl eine Zeittaktsignalquelle als auch eine Quelle von hierzu inversen Signalen, was bedeutet, daß eine extra Schaltung erforderlich ist und außerdem βinο relativ komplizierte Schaltung benötigt wird, damit die erforderliche Arbeitsgeschwindigkeit und entsprechend klare Ausgangssignale erhalten werden. Bei der zuvor erwähnten Schaltung nach dem US-Patent 3 555 entfällt das Erfordernis einer inversen Zeittaktsignalquelle, jedoch sind dort komplizierte Schaltungen mit komplementären MIS--Transistoren erforderlich. Gemäß der vorliegenden Erfindung werden einkanalige Bauteile verwendet, wobei die Schaltung so ausgelegt ist, daß inverse Zeittaktsignale nicht erforderlich sind, sondern daß lediglich eine Zeittaktsignalquelle benötigt wird, deren Impulse sich zwischen einem aussteuerndem Signal und Massebezugspotential verändern.while the switches S._ and S _{HO are} triggered by inverse signals of these pulses. As already mentioned above, this flip-flop circuit requires both a timing signal source and a source of inverse signals, which means that an extra circuit is required and also relatively complex circuitry is required so that the required operating speed and correspondingly clear output signals can be obtained. The aforementioned circuit of US Pat. No. 3,555 eliminates the need for an inverse timing signal source, but requires complicated circuits with complementary MIS transistors. According to the present invention, single-channel components are used, the circuit being designed so that inverse clock signals are not required, but that only a clock signal source is required, the pulses of which change between a modulating signal and ground reference potential.

Die Fig. 3 zeigt eine Grundschaltungsanordnung, bei welcher die Schaltbauteile, die identisch mit denjenigen nach Fig. 1 und 2 sind, die gleichen Kennzeichen tragen. Gegenüber der Schaltungsanordnung nach Fig. 1 werden bei der Schaltung nach Fig. 3 lediglich vier weitere Transistoren T_., Tn₁ T und T benötigt. Die Steuerelektrode des Transistors T ist verbunden, mit der Ausgangselektrode des Transistors T . Weiterhin ist die Eingangselektrode von T verbunden mit dem Ausgang Q'. In entsprechender Weise ist die Steuerelektrode des Transistors To verbunden mit der Ausgangselektrode von T_Q, dessen Eingangselektrode verbunden ist mit dem Ausgang Q. Die Steuerelektroden von T und T und die Ausgangsarbeitselektroden3 shows a basic circuit arrangement in which the switching components which are identical to those according to FIGS. 1 and 2 have the same characteristics. Compared to the circuit arrangement according to FIG. 1, only four further transistors T_., Tn ₁ T and T are required in the circuit according to FIG. The control electrode of the transistor T is connected to the output electrode of the transistor T. Furthermore, the input electrode of T is connected to the output Q '. In a corresponding manner, the control electrode of the transistor To is connected to the output electrode of T _Q , the input electrode of which is connected to the output Q. The control electrodes of T and T and the output working electrodes

- 10 -- 10 -

309824/1037309824/1037

6l23/12/Ch/gn - 10 - 26. September6l23 / 12 / Ch / gn - 10-26 September

von T und Tn sind jeweils an eine ZeittaktsignalquelLe C angeschlossen. Deren Signale weisen ein Steuerpotential für die Transistoren T_c und T. und ein Massebezugspotential für die Transistoren T_ undof T and Tn are each connected to a timing signal source C. Their signals have a control potential for the transistors T _c and T. and a ground reference potential for the transistors T_ and

T_n auf.
οT _n on.
ο

Die Tabelle für die Fig. 2 ist in gleicher Weise gültig für die Schaltungsanordnung nach Fig. 3» jedoch stellt Q +1 den Zustand des Ausgangs Q nach n+1 vollständigen Zeittaktimpulsen dar. Q entspricht dem Zustand des Ausgangs Q nach η vollständigen Taktimpulsen. Q¹ ist stets der alternierende binäre logische Wert von Q.The table for FIG. 2 is equally valid for the circuit arrangement according to FIG. 3, but Q +1 represents the state of output Q after n + 1 complete clock pulses. Q corresponds to the state of output Q after η complete clock pulses. Q ¹ is always the alternating binary logical value of Q.

Als erstes wird der Übergang vom Zustand a zum Zustand b gemäß der Tabelle betrachtet. 0+1 ist im Zustand a bei Q. Es sei vorausgesetzt, daß 0 den logischen Wort '¹I" aufweist. Ua sich J auf den logischen Wert "J" verändert, wird T leitend. Zu diesem Zeitpunkt weist das Taktsignal C Massebezugspotential auf, bei welchem T und T. gesperrt sind. Deshalb ist auch T gesperrt. Da der Punkt D das Potential "1" aufweist, ist zu diesem Zeitpunkt Ti geöffnet, Q¹ liegt an "0" und 'IV ist gesperrt. Der Anschluß K liegt an "0", weshalb T_r gesperrt ist.First, consider the transition from state a to state b according to the table. 0 + 1 is in state a at Q. It is assumed that 0 has the logic word ' ¹ I ". If J changes to the logic value" J ", T becomes conductive. At this point in time, the clock signal C has ground reference potential , at which T and T. are blocked. Therefore T is also blocked. Since point D has the potential "1", Ti is open at this point in time, Q ¹ is at "0" and 'IV is blocked is at "0", which is why T _{r is} blocked.

Tritt nunmehr ein Taktimpuls C auf, werden die Ausgangsarbeitselektroden von T_ und To von Massebezugspotential abgetrennt und T und T werden leitend. Die Klemme A weist den Wert ¹D" auf, so daß kein Strom über T fLießt, um T_ zu öffnen. Der Punkt B dagegen liegt am Wert "1", so daß ein Strom über T fließt "undIf a clock pulse C now occurs, the output working electrodes of T_ and To are separated from the ground reference potential and T and T become conductive. Terminal A has the value ¹ D ", so that no current flows through T to open T_. Point B, on the other hand, has the value" 1 ", so that a current flows through T" and

- 11 -- 11 -

309824/1037309824/1037

6l2.3/12/Ch/gn - 11 - 2-6. September 19726l2.3 / 12 / Ch / gn - 11 - 2-6. September 1972

die Steuerelektrode von To auflädt. Wie erwähnt, ist die Ausgangsarbeitselektrode von Tq abgetrennt vom Massebezugspotential, wenn der Impuls C auftritt, so daß ausreichend Zeit zur Verfugung steht, , um die Steuerelektrode von Tn voll aufzuladen. Das Potential an C kehrt nunmehr auf Massebezugspotential zurück und die Ladung an der Steuerelektrode .von T*, bewirkt, daß Tr, geöffnet bleibt. Da jedoch T_r gesperrt ist, wenn an K der logische Wert ¹¹O" liegt, kann über Tn kein Strom fließen, und der Ausgang Q bleibt deshalb auf dem logischen Wert "l^1t. Nachfolgend sei vorausgesetzt, daß im Zustand a Q den logischen Wert "0" aufweist· An J wird der Wert "I¹¹ angelegt^ wodurch T„ leitend wird. Infolge des Potentials an Punkt A ist TV leitend und hält den Punkt B am logischen Wert '¹O". Infolge eines Impulses C wird T und T leitend. Da der Punkt A den logischen Wert ¹¹I¹' aufweist, fließt ein Strom über 'f. und lädt die Steuerelektrode von T auf. Da der Punkt B an "O¹¹ liegt, bleibt Tn gesperrt. Das Taktsignal C wird nunmehr zu Massebezugspotential, ein Strom fließt durch T und T„ und der Punkt A nimmt Massebezugspotential an, d.h. den logischen Wert ¹O", wodurch T,- gesperrt wird. Da der Punkt B nunmehr vom Massebezugspotential abgetrennt ist, nimmt er das Potential -^_ηη a"i d.h. den logischen Wert ¹¹I¹'* Dies bedeutet also, daß gleich gültig, welcher Binärwert im Zustand a für Q vorliegt, im Zustand b stets der logische Wert "1" angenommen wird.charges the control electrode of To. As mentioned, the output working electrode of Tq is disconnected from the ground reference potential when the pulse C occurs, so that sufficient time is available to fully charge the control electrode of Tn. The potential at C now returns to ground reference potential and the charge on the control electrode. Von T *, causes Tr, to remain open. However, since T _{r is} blocked when the logic value ¹¹ O "is applied to K, no current can flow via Tn, and the output Q therefore remains at the logic value" l ^1t . In the following it is assumed that in the state a Q has the logical value "0" · The value "I ^{11" is} applied to J, whereby T. becomes conductive. As a result of the potential at point A, TV is conductive and keeps point B at the logical value ' ¹ O ". As a result of a pulse C, T and T become conductive. Since point A has the logical value ¹¹ I ¹ ', a current flows through' f. and charges the control electrode of T. Since the point B is at "O ¹¹ , Tn remains blocked. The clock signal C now becomes the ground reference potential, a current flows through T and T" and the point A assumes the ground reference potential, ie the logical value ¹ O ", whereby T, - is blocked. Since the point B is now separated from the ground reference potential, it takes the potential - ^ _ηη a "i ie the logical value ¹¹ I ¹ '* This means that whatever binary value is in state a for Q, always in state b the logical value "1" is assumed.

Betrachtet man nunmehr den Übergang vom Zustand b zum Zustand c, ist vorauszusetzen, daß im Zustand d der Punkt Ä am Wert "O¹¹ und der Punkt B am Wert "1"If we now consider the transition from state b to state c, it must be assumed that in state d the point A at the value "O ^11" and the point B at the value "1"

- 12 -- 12 -

309824/1037309824/1037

6l23/1.2/Ch/gti - 12 - 26. September 19726l23 / 1.2 / Ch / gti - 12-26 September 1972

liegt. D, as Signal am Eingang J verändert sich nunmehr auf den logischen Wert "0", während am Eingang K nunmehr rl<;r Wert "1" liegt. Auf diese Weise wird T gesperrt und T_r geöffnet. Tritt ein Impuls C auf, wird die Steuerelektrode von Tn auf das Potential am Punkt B aufgeladen. T_ bleibt gesperrt. Geht C nunmehr auf Massebezugspotential zurück, werden T_r und Tn leitend und der Punkt D nimmt den Wert "0" an, wobei gleichzeitig T. gesperrt wird. Deshalb liegt nunmehr am Punkt Λ der logische Wert "1".lies. The signal at input J now changes to the logical value "0", while at input K there is now a value of "1". In this way, T is blocked and T _{r is} opened. If a pulse C occurs, the control electrode of Tn is charged to the potential at point B. T_ remains blocked. If C now goes back to ground reference potential, T _r and Tn become conductive and point D assumes the value "0", whereby T. is blocked at the same time. Therefore, the logical value "1" is now at point Λ.

Nachfolgend wird der Übergang vom Zustand c zum Zustand d betrachtet. Im Zustand d liegen an den Eingangsanschlüsseii J und K die logischen Wert "1" an, wodurch T und T leitend werden. Da im Zustand c am Punkt a der Wert "1" liegt, ist T^ leitend und T, gesperrt. Tritt nunmehr ein Impuls C auf, werden T und T leitend und die Steuerelektrode von T_ wird auf das Potential von Punkt A gebracht. Geht C nunmehr auf Massepotential zurück, sind T_ und T„ leitend und der Punkt A nimmt den Wert "0" an, wodurch T_r gesperrt wird. Daher nimmt der Punkt B den logischen Wert "1" an. Wie in der Schaltung nach Fig. 2 ist deutlich er sieht Ii c Ii, daß bei jedem Übergang vom Zustand a, b oder c zum Zustand d sich jeweils ein Ausgang Q ergibt, welcher gleich dem alternierenden, binären Ausgangswert des vorherigen Ausgangs Q ist.The transition from state c to state d is considered below. In state d, the logic values "1" are present at the input terminals J and K, as a result of which T and T become conductive. Since the value "1" is at point a in state c, T ^ is conductive and T i is blocked. If a pulse C now occurs, T and T become conductive and the control electrode of T_ is brought to the potential of point A. If C now goes back to ground potential, T_ and T "are conductive and point A takes the value" 0 ", whereby T _{r is} blocked. Therefore, the point B takes the logical value "1". As in the circuit according to FIG. 2, it is clear that Ii c Ii shows that with each transition from state a, b or c to state d there is an output Q which is equal to the alternating binary output value of the previous output Q.

Dies bedeutet im Zustand d, daß Q +1 = Q¹ ist.In state d, this means that Q +1 = Q ¹ .

η ηη η

Dem Beispiel nach Fig. 3 kann also entnommen werden, daß der dort dargestellte J-K-Flip-Flop dieselbe Arbeitsweise aufweist wie die Sohaltung nach Fig.2, wobei jedoch eine Umkehrstufe für das Zei.ttaktsignalIt can thus be seen from the example according to FIG. 3 that the J-K flip-flop shown there is the same It works like the hold according to FIG. 2, but with an inverting stage for the Zei.ttaktsignal

- 13 -- 13 -

30982^/103730982 ^ / 1037

6123/12/Ch/gn - 13 - 26· 'September 19726123/12 / Ch / gn - 13 - 26 September 1972

nicht erforderlich ist, wie es bei den bekannten Schaltungen benötigt wird. Dieser Vorteil wird erreicht, ohne daß komplementäre Transistoren benötigt werden.is not required, as is required in the known circuits. This benefit will achieved without the need for complementary transistors will.

In Fig. k ist ein Flip-Flop nach Fig. 3 gezeigt, bei welchem zusätzliche Eingangsanschlüsse CIjEAR und SET vorgesehen sind. Ein zustäziicber Transistor T' ist vorgesehen, dessen Eingangsarbeitselektrode verbunden ist mit der Steuerelektrode von T; , dessen Ausgangsarbeitselektrode zusammengeschaltet ist mit der Ausgangsarbeitselektrode' von T^ und dessen Steuerelektrode mit dem Anschluß CLEAR verbunden ist. Die Ausgangsarbeitselektrode von T₁.. ist weiterhin verbunden mit der Eingangsarbeitselektrode eines Transistors T.„, dessen Ausgangsarbeitselektrode verbunden ist mit der Steuerelektrode von T . Die Steuerelektrode von T₁~ ist verbunden mit der Steuerelektrode von T...« Desweiteren ist ein Transistor Τ.,_ vorgesehen, dessen Eingangsarbeitselektrode verbunden ist mit der Steuerelektrode von T/-, dessen Ausgangsarbeitselektrode verbunden ist mit der Ausgangsarbeitsetektrode von T^ und dessen Steuerelektrode, an den SET-AnSchluß angeschlossen ist. Die Ausgangsarbeitselektrode von T₁₂ ist weiterhin verbunden mit der Eingangsarbeitselektrode eines Transistors T.^, dessen Ausgangsarbeitselektrod.e verbunden ist mit der Steuerelektrode des Transistors To« Die Steuerelektrode von T / ist angeschlossen an die Steuerelektrode von T.^,»FIG. K shows a flip-flop according to FIG. 3, in which additional input connections CIjEAR and SET are provided. An additional transistor T 'is provided, the input working electrode of which is connected to the control electrode of T; , whose output working electrode is interconnected with the output working electrode 'of T ^ and whose control electrode is connected to the terminal CLEAR. The output working _{electrode of T 1} .. is also connected to the input working electrode of a transistor T. "whose output working electrode is connected to the control electrode of T. The control electrode of T ₁ ~ is connected to the control electrode of T ... «Furthermore, a transistor Τ., _ Is provided, the input working electrode of which is connected to the control electrode of T / -, the output working electrode of which is connected to the output working electrode of T ^ and whose control electrode is connected to the SET connection. The output working _{electrode of T 12} is also connected to the input working electrode of a transistor T. ^, whose output working electrode is connected to the control electrode of transistor To «The control electrode of T / is connected to the control electrode of T. ^,»

Es sei vorausgesetzt, daß der Punkt A sich am logischen Wert "1" und der Punkt B sich am logischen Wert "Q" befinden. Ein SET-Irap.itIs. läßt die TransistorenIt is assumed that point A is at the logical Value "1" and the point B is at the logical value "Q" are located. A SET-Irap.itIs. leaves the transistors

- th -- th -

309824/T037309824 / T037

6l23/l2/Ch/gn - l'i - 26. September 19726l23 / l2 / Ch / gn - l'i - September 26, 1972

T . und T₀ leitend werden. Der Punkt A nimmt daher den logischen Wert "1" an, d.h. sein Potential entspricht dem Massebezugspoteritial, gleichzeitig wird der Punkt B auf den logischen Wert "1" gebracht. Irgendeine Ladung an der Steuerelektrode von T«, die ein Leitendwerden von T bewirken wurde, wodurch der Punkt FJ auf Massebezugspotential gebracht werden würde (K=¹¹I", d.h. T_r ist leitend) wird über T . an Masse abgeleitet, wodurch To gesperrt bleibt. Klemme A ist nunmehr am Wert "0" und die Klemme B am Wert "1". Ein CLEAR-Signal an den Steuerelektroden von T und T.„ wirkt in analoger Weise wie ein SET—Signal und bewirkt eine Rückkehr des Punktes B auf den Wert "0" und fies Punktes A auf den Wert ^!rl", indem der Punkt B über T und Entladen der Steuerelektrode von T_ über T auf Massebezugspotential an Masse gelegt wird .T. and T _{0 become} conductive. Point A therefore assumes the logical value "1", ie its potential corresponds to the ground reference potential, at the same time point B is brought to the logical value "1". Any charge on the control electrode of T «, which would cause T to become conductive, whereby the point FJ would be brought to ground reference potential (K = ¹¹ I", ie _Tr is conductive) is discharged to ground via T., Whereby To is blocked Terminal A is now at the value "0" and terminal B is at the value "1." A CLEAR signal on the control electrodes of T and T. "acts in an analogous manner to a SET signal and causes point B to return to the value "0" and point A to the value ^{! r} l ", in that point B is connected to ground via T and the discharge of the control electrode from T_ via T to ground reference potential.

Die Fig. 5 zeigt eine Frequenzteilerschaltung, die einen speziellen Fall der Schaltung nach Fig. 3 darstellt, wobei die Eingänge J und K beide ant logischen Wert "1" liegen und die Transistoren T und T_r daher in Wogfall kommen. Es sei vorausgesetzt, daß der Punkt B den logischen Wert "1" und der Punkt A den logischen Wert "0" aufweist. Tritt ein Impuls C auf, fließt über T ein Strom und lädt die Steuerelektrode von Tq auf. Geht der Impuls C auf Massebezugspotential zurück, wird To leitend, der Punkt zu B nimmt MassobezugspotentiaL an, der Transistor Tj wird gesperrt und der Punkt A nimmt den logischen Wert "1" an. Tritt abermals ein Impuls C auf, werden die Potentiale an den Punkten A und B abermals umgekehrtFIG. 5 shows a frequency divider circuit which represents a special case of the circuit according to FIG. 3, the inputs J and K both being at the logic value "1" and the transistors T and T _r therefore coming into wogfall. It is assumed that the point B has the logical value "1" and the point A has the logical value "0". If a pulse C occurs, a current flows through T and charges the control electrode of Tq. If the pulse C goes back to the ground reference potential, To becomes conductive, the point to B assumes the ground reference potential, the transistor Tj is blocked and the point A assumes the logic value "1". If a pulse C occurs again, the potentials at points A and B are reversed again

30 9 824/103730 9 824/1037

6l23/l2/Ch/gn - 15 - 26. September 19726l23 / l2 / Ch / gn - 15 - 26 September 1972

Treten die Impulse C mit einer Frequenz f auf, treten an den Ausgängen Q und Q¹ Signale mit der Frequenz f/2 auf, die sich zwischen "O" und ¹¹I" ändern.If the pulses C occur with a frequency f, ^{signals with the frequency f / 2 appear at the outputs Q and Q 1} , which change between "O" and ¹¹ I ".

Bei den hier beschriebenen Schaltungen wurden > MOS-Transistoren mit einem P-Kanal und einer Silicium-Steuerelektrode beschrieben. Es ist jedoch selbstverständlich, daß auch entsprechende Transistoren mit einem N-Kanal verwendet werden können,.wobei dann natürlich die Speisespannungsquelle eine umgekehrte Polarität + V aufweist.In the circuits described here, > MOS transistors with a P-channel and a silicon control electrode were described. It goes without saying, however, that corresponding transistors with an N-channel can also be used, in which case the supply voltage source then of course has an inverted polarity of + V.

- 16 ANSPRÜCHE - 16 CLAIMS

309824/1037309824/1037

Claims

6l23/l2/Ch/gn - l6 - 26. September6l23 / l2 / Ch / gn - l6 - September 26th

ANSPRÜCHEEXPECTATIONS

y. Flip-Flop-Schaltungsariordnung mit MIS-Transistoren, bestehend aus einem ersten und zweiten Transistor, wobei jeweils die Eingangsarbeitselektrode des einen Transistors mit der Steuerelektrode des anderen Transistors verbunden ist, die Ausgangsarbeitselektroden mit Mitteln zum Anschluß dieser Elektroden an Massebezugspotential verbunden sind und von den Eingangsarbeitselektroden die Ausgangssignale abgegriffen werden, wobei diese Eingangsarbeitselektroden mit Schaltinitteln zürn Anschluß an eine Speisespannungsquelle verbunden sind, weiterhin bestehend aus einem dritten und vierten Transistor, deren Eingangsarbeitselektrode jeweils über Schaltrnittel mit den Eingangsarbeitselektroden'des ersten und zweiten Transistors verbunden sind, gekennzeic hn e t durch die Verwendung eines vierten und fünften Transistors (T , T...), deren jeweilige Ausgangsarbeitselektrode verbunden ist mit der Steuerelektrode des vierten bzw, dritten Transistors (Tn, T) und deren jeweilige Eingangsarbeitselektrode verbunden ist mit der Steuerelektrode des ersten bzw» zweiten Transistors (Ti₁ T^-), wobei die Steuerelektrode des fünften und sechsten Transistors (T_Q» T₁₀) mit einer Spannungsimpulsquelle verbunden sind, deren Impulse ein Offnen dieser Transistoren bewirken, die gleichzeitig die Ausgangsarbeitselektroden des dritten und vierten Transistors (T-, Tg) beaufschlagen.y. Flip-flop circuit arrangement with MIS transistors, consisting of a first and a second transistor, the input working electrode of one transistor being connected to the control electrode of the other transistor, the output working electrodes being connected to means for connecting these electrodes to ground reference potential and from the input working electrodes the output signals are tapped, these input working electrodes being connected to switching means for connection to a supply voltage source, further consisting of a third and fourth transistor, the input working electrode of which is connected via switching means to the input working electrodes of the first and second transistor, characterized by the use a fourth and fifth transistor (T, T ...) whose respective output working electrode is connected to the control electrode of the fourth and third transistor (Tn, T) and their respective input working electrode is connected to the control electrode of the first or »second transistor (Ti ₁ T ^ -), the control electrode of the fifth and sixth transistor (T _Q » T ₁₀ ) are connected to a voltage pulse source whose pulses cause these transistors to open, which simultaneously act on the output working electrodes of the third and fourth transistors (T-, Tg).

2. Schaltungsanordnung nach Anspruch 1, dadurch g e kennzeichnet, daß die jeweilige Eingangsarbeitselektrode des ersten und zwe-Lten Transistors2. Circuit arrangement according to claim 1, characterized in that g e that the respective input working electrode of the first and second L-th transistor

- 17 -- 17 -

3 0 9 8 2 4/10373 0 9 8 2 4/1037

6l23/l2/Ch/gn - 17 - 26. September 1.9726l23 / l2 / Ch / gn - 17-26 September 1,972

(T/, Ί\-) über einen Lasttransistor (T , T₀) mit der Speisespannungsquelle verbunden ist, wobei jeweils diese Eingangsarbeitselektrode mit der Ausgangsarbeitselektrode dieser Transistoren (T , T₀) verbunden ist, deren Eingangsarbeitselektrode an die Speisespannungsquelle angeschlossen sind.(T /, Ί \ -) is connected _{to the supply voltage source via a load transistor (T, T 0} ), this input working electrode being connected to the output working electrode of these transistors (T, T ₀ ), the input working electrodes of which are connected to the supply voltage source.

3. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Transistoren MOS-Transistoren mit einer Silicium-Steuerelektrode sind.3. Circuit arrangement according to claim 1 or 2, characterized characterized in that the transistors MOS transistors with a silicon gate are.

4. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß das Schaltmittel zum Verbinden der Eingangsarbeitselektrode des dritten Transistors (T ) mit der Eingangsarbeitselektrode des ersten Transistors (Ti) aus einem neunten Transistor T besteht, wobei die Eingangsarbeitselektroclen des ersten und des neunten Transistors (T. , T) zusammengeschaltet sind und die Ausgängsarbeitselektrode des neunten Transitors (T ) mit der Eingangsarbeit selektrode des dritten Transistors (T^) verbunden ist und daß das Schaltmittel zum Verbinden der Eingangsarbeitselektrode des vierten Transistors (Tn) mit der Eingangsarbeitselektrode des zweiten Transistors (T^) aus einem zehnten Transistor (T_r) besteht, wobei die Eingangsarbeitselektroden des zweiten und des zehnten Transistors (T^, T_) zusaramengeschaltet sind und die Ausgangsarbeitselektrode des sehnten Transistors (T_r) mit der Eingangsarbeitselektrode des vierten Transistors (T„) verbunden ist.4. Circuit arrangement according to claim 1, characterized in that the switching means for connecting the input working electrode of the third transistor (T) to the input working electrode of the first transistor (Ti) consists of a ninth transistor T, the input working electrodes of the first and the ninth transistor (T ., T) are interconnected and the output working electrode of the ninth transistor (T) is connected to the input working electrode of the third transistor (T ^) and that the switching means for connecting the input working electrode of the fourth transistor (Tn) to the input working electrode of the second transistor (T ^) consists of a tenth transistor (T _r ), the input working electrodes of the second and the tenth transistor (T ^, T_) are connected together and the output working electrode of the longed transistor (T _r ) is connected to the input working electrode of the fourth transistor (T ") is.

- 18 -- 18 -

309824/1037309824/1037

6l23/l2/Ch/gn - l8 - 26. September 19726l23 / l2 / Ch / gn - l8 - September 26, 1972

5. Schaltungsanordnung nach Anspruch h, dadurch g e kennz eic hnet, daß die Steuerelektrode des neunten Transistors (T„) mit einer binäre Signale abgebenden Signalquelle verbunden ist, die erste und zweite Eingangssignal zum Öffnen und Sperren des neunten Transistors (T ) abgibt und daß die Steuerelektrode des zehnten Transistors (T_) mit5. Circuit arrangement according to claim h, characterized in that the control electrode of the ninth transistor (T ") is connected to a signal source emitting binary signals, emits the first and second input signals for opening and blocking the ninth transistor (T) and that the control electrode of the tenth transistor (T_) with

einar weiteren, binäre Signale abgebenden Signalquelle verbunden ist, die erste und zweite Eingangssignale zum Offnen und Sperren des zehnten Transistors (T₅) abgibt.a further signal source emitting binary signals is connected, which emits first and second input signals for opening and blocking the tenth transistor (T ₅ ).

6. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß ein elfter und zwölfter Transistor (T..., T „) vorgesehen sind, wobei die iSingangsarbeitselektrode des elften Transistors (T .) der Steuerelektrode des ersten Transistors (T₁ ) und die Ausgangsarbeitselektrode des elften Transistors (T..) mit Massebezugspotential verbunden sind, die Eingangsarbeitselektrode des zwölften Transistors (T ) ebenfalls an Massebezugspotential liegt, und seine Ausgangsarbeitselektrode mit der Steuerelektrode des dritten Transistors (T„,) verbunden ist und die Steuerelektroden beider Transistoren (T , T) zusammengeschaltet rind und an einem CLEAR-Anschluß liegen.6. Circuit arrangement according to claim 1, characterized in that an eleventh and twelfth transistor (T ..., T ") are provided, wherein the input working electrode of the eleventh transistor (T.) The control electrode of the first transistor (T ₁ ) and the output working electrode of the eleventh transistor (T ..) are connected to ground reference potential, the input working electrode of the twelfth transistor (T) is also connected to ground reference potential, and its output working electrode is connected to the control electrode of the third transistor (T ",) and the control electrodes of both transistors (T, T) are interconnected and connected to a CLEAR connection.

7· Schaltungsanordnung nach Anspruch 1, dadurcli g e kennzej chnet, daß ein dreizehnter und vierzehnter Transistor (T , Ti) vorgesehen sind, wobei die Eingangsarbeitselektrode des dreizehnten7 · Circuit arrangement according to claim 1, dadurcli g e markzej chnet that a thirteenth and a fourteenth transistor (T, Ti) are provided, being the input working electrode of the thirteenth

- 19 -- 19 -

309824/1037309824/1037

6l23/l2/Ch/gn - 19 - 26. September I9726l23 / l2 / Ch / gn - 19-26 September 1972

Transistors (T _o) mit der Steuerelektrode des zweiten Transistors (IV) und die Ausgangsarbeitselektrode des dreizehnten Transistors (T. _) mit Massebezugspotential verbunden sind, die Eingangsarbeitselektrode des vierzehnten Transistors (T _;) ebenfalls an Massebezugspotential liegt und seine Ausgangsarbeitselektrode mit der Steuerelektrode des vierten Transistors (Tn) verbunden ist und die Steuerelektroden beider Transistoren (T._, T..) zusammengeschaltet sind und an einem SET-Anschluß liegen. The transistor (T _o ) is connected to the control electrode of the second transistor (IV) and the output working electrode of the thirteenth transistor (T. _) is connected to ground reference potential, the input working _{electrode of the fourteenth transistor (T;} ) is also connected to the ground reference potential and its output working electrode is connected to the control electrode of the fourth transistor (Tn) is connected and the control electrodes of both transistors (T._, T ..) are connected together and are connected to a SET terminal.

309824/1037309824/1037