DE2234408A1

DE2234408A1 - Verfahren zur herstellung einer elektrischen leiteranordnung

Info

Publication number: DE2234408A1
Application number: DE19722234408
Authority: DE
Inventors: Victor Needham
Original assignee: Lucas Industries Ltd
Current assignee: ZF International UK Ltd
Priority date: 1971-07-14
Filing date: 1972-07-13
Publication date: 1973-01-25
Also published as: FR2145720A1; FR2145720B1; JPS4831462A; IT961375B

Description

PATENTANWÄLTE DipUng. WERNER COHAUSZ · Dipl.-Ing. Wl LH ELM FLORACK · Dipl.-Ing. RUDOLF KNAUF

4 Dösseidorf, Schumannstraße 97 Ζ 2 3 A H Q

Joseph Lucas (Industries) Limited 11. Juli 1972 Great King Street
Birmingham / England

Verfahren zur Herstellung einer elektrischen Leiteranordnung

Die Erfindung betrifft ein Verfahren zur Herstellung einer elektrischen Leiteranordnung vom Typ der sogenannten gedruckten Schaltung.

Aufgabe der Erfindung ist es, ein einfaches und zweckmäßiges Verfahren für die Herstellung dieser Leiteranordnungen anzugeben.

Erfindungsgemäß wird diese Aufgabe dadurch gelöst, daß auf einer gut wärmeleitenden Leiterplatte ein Emailüberzug und auf diesen ein Muster aus einem die Elektrizität leitenden Material aufgetragen wird, das die Leiteranordnung bildet.

Eine vorteilhafte Ausgestaltung der Erfindung besteht darin, daß beim Auftragen des Musters zunächst eine dünne Schicht aus einem die Elektrizität leitenden Material auf den Emailüberzug aufgetragen, die dünne Schicht an ausgewählten

26 275

U/Be - 2 -

209884/1273

223U08

Zonen mit einer dickeren Schicht aus einem die Elektrizität leitenden Material bedeckt und dann die freiliegenden Flächen der dünnen Schicht weggeätzt werden.

Eine weitere Ausgestaltung der Erfindung besteht darin, daß beim Auftragen des Musters aus einem die Elektrizität leitenden Material auch Teile der ausgewählten Zonen der leitenden Schicht weggeätzt werden.

Arbeitsweisen der Erfindung werden im folgenden anhand eines Beispiels unter Bezugnahme auf die Zeichnung beschrieben. Es zeigen:

Fig. 1

bis 6 in schematischer Darstellung aufeinanderfolgende Stufen bei der Herstellung der elektrischen Leiteranordnung und

Fig. 7

bis 11 alternative Arbeitsweisen gemäß dem Verfahren der Erfindung.

Bei dem in den Fig. 1 bis 6 dargestellten Beispiel ist es erforderlich, eine elektrische Leiteranordnung auf beiden Seiten der Leiterplatte herzustellen, wobei die Leiteranordnungen an bestimmten Stellen durch die Leiterplatte hindurch miteinander verbunden sind.

Eine Leiterplatte 10 aus niedriggekohltem Stahl, beispielsweise Flußstahl, ist, wie in Fig. 1 dargestellt, mit Bohrungen 11 an Stellen versehen, an denen später die herge-

209884/ 1273

stellten Leiteranordnungen miteinander verbunden werden sollen. Die Leiterplatte 10 wird dann, wie in Fig. 2 dargestellt, naoh einem bekannten Verfahren vollständig mit einem Email überzogen, so daß der Emailüberzug 12 auch die Innenflächen der Bohrungen 11 bedeckt.

Wie in Fig. J gezeigt, wird auf den ganzen Emailüberzug

12 einschließlich an den Innenflächen der Bohrungen Il eine dünne Schicht Kupfer IJ aufgetragen. Die dünne Schicht 15 wird nach einem bekannten elektrischen Aufstäubungsverfahren bis zu einer Dicke von 2000 S (2 χ 10"^cin) aufgetragen, nachdem man vorzugsweise vorher eine 200 A dicke Schicht aus einer Chrom-Nickel-Legierung aufgestäubt hat. Auf ausgewählte Zonen der dünnen Schicht 13 wird dann eine verhältnismäßig dicke Schicht eines die Elektrizität leitenden Materials wie folgt aufgetragen. Ein Muster eines ätzmittelbeständigen Abdecklaekes 14 wird auf jene Zonen der dünnen Schicht 135 aufgetragen, an denen bei der fertigen Schaltung sich keine Leiter befinden sollen. Der Abdeeklaek 14 kann nach jeder bekannten Methode aufgetragen werden und besteht vorzugsweise aus einem Fotolack, wie er im Handel erhältlich ist. Der Fotolack wird auf die dünnen Schichten

13 an beiden Seiten der Leiterplatte 10 aufgetragen und durch transparente "Positive" des Leitermusters belichtet. Danach werden die unbelichteten Stellen des Abdecklaekes durch Auswaschen mit einem Lösungsmittel entfernt, so daß, wie in Fig. 4 dargestellt, an den belichteten Stellen Abdeeklaek zurückbleibt.

Auf die freiliegenden Stellen der dünnen Kupferschicht IJ

209884/1273

wird sodann, wie in Fig. 5 zu erkennen, auf galvanischem Wege eine Kupferschicht 15 abgeschieden. Die Kupferschicht 15 ist etwa hundert mal so dick wie die dünne Schicht IJ. Der zurückgebliebene Abdecklack wird von der Leiterplatte zusammen mit der darauf befindlichen Kupferschicht entfernt. Die gesamte Leiterplatte wird dann geätzt, bis die freiliegenden Stellen der dünnen Schicht IJ entfernt sind. Infolge des beträchtlichen Unterschiedes in der Dicke der dünnen Schicht 13 und der Kupferschicht 15 wird letztere durch den Ätzprozeß praktisch nicht beeinflußt, so daß schließlich eine Anordnung wie die in Fig. 6 dargestellte erhalten wird.

Die Kupferschicht 15 bildet die gewünschte Leiteranordnung entsprechend den Leitermustern auf beiden Seiten der Leiterplatte 10, die durch die Bohrungen 11 miteinander verbunden sind.

Es ist selbstverständlich-, daß das vorstehend beschriebene Verfahren auch auf eine oder beide Seiten einer gut wärmeleitenden Leiterplatte angewandt werden kann, die nicht mit Verbindungslöchern versehen ist. In diesem Falle wird eine weitere Isolierschicht auf eine oder beide Seiten der erhaltenen Leiteranordnung aufgetragen, wobei in der zweiten Isolierschicht Lücken gelassen werden, um Verbindungen zwischen der Leiteranordnung und einer weiteren Leiteranordnung, die nach dem oben beschriebenen Verfahren auf der weiteren Isolierschicht aufgetragen wird, herzustellen.

Zur Herstellung mehrschichtiger Schaltungen können weitere Isolierschichten und Leiteranordnungen in der oben beschrie-

— 5 ~

209884/1273

"benen Weise nacheinander auf eine oder beide Seiten der Leiterplatte aufgetragen werden. ·

Es ist selbstverständlich, daß die Kupferschicht 15 auf die ausgewählten Zonen der dünnen Schicht Ij5 auch durch eine Reihe von Verfahrensschritten, aufgetragen werden kann, die von den in den Fig. 4, 5 und β dargestellten, verschieden sind. Beispielsweise kann die Kupferschicht 15 anfangs auf die ganze dünne Schicht 13 aufgetragen werden, worauf dann ein Abdecklackmuster auf jene Zonen der Kupferschicht 15 aufgetragen wird, an denen sich in fertigem Zustand ein Leitermuster befinden soll, und schließlich die freiliegenden Stellen der Kupferschicht 15 und danach der dünnen Schicht IJ) weggeätzt werden, so daß die gewünschte Leiteranordnung zurückbleibt. Diese zuletzt genannten alternativen Verfahrensschritte eignen sich nicht besonders für die Herstellung von Leiteranordnungen auf Leiterplatten mit Verbindungslöchern. Die Arbeitsweise ist jedoch gut bei der Herstellung mehrschichtiger Schaltungen anwendbar.

Die Fig. 7 bis 11 zeigen Verfahrensschritte bei der Herstellung einer Leiteranordnung, die Teil einer sogenannten Dünnschichtschaltung ist, bei der die Leitermuster elektri-. sehe Bauteile, wie Widerstände und Kondensatoren, enthalten können. Die Fig. 7 bis 11 betreffen eine Leiteranordnung, die auf eineriSeite einer Leiterplatte hergestellt wird und bei der im wesentlichen ebenfalls ein ätzmittelbeständiges Abdeckmaterial wie bei dem unter Bezugnahme'auf die Fig. 1 bis 6 beschriebenen Verfahren verwendet wird.

Eine Leiterplatte 20 aus niedriggekohltem Stahl wird wie

209884/ 1273

zuvor mit einer isolierenden Emailschicht 21 versehen. Auf die Isolierschicht 21 wird eine dünne Schicht 22 aus Chrom-Nickel-Legierung aufgestäubt. Auf die gesamte dünnen Schicht

22 wird sodann auf galvanischem Wege eine Goldschicht 23 abgeschieden. Auf die Goldschicht 23 wird ein Muster aus ätzmittelbeständigem Material 24 an jenen Stellen aufgetragen, an denen bei dem fertigen Leitermuster sowohl die dünne Schicht 22 als auch die Goldschicht 23 zurückbleiben sollen.

Die freiliegenden Stellen der Goldschicht 23 werden dann durch ein geeignetes chemisches Ätzmittel entfernt. Die durch die Entfernung der Goldschicht 23 freigelegten Flächen der dünnen Schicht 22 werden danach ebenfalls weggeätzt, so daß, wie in Fig. 9 dargestellt, die Isolierschicht 21 freigelegt wird.

Das Abdeckmaterial 24 wird entfernt, und auf die Goldschicht

23 wird ein weiteres ätzbeständiges Muster aufgetragen, das diejenigen Flächen der Goldschicht 23 freiläßt, an denen die fertige Leiteranordnung Widerstände enthalten soll. Die freiliegenden Flächen der Goldschicht werden weggeätzt, so daß die dünne Schicht 22 freigelegt wird. Das erhaltene Muster umfaßt Zonen der dünnen Schicht 22, die die Widerstände 26 bilden, deren Widerstandswert durch Breite und Dicke der dünnen Schicht 22 bestimmt ist, während die Goldzonen Leiter 27 mit niedrigem Widerstand bilden.

Auf die Anordnung können, wie oben beschrieben, weitere Schichten von Isoliermaterial und Leitermustern aufgetragen

2098847 12 7 3

werden, so daß man eine mehrschichtige Anordnung erhält. Eine derartige Mehrsehichtenanordnung kann Kondensatoren enthalten, deren Kapazitätswert von der Große der Leiterflächen und der Dicke der zweiten oder nachfolgenden Isolierschicht abhängt.

88U127 3;.

Claims

Patentansprüche

l.JVerfahren zur Herstellung einer elektrischen Leiteranordnung vom Typ der sogenannten gedruckten Schaltung, dadurch gekennzeichnet, daß auf einer gut wärmeleitenden Leiterplatte (10, 20) ein Emailüberzug (12, 21) und auf diesen ein Muster (15, 25) aus einem die Elektrizität leitenden Material aufgetragen wird, das die Leiteranordnung bildet«
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß beim Auftragen des Musters zunächst eine dünne Schicht (13) aus einem die Elektrizität leitenden Material auf den Emailüberzug (12) aufgetragen, die dünnem Schicht (13) an ausgewählten Zonen- mit einer dicken Schicht (15) aus einem die Elektrizität leitenden Material bedeckt und dann die freiliegenden Flächen der dünnen Schicht (IJ) weggeätzt werden.
J5. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß zur Bedeckung der dünnen Schicht (Ij5) ein komplementäres Muster aus einem Abdecklack (14) auf ihr aufgetragen, dann die gesamte Leiterplatte (10) mit einem galvanischen Metallüberzug versehen und anschließend der Abdecklack (14). mit dem darauf befindlichen Metallüberzug entfernt wird.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß als Abdecklack (l4) ein Fotolack verwendet und auf der gesamten Leiterplatte (10). aufgetragen wird und daß

26 275

U/Be - 2 -

20 9884/1273

das komplementäre Muster durch Belichtung des Fotolackes gemäß dem komplementären Muster und Auswaschen des unbelichteten Fotolackes hergestellt wird.
5. Verfahren nach einem oder mehreren der Ansprüche 2 bis 4, dadurch gekennzeichnet, daß die dünne die Elektrizität leitende Schicht (13) durch elektrisches Aufstäuben von zuerst einer Schicht aus Chrom-Nickel und dann einer Schicht aus Kupfer aufgetragen wird.
6. Verfahren nach Anspruch 5* dadurch gekennzeichnet, daß das Chrom-Nickel in wesentlich dünnerer Schicht als das Kupfer aufgetragen wird.
7. Verfahren nach einem oder mehreren der Ansprüche 2 bis 6, dadurch gekennzeichnet, daß das Ätzen durch Eintauchen der Leiterplatte (10) in ein Ätzmittel ausgeführt wird.
8. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zwei aufeinanderfolgende Schichten (22, 23) aus die Elektrizität leitendem Material auf das Email (21) aufgetragen werden, wobei die zweite Schicht (23) dicker als die erste (22) ist, daß Zonen beider Schichten durch selektives Ätzen entfernt und danach Zonen der zweiten Schicht (23) entfernt werden, so daß die verbleibenden Zonen Leiter bilden, die Widerstände und andere Sehaltungsteile verbinden, die von den verbleibenden Zonen der ersten Schicht (22) gebildet werden.

209884/1273

AO
9. Verfahren nach einem oder mehreren der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß als Leiterplatte (1O₃ 20) eine solche aus Stahl verwendet wird.

209884/1273

Leerseite