DE2230153A1

DE2230153A1 - Adaptiver Delta-Modulations-Decodierer

Info

Publication number: DE2230153A1
Application number: DE19722230153
Authority: DE
Inventors: Donald Edgar Bloomfield N.J. Blahut (V.SLA.)
Original assignee: Western Electric Co Inc
Current assignee: AT&T Corp
Priority date: 1971-06-22
Filing date: 1972-06-21
Publication date: 1972-12-28
Also published as: GB1371170A; DE2230153C2; BE785123A; NL176512C; IT959180B; SE386334B; NL176512B; JPS5529621B1; FR2143228B1; FR2143228A1; CA994474A; NL7208262A; US3784922A

Description

WESTEBN ELECTRIC COMPANY Blahut -2

Incorporated ££>$U- I 0 >J

New York, N,Y,, 10007, USA Adaptiver Delta-Modulations-Decodierer

Die Erfindung betrifft einen Decodierer zur Umwandlung eines binären Datenstromes in eine analoge Darstellung, wobei jedes Bit eine gegebene Abtastperiode einnimmt.

Die Anwendung von adaptiven (d.h. für variable Schrittgröße) Deltamodulationsanlagen (ADM) hat in den letzten Jahren wegen der relativen Einfachheit und Wirksamkeit zugenommen, mit denen die digitale Übertragung von analogen Signalen bei solchen Systemen ermöglicht wird. Mit dieser Ausbreitung der Anwendung fand eine parallele Zunahme der Verfeinerung der verwendeten Decodierereinriehtungen statt, da deren richtiges Funktionieren weithin das Gesamtverhalten der gesamten ADM-Anlage bestimmt·.

Drei Hauptfunktionen werden durch die Decodierer-Digitallogische Schaltung durchgeführt. Erstens wird eine Bestimmung darüber gemacht, wann Schrittgrößen zu ändern sind. Zweiten wird die Größe der individuellen Schrittänderungen ausgewählt.

209883/1074

1230153

Drittens wird jede Schrittänderung in das analoge Äquivalent unigesetzt. Jede dieser Funktionen muß mit einem hohen Ausmaß an Genauigkeit und Zuverlässigkeit ausgeführt werden, da jede in den Decodiererprozeß eingeführte Verzerrung zu einer Verschlechterung der Signalwiedergabe führt.

Das Verfahren der automatischen Änderung von Schrittgrößen (Amplituden) in Abhängigkeit von Änderungen der Eingangssignalcharakteristiken wird gewöhnlich als "Compandieren" bezeichnet, und zwar ist dieser Ausdruck abgeleitet von comprimieren beim Sender und expandieren beim Empfänger des dynamischen Bereichs des Signals . Die meisten bekannten Compandiersysteme können in zwei Arten unterteilt werden: augenblickliche oder silbische (sylabische). Bei der "augenblicklichen" Art basieren die Schrittamplitudeneinstellungen auf einer relativ kurzzeitigen Analyse der codierten Version des Eingangs signals. Wenn eine Folge von Codiererausgangsbits die gleiche Polarität aufweist, zeigt sich der Zustand der Überlastung der Neigung, und die Amplitude, der Schrittwechsel, wird vergrößert, um schneller dem Eingangssignal entsprechen zu können. Wenn andererseits die Bitfrequenz bezüglich ihrer Polarität sich ändert, zeigt sich eine enge Entsprechung zwischen den Ein- und Ausgangssignalen, und die Schrittamplituden werden verkleinert, um den Quantisierungsfehler möglichst klein zu

209853/10 7 4

machen. Im V ergleich dazu beruht das silhenmäßige (syllabische) Compandieren auf eine Langzeitwicklung des Eingangssignals und dient zur Erweiterung des Bereichs der Systemdynamik, in den die Einstellungen der Schrittgröße von relativ langsamen Änderungen der eingangssignalumhüllenden abhängig gemacht werden.

Das Verfahren der Auswahl eines speziellen Gewichtungsschemas zur optimalen Anpassung der Amplitude der Schrittänderungen an das zu übertragende Signal ist bereits Gegenstand von Bemühungen nach dem Stand der Technik. Zahlreiche Schaltungen zur Anpassung sind entwickelt worden, wobei Schrittamplitudenwechsel mit linearen, expotentiellen oder logarithmischen Funktionen in Beziehung gebracht werden.

Abgesehen davon, daß eine ADM-Anlage mit Einrichtungen zur Bestimmung des richtigen Zeitpunktes der Durchführung der Schrittänderungen und der richtigen Amplituden der einzelnen Schritte ausgerüstet sein muß, muß sie auch Einrichtungen aufweisen, welche die Umsetzung jedes Größenschrittes in das analoge Äquivalent ermöglichen. Zahlreiche Einrichtungen sind zur Ausführung obiger Umsetzung entwickelt worden, und jede umfaßt im allgemeinen die Ladung oder Entladung eines Integrationskondensators oder eines anderen Energiespeicherelementes

209853/1074

proportional zur speziellen betroffenen Schrittamplitude. Die Steuerung der Kondensatorspannung ist nach dem Stand der Technik durch direkte Änderung der Größe des Ausgangs einer Stromquelle durchgeführt worden, in dem eine resistive Matrix und eine Festspannungsquelle so angeotdnet werden, daß ein geeigneter Widerstand in den Lade- oder Entladeweg eingefügt wird, oder in dem Ladung von einem Haltekondensator dem Integrationskondensator entsprechend oft zugeführt wird.

Jeder der obigem Umsetzer hat gewisse ernsthafte Nachteile. Beispielsweise ist die Einrichtung mit der resistiven Matrix bezüglich der Anzahl der Schrittamplituden beschränkt, auf welche sie wirksam und wirtschaftlich eingerichtet sein kann, da ein individueller Widerstand für jede verfügbare Schrittgröße benötigt wird. Eine extensive Modifikation der Matrix ist dann erforderlich, wenn Änderungen in der Adaptionslogikschaltung erwünscht sind. Da die Decodiereinrichtung sowohl im Sender als auch im Empfänger mit großer Genauigkeit einander angepaßt sein muß, um die Anlageverzerrungen möglichst klein zu halten, müssen die Widerstandswerte der Matrix in extrem engen Toleranzen gehalten werden. Wenn eine variable Stromquelle benutzt wird, wird die genaue Steuerung der gewünschten diskreten Schrittänderungen schwierig, und es wird erneut Verzerrung in das wiederkonstruierte Ausgangssignal eingeführt.

209853/1074

Wenn eine Aufteilung in diskrete Ladungen angewendet wird, besteht jedes Ausgangsbit des Decodierers aus einer großen Anzahl von diskreten Schrittänderungen, so daß sie unerwünschterweise das Quantisierungsrauschen entsprechend vergrößern.

Der Erfindung liegt die Aufgabe zugrunde, einen Decodierer der eingangs angegebenen Art so auszubilden, daß die aufgeführten Nachteile vermieden werden. Die gestellte Aufgabe wird durch folgende Merkmale gelöst: eine Stromquelle gibt während eines variablen Zeitintervalls in jeder Abtastperiode einen Strom ab; ein Umsetzungselement wandelt den Strom in eine Spannung um, und zwar proportional zur Größe des Produkts aus Strom und variablem Z eitintervall; eine Einstellschaltung stellt die Spannungsänderung während jeder Abtastperiode entsprechend der Änderung des analogen Signals in der Abtastperiode ein und weist eine erste Steuerschaltung, die auf den binären Datenstrom anspricht und das Zeitintervall gemäß relativ kurzen zeitlichen Änderungen des Analogsignals ändert, sowie eine zweite Steuerschaltung auf, die auf den binären Datenstrom anspricht und die Größe des Stromes gemäß relativlanger zeitlicher Änderungen der Einhüllenden des Analogsignals ändert.

Bei einem Ausführungsbeispiel der Erfindung wird ein Compan-

2 0 9853/1074

dierdecodierer verwendet, wobei Digitallogik zur Steuerung des Ladungs- und Entladungszeitintervalls des Stromes benutzt wird, der einen Integrationskondensator oder einem anderen Energiespeicherelement zugeführt wird, und eine Spannung, proportional zur Eingangssignalumhiillenden wird zur Steuerung der Größe des Integrationsstromes benutzt. Im einzelnen werden Schrittgrößen augenblicklich in einem Basisdecodierer gemäß Erfindung dadurch compandiert, daß die codierte Version des Eingangssignals in einem Speicher überwacht wird, um das Vorkommen von aufeinanderfolgenden Bits in einer Folge zu entdecken, die das Auftreten eher Neigungs-Überlastbedingung anzeigen, In diesem Fall wird ein Zunahmeimpuls einem Schrittgrößenzähler zur Vergrößerung des Zählstandes zugeführt. Wenn andererseits die Bitfolge anzeigt, daß die Schrittgrößen zu groß sind, wird ein Abnahmeimpuls erzeugt, um den Zählstand zu erniedrigen. Die Größe der individuellen Schritte werden danach gemäß einem speziellen Schema verknüpft, in dem jedem Zählstand ein Zeitintervall zugeordnet wird, welches proportional der gewünschten Schrittamplitude ist. Zu diesem Zweck ist ein Hochgeschwindigkeitszeitgeber vorgesehen, um jede Abtastperiode in mehrere gleiche Abschnitte zu unterteilen. Eine Konstantstromquelle gibt ihren Strom an einen Integrationskondensator ab und wird gleichzeitig mit dem ersten Zeitimpuls während jeder Abtastperiode betätigt. Die Anschaltzeit der Stromquelle wird durch

209853/1074

eine Koinzidenzlogikschaltung bestimmt, welche des Ladungsoder Entladungszeitintervall nach einer Anzahl von Zeitabschnitten beendet, die dem von dem Schrittgrößenzähler erreichten Zählstand entsprechen. Die Spannungsänderung des Integrationskondensators während jeder Abtastperiode ist daher eine Funktion des in dem Adaptionsschema erreichten Zählerstandes. .

Das Merkmal des silbenmäßigen Compandierens wird in den Basisdecodierer durch eine zusätzliche Schaltung verwirklicht, die vorteilhafterweise die von dem Speicher erzeugten Zunahme- und Abnahmeimpulse dazu verwendet, die in einem Hilfskondensator oder einem anderen Energieelement gespeicherte Steuerspannung zu vergrößern oder zu verkleinern. Die erhaltene Wellenform der Steuerspannung, welche sich der Umhüllenden des Eingangssignals annähert, wird dann zur Modulation der Größe des Ausgangs der Stromquelle benutzt. In dem gleichzeitig augenblickliches und silbenmäßiges Gompandieren angewendet wird, werden die Schrittgrößenänderungen sowohl von den Kurz- als auch Langzeitänderungen des Eingangs signals abhängig gemacht. Deshalb ist das aus dem Binärbitstrom erhaltene Analogsignal eine besonders getreue Wiedergabe des ursprünglichen Eingangssignals. Alternativ bietet die Zunahme der Wiedergabetreue infolge des gleichzeitig angewendeten augenblick-

209853/1074

lichen und silbenmäßigen Compandierens der Schrittgrößen eine Verringerung der notwendigen Abtastfrequenz der ADM-Anlage, wenn ein konstanter Verzerrungspegel vorausgesetzt wird.

Da ein Merkmal eines grundlegenden Decodierers gemäß Erfindung in der Aufteilung jeder Abtastperiode in eine große Anzahl von gleichen Zeitabschnitten besteht, von denen eine vorbestimmte Anzahl jeweils einer möglichen Schrittgröße zugeordnet sind, können solche Decodierer vorteilhafterweise eine große Anzahl von möglichen Schrittamplituden mit einer Genauigkeit beinhalten, die in erster Linie von der Genauigkeit von dem Hochgeschwindigkeitszeitgeber abhängen. In ADM-Anlagen, bei welchen die Sender- und Empfängeranschlüsse synchronisiert sind, kann deshalb die Decodierergenauigkeit verbessert werden.

Ein weiterer Vorteil des Decodierers gemäß Erfindung besteht in der Leichtigkeit, mit welcher Modifikationen in der Adaptionslogikschaltung durchgeführt werden können. Dieser Vorteil ergibt sich aus der Tatsache, daß Änderungen der Zuordnung zwischen jeder möglichen Schrittamplitude und einer entsprechenden Einschaltzeit der Stromquelle einfach durch geringfügige Einstellungen der Koizidenzlogikschaltung durchführbar sind. Es ist nicht notwendig, eine resistive Matrix erneut zu konstruieren

209853/ 1 07A

oder Komponentenwerte zu ändern.

Ein weiterer Vorteil der Erfindung besteht in der Verringerung des Hochfrequenz-Quantisierungsrauschens. Dieser Vorteil folgt aus der Decodiererschaltung, mit welcher eine Spannungswellenform des Integrationskondensators in der Form eines Sägezahnes, gefolgt von einer Periode konstanter Spannung erzielbar ist und nicht eine Serie von diskreten Schrittänderungen, welche in unerwünschterweise Hochfrequenzkomponenten aufweisen.

Die Erfindung wird anhand der Zeichnung näher erläutert. Dabei zeigt:

Fig. 1 eine Blockschaltung einer Deltamodulations

anlage nach dem Stand der Technik;

Fig. 2 eine Blockschaltung des wie in Fig. 1 geschal

teten Decodier er s, jedoch gemäß Prinzipien nach der Erfindung;

Fig. 3 eine Tabelle einer möglichen Zuordnung des

Koinzidenzlogikteils nach Fig. 2;

Fig. 4A eine Wellenform der Ausgangsspannung des

Integrationskondensators nach Fig. 2 entsprechend einem typischen analogen Eingangssignal;

209853/1074

Fig. 4B den binären Ausgangsbitstrom des Quantisierer s nach Fig. 2, welcher dem gleichen analogen Eingangssignal entspricht, und

Fig. 5 eine Blockschaltung einer Einrichtung, die

an den Decodierer nach Fig. 2 angefügt werden kann, um eine Möglichkeit für silbenmäßiges Compandieren zu schaffen.

Fig. 1 stellt in Blockdiagrammform eine Deltamodulationsanlage nach dem Stand der Technik dar. Die Anlage besteht aus einer Sendestation 10, einer Empfangsstation 20 und einem Übertragungsmedium 30 zur Verbindung der Stationen. Die Sender station umfaßt einen direkten Weg, einschließlich einem Vergleicher 11 und einem Quantisierer 12 und einen Rückkopplungsweg einschließlich eines Decodierers 13. Der Vergleicher 11 dient zur Erzeugung einer Ausgangsspannung, deren Polarität die Differenz zwischen den an den Eingangsanschlüssen 11a, 11b anliegenden Signalen anzeigt, von denen eines das zu codierende Analogsignal ist. Das Vergleicherausgangssignal wird dem Quantisierer 12 zugeführt, welcher bei Steuerung durch einen Taktgeber 14 einen Strom von binären Bits mit Taktgeberfrequenz erzeugt. Der Quantisierer kann beispielsweise zur Erzeugung eines positiven Bits ("1") für ein positives Vergleicherausgangssignal eingerichtet sein und für kein Bit ("0") für den Fall, daß das

209853/1074

Comparatorausgangssignal negativ ist. Dieser Bitstrom wird sowohl der Empfangsstation über das Übertragungsmedium 30 und gleichzeitig der Eingangsklemme des Decodierers 13 zugeführt, welcher den Binärbitstrom in ein Doppel des ursprünglichen Eingangssignals umsetzt. Das umgesetzte Signal wird der "zweiten Eingangsklemme 11b des Vergleichers 11 zugeführt, wobei sich die Rückkopplungsschleife schließt. Auf diese Weise wird die Differenz zwischen dem zu codierenden Analogsignal und dem rückgewatwienen Äquivalent kontinuierlich im Vergleicher 11 verglichen, und nur das Differenzsignal wird von dem Quantisierer als Strom binärer Bits ausgesendet.

Der von der Station 20 über das Übertragungsmedium 30 empfangene Bitstrom wird von der digitalen in die analoge Form mittels des Decodierers 21 umgesetzt, der bei bei angenommenem Fehlen von Übertragungsfehlern identisch zum Decodierer 13 sein kann. Das so wiedergewonnene Signal, welches ebenfalls ein Doppel des ursprünglichen Eingangs Signals sein wird, kann dann mittels eines Tiefpaßfilters 22 gefiltert werden, um unerwünschte Hochfrequenzkomponenten zu entfernen, bevor es an eine geeignete Ausgangseinrichtung 23 angelegt wird.

Es wird nunmehr auf Fig. 2 Bezug genommen, wo in Blockform der Decodierer 13 nach Fig. 1 gezeichnet ist, der gemäß

2 09853/1074

Prinzipien der Erfindung für augenblickliches Compandieren geschaltet ist. Der Decodierer umfaßt einen Speicher 41, einen Vorwärts-Rückwärts-Zähler 42, einen Hochgeschwindigkeitszeitgeber 46, einen Zeitintervallzähler 45, eine Koinzidenzlogikschaltung 44, eine Stromquelle 43 und einen Integrationskondensator 47.

Der Ausgangsbitstrom des Quantisierers 12 wird zuerst in dem Speicher 41 verarbeitet, welcher zur Bestimmung dient, wann Schrittgrößen zu ändern sind. Diese Funktion kann durch ein Vielbitspeicher erreicht werden, der so programmiert ist, daß die Schrittgrößen in der Anwesenheit gewisser vorbestinunter Bitfolgen geändert werden, welche für die Zunahme oder Abnahme der Größe der Abweichung des Analogsignales von dem Augenblickswert charakteristisch sind. Wenn eine zunehmende Abweichung festgestellt wird, nimmt die Neigung des Analogsignals zu und die Schrittgrößen müssen demgemäß vergrößert werden, wenn das Decodiererausgangssignal sich eng an das Analogsinai anschließen soll. Wenn andererseits die Neigung abnimmt, ist es vorteilhaft, die Schrittgrößen zu verringern, so daß der Decodierer getreue kleine Änderungen des analogen Eingangssignals reproduzieren kann.

Die optimale Anzahl von Bits, die bei der Aufstellung einer Folge

209853/1074

betrachtet werden müssen, welche eine Einstellung der Schrittgröße anzeigt, und das relative Gewicht, welches den entfernteren Bits in der Folge zugemessen werden soll, sind Faktoren, die gemäß e iner Ausführungsform nach dem Stand der Technik studiert wurden. Die Funktion der Bestimmung, wann Schrittgrößen zu ändern sind, wird einfach gemäß bekannten Prinzipien durchgeführt (Bell System Technical Journal, März 1970, Aufsatz "Adaptive Delta Modulation mit einem E in-Bit-Speicher" von N. S. Jayant). Hierbei wird ein Ein-Bit-Speicher zur Überwachung des binären Bitstromes im Hinblick auf Bestimmung des Vorkommens von aufeinanderfolgenden Bits der gleichen Polarität (d.h. beides "1" oder beides "0") verwendet. Die Bestimmung, daß die Polarität des vorliegenden Bits die gleiche ist, wie die des vorhergehenden Bits, wird in dem Speicher gespeichert und zeigt die Bedingung der Neigungsüberlastung an; deshalb wird ein Zunahiüeimpuls dem Vorwärts-Rückwärtszähler 42 zugeführt. Wenn andererseits aufeinanderfolgende Bits von unterschiedlicher Polarität sind, besteht eine enge Übereinstimmung zwischen dem Eingangssignal und dem Decodiererausgangssignal, und stattdessen wird der Abnahmeimpuls übertragen. Es kann für einen noch zu erläuternten Zweck vorteilhaft sein, den Speicher 41 im Hinblick auf Erzeugung von Zunahme- und Abnahmeimpulse mit einer Breite auszurüsten, die derjenigen der Ausgangsbits des Quantisierers gleich sind.

■"· f) i) 8 5 Π / 1 Π 7 4

Der Ausgangsbitistrom des Quantisierers 12 wird auch zur Steuerung der Polarität des Stromes benutzt, der dem Integrationskondensator'l7 zugeführt bzw. diesem entzogen wird. Da ein positives Bit ("1") anzeigt, daß das analoge Eingangssignal bezüglich seiner Größe zunimmt, ist die Stromquelle 43 in bekannter Weise zur Ladung des Kondensators 47 geschaltet, wenn eine positive Spannung an der Steuerklemme 43c anliegt. Wenn im umgekehrten Fall kein Bit ("0") anliegt, dient die Stromquelle 43 zur Entladung des Kondensators. Die Bezugnahme auf den Ausgangsstrom der Stromquelle 43 schließt demnach sowohl positive als auch negative Strompolaritäten ein.

Die von den Speicher 41 erzeugten Zunahme- und Abnahmeimpulse müssen danach kontinuierlich akkumuliert und in eine digitale Form zusammengesetzt werden, welche die Zuordnung einer speziellen Größe zu jeden möglichen Schrittänderung erlaubt. Ein passendes Mittel zur Durchführung dieser Funktion ist ein Vorwärts-Rückwärtszähler 42, welcher mit der Bitfrequenz des Quantisierers mittels des Taktgebers 14 über eine Vorwärtssteuerleitung 42a synchronisiert ist und zum Vorwärtszielen bei jedem auf der Leitung 42b empfangenen Zunahmeimpuls bis zu einem maximalen Zahlstand von η und zum Rückwärtszählen bei jedem auf der Leitung 42c empfangenen Abnahme-

? [H) fl S 3 / 1 0 7 4

impuls bis zu einem Zählstand von 1 rückgeht. Eine Mehrzahl von Ausgangsleitungen 42-1 bis 42-n entspricht den n möglichen Zählerständen des Zählers 42. Die zu einer gegebenen speziellen Zeit erregte individuelle Ausgangsleitung stellt deshalb die relative Größe der gewünschten Schrittänderung dar.

Jeder Zählstand des Vorwärts-Rückwärtszählers 42 muß dann einer Schrittänderung von spezieller Größe zugeordnet werden, und die Änderung muß dann in analoge Form umgesetzt werden. Diese Funktionen werden, kurz gesagt, gemäß Prinzipien der Erfindung dadurch ausgeführt, daß jedem Schrittwechsel ein spezielles Zeitintervall t. der Abtastperiode t. zugeordnet wird, während welcher die Stromquelle 43 den Integrationskondensator 47 laden oder entladen kann. Währ end dieses Intervalls ändert sich die Spannung am Kondensator 47 um einen Betrag wie folgt:

Ij₁".

i dt (1)

dabei gilt: c = Kapazität des Kondensators 47

i = der von der Stromquelle 43 gelieferte oder verbrauchte Strom.

2098 53/107A

Da sowohl i als c während des Ladungs- oder Entladungsintervalls zeitinvariant gehalten werden können, kann die Gl. (1) wie folgt geschrieben werden:

T Ί ⁽²⁾

dabei gilt: I = der ständige Zustandswert von i. Durch geeignete Steuerung der Länge des Zeitintervalls t., welche die einzige Variable in Gl. (2) ist, kann demgemäß jeder mögliche Zählstand des Vorwärts-Rückwärtszählers 42 in eine entsprechende Spannungsänderung mit einer Genauigkeit umgesetzt werden, die in erster Linie von der Gnauigkeit abhängt, mit

welcher t. bestimmt wird,
ι

Um eine genaue Steuerung des Lade- oder Entladezeitintervalls des Integrationskondensators 47 zu schaffen, wird jede Abtastperiode t in mehrere gleiche Zeitabschnitte unterteilt, und zwar mittels eines Hochgeschwindigkeitszeitgebers 46 in Verbindung mit einem Zeitintervallzähler 45. Zur Durchführung dieser Division dient der Hochgeschwindigkeitszeitgeber 46 zur Erzeugung von Taktimpulsen mit einer m mal größeren Frequenz als die des Taktgebers 14. Deshalb zählt der Zeitintervallzähler 45, welcher bei Beginn jeder Abtastperiode durch den Taktgeber 14 über die Leitung 45a rückgesetzt wird, von

209853/1074

1 bis m während jeder Abtastperiode t., wobei diese Periode in m gleiche Abschnitte der Dauer tf/m aufgeteilt wird. Jeder der m Ausgangsleitungen 45-1 bis 45-m des Zeitintervallzählers 45 stellt demnach das Ende eines Lade- oder Entladeintervalls t. dar, gemessen vom Beginn jeder Abtastperbde, welches ein ganzzahliges Vielfache des Basiszeitabschnittes tf/m ist.

Die Zuordnung zwischen den η möglichen Zählerständen des Vorwärts-Rückwärtszählers 42 und der speziellen Anzahl der tf/m Zeitabschnitte wird in der Koinzidenzlogikschaltung 44 durchgeführt, welche UND-Glieder 44-1 bis 44-n oder das ODER-Glied 48 aufweist. Die eine Eingangsleitung jedes UND-Gliedes ist mit einer entsprechenden Ausgangsleitung des Vorwärts-Rückwärtszählers 42 verbunden. Die zweite Eingangsleitung jedes UND-Gliedes wird von einer speziellen Ausgangsleitung des Zeitintervallszählers 45 versorgt, und zwar in Übereinstimmung mit dem gewünschten Aktions schema, welches später erläutert wird. Die Ausgangsleitungen der UND-Glieder 44-1 bis 44-n sind jeweils mit den Eingangsklemmen des ODER-Gliedes 48 verbunden, dessen Ausgangsklemme mit der Steuerleitung 43a für Ausschaltung der Stromquelle 43 verbunden ist.

Bevor mit der Beschreibung der Wirkungsweise der Koinzi-

2 0 9 8 5 3/1074

denzlogikschaltung 44 fortgefahren wird, ist es hilfreich, ein mögliches Adaptionsschema zu beschreiben, welches bei der Verbindung der η Ausgangsleitungen des Vorwärts-Rückwärtszählers 42 mit den speziellen m Ausgangsleitungen des Zeitintervallzählers 45 benutzt werden kann. Zu diesem Zweck ist ein Expotentialschema zweiter Ordnung in Tabellenform (Fig. 3) aufgezeichnet. Die erste Spalte der Tabelle stellt die η möglichen Zählerstände des Vorwärts-Rückwärtszählers 42 dar, deren Ausgangsleitungen, wie erinnerlich, jeweils mit den ersten Klemmen der jeweiligen UND-Glieder 44-1 bis 44-n verbunden sind. Die zweite Spalte der Tabelle führt in diesem Adaptionsschema die Zählerstände des Zeitintervallzählers 45 an, die denjenigen der ersten Spalte entsprechen. Diese Entsprechung wird elektrisch durch Verbindung der zweiten Eingangsklemmen jedes UND-Gliedes 44-1 bis 44-n mit den Ausgangsanschlüssen des Zeitintervallzählers 45 erreicht, welcher den Zählerstand in Spalte 2 darstellt. So ist beispielsweise der Zählerstand 4 des Vorwärts-Rückwärtszählers 42 mit dem Zählerstand 8 des Zeitintervallzählers 45 im UND-Glied 44-4 verknüpft; der Zählerstand 7 des ersteren und der Zählerstand des letzteren werden im UND-Glied 44-7 einander zugeordnet usw. Für das richtige Arbeiten unter Verwendung dieses speziellen Adaptionsschema muß offenbar m mindestens gleich 2 .Es wird darauf hingewiesen, daß nur einige der m Aus-

209853/1074

gangsanschlüsse des Zeitintervallzählers 45 verwendet werden.

Während ein expotentielles Addaptionssehema zweiter Ordnung vorstehend beschrieben wurde, versteht es sich, daß auch andere Schemata mit ähnlichem Erfolg benutzt werden können. Änderungen können einfach dadurch durchgeführt werden, den daß die Verbindungen zwischen den !zweiten Eingangsanschlüssen der UND-Glieder und den Ausgangsanschlüssen des Zeitintervallzählers 40 neu eingestellt werden.

Es wird erneut auf Fig. 2 Bezug genommen. Wie ersichtlich, dient der Taktgeber 14 dazu, die Stromquelle 43 über die Steuerklemme 43b bei Beginn jeder Abtastperiode anzuschalten, und den Zeitintervallzähler 45 rückzusetzen. Die Stromquelle bleibt angeschaltet, solange der Zählstand des letzteren voranschreitet, bis ein Zeitintervall t. erreicht wird, bei welchem eine E^ntsprechung zwischen den Zählerständen des Vorwärts-Rückwärts-Zählers 42 und des Zeitintervallzählers 45 besteht. In diesem Augenblick wird ein spezielles UND-Glied erregt. Da alle Ausgangsanschlüsse der UND-Glieder 44-1 bis 44-n mit den Eingangsanschlüssen des ODER-Gliedes 48 verbunden sind, wird dieses ebenfalls erregt, so daß die Stromquelle 43 bis zum Beginn der nächsten Abtastperiode abgeschaltet wird, wenn der Zyklus mit einem neuen Zählstand im Vorwärts-Rückwärts zähler 42 wiederholt wird.

209853/1074

Das von dem ODER-Glied 48 erzeugte Ausschaltkommando kann auch über die Leitung 45b zur Sperrung der Zählfolge des Zeitintervallzählers 45 während des Abschnittes jeder Abtastperiode verwendet werden, die dem Erreichen eher Entsprechung in der Koinzidenzlogikschaltung 44 nachfolgt. Dadurch wird der unnütze Anteil der Zählfolge eliminiert. Da der Zählprozeß einen wesentlichen Beitrag zum Gesamtstromverbrauch leistet, wird auf diese Weise unnützes Stromfließen vermieden.

Die Spannung am Integrationskondensator 47, welche die rückumgesetzte Version des Quantisierausgangsbitstromes darstellt, wird auf die Eingangsklemme 11b des Vergleichers 11 gegeben, womit der Rückkopplungsweg innerhalb der Senderstation 10 vervollständigt wird. Es wird darauf hingewiesen, daß der Decodierer 21 der Empfangsstation 20, welcher zu dem in Fig. 2 dargestellten Decodierer identisch ist, seinen Eingangsbitstrom direkt von dem Übertragungsmedium 30 empfängt und die Ausgangsspannung am Kondensator 47 dem Tiefpaßfilter 22 zuführt.

Zur weiteren Erläuterung der Wirkungsweise des Decodierers nach Fig. 2 ist die Ausgangswellenform 401 des Kondensators 47 und ein typisches Analogeingangssignal 402, die einander entsprechen, in Fig. 4A dargestellt. Fig. 4B zeigt den binären

209853/1074

Bitstrom als Ausgangssignal des Quantisierers 12 für das gleiche Eingangssignal. Zur Vereinfachung der Beschreibung sei angenommen, daß der Vorwärts-Hickwärtszähler 42 auf vier mögliche Schrittamplituden beschränkt ist, die gemäß dem expotentiellen Addaptionsschema zweiter Ordnung nach Fig. 3 miteinander verknüpft sind. Der Hochgeschwindigkeitszeitgeber 46 muß deshalb Taktimpulse mit einer Frequenz m abgeben, die mindestens achtmal größer ist als die Taktgebers 14. Es versteht sich jedoch, daß ein Decodierer mit einer unterschiedlichen Anzahl von möglichen Schrittamplituden oder einem anderen Adaptionsschema im wesentlichen in der gleichen Weise arbeitet.

Die horizontalen Achsen in Fig. 4A und Fig. 4B stellen die Zeit dar, und sind in Abtastperioden 410 bis 419 in der Breite t, mittels des Taktgebers 14 unterteilt. Am Beginn der ersten Abtastperiode 410 löst die an der Eingangsklemme 11a des Vergleichers 11 anliegende Eingangs spannung positiver als die ursprüngliche Spannung 430 am Kondensator 47, so daß der Vergleicher 11 eine positive Ausgangs spannung abgibt. Der Quantisierer 12 erzeugt wiederum ein positives Ausgangssignal ("1"), und zwar das Bit 420, welches der Empfangsstation 20 übermittelt wird und gleichzeitig an die Eingangsklemme des Decodierers 13 angelegt wird. Der Speicher 41 vergleicht dann

2 09853/1074

das positive Bit 420 mit dem vorhergehenden Bit, welches natürlich eine "0" vor dem Start der Codiersequenz war. Demgemäß sind die aufeinanderfolgenden Bits bezüglich ihrer Polarität unterschiedlich, und ein Abnahmeimpuls wird dem Vorwärts-Rückwärts zähler 42 übermittelt. Bei der Annahme, daß der Vorwärts-Rückwärts zähler 42 ursprünglich auf den kleinsten Zählstand von 1 gesetzt war, bleibt der Zählerstand deshalb unverändert erhalten.

Das positive Quantisierungsbit 420 führt auch dazu, daß die Stromquelle 43 den Integrationskondensator 47 auflädt. Die Aufladung beginnt am Anfang der Abtastperiode 410 wobei die Spannung 431 des Kondensators 47 mit einer Geschwindigkeit von i/c Volt/Sekunde zunimmt. Wenn der Zeitintervallzähler 45 einen Zählstand von 1 erreicht, was die verflossene Lage/zeit t. von tf/m see darstellt, wird eine Entsprechung mit des Zählstand des Vorwärts-Rückwärtszählers 42 erreicht und die Lageperiode ist beendet. Für den Rest der Abtastperiode 410

bleibt die Kondensatorspannung 432 auf einen Wert von —

Volt oberhalb dem ursprünglichen Pegel.

Am Beginn der Abtastperiode 411 ist die analoge Eingangsspannung erneut größer als die Spannung am Kondensator 47. Demgemäß wird ein positives Quantisierungsausgangsbit 421

2098 5 3/107ü

Als Ergebnis der aufeinanderfolgenden positiven Bits, die nunmehr in dem Speicher 41 vorliegen, wird ein Zunahmeimpuls dem Vorwärts-Rückwärtszähler 42 übermittelt, welcher seinen Zählstand auf 2 erhöht. Die entsprechende Anzahlzeit t. der Stromquelle 43 beträgt deshalb 2 tf/m Sekunden, wodurch die Spannung 433 am Kondensator 47 erneut erhöht wird. Für den Restabschnitt der Abtastperiode 411 ist die Spannung 434 am

Kondensator 47 konstant auf dem Pegel von 2 — Volt ober-

^b cm

halb des früheren Wertes.

Während der Abtastperiode 412 wird das obige Verfahren erneut wiederholt, wobei ein positives Ausgangsbit 422 erzeugt wird. Der Zählstand im Vorwärts-Rückwärtszähler wird auf 3 erhöht, was einem Ladeintervall t. von 4 tf/m Zeitabschnitte ent-

I *f

spricht und die zugeordnete Spannung 435 erhöht sich auf 4 —

c m

Volt des Kondensators 47.

Wie aus Fig. 4A hervorgeht, ist bei Beginn der Abtastperiode 413 das analoge Eingangssignal negativer als die Spannung am Kondensator 47. Infolgedessen erzeugt der Quantisierer 12 kein Ausgangssignal 423 während dieser Periode. Nach Vergleich mit dem vorhergehenden Bit im Speicher 41 verursacht das "O"-Bit die Abnahme des Zählerstandes im Vorwärts-Rückwärtszähler 42 auf 2. Infolgedessen bleibt die Stromquelle 43, welche nunmehr

209853/1074

zur Entladung des Kondensators 47 vorbereitet ist, für 2 tf/m Zeitabschnitte angeschaltet. Die Spannung 436 am Kondensator 47

I *f

erniedrigt sich somit um 2— — Volt. ⁶ cm

Der Rest der Fig. 4A und 4B ist auch ohne weitere Erläuterung verständlich. Es genügt zu bemerken, daß die Zählerstände des Vorwärts-Rückwärtszählers 42 für die restlichen Abtastperioden bis 419 jeweils 3, 2, 1, 2, 3 bzw. 4 sind, entsprechend den

I tf Spannungsänderungen von 4, 2, 1, 2, 4 und 8 Vielfachen von _

Die Betrachtung der Fig. 4A enthüllt, daß die Ausgangsspannung am Kondensator 47 eine Reihe von sägezahnartigen Zunahmen und Abnahmen als auch Abschnitte mit konstanter Spannung aufweist. Es sind also keine Schrittsprünge vorhanden, und die Übergänge zwischen und innerhalb den Abtastperioden sind relativ glatt. Das Ausgangssignal des Decodierers 21 der Empfangsstation 20 enthält deshalb weniger unerwünschte Hochfrequenzkomponenten als das entsprechende Signal durch Decodierer nach dem Stand der Technik, so daß das Quantisierungsrauschen verringert wird.

Aus Fig. 4A kann ferner entnommen werden, daß die Wellenform 401 der Ausgangsspannung am Kondensator 47 nur als rauhe Annäherung an das analoge Eingangssignal 402 erscheint,

209853/1074

2ö

welches es darstellt. Diese Diskrepanz ist ein Ergebnis der beschränkten Annahmen, die bezüglich des maximal erreichbaren Zählstandes im Vorwärts-Rückwärtszähler 42 und der grafischen Expansion der Zeitskalain Fig. 4A gemacht wurden, um die Wirkungsweise des Decodierers klarer darzustellen. In Wirklichkeit ist die zwischen den oben erwähnten Wellenformen erreichte Übereinstimmung durchaus befriedigend; beispielsweise ist eine getreue Übertragung von Sprechsignalen "gemäß Erfindung durch Verwendung einer Abtastperiode von ungefähr 20 Mikrosekunden, acht möglichen Schrittamplituden und einer Frequenz des Hochgeschwindigkeitstaktgebers von ungefähr 8 MHz erreicht worden.

Fig. 5 stellt in Blockdiagrammform die Zusatzeinrichtung zum Decoder nach Fig. 2 dar, mit welcher das zusätzliche Merkmal des silbenmäßigen Compandierens ermöglicht wird. Diese Einrichtung weist einen Kondensator 501 und Stromquellen 502, 503 auf, die im Hinblick auf Stromlieferung bzw, Stromabzug zu bzw. von dem Kondensator dienen. Zur Vervollständigung ist in Fig. 5 auch der Integrationskondensator 47 und die Stromquelle 43 nach Fig. 2. Die Stromquelle 43 weist eine zusätzliche Steuerklemme 504 auf, deren Funktion später erläutert wird.

Wie eingangs festgestellt, steht der Zweck des silbenmäßigen

209853/107 4

Compandierens darin, Schrittgrößeneinstellungen zu ermöglichen, die auf den relativ langsamen Änderungen der Eingangs signalumhüllenden beruhen. Anders ausgedrückt, ist es in einem syllabischen Decodierer wünschenswert, eine Einrichtung vorzusehen, die den Strom zu oder von dem Integrationskondensator proportional zur Abweichung des Eingangssignals von dem mittleren Wert über eine Zeitperiode moduliert, die relativ lang im Vergleich zu einer Abtastperiode ist. Eine Anzeige dieser Abweichung kann direkt vom Ausgang des Speichers 41 abgeleitet werden, da dieser einen Zunahmeimpuls auf der Leitung 42b abgibt, wenn das Eingangssignal zunimmt oder rasch von dem mittleren Wert abnimmt, bzw. einen Abnahmeimpuls abgibt, wenn das Eingangssignal um einen mittleren Wert schwankt. Durch Vergrößern des der Stromquelle 43 bzw. verbrauchten Stromes in Abhängigkeit von den Zunahmeimpulsen und in umgekehrter Weise durch Reduzierung des Lade- oder Entladestromes durch Integrationskondensator 47 kann das Modulationsverhalten gemäß silbenmäßigem Compandieren erzielt werden.

Die Einrichtung nach Fig. 5 führt dieses Ergebnis dadurch herbei, daß der Ausgangstrom der Quelle 43 in Übereinstimmung mit einer Spannung geändert wird, welche wiederum von den von dem Speicher 41 erzeugten Zunahmeimpulsen abhängt. Zu

209853/1074

diesem Zweck dient die Stromquelle 502 zur Ladung des Kondensators 501 nur während solcher Abtastperioden, in denen ein Zunahmeimpuls von der Leitung 42b des Speichers 41 empfangen wird, während die Stromquelle 503 zur kontinuierlichen Entladung des Kondensators 501 dient. Wenn die Größen der Ausgangsströme der Quellen 502, 503 jeweils durch I bzw. I dargestellt werden, und die Kapazität des Kondensators 501

durch C wiedergegeben wird, nimmt die Spannung am Konden-2

sator 501 offensichtlich um einen Betrag I - I / C Volt/See

\ Ll dt

während solcher Abtastperioden zu, wenn ein Zunahmebefehl auf der Leitung 42b gegeben wird, und nimmt um einen Betrag I / C Volt/See während aller anderen Abtastperioden ab. Durch geeignete Wahl der Größe I₁, I und C kann die stück-

1 Cl U

weise lineare Spannungsform am Kondensator 501 dazu gebracht werden, eine Annäherung der Umhüllenden des Eingangssignals darzustellen. Die Anlage dieser Spannung an Steuerklemme 504 der Stromquelle 43, die in bekannter Weise zur Lieferung des Ausgangs stromes angeordnet ist, welche direkt proportional zu jener Spannung ist, führt demnach zu einem Integrationsstrom, der durch die Umhüllende des Eingangssignals moduliert ist, wobei das erwünschte silbenmäßige Compandieren stattfindet.

Aus vorstehenden Erläuterungen folgt, daß die Einrichtung zum

209853/1074

silbenmäßigen Compandieren, die durch die Einrichtung nach Fig. 5 geschaffen wird, der Augenblicks-Compandiereinrichtung nach Fig. 2 dahin beisteht, den Ausgangsbitstrom des Quantisierers in das analoge Äquivalent genau umzusetzen. Wegen der relativ langsamen Reaktionszeit der silbenmäßigen Compandierschaltung wird die zugrundeliegende Betriebsfrequenz des Restes der Decoderdigitallogikschaltung, wie zuvor beschrieben, beim augenblicklichen Compandieren der Schrittgröße gemäß relativ schnelle Änderungen im Eingangssignal nicht betroffen.

Die Kombination der beiden Compandierschemata hat den Vorteil, die zum Betrieb des Decodier er s erforderliche Leistung zu reduzieren. Da die zugefügte silbenmäßige Compandiereinrichtung den Ausgangsstrom der Quelle 43 einstellt (und daher die verschiedenen Schrittamplituden) wird durch die Anzahl des Vorkommens von Neigungsüberlastungen reduziert, und der von dem Vorwärts-Rückwärtszählung 42 erreichte Zählerstand tendiert dazu, bei einem Pegel stabilisiert zu werden, der niedriger ist als beim Augenblickscompandieren allein. Demgemäß ist das Intervall t. während welchem der Zeitintervallzähler 45 betrieben wird, entsprechend kürzer. Wie zuvor erwähnt, führt eine solche Verkürzung der Zeit zu einer Verringerung der Leistungsanforderungen für den Decodierer.

209853/1074

Claims

PATENTANSPRÜCHE

• l.y Decodierer zur Umwandlung eines binären Datenstromes

in eine analoge Darstellung, wobei jedes Bit eine gegebene Abtastperiode einnimmt,

gekennzeichnet durch folgende Merkmale:

eine Stromquelle (43) gibt während eines variablen Zeitintervalls in jeder Abtastperiode einen Strom ab; ein Umsetzungselement (47) wandelt den Strom in eine Spannung um, und zwar proportional zur Größe des Produkts aus Strom und variablem Zeitintervall;

eine Einstellschaltung (41, 42, 44, 45, 48, 501, 502, 503) stellt die Spannungsänderung während jeder Abtastperiode entsprechend der Änderung des analogen Signals in der Abtastperiode ein und weist

eine erste Steuerschaltung (41, 42, 44, 45, 48), die auf den binären Datenstrom anspricht und das Zeitintervall gemäß relativen kurzen zeitlichen Änderungen des Analogsignals ändert, sowie

eine zweite Steuerschaltung (501, 502, 503) auf, die auf den binären Datenstrom anspricht und die Größe des Stromes gemäß relativ langen zeitlichen Änderungen der Einhüllenden des Analogsignals ändert.

209853/1074
2. Decodierer nach Anspruch 1, dadurch gekennzeichnet, daß die erste Steuerschaltung einen Speicher (41), einen ersten Zähler (42), einen zweiten Zähler (45) sowie eine logische Schaltung (44, 48) aufweist,

daß der Speicher (41) den binären Datenstrom dahingehend überwacht, daß er beim Anliegen einer vorbestimmten Datenfolge einen Zunahmeimpuls und beim Anliegen einer zweiten vorbestimmten Datenfolge einen Abnahmeimpuls abgibt, daß der erste Zähler (42) auf einen Zunahmeimpuls hin vorwärts zählt und auf einen Abnahmeimpuls hin rückwärts zählt und für jeden Zählstand eine Ausgangsleitung aufweist, daß der zweite Zähler (45) die Abtastperiode in mehrere gleiche Zeitabschnitte unterteilt,

und daß die logische Schaltung (44, 48) jeder Ausgangsleitung des ersten Zählers jeweils ein Zeitintervall zuordnet, das gemäß einer vorbestimmten Anzahl von gleichen Zeitabschnitten bemessen ist.
3. Decodierer nach Anspruch 2, dadurch gekennzeichnet, daß die zweite Steuerschaltung ein Energiespeicherelement (501) zur Speicherung einer Steuerspannung,

Schaltungen (502, 503) zur Steigerung der Steuer spannung in Abhängigkeit auf die Zunahmeimpulse hin und Schwächung der Steuerspannung in Abhängigkeit auf die Abnahmeimpulse hin,

209853/1074

sowie eine Modulationsschaltung (43) zur Modulation der Größe des Stromes proportional zur Steuerspannung aufweist.
4. Decodierschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Einstellschaltung eine Schaltung zur Änderung des Zeitintervalls gemäß relativ kurzen zeitlichen Änderungen im Analogsignal enthält, welche Schaltung einen Speicher (41), einen ersten Zähler (42), einen Hochgeschwindigkeitszeitgeber (46), einen zweiten Zähler (45) und logische Schaltungen (44,48) aufweist,

daß der Speicher (41) periodisch jedes Bit des Datenstromes mit einer vorbestimmten Anzahl vorgegebenen Bits vergleicht und dabei eine Anzeige der Größe der Abweichung des Analogsignals vom Augenblickswert in dem Umsetzelement (47) erzeugt, daß der erste Zähler (42) auf den Speicher anspricht und mehrere Ausgangsleitungen aufweist, die jeweils einem Zählstand entsprechen und die relative Größe Abweichung darstellen, daß der Hochgeschwindigkeitszeitgeber (46) eine m-mal größere Frequenz wie die des Datenstromes besitzt und jede Abtastperiode in m gleiche Zeitabschnitte unterteilt, daß der zweite Zähler (45) auf den Hochgeschwindigkeitszeitgeber anspricht und mehrere Ausgangsleitungen aufweist, die jeweils einem ganzzahligen Vielfachen der gleichen Zeitabschnitte entsprechen,

209853/1074

und daß die logischen Schaltungen (44, 48) jedem möglichen Zählstand des ersten Zählers ein Zeitintervall zuordnen, welches durch eine vorbestimmte Anzahl von gleichen Zeitabschnitten abgemessen wird, um die Betriebszeit der Stromquelle (43) zu steuern.
5. Decodierer nach Anspruch 1, dadurch gekennzeichnet,

daß das Umsetzerelement in der Feststellschaltung ein Kondensator (47) ist.

209853/1074