DE2217392A1 - Asynchroner Detektor zur Feststellung binärer Worte in einer Signalfolge - Google Patents
Asynchroner Detektor zur Feststellung binärer Worte in einer SignalfolgeInfo
- Publication number
- DE2217392A1 DE2217392A1 DE19722217392 DE2217392A DE2217392A1 DE 2217392 A1 DE2217392 A1 DE 2217392A1 DE 19722217392 DE19722217392 DE 19722217392 DE 2217392 A DE2217392 A DE 2217392A DE 2217392 A1 DE2217392 A1 DE 2217392A1
- Authority
- DE
- Germany
- Prior art keywords
- binary
- shift register
- signal
- word
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W88/00—Devices specially adapted for wireless communication networks, e.g. terminals, base stations or access point devices
- H04W88/02—Terminal devices
- H04W88/022—Selective call receivers
- H04W88/025—Selective call decoders
- H04W88/026—Selective call decoders using digital address codes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/15—Correlation function computation including computation of convolution operations
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
- H04L7/042—Detectors therefor, e.g. correlators, state machines
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Optimization (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Signal Processing (AREA)
- Mathematical Analysis (AREA)
- Computer Networks & Wireless Communication (AREA)
- Pure & Applied Mathematics (AREA)
- Computational Mathematics (AREA)
- Data Mining & Analysis (AREA)
- Algebra (AREA)
- Databases & Information Systems (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Computing Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Mobile Radio Communication Systems (AREA)
Description
DIPL.-ING. LEO FLEUCHAUS DR.-ING. HANSLEYH
Münch«n7!, H. April 1972
Unser Zeichen: MO18P-792
Motorola, Inc. 9401 West Grand Avenue Franklin Park, Illinois
V.St.A.
Asynchroner Detektor zur Feststellung binärer Worte in einer Signalfolge
Die Erfindung betrifft einen asynchronen Detektor zur Feststellung bestimmter binärer Worte in einer Signalfolge,
welche Bits mit bestimmter Dauer umfasst.
Digitale Systeme, die zur Feststellung digitaler Information
und insbesondere binärer Worte in einer Signalfolge dienen, arbeiten in der Regel nach einem Verfahren mit zwei Verfahrensschritten. Der erste Schritt umfasst das Erkennen der binären
Bits, wobei festgestellt wird, welches der beiden binären Niveaus das Bit repräsentiert. Beim zweiten Verfahrensschritt
werden alle Bits zusammen erfasst und mit dem gewünschten binären Wort verglichen. Ein Zweistufen-Detektor und -Dekodierer
hat, da er zuerst jedes Bit des gewünschten Wortes erkennen muss, einen verhältnismässig hohen Fehlalarmanteil und eine geringe
Fs/ba Empfindlichkeit
209846/1062
2 MO18P-792
Empfindlichkeit. Daher ist es möglich, dass die Detektor-Dekodiererkombination auf ein binäres Wort anspricht,
das von dem gewünschten binären Wort verschieden ist. Es kann jedoch auch vorkommen, dass die Detektor-Dekodiererkombination selbst beim Vorhandensein des richtigen
binären Wortes nicht anspricht. Daher ist ein systemfremdes Geräusch häufig die Ursache einer nicht richtigen
Funktionsweise.
Da die Bits eines binären Wortes eine bestimmte Dauer aufweisen, muss der Systemtakt sehr weitgehend korreliert
sein. Das bedeutet, dass der Sender und der Empfänger eines Systems synchronisiert sein muss, um die Bits richtig
festzustellen. Ausserdem muss zur Erkennung und Feststellung des gesamten gewünschten binären Wortes das Wort ebenfalls
als Ganzes synchronisiert sein. Die Wortsynchronisation erfordert das Aussenden entsprechender Synchronisationssignale vor dem Beginn und/oder am Ende des gewünschten
binären Wortes.
Bei bestimmten Kommunikationssystemen, z.B. bei mobilen, tragbaren oder selektiv rufenden Kommunikationssystemen,
bei denen binäre Worte zum selektiven Rufen eines Empfängers Verwendung finden, können lange Verzögerungen beim Aussenden
oder Empfangen von Nachrichten nicht toleriert werden. Bei solchen Systemen verursacht jedoch das Einfügen von
Synchronisationssignalen am Anfang und/oder Ende eines gewünschten binären Wortes, um den Sender und Empfänger zu
synchronisieren, eine lange Verzögerung für die Übertragung und den Empfang der Nachricht und ist deshalb unerwünscht.
Der Erfindung liegt die Aufgabe zugrunde, einen asynchronen digitalen Detektor zu schaffen, der für die Systemsynchronisation vor dem Erkennen keine Zeit benötigt. Insbesondere
- 2 - soll
209846/1062
O ΜΟ18Ρ-792
soll der digitale Detektor eine grosse Empfindlichkeit und eine sehr geringe Fehlerquote haben. Dabei soll der
Erkennungsvorgang in einem Verfahrensschritt ablaufen.
Diese Aufgabe wird erfindungsgemäss dadurch gelöst, dass
folgende Komponenten vorhanden sind: Ein Taktgeber, welcher eine Vielzahl von ersten Taktimpulsen während der Dauer einer
Bitperiode liefert, eine mit dem Taktgeber gekoppelte Abtast- und Registerspeichereinrichtung mit einer Vielzahl von Stufen
zum Speichern von in Serie eingespeicherten binären Signalen, wobei die Abtast- und Registerspeichereinrichtung auf die
ersten Taktimpulse anspricht, um das eingangsseitig angelegte Signal der Signalfolge abzutasten und das diesem Signal entsprechende
binäre Signal zu speichern, ein Datenspeicher, der ein dem bestimmten binären Wort entsprechendes binäres
Wort liefert und eine Vergleichseinrichtung, welche mit der Abtast- und Registerspeichereinrichtung gekoppelt ist, um
das binäre Wort mit dem abgetasteten binären Signal zu vergleichen und ein Vergleichssignal in Abhängigkeit von einer
vorgebbaren Korrelation zwischen den binären Signalen und dem binären Wort zu erzeugen.
Weitere Merkmale und Vorteile der Erfindung sind Gegenstand von Unteransprüchen.
Eine besonders vorteilhafte Verwirklichung der Erfindung stellt ein asynchroner Detektor zum Feststellen eines
binären Wortes innerhalb einer Signalfolge dar, wobei
diese Signalfolge, sowie das binäre Wort( Bits einer bestimmten
Dauer umfasst. Der Detektor enthält einen Taktgeber, der eine Vielzahl erster Taktimpulse während der Dauer einer
Bitperiode liefert. Die Signalfolge wird an ein erstes Schieberegister angelegt, das in Abhängigkeit von dem
jeweils ersten Taktimpuls den Inhalt der Stufen des Schieberegisters weiter verschiebt. Entsprechend dem eingangs-
- 3 - seitig
20 9 8A67106 2
4* MO18P-792
seitig angelegten Signal der Signalfolge, werden die binären Signale in die erste Stufe des Schieberegisters eingespeichert.
Ferner ist ein zweites Schieberegister vorhanden, in welchem ein binäres Wort gespeichert ist, das dem zu erkennenden
binären Wort entspricht. Mit dem ersten und zweiten Schieberegister ist eine Vergleichseinrichtung gekoppelt, die
in Abhängigkeit von einem zweiten Taktimpuls arbeitet, der jeweils zwischen den ersten Taktimpulsen erzeugt wird.
Diese Vergleichseinrichtung vergleicht den Inhalt des ersten und zweiten Schieberegisters. Wenn eine bestimmte
Anzahl von Korrelationen zwischen den Signalen des ersten und zweiten Schieberegisters auftreten, liefert die Vergleichseinrichtung ein Erkennungssignal, das andeutet, dass das
richtige binäre Wort festgestellt wurde. Bei einer bevorzugten Ausführungsform wird eine Korrelation von etwa
80 % gefordert. Das mehrfache Abtasten innerhalb der Zeitdauer einer Bitperiode eliminiert die Notwendigkeit einer
Systemsynchronisation, verringert die Fehler, bzw. Fehlalarmquote und verbessert die Systemempfindlichkeit.
Um das Feststellen eines unrichtigen Wortes zu verhindern werden die gewünschten binären Worte derart ausgewählt,
dass sie jeweils voneinander verschieden sind, wobei die zyklischen Unterschiede der binären Worte eine bestimmte
Grosse nicht unterschreiten sollen. Damit wird es möglich, das Detektorsystem ohne die Notwendigkeit einer Wortsynchronisation
zu betreiben.
Weitere Vorteile und Merkmale der Erfindung gehen aus der nachfolgenden Beschreibung von Ausführungsbeispielen an
Hand der Zeichnung und der Ansprüche hervor. Es zeigen:
Fig. 1 ein Blockschaltbild eines asynchronen Detektors gemäss der Erfindung;
- 4 - Fig. 2
209846/1062
* MO18P-792
Fig. 2 ein Blockschaltbild einer zweiten Ausführungsform
eines asynchronen Detektors gemäss der Erfindung;
Fig. 3 eine binäre Signalfolge, sowie die ersten vom
Taktgeber erzeugten Taktimpulse;
Fig. 4 das Blockschaltbild einer weiteren Ausführungsform einer Speicherschaltung gemäss Fig. 2.
Die in den Fig. 1 und 2 dargestellten Detektoren arbeiten als binäre Detektoren und können ein binäres Wort in einer
Signalfolge feststellen. Ein binäres Wort besteht aus einer bestimmten Folge binärer Ziffern oder Bits, wobei jedes
Bit von einer bestimmten Dauer ist. Die Detektoren können das gewünschte binäre Wort ohne die Notwendigkeit einer
Synchronisation des Empfängers auf den Takt der Bitperiode feststellen. In Fig. 3a ist eine binäre Signalfolge dargestellt,
die von den Detektoren gemäss den Fig. 1 und 2 abgetastet werden kann. Die Obergänge vom einen zum anderen Niveau lassen
die Länge einer Bitperiode erkennen und kennzeichnen gleichzeitig eine binäre 1 und eine binäre 0. Jeder Übergang kennzeichnet
das Ende einer Bitperiode und den Beginn der nächstfolgenden Bitperiode. Das eine Niveau kennzeichnet eine
binäre 0, wogegen das andere Niveau die binäre 1 kennzeichnet. In Fig. 3 sind drei Bitperioden ohne Übergänge darstellt
und mit c bezeichnet } um zu zeigen, dass ein Übergang für
das Anfangen und Enden einer Bitperiode nicht unbedingt erforderlich ist. Obwohl Fig. 3a eine Folge von binären 1 und
zeigt, die als binäre Signalfolge betrachtet werden kann, bedeutet dies nicht, dass die Signalfolge ein bestimmtes binäres
Wort repräsentiert, das von den Detektoren 1 und 2 erkannt werden kann. Selbstverständlich kann jedoch die bestimmte
in Fig. 3a dargestellte Folge von Bits auch im speziellen Fall ein binäres Wort sein.
Gemäss Fig. 1 werden Signale, z.B. die von einem Diskriminator
- 5 - eines
209846/1062
* MOl8P-792
aines Empfängers erzeugten Signale, die das gewünschte binäre
Wort enthalten, über ein Tiefpassfilter 10 an den Detektor angelegt. Das Tiefpassfilter 10 dämpft alle Signale über
einer bestimmten Frequenz, um unerwünschte hochfrequente Rauschsignale zu eliminieren, die das Erkennen des bestimmten
binären Wortes beeinträchtigen können. Die Grenzfrequenz des Filters ist derart ausgewählt, dass sie annähernd der
halben Abtastfrequenz entspricht. Auf die Abtastfrequenz wird nachfolgend noch näher eingegangen. Bei einer bevorzugten
Ausführungsform beträgt die Grenzfrequenz des Tiefpassfilters
200 Hz. Die über das Tiefpassfilter 10 übertragenen Signale werden einem Begrenzer 11 zugeführt, der von der
Amplitude 0 abweichende Signale verstärkt und begrenzt. Die am Begrenzer ausgangsseitig erscheinenden Signale
stellen dann die binären Signale dar, d.h., dassdiese Signale entweder die Amplitude 0 oder ein durch den Begrenzer
festgelegtes Signalniveau haben. Diese ausgangsseitigen Signale des Begrenzers 11 können als eine binäre
Signalfolge entsprechend der Darstellung gemäss Fig. 3a betrachtet werden.
Für die spezielle Ausführungsform des binären Wortes, welches von den Detektoren gemäss den Fig. 1 und 2 erkannt
werden kann, sind 23 Bits vorgesehen. Es sind 178 verschiedene binäre Worte mit einer 23-Bitfolge möglich,
wobei jedes der 178 binären Worte und die diesen zugeordnete zyklische Änderung der Bitfolge um mindestens 7 binäre Bits
von jedem anderen der 178 binären Worte, bzw. deren zyklischen Bitfolge verschieden ist. Diese Gruppe von binären Worten wird
auch häufig als Teilnehmergruppe des zyklischen Kodes bezeichnet. Jedes Wort würde dann innerhalb dieser Teilnehmergruppe
ein Element darstellen. Wegen des grossen Unterschieds zwischen den einzelnen Worten und den einzelnen
zyklischen Bitfolgen ist eine Wortsynchronisation sowohl am Anfang als auch am Ende des Wortes nicht erforderlich.
- 6 - Ei_n
209846/ 1 062
MO18P-792
Ein solches binäres Wort ermöglicht dem Detektor ein Erkennungssignal bei einer Korrelation zwischen dem
empfangenen Wort und dem gesuchten Wort von weniger als 100 I zu liefern.
Die binäre Signalfolge gemäss Fig. 3a wird vom Begrenzer
gemäss Fig. 1 an ein Schieberegister 12 angelegt, das als
mehrstufiges Schieberegister ausgebildet ist. Ein Taktgeber 13 besitzt einen Teil 13a der mit dem Schieberegister
gekoppelt ist und eine Vielzahl von ersten Taktimpulsen gemäss Fig. 3b innerhalb der Dauer einer Bitperiode lieferte
Die ersten Taktimpulse bewirken, dass das binäre Signal der jeweiligen Stufe des Schieberegisters 12 in die nächste
Stufe verschoben wird, womit es möglich ist, das binäre an die erste Stufe vom Begrenzer aus angelegte Signal
abzutasten. Dabei wird das binäre an die erste Stufe angekoppelte Signal der Signalfolge beim ersten auftretenden
Taktimpuls in die erste Stufe eingespeichert. Bei einer bevorzugten Ausführungsform des Taktgebers werden
von dem Taktgeberteil 13a vier erste Taktimpulse innerhalb der Dauer einer Bitperiode geliefert. Aufgrund dieser
vier ersten Taktimpulse kann das binäre an das Schieberegister 12 angelegte Signal während der Dauer einer Bitperiode
vier Mal abgetastet werden. Wenn an das Schieberegister 100 Bits pro Sekunde angelegt werden, muss der Taktgeberteil
13a 400 Impulse pro Sekunde erzeugen, sodass die Abtastung mit einer Abtastfrequenz von 400 Hz erfolgt.
Das Schieberegister 12 muss die vierfache Anzahl von Stufen wie die Anzahl der Bits des gewünschten Wortes umfassen,
um alle abgetasteten Signale in dem Wort aufnehmen zu können. Somit umfasst das Schieberegister 12 92 Stufen, wenn ein
Wort mit 23 Bit Verwendung findet. Mit dem Einspeichern des 93. binären Signales wird das erste abgetastete binäre
Signal aus der letzten Stufe des Schieberegisters 12 ver-
- 7 - schoben
209 846/ 1062
MO18P-792
schoben und geht verloren.
Der Detektor gemäss Fig. 1 umfasst ferner einen Datenspeicher
14, der so viele Stufen wie das gewünschte binäre Wort Bits umfasst. Das binäre in jeder Stufe des Schieberegisters
12 gespeicherte Signal wird einem Eingang einer Reihe von exklusiven NOR- Gatter 15 gemäss Fig. 1 zugeführt.
Die Anzahl der NOR-Gatter entspricht der Anzahl der Stufen des Schieberegisters 12. Jede Stufe des Datenspeichers
14 ist mit einem zweiten Eingang von jeweils vier der exklusiven NOR-Gatter 15 verbunden. Der Datenspeicher
14 ist mit einem Eingang von vier der exklusiven NOR-Gatter 15 verbunden, da die binären, an diese vier
exklusiven NOR-Gatter vom Schieberegister 12 aus angekoppelten Signale, den vier binären Signalen eines Bits in dem gewünschten
binären Wort entsprechen sollen.
Der Taktgeber 13 hat einen Taktgeberteil 13b, der zweite Taktimpulse erzeugt, die zwischen den ersten Taktimpulsen
liegen. Diese zweiten Taktimpulse werden an den Datenspeicher 14 angelegt und bewirken, dass die Bits der einzelnen Stufen
des Datenspeichers 14 an die zugeordneten Eingänge der exklusiven NOR-Gatter 15 übertragen werden. Wenn die beiden
Eingangssignale für die exklusiven NOR-Gatter 15 einander entsprechen, wobei das eine Eingangssignal von einer Stufe
des Schieberegisters 12, und das andere Eingangssignal von einer Stufe des Datenspeichers 14 geliefert wird, dann
wird dieses spezielle exklusive NOR-Gatter 15 wirksam und liefert ein Ausgangssignal. An Stelle der exklusiven NOR-Gatter
kann jegliche logische Schaltung verwendet werden, die ein Ausgangssignal in Abhängigkeit vom Obereinstimmen
der beiden an die Eingänge angelegten Signale liefert. Logische Schaltungen, die zur Ausführung dieser Betriebsfunktion
in der Regel Verwendung finden, sind exklusive
- 8 - ODER
209846/1062
3 MOigP-792
ODER- und exklusive NOR-Schaltungen. Das ausgangsseitige
Signal der einzelnen exklusiven NOR-Gatter wird einem Zähler 16 zugeführt, an dem ebenfalls die zweiten Taktimpulse
vom Taktgeberteil 13b wirksam sind. Diese Taktimpulse bewirken, dass die Anzahl der von den exklusiven NOR-Gattern aus angelegten
Signale gezählt wird. Wenn die Anzahl dieser Signale einen bestimmten Prozentsatz der gesamten Zahl der möglichen,
von den exklusiven NOR-Gattern aus angelegten Signale übersteigt, erzeugt der Zähler 16 ein Erkennungssignal, das
andeutet, dass das gewünschte binäre Wort empfangen wurde. Bei einer bevorzugten Ausführungsform müssen dem Zähler 16
etwa 80 % der exklusiven NOR-Gattersignale zugeführt werden,
damit dieser das Erkennungssignal abgibt. Obwohl der Datenspeicher 14 gemäss Fig. 1 aus zwei Stufen besteht, und
das Schieberegister 12 aus acht Stufen bestehend dargestellt ist, hat dies keine einschränkende Bedeutung, vielmehr
sind für das vorausstehend erwähnte, bevorzugte Ausführungsbeispiel 92 Stufen für das Schieberegister 12 und 23 Stufen
für den Datenspeicher 14 vorgesehen. Obwohl es nicht notwendig ist, können für den Datenspeicher 14 ebenfalls 92
Stufen oder 4 Stufen für jedes Bit des gewünschten binären Wortes vorgesehen sein, wobei jede Stufe mit einem zweiten
Eingang eines exklusiven NOR-Gatters 15 verbunden ist.
Wie bereits vorausstehend erwähnt, können die gewünschten binären Worte aus einer Teilnehmergruppe eines zyklischen
Kodes bestehen. Eine andere kennzeichnende Auswahl für das gewünschte binäre Wort kann auch darin bestehen, dass eine
obere Grenze für die maximale Anzahl der Pegeländerungen oder Pegelsprünge vom einen binären Niveau zum anderen binären
Niveau festgelegt wird, die für ein bestimmtes Wort auftreten können. Für den Fall eines 23-Bit-Wortes kann
eine maximale Anzahl von 16 Pegelsprüngen vorgesehen werden, Wenn während der Dauer einer Bitperiode vier Abtastungen vorgenommen
werden, ist eine exakte Synchronisation des Sender-
- 9 - und
209846/1062
40 MO18P-792
und Empfängertaktes nicht notwendig. Dies ist deshalb der Fall, da die Wahrscheinlichkeit eines Fehlers aufgrund der
Abtastung während der Dauer einer falschen Bitperiode oder beim Intervallsprung zwischen zwei Bits für den Fall
des Fehlens einer exakten Synchronisation sehr klein ist im Vergleich mit der Anzahl der Fehler, die für die Anzeige
eines fehlerhaften Wortes notwendig sind. Wenn z.B. eine Probe am Anfang oder am Ende eines Bitwortes entnommen
wird, was dem ungünstigsten Fall entspricht, wenn nur 16 Intervallsprünge auftreten, dann können maximal alle
16 Abtastungen falsche Proben enthalten.
Obwohl aufgrund der Wahrscheinlichkeitstheorie nur 50 % der abgetasteten Niveausprünge falsch sein würden, soll
für die beispielsweise Betrachtung die ungünstigste Situation zugrunde gelegt werden. Bei 16 fehlerhaften
Niveausprüngen ergibt sich für 22 Abtastungen eine Fehlerquote von 17,4 %. Da ein Korrelationsausfall nur bei
einer Fehlerquote von 20 % und mehr auftritt, können 2,6 % Fehlerquote systembedingt,z.B. durch Rauschen,
zusätzlich auftreten, bevor das richtige binäre Wort nicht erkannt wird. Die mittlere Niveausprung- Fehlerquote
liegt jedoch bei 8,7 I wenn 50 \ der Niveausprünge fehlerhaft sind, sodass für systemeigene Fehler, wie z.B.
Systemrauschen, noch eine Fehlerquote von 11,3 % zur Verfügung steht. Die zuvor erwähnte Fehlerreserve von
2,6 % reicht für systemeigene Einflüsse, wie Rauschen nicht mehr aus, jedoch ist die Fehlerreserve von 11,3 %
voll ausreichend.
Wenn nur eine einzige Abtastung während der Dauer eines jeden Bits stattfinden würde, ergäbe sich für den ungünstigsten
Fall die Möglichkeit von 16 fehlerhaften Niveausprüngen aus 23 Abtastungen. Dies entspricht einer
Fehlerquote von 69,6 %. Wenn man jedoch die mittlere Niveau-
- 10 - sprung-
209846/1062
yfif MO18P-792
sprung-Fehlerquote anstelle des ungünstigsten Falles betrachtet,
ergibt sich eine Fehlerquote von 34,8 %. Dies liegt über dem maximalen Korrelationsfehler, der bei einem
solchen System zulässig ist.
Obwohl die mittlere Fehlerquote bei drei Abtastungen pro Bitperiode anzeigen würde, dass drei Abtastungen
pro Bit für ein 23-Bit-Wort ausreicht, um auf eine exakte Synchronisation zwischen dem Sender und dem Empfänger verzichten
zu können, zeigt sich, dass vier Abtastungen pro Bitperiode eine genügend kleine, mittlere Niveausprung-Fehlerquote
ergibt, sodass weitere Systemfehler, wenn sie sich zu dem Synchronisationsfehler addieren, das Erkennen
eines korrekten oder des gewünschten Wortes nicht verhindern. Ferner wird durch die Verwendung von vier Abtastungen pro
Bitperiode das Auslösen eines Alarms aufgrund einer Fehlerquote in erwünschter Weise weiter abgesenkt. Diese Alarmfehlerquote
ist als das Verhältnis des Ansprechens auf falsche oder fehlerhafte Worte durch das System definiert.
In Fig. 2 ist eine weitere Ausführungsform eines asynchronen Detektors gemäss der Erfindung dargestellt. An das Tiefpassfilter
10, das mit dem Tiefpassfilter 10 gemäss Fig. 1 übereinstimmt, wird die Signalfolge angekoppelt. Ausgangsseitig
ist an das Tiefpassfilter ein entsprechend Fig. 1 ausgeführter Begrenzer angeschlossen, der eine binäre Signalfolge gemäss
Fig. 3a in Serie dem Gatter 25 zuführt. Ein Taktgeber 26 mit einem ersten Taktgeberteil 26a ist mit dem Gatter 25
verbunden und erzeugt vier erste Taktimpulse während der Dauer einer Bitperiode entsprechend dem ersten Taktgeberteil
13a gemäss Fig. 1. Die Taktimpulse sind in Fig. 3b dargestellt.
Jeder an das Gatter 25 angelegte Taktimpuls bewirkt, dass das
- 11 - binäre
209846/1062
geändert £Gmä3 ElngabeMO18P-792
eingegangen am £O
binäre Signal der Signalfolge über das Gatter an das Schieberegister
27 angelegt.wird. Dieses Schieberegister 27 ist als mehrstufiges Schieberegister entsprechend der Ausführungsform des Schieberegisters 12 gemäss Fig. 1 aufgebaut. Für
die bevorzugte Ausführungsform umfasst das gewünschte oder
bestimmte binäre Wort 23 binäre Bits, sodass für das Schieberegister 27 92 Stufen vorgesehen sind. Die ersten Taktimpulse
von dem Taktgeberteil 26a werden ebenfalls an das Schieberegister 27 angelegt und bewirken, dass die binären Signale
der einzelnen Stufen jeweils in die nächstfolgende Stufe verschoben werden. Auf diese Weise kann das binäre, an die
erste Stufe des Schieberegisters von dem Gatter 25 aus angelegte Signal abgetastet werden. Das in Gruppen unterteilte
und an die erste Stufe des Schieberegisters 27 angelegte binäre Signal der Signalfolge wird in Abhängigkeit von den ersten
Taktimpulsen, wie erwähnt, in Serie in das Schieberegister eingespeist. Geht man davon aus, dass ale 23 binären Bits
in einem bestimmten binären Wort in das Schieberegister 27 eingespeist sind, dann enthält jede Gruppe aus vier Stufen
im Schieberegister 27 vier binäre Signale, die einem binären Bit in dem bestimmten binären Wort entsprechen.
Der Taktgeber 26 besitzt ferner einen Taktgeberteil 26b, der eine zweite Vielzahl von zweiten Taktimpulsen erzeugt,
die jeweils zwischen zwei ersten Taktimpulsen auftreten. Entsprechend der bevorzugten Ausführungsform werden 92
zweite Taktimpulse erzeugt, die jeweils zwischen«4·«-ersten
Taktimpulsen auftreten. Diese zweiten Taktimpulse werden ebenfalls an das Schieberegister 27 angelegt und bewirken,
dass die im Schieberegister gespeicherten binären Signale von der letzten Stufe über das Gatter 25 zur ersten Stufe
zurückverschoben werden, bis das gesamte Wort einmal im Kreis durch das Schieberegister 27 verschoben ist. Jedes binäre
Signal, das in der letzten Stufe des Schieberegisters erscheint, wird über ein Gatter 30, das ebenfalls von den zweiten
- 12 - Taktimpulsen
209846/ 1062
MO18P-792
Taktimpulsen erregt wird, an den einen Eingang eines exklusiven NOR-Gatters 31 angelegt. Es ist ferner ein
zweites Schieberegister 35 vorgesehen, das ebenfalls 92 Stufen umfassen kann. Dieses Schieberegister 35 enthält
binäre Signale, die in der richtigen Folge dem bestimmten binären Wort entsprechen. Dabei enthält jeweils
eine Gruppe aus vier Stufen des Schieberegisters 35 vier binäre Signale, entsprechend einem Bit des bestimmten
bzw. gewünschten binären Wortes.
Die zweiten Taktimpulse des Taktgeberteiles 26b werden ebenfalls an das Schieberegister 35 angelegt und bewirken,
dass die binären Signale im Schieberegister 35 einmal im Kreis vom Ausgang zum Eingang entsprechend dem Schieberegister
27 verschoben werden. Das jeweils in der letzten Stufe des Schieberegisters 35 gespeicherte binäre Signal wird an den zweiten
Eingang des exklusiven NOR-Gatters 31 übertragen. Wenn die beiden Eingänge des exklusiven NOR-Gatters 31, d.h. das binäre
Signal vom Schieberegister 35 und das binäre Signal vom Schieberegister 27, einander entsprechen, wird vom exklusiven
NOR-Gatter 31 ein Ausgangssignal an einen Zähler 36 übertragen. Dieser Zähler 36 zählt die Zahl der Korrelationen
zwischen den Signalen der Schieberegister 35 und 2 7 und liefert ein Zählsignal bei jeder Zählung. Dieses Zählsignal
wird an ein UND-Gatter 37 übertragen. Nach einer bestimmten Anzahl von Zählungen ist jeder Eingang des UND-Gatters 37
mit einem Zählsignal beaufschlagt, sodass dann ausgangsseitig am UND-Gatter ein UND-Signal zur Verfügung steht. Wenn entsprechend
der bevorzugten Ausführungsform etwa 80 % der binären Signale im Schieberegister 35 und im Schieberegister
einander entsprechen, wird dieses UND-Signal von den an das UND-Gatter 37 vom Zähler 36 aus angelegten Zählsignalen ausgelöst.
Dieses UND-Signal wird an einen Flip-Flop 38 angelegt, der seinen Zustand entsprechend umschaltet und ein Ausgangs-
- 13 - signal
209846/1062
MOl8P-792
signal an den einen Eingang eines weiteren UND-Gatters 39 liefert. Dieses weitere UND-Gatter 39 wird am zweiten Eingang
mit einem ersten Taktimpuls vom Taktgeberteil 26a derart beaufschlagt, dass beim Vorhandensein eines ersten
Taktimpulses, sowie des vom Flip-Flop 39 gelieferten Signals das UND-Gatter 39 ein UND-Signal abgibt. Der erste an das
UND-Gatter 39 angelegte Taktimpuls wird auch an den Zähler 36 und den Flip-Flop 38 angelegt, um diese für die nächste
Zählung vorzubereiten.
Das UND-Signal vom UND-Gatter 39 wird an einen zurückstellbaren Zeitgeber 40 angelegt, der als rückstellbarer monostabiler
Multivibrator aufgebaut sein kann. Dieser monostabile Multivibrator 40 kann vom ersten in den zweiten Schaltzustand
umgeschaltet werden und verbleibt für eine bestimmte Zeitdauer im zweiten Schaltzustand, bevor er selbsttätig zurückschaltet.
Im zweiten Schaltzustand erzeugt der Multivibrator 40 ein Erkennungssignal, das an der Ausgangsklemme 41 zur
Verfügung steht. Dieses Erkennungssignal gibt an, dass das richtige binäre Wort empfangen wurde. Nach einer bestimmten
Zeitdauer fällt der Multivibrator wieder in seinen ersten Schaltzustand zurück und schaltet damit auch das Erkennungssignal ab. Die Zeitdauer für welche der monostabile Multivibrator
40 im zweiten Schaltzustand verharrt, ist geringfügig grosser als diejenige Zeitdauer, welche notwendig ist, um
ein nachfolgend ausgesandtes binäres Wort mit 23 Bit zu empfangen. Wenn das nachfolgende binäre Wort mit 23 Bit
wiederum dem bestimmten binären Wort entspricht, wird der monostabile Multivibrator 40 erneut erregt, sodass das
Erkennungssignal am Ausgang 41 aufrechterhalten wird. Die Zeitkonstante des mcnostabilen Multivibrators 40 kann auch
so eingestellt sein, dass er in dem zweiten Schaltzustand für eine Zeitdauer verharrt, die etwas grosser als diejenige
Zeit ist, die zum Empfang von zwei oder drei aufeinander-
- 14 - folgenden
209846/ 1 062
MO18P-792
folgenden binären Worten mit 23 Bit benötigt wird. Bei dieser Einstellung der Zeitkonstante ist es möglich, dass
das Erkennungssignal sogar dann aufrechterhalten wird, wenn ein Schwund im HF-Signal auftritt und dadurch das
nächstfolgende Wort nicht erkannt werden kann. Bei dieser Anwendung wird von dem Detektor ein Ausgleich
vorgenommen, der auch als Schwundausgleich bezeichnet werden kann.
Der De.tektor gemäss Fig. 2 umfasst ferner ein weiteres
zweites Schieberegister 140, das in gleicher Weise wie das Schieberegister 35 aufgebaut sein kann und zur
Speicherung weiterer zu erkennender Worte dient. Der Taktgeberteil 26b ist mit dem Schieberegister 140 verbunden
und betätigt dieses in derselben Weise wie das Schieberegister 35 in Abhängigkeit von den zweiten
Taktimpulsen. Ein exklusives NOR-Gatter 141 spricht auf die vom Schieberegister 140, sowie vom exklusiven
NOR-Gatter 30 aus angelegten Signale entsprechend dem exklusiven NOR-Gatter 31 an, um ein Ausgangssignal zu
erzeugen, das einem Zähler 42 zugeführt wird. Dieser Zähler 42 zählt die Anzahl der NOR-Signale, bzw. die
Obereinstimmungen am Gattereingang und löst Zählsignale aus, die einem UND-Gatter 43 zugeführt werden. Wenn die
gewünschte Anzahl von Obereinstimmungen auftritt, was z.B. eine Korrelation von 8O«oi5t,erzeugt das UND-Gatter
43 ein UND-Signal, das einen nachgeschalteten Flip-Flop in einen anderen Schaltzustand umschaltet und das vom
Flip-Flop abgegebene Ausgangssignal einem UND-Gatter zuführt. Das UND-Gatter 45 arbeitet in derselben Weise
wie das UND-Gatter 39 und liefert beim nächsten zweiten Taktimpuls vom Taktgeber 26 ein UND-Signal an seinem Ausgang.
Dieses UND-Signal triggert einen monostabilen Multivibrator 46, der über seine Ausgangsklemme 47 ein Erkennungs
signal abgibt.
- 15 - Bei der
209846/ 1 062
MO18P-792
Bei der bevorzugten Ausführungsform kann das zweite Schieberegister
40 12 Stufen umfassen, die entweder alle eine binäre 0 oder eine binäre 1 enthalten. Der Detektor spricht
entweder auf den Empfang aller binärer 0 oder aller binärer 1 an, je nachdem was in dem Schieberegister gespeichert
ist um ein positives Abschaltmerkmal durch das Zurückschalten des monostabilen Multivibrators 40 zu liefern. Damit kann
die übertragene Nachricht zu einem bestimmten Zeitpunkt beendet werden, sodass das von dem monostabilen Multivibrator
40 gelieferte Erkennungssignal nicht für die gesamte Zeitdauer beibehalten werden muss. Wenn dieses Signal dazu verwendet
wird um in einem Empfänger die Übertragung von NF-Signalen zu ermöglichen, ist dieses positive Abschaltmerkmal
besonders wünschenswert.
Die Anzahl der Schieberegister, z.B. der Schieberegister und 140,kann entsprechend der Anzahl der verschiedenen
festzustellenden Worte gewählt werden. Diese Schieberegister können jedoch auch von Vorteil sein, um eine Mehrfacherkennung
desselben Wortes vorzusehen. Zu diesem Zweck kann dasselbe Wort, nachdem es um einige Bits in seiner Position verschoben
ist, in ein zweites oder drittes Schieberegister eingespeist werden. Das Erkennen dieser verschobenen Form
des gewünschten Wortes erfolgt zwischen dem ersten und zweiten Empfang des gewünschten Wortes. Damit ist es möglich
während einer gegebenen Zeitdauer eine grössere Anzahl von Erkennungen zu erhalten, womit die Zeitkonstante der monostabilen
Mulitivibratoren 40 und 46 verringert werden kann.
Obwohl die Ausführungsform gemäss Fig. 2 exklusive NOR-Gatter
31 verwendet, können an deren Stelle auch exklusive ODER-Gatter Verwendung finden. Ein exklusives ODER-Gatter liefert ein
Ausgangssignal beim Fehlen entsprechender Signale von der letzten Stufe der Schieberegister 35 und 27. Der Zähler 36
- 16 - liefert
209846/1062
2277392
ΜΟ18Ρ-792
liefert dann ebenfalls Zählsignale in Abhängigkeit vom Fehlen einer Korrelation zwischen den binären Signalen
im Schieberegister 35 und im Schieberegister 27. Das UND-Gatter 37 liefert in diesem Fall ein UND-Signal, wenn
die Zahl der Zählsignale eine Korrelation zwischen den binären Signalen in den Schieberegistern 35 und 27 von
weniger als 20 % anzeigen. In diesem Fall deutet das Erkennungssignal an der Klemme 41 an, dass ein falsches
Wort, im Gegensatz zu einem richtigen Wort, empfangen und erkannt wurde.
Die Schaltung gemäss Fig. 2 kann eine weitere Modifikation
erfahren, indem das Schieberegister 35 mit einer Anzahl von Stufen versehen wird, die der Anzahl von Bits in dem
bestimmten binären Wort entspricht. Bei der bevorzugten Ausführungsform würden dies 23 Stufen sein. Zwischen
das Schieberegister 35 und den Taktgeberteil 26b wird eine Teilerstufe mit dem Verhältnis 4 zu 1 geschaltet,
sodass die Zahl der zweiten, an das Schieberegister 35 angelegten Taktimpulse, um den Teilungsfaktor 4 verringert
ist. Damit würde jeder vierte der zweiten Taktimpulse vom Taktgeberteil 26b an das Schieberegister 35 angelegt urerden.
Als Folge davon verschiebt sich der Inhalt des Schieberegisters 35 auch nur einmal bei jeweils vier Verschiebungen
des Inhalts im Schieberegister 27. Damit wird jedes, binäre t
im Schieberegister 35 gespeicherte Bit viermal mit vier abgetasteten binären Signalen im Schieberegister 27 verglichen.
Eine andere Charakteristik des gewünschten binären Wortes mit 23 Bits und irgenfeiner zyklischen Variation besteht
darin, dass die letzten 11 Bits des Wortes von den ersten 12 Bits und deren Folge bestimmt werden. Mit anderen Worten
heisst das, wenn die ersten 12 Bits bestimmt sind, können
- 17 - die
209846/1062
MO18P-792
die nachfolgenden 11 Bits davon abgeleitet werden. In Fig. 4 ist ein Schieberegister dargestellt, das entsprechend
diesem Prinzip arbeitet und anstelle der Schieberegister 35 und 40 Verwendung finden kann. Das Schieberegister
50 besteht aus 12 Stufen und einer Paritätsschaltung 51, die mit bestimmten Stufen des Schieberegisters 50
verbunden ist und zur Erzeugung der letzten 11 Bits dient. Die Impulse von dem Taktgeberteil 26b werden an
das Schieberegister 50 in derselben Weise angelegt, wie sie dem Schieberegister 35 zugeführt wurden und bewirken
ein Verschieben der Bits von einer Stufe in die nächste Stufe, unter gleichzeitiger Erzeugung des nächsten Bit.
Das Bit der letzten Stufe kann über das exklusive NOR-Gatter 31, wie vorausstehend erläutert, angelegt werden.
Durch das Abtasten mit mehreren Proben wird die Empfindlichkeit des Detektors erhöht, wogegen die Alarm-Fehlerquote
verringert wird. Dies ergibt sich aufgrund der Tatsache, dass Fehler beim Empfang eines binären Bits, wie sie
durch Rauschimpulse.oder aufgrund verringerter Signalstärke ausgelöst werden können, nur die Anzahl der Obereinstimmungen
verringern, im Gegensatz zu dem Erkennen eines falschen Bits. Obwohl das Abnehmen der Anzahl der
Übereinstimmungen zwischen einem bestimmten oder gewünschten Wort und dem abgetasteten Signal das Erkennen eines
Wortes verhindern kann, tritt dies in der Regel nur dann auf, wenn das Signal so schwach ist, dass die nachfolgend
empfangene Nachricht nicht mehr eindeutig verstanden werden könnte.
Aus dem Vorausstehenden ergibt sich, dass ein asynchroner, digitaler Detektor geschaffen werden kann, der keine Zeit
zum Synchronisieren des gesendeten und empfangenen Signals vor dem Feststellen des Signals benötigt. Auch sind keine
- 18 - WortSynchronisationen
209846/1062
ΜΟ18Ρ-792
Wortsynchronisationen durch vorausgehende oder nachfolgende Synchronisationssignäle für das gewünschte binäre Wort erforderlich.
Durch das mehrfache Abtasten während jeder Bitperiode und einer Anforderung von weniger als 100 % Korrelation
ist eine Synchronisation zwischen dem Takt der Bitperiode und dem Takt des Detektors nicht mehr erforderlich.
Die Mehrfachabtastung verringert die Wahrscheinlichkeit für den Empfang falscher oder fehlerhafter Nachrichten
und verbessert die Empfindlichkeit des Detektors. Durch die Mehrfachabtastung des empfangenen Signals und die
Korrelation der abgetasteten Proben mit dem gewünschten bestimmten Wort kann an Stelle eines zwei Schritte umfassenden
Verfahrens, und zwar zum Erkennen der binären Bits und anschliessend zum Korrelieren der erkannten
binären Bits mit den Bits des gewünschten Wortes ein Einschrittverfahren verwendet werden. Die Verwendung
des Detektors mit den vorausstehend beschriebenen Merkmalen ist möglich durch die Verwendung eines Wortes, das
ein Element in einer Teilnehmergruppe eines zyklischen Kodes ist.
- 19 - Patentansprüche
209846/ 1 0ß2
Claims (12)
- MO18P-792PatentansprücheAsynchroner Detektor zur Feststellung bestimmter binärer Worte in einer Signalfolge, welche Bits mit bestimmter Dauer umfasst, gekennzeichnet durch einen Taktgeber, welcher eine Vielzahl von ersten Taktimpulsen während der Dauer einer Bitperiode liefert, eine mit dem Taktgeber gekoppelte Abtast- und Registerspeichereinrichtung mit einer Vielzahl von Stufen zum Speichern von in Serie eingespeicherten binären Signalen, wobei die Abtast- und Registerspeichereinrichtung auf die ersten Taktimpulse anspricht, um das eingangsseitig angelegte Signal der Signalfolge abzutasten und das diesem Signal entsprechende binäre Signal zu speichern, einen Datenspeicher, der ein dem bestimmten binären Wort entsprechendes binäres Wort liefert und durch eine Vergleichseinrichtung, welche mit der Abtast- und Registerspeichereinrichtung gekoppelt ist, um das binäre Wort mit dem abgetasteten binären Signal zu vergleichen und ein Vergleichssignal in Abhängigkeit von einer vorgebbaren Korrelation zwischen den binären Signalen und dem binären Wort zu erzeugen.
- 2. Detektor nach Anspruch 1, dadurch gekennzei c h · net, dass die Abtast- und Registerspeichereinrichtung ein erstes Schieberegister mit einer Vielzahl von Stufen ist, von denen jede ein binäres Signal entsprechend209846/10G2221739?MOl8P-792einem abgetasteten Signal enthält.
- 3. Detektor nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass der Datenspeicher eine Vielzahl von Stufen umfasst, von welchen jede ein Bit des binären Wortes enthält.
- 4. Detektor nach einem oder mehreren der Ansprüche 1 bis 3, dadurch gekennze ichnet, dass die Vergleichseinrichtung eine Vielzahl von Torschaltungen umfasst, von denen jede an eine Stufe des Schieberegisters und an eine Stufe der Registerspeichereinrichtung gekoppelt ist, dass die Torschaltungen in Abhängigkeit von einer Korrelation zwischen den binären Signalen im ersten Schieberegister und den binären Bits in der Registerspeichereinrichtung wirksam sind, um ein Torsignal zu liefern und dass ein Zähler mit der Vielzahl der Torschaltungen gekoppelt ist und die Torsignale zählt, wobei der Zähler in Abhängigkeit von einer bestimmten Anzahl der Torsignale ein Erkennungssignal liefert.
- 5. Detektor nach einem oder mehreren der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass der Taktgeber zweite Taktimpulse zwischen den ersten Taktimpulsen liefert und dass der mit dem Taktgeber gekoppelte Zähler auf die zweiten Taktimpulse anspricht um die Torsignale zu zählen und das Erkennungssignal zu erzeugen.
- 6. Detektor nach Anspruch 5, dadurch gekennzeich net, dass der Taktgeber vier Taktimpulse während der Dauer einer Bitperiode liefert.
- 7. Detektor nach einem oder mehreren der Ansprüche 3 bis dadurch gekennzeichnet, dass das binäre209846/1082MO18P-792Wort eine bestimmte Anzahl von binären Bits umfasst, und dass das erste Schieberegister eine um das vierfache grössere Anzahl von Stufen wie die bestimmte Anzahl der binären Bits des binären Wortes hat.
- 8. Detektor nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass der Datenspeicher ein zweites Schieberegister mit einer Vielzahl von Stufen umfasst, und dass eine Schalteinrichtung mit bestimmten Stufen des zweiten Schieberegisters gekoppelt ist, sodass das Schieberegister und die Schalteinrichtung in der Lage sind, die Bits des binären Wortes zu erzeugen.
- 9. Detektor nach einem oder mehreren der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass der Taktgeber eine Vielzahl von zweiten Taktimpulsen zwischen den ersten Taktimpulsen erzeugt, und dass das erste sowie zweite Schieberegister auf die zweiten Taktimpulse ansprechen, um die Bits des binären Wortes, sowie der binären Signale durch die Schieberegister zu verschieben.
- 10. Detektor nach einem oder mehreren der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass die Vergleichseinrichtung Torschaltungen umfasst, die mit der letzten Stufe des ersten und zweiten Schieberegisters gekoppelt sind, wobei die Torschaltungen in Abhängigkeit von einer Korrelation zwischen dem an das erste Schieberegister angelegtenbinärenSignal und dem an das zweite Schieberegister angelegten binären Bit wirksam sind, dass ein Zähler mit den Torschaltungen gekoppelt ist und Zählsignale in Abhängigkeit von den ersten Torsignalen liefert, dass eine Schalteinrichtung mit dem Zähler gekoppelt ist, die auf eine Vielzahl von Zählsignalen zur Erzeugung des Erkennungssignals209846/1062MO18P-792anspricht.
- 11. Detektor nach Anspruch 10, dadurch gekennzeichnet, dass die auf die Zählsignale ansprechende Schalteinrichtung eine Korrelation von mehr als 80 % der Bits im binären Wort und im binären Signal anzeigt und' ein Erkennungssignal erzeugt.
- 12. Detektor nach Anspruch 11, dadurch gekennzeichnet, dass der Taktgeber vierte Taktimpulse während jeder Bitperiode liefert, dass das erste Schieberegister eine der vierfachen Anzahl der binären Bits im binären Wort entsprechende Anzahl von Stufen umfasst, dass das erste Schieberegister in Abhängigkeit von jedem zweiten Taktimpuls wirsam ist und die binären Signale durch das Schiebe register verschiebt, dass das zweite Schieberegister in Abhängigkeit von jedem vierten der zweiten Taktimpulse wirksam ist und die binären Bits durch das Schieberegister verschiebt, wobei jedes binäre Bit im zweiten Schieberegister und vier der binären Signale im ersten Schieberegister miteinander verglichen werden.209846/ 10S2L e e r s e i t e
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13493271A | 1971-04-19 | 1971-04-19 | |
US13493271 | 1971-04-19 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2217392A1 true DE2217392A1 (de) | 1972-11-09 |
DE2217392B2 DE2217392B2 (de) | 1976-04-15 |
DE2217392C3 DE2217392C3 (de) | 1978-02-09 |
Family
ID=
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2537937A1 (de) * | 1974-08-27 | 1976-03-11 | Thomson Csf | Schaltung zur rueckgewinnung oder abtrennung einer folge von nutzimpulsen aus einem nutzimpulse und stoerimpulse enthaltenden eingangssignal |
EP0074994A1 (de) * | 1981-03-31 | 1983-03-30 | Motorola Inc | Signalsynchronisierungssystem. |
EP0479268A2 (de) * | 1990-10-02 | 1992-04-08 | F & O Electronic Systems GmbH | Schaltungsanordnung und Verfahren zur getakteten Korrelations- und Signalverarbeitung mittels strukturprogrammierbarem Prozessor |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2537937A1 (de) * | 1974-08-27 | 1976-03-11 | Thomson Csf | Schaltung zur rueckgewinnung oder abtrennung einer folge von nutzimpulsen aus einem nutzimpulse und stoerimpulse enthaltenden eingangssignal |
EP0074994A1 (de) * | 1981-03-31 | 1983-03-30 | Motorola Inc | Signalsynchronisierungssystem. |
EP0074994A4 (de) * | 1981-03-31 | 1983-09-20 | Motorola Inc | Signalsynchronisierungssystem. |
EP0479268A2 (de) * | 1990-10-02 | 1992-04-08 | F & O Electronic Systems GmbH | Schaltungsanordnung und Verfahren zur getakteten Korrelations- und Signalverarbeitung mittels strukturprogrammierbarem Prozessor |
EP0479268A3 (en) * | 1990-10-02 | 1993-06-09 | F & O Electronic Systems Gmbh | Apparatus and method for clocked correlation and signal processing using a structured programmable processor |
Also Published As
Publication number | Publication date |
---|---|
DE2217392B2 (de) | 1976-04-15 |
CA971277A (en) | 1975-07-15 |
NL7204978A (de) | 1972-10-23 |
NL158681B (nl) | 1978-11-15 |
DK143628C (da) | 1982-02-08 |
GB1345486A (en) | 1974-01-30 |
BE782330A (fr) | 1972-10-19 |
IL39207A (en) | 1975-06-25 |
IL39207A0 (en) | 1972-11-28 |
AU4123272A (en) | 1973-10-25 |
DK143628B (da) | 1981-09-14 |
AU444051B2 (en) | 1973-12-20 |
SE382145B (sv) | 1976-01-12 |
JPS5718379B1 (de) | 1982-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2426179C3 (de) | Dekodierschaltung zum Erkennen digitaler Worte innerhalb einer Signalfolge mittels einer Abtastimpulsfolge | |
DE2811851C2 (de) | Verfahren zur Rahmensynchronisierung eines Zeitmultiplexsystems | |
DE2355533A1 (de) | Empfaenger fuer synchrone datensignale mit einem uebertragungsgeschwindigkeitsaenderungsdetektor | |
DE2736967C3 (de) | Fernwirkanordnung | |
DE2251257B2 (de) | Pcm-vermittlungssystem, bei dem die bereits zugeteilten nicht benuetzten kanaele im bedarfsfall anderen teilnehmern zugeteilt werden | |
DE69121952T2 (de) | Stabilisierer für die Rahmensynchronisation von Empfangsdaten | |
DE3780406T2 (de) | Verfahren und anordnung zur kodierung und dekodierung binaerer information. | |
DE2233158C3 (de) | Signalempfänger für ein Funk-Nachrichtenübertragungssystem | |
DE3889028T2 (de) | Taktextrahierer mit digitaler phasenverriegelter Schleife für bipolare Signale. | |
DE2514529A1 (de) | Digitales dekodiersystem | |
DE1252727B (de) | Verfahren zum störungsfreien Empfang übertragener Daten | |
DE2719309C3 (de) | Serielle Datenempfangsvorrichtung | |
DE2803424A1 (de) | Detektor-schaltung | |
DE2334566C2 (de) | Einrichtung zum Empfang von Mehrfrequenzcode-Wahlzeichen in Telefonieanlagen | |
DE2217392A1 (de) | Asynchroner Detektor zur Feststellung binärer Worte in einer Signalfolge | |
DE2217392C3 (de) | Detektor zum Erkennen eines bestimmten binären Wortes in einer Signalfolge | |
DE3311896A1 (de) | Frequenzbestimmungseinrichtung | |
DE2134021A1 (de) | Übertragungssystem für Informationsübertragung bei sehr niedrigen Signal-Räuschverhältnissen | |
DE69123191T2 (de) | System zum Festlegen von Datenübertragungsprotokollen in einer Multiplexanlage | |
DE2241089C3 (de) | Schaltungsanordnung zur Übertragung einer Vielzahl von binär codierten Fernschreibnachrichtensignalen, Dauersignalen und Wählsignalen zwischen Signalsendern und Signalempfängern | |
DE3124163A1 (de) | Telegrafie-empfaenger fuer serielle impulstelegramme | |
DE2832589C2 (de) | ||
DE1953255A1 (de) | Schaltung zur Ausschaltung von Fehlsignalen | |
DE2815669A1 (de) | Schaltungsanordnung zum ermitteln, abtasten und dekodieren in einem asynchronen binaeren adressendekodierer | |
DE1616210C3 (de) | Signalempfänger |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) |