DE2165274A1 - High frequency transistor and process for its manufacture - Google Patents

High frequency transistor and process for its manufacture

Info

Publication number
DE2165274A1
DE2165274A1 DE19712165274 DE2165274A DE2165274A1 DE 2165274 A1 DE2165274 A1 DE 2165274A1 DE 19712165274 DE19712165274 DE 19712165274 DE 2165274 A DE2165274 A DE 2165274A DE 2165274 A1 DE2165274 A1 DE 2165274A1
Authority
DE
Germany
Prior art keywords
emitter
grid
base
conductivity type
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19712165274
Other languages
German (de)
Inventor
David Stanley Flemington; Duclos Ronald Albert Lebanon; NJ. Jacobson (V.St.A.)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RCA Corp
Original Assignee
RCA Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RCA Corp filed Critical RCA Corp
Publication of DE2165274A1 publication Critical patent/DE2165274A1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H01L29/66295—Silicon vertical transistors with main current going through the whole silicon substrate, e.g. power bipolar transistor
    • H01L29/66303—Silicon vertical transistors with main current going through the whole silicon substrate, e.g. power bipolar transistor with multi-emitter, e.g. interdigitated, multi-cellular or distributed emitter
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)

Description

Dipl.-Ing. H. Sauerland · Dr.-Ing. R. König · Dipl.-Ing. K. BergenDipl.-Ing. H. Sauerland · Dr.-Ing. R. König · Dipl.-Ing. K. Bergen

Patentanwälte · 4ooo Düsseldorf · Cecilienallee 76 . TelefonPatent Attorneys 4ooo Düsseldorf Cecilienallee 76. phone

Unsere Akte: 27 146 2165274 28O Dezember 1971Our file: 27 146 2165274 28 O December 1971

RCA Corporation, 30 Rockefeller Plaza, New York, N0Y. 10020 (V.St.A.)RCA Corporation, 30 Rockefeller Plaza, New York , N 0 Y. 10020 (V.St.A.)

"Hochfrequenztransistor und Verfahren zu dessen"High frequency transistor and method for it

Herstellung"Manufacture "

Die Erfindung bezieht sich auf Halbleiter-Bauteile und insbesondere auf Leistungstransistoren, die im UHF— und Mikrowellen-Bereich betrieben werden«,The invention relates to semiconductor devices and more particularly on power transistors in the UHF and microwave range operate",

Die Entwicklung der sogenannten "Overlay"-(Überzugs-)Transistoren erwies sich als bedeutender Fortschritt in den Leistungs- und Frequenzeigenschaften von HF-Transistoren, Bei einem "Overlay"-Transistor besteht der Emitter aus mehreren getrennten Emitterabschnitten, die von der Oberseite der Halbleitereinheit in das Basisgebiet hineinreichenβ Der Basisstrom verteilt sich gleichmäßig um die Emitterabschnitte aufgrund eines eindiffundierten, hochleitenden Gitters im Basisgebiet, das jeden der Emitterabschnitte umgibt.The development of so-called "overlay" transistors proved to be a significant advance in the power and frequency properties of RF transistors. In an "overlay" transistor, the emitter consists of several separate emitter sections extending from the top of the semiconductor unit β extending into the base region The base current is distributed evenly around the emitter sections due to a diffused, highly conductive grid in the base region which surrounds each of the emitter sections.

Es wurde bereits vorgeschlagen, das leitende Gitter im Basisgebiet eines "Overlay"-Transistors durch ein leitendes Metallgitter zu ersetzen, das auf der Oberfläche des Basisgebietes angeordnet ist. Die zu diesem Zweck bisher benutzten Metalle haben jedoch verschiedene Nachteile, von denen der wesentlichste in deren schlechten Temperatureigenschaften besteht«, Da diese Metalle bei Temperaturen schmelzen, die wesentlich unter der Temperatur liegen, bei der die Emitterabschnitte in das Basisgebiet eindiffundiert werden,·It has already been suggested to place the conductive grid in the base area Replace an "overlay" transistor with a conductive metal grid that is on the surface of the base region is arranged. However, the metals hitherto used for this purpose have several disadvantages, of which the most important is their bad temperature properties «, Since these metals melt at temperatures which are significantly below the temperature at which the emitter sections are diffused into the base region,

203342/1010203342/1010

können die leitenden Gitter aus diesen Metallen erst nach dem lilindiffundieren des Emitters niedergeschlagen werdeno Aus diesem Grunde können die Emitter-Anschlußöffnungen erst nach dem Niederschlagen des Gitters geöffnet werden,, Da bei UHF- und Mikrowellen-Transistoren sehr schmale Emitterabschnitte, in der Größenordnung von 1,0 Mikron Breite, verwendet werden, erhöht diese Einschränkung wesentlich die Wahrscheinlichkeit, daß einer der Emitter-Basis-Übergänge freigelegt und kurzgeschlossen wird, wenn die Emitter-Anschlußöffnungen in einem nachfolgenden Schritt geöffnet | werden., the conductive mesh of these metals only after the lilindiffundieren the emitter depressed be o For this reason, the emitter terminal which can be opened only after the depositing of the grid ,, Since at UHF and microwave transistors very narrow emitter portions, in the order of 1.0 micron width, this constraint significantly increases the likelihood that one of the emitter-base junctions will be exposed and short-circuited when the emitter connection openings are opened in a subsequent step will.

Die Erfindung macht von einem Halbleiterbauteil mit einem Halbleiterkörper Gebrauch, in welchem ein Kollektorgebiet eines ersten Leitungstyps ausgebildet ist, wobei eine bis zu einer Oberfläche des Halbleiterkörpers reichende Basiszone über einen Basis-Kollektor PN-Übergang an das Kollektorgebiet angrenzt. Das Halbleiterbauteil weist außerdem mehrere einzelne Emitterabschnitte des ersten Leitungstyps auf, die von der Oberfläche des Halbleiterkörpers aus in die Basiszone eindringen und mit dieser jeweils einen Emitter-Basis PN-Übergang bilden. Erfindungsgemäß steht ein leitendes Gitter aus einer intermetallischen Hochtemperatur- W Verbindung eines Halbleiters mit der Basiszone an der Oberfläche in Verbindung und ist derart angeordnet, daß es jedes der Emitterabschnitte umgibt„The invention makes use of a semiconductor component having a semiconductor body in which a collector region of a first conductivity type is formed, a base zone extending as far as a surface of the semiconductor body adjoining the collector region via a base-collector PN junction. The semiconductor component also has a plurality of individual emitter sections of the first conductivity type, which penetrate from the surface of the semiconductor body into the base zone and with this each form an emitter-base PN junction. According to the invention is a conductive grid of a high-temperature intermetallic compound W of a semiconductor with the base zone on the surface in combination and is arranged such that it surrounds each of the emitter portions "

Die Erfindung ist außerdem auf ein Verfahren zum Herstellen eines Halbleiterbauteils gerichtet, wobei ein Halbleiterkörper mit über einen PN-Übergang aneinander angrenzenden Gebieten eines ersten und eines zweiten Leitungstyps gebildet wird β Danach wird ein Leitungsgitter, das den nachfolgend wirksamen Verfahrenstemperaturen standhalten kann, auf einem ersten Teil des Gebiets des zweiten Leitungstyps ausgebildete Sodann wird ein Abschnitt des ersten Leitungstyps in einen zweiten Teil des Gebiets des zweiten LeitungstypsThe invention is also directed to a method for producing a semiconductor component, wherein a semiconductor body formed with regions of a first and a second conductivity type adjoining one another via a PN junction Then, a grid that can withstand the subsequent effective process temperatures is created A first part of the region of the second conductivity type is then formed. A section of the first conductivity type is then formed into a second part of the region of the second conductivity type

209842/101Ö209842 / 101Ö

mit Abstand vom Gitter eindiffundiertβ β diffuses in at a distance from the grid

In der Zeichnung sind Ausführungsbeispiele der Erfindung dargestellte Es zeigen:In the drawing are exemplary embodiments of the invention It shows:

0 1 eine Draufsicht auf einen erfindungsgemäßen Transistor, teilweise gebrochen; 0 1 a plan view of a transistor according to the invention, partially broken;

β 2 eine vergrößerte Querschnittansicht eines Teils des in Fig. 1 dargestellten Transistors entsprechend der Linie 2-2; β 2 is an enlarged cross-sectional view of a portion of the transistor shown in FIG. 1 taken along line 2-2;

Fig,3a bis 3f perspektivische Darstellungen der maßgeblichen Fabrikationsschritte bei der Herstellung des Transistors nach Fig,, 1 und 2; und 3a to 3f are perspective representations of the relevant manufacturing steps in the manufacture of the transistor according to FIGS. 1 and 2; and

Fig. 4 eine Draufsicht auf eine abgewandelte Ausführungs« form des Transistorse 4 shows a plan view of a modified embodiment of the transistor e

Im folgenden wird der vorgeschlagene HF—Transistor unter Bezugnahme auf die Figuren 1 und 2 beschrieben«.In the following, the proposed RF transistor is referred to described on Figures 1 and 2 «.

Der mit 10 bezeichnete Transistor wird in einem Halbleiterkörper 12 mit den einander gegenüberliegenden Oberflächen 14 bzw. 16 ausgebildete Die Abmessungen und die Zusammensetzung des Körpers 12 sind nicht kritisch«, So kann der Körper 12 beispielsweise eine Siliziumscheibe von 1,5 mm Länge, 0,76 mm Breite und zwischen 0,1 bis 0,2 mm Dicke auf weisenβ Der Transistor 10 kann als NPN- oder PNP-Bauelement ausgebildet sein; nachfolgend wird ein NPN-Bauelement unter Bezugnahme auf die Fig«, 1 und 2 beschriebeneThe transistor designated by 10 is formed in a semiconductor body 12 with the opposing surfaces 14 and 16, respectively. The dimensions and the composition of the body 12 are not critical. 76 mm wide and between 0.1 to 0.2 mm thick have β The transistor 10 can be designed as an NPN or PNP component; an NPN component is described below with reference to FIGS. 1 and 2

Der Transistor 10 hat ein Kollektorgebiet eines ersten Leitungstyps (in diesem Falle N—leitend) im Halbleiterkörper 12«, Vorzugsweise umfaßt das Kollektorgebiet eine hochleitende (N+) Unterlage 18 und eine der Unterlage 18 benachbarte Zone 20 geringerer Leitfähigkeit (N)„The transistor 10 has a collector region of a first conductivity type (in this case N-conductive) in the semiconductor body 12 ″. The collector region preferably comprises a highly conductive one (N +) base 18 and a zone 20 adjacent to base 18 of lower conductivity (N) "

209842/1010209842/1010

£165274£ 165274

Der Transistor weist ferner ein Basisgebiet 22 eines zweiten Leitfähigkeitstyps (P-leitend) auf, das von der Oberfläche 14 aus in das Kollektorgebiet 20 hineinreicht und von dem Kollektorgebiet durch einen Basis-Kollektor PN-Übergang 24 (in Fig« 1 durch eine gestrichelte Linie angedeutet) getrennt ist«, Mehrere einzelne Emitterabschnitte 26 des ersten Leitfähigkeitstyps (N-leitend) erstrecken sich von der Oberfläche 14 aus in die Basiszone 22, wobei ein Emitter-Basis PN-Übergang zwischen jedem Emitterabschnitt 26 und der Basiszone 22 (ebenfalls in gestrichelten Linien dargestellt) P ausgebildet ist« Die Form und Abmessungen jedes Emitterabschnitts 26 können unterschiedlich sein. Bekanntlich hängen jedoch die Frequenz- und Leistungsübertragungseigenschaften von HF-Transistoren zum wesentlichen Teil von der Optimierung des Verhältnisses des Gesamtumfangs aller Emitterab— schnitte 26 zur Fläche der Basiszone 22 ab„ Bevorzugt werden daher in der in Fige 1 dargestellten Weise Emitterabschnit— te verwendet, welche relativ lang und dünn ausgeführt sinde So kann jeder Emitterabschnitt 26 beispielsweise eine Länge von 75 Mikron bei einer Breite von 1 Mikron haben. Dünnere Emitterabschnitte sind zwar erwünscht, mit den derzeitigen Photolithographie—Techniken jedoch nicht erzielbarβ The transistor also has a base region 22 of a second conductivity type (P-conductive), which extends from the surface 14 into the collector region 20 and from the collector region through a base-collector PN junction 24 (in FIG. 1 by a dashed line indicated) is separated «, several individual emitter sections 26 of the first conductivity type (N-conductive) extend from the surface 14 into the base zone 22, with an emitter-base PN junction between each emitter section 26 and the base zone 22 (also in dashed lines Lines shown) P is formed «The shape and dimensions of each emitter section 26 can vary. However, well-known that frequency and power transfer characteristics of RF transistors for substantial part of the optimization of the ratio of the total volume of all Emitterab- sections 26 are to the surface of the base region 22 from "therefore preferably in the position shown in Figure e 1 manner Emitterabschnit- te used are carried out which is relatively long and thin e Thus, each emitter portion 26 may for example have a length of 75 microns and a width of 1 micron. Thinner emitter sections are desirable, with current photolithographic techniques, however, not achievable β

Der Transistor 10 weist ferner einen ersten Isolierüberzug 30, z.B. aus Siliziumdioxid auf der Oberseite 14 aufo Der Überzug 30 hat einen Verbindungsschlitz 32, welcher jeden der Emitterabschnitte 26 umgibt und einen Teil der Basiszone 22 an der Oberseite 14 freilegt» Eine leitende Schicht aus einer intermetallischen Hochtemperaturverbindung des Halbleiters ist nur im Schlitz 32 angeordnet, berührt die Basiszone 22 und bildet ein leitendes Gitter 34, welches jeden der Emitterabschnitte 26 umgibt. Ein integraler Teil 44 des Gitters 34 erstreckt sich unterhalb der Oberfläche 14 in die Basiszone 22„ Basisanschlußstreifen 37 (Fige 1) sind auf der Oberseite eines Teils des Gitters 34 angeordnet undThe transistor 10 furthermore has a first insulating coating 30, for example made of silicon dioxide, on the upper side 14 o The coating 30 has a connecting slot 32 which surrounds each of the emitter sections 26 and exposes part of the base zone 22 on the upper side 14 »A conductive layer of a The high-temperature intermetallic compound of the semiconductor is located only in the slot 32, contacts the base zone 22 and forms a conductive grid 34 which surrounds each of the emitter sections 26. An integral part 44 of the grating 34 extends below the surface 14 into the base region 22 "base connection strip 37 (FIG e 1) are arranged on top of a portion of the grid 34 and

20S842/101020S842 / 1010

zwischen den Emitter-Anschlußstreifen 40 und 41 eingesetzt, welche in Fig. 1 gezeigt sind und nachfolgend beschrieben werden. Eine Basis-Verbindungslasche 35, die auf dem oberhalb des .Kollektorgebiets 20 liegenden Teil des Isolierüberzugs 30 angeordnet istj verbindet alle Basis-Anschlußstreifen 37.inserted between the emitter terminal strips 40 and 41, which are shown in Fig. 1 and described below. A base connecting tab 35, which is on the above des .Kollektorgebiets 20 lying part of the insulating coating 30 is arranged connects all base terminal strips 37.

Der in Verbindung mit dem Gitter 34 verwendete Ausdruck "intermetallische Hochtemperaturverbindung des Halbleiters" soll eine intermetallische Verbindung des Halbleiters kennzeichnen, deren Schmelztemperatur oberhalb der nach dem Niederschlagen des Gitters angewandten Verfahrenstemperaturen liegt. In der Regel übersteigen diese Temperaturen 9500C nicht. Vorzugsweise besteht der Halbleiterkörper 12 aus Silizium, und die intermetallische Hochtemperaturverbindung des Siliziums ist aus der aus Platin-Silizid oder Rhodium-Silizid bestehenden Gruppe ausgewählt. Diese Verbindungen haben Schmelztemperaturen von etwa 9800C bzw* 14000C0 Ein Platinsilizid-Gitter 34 wird bevorzugt verwendet«, Die Abmessungen des Gitters 34 sind unkritischj so kann das Gitter etwa 1,0 bis 5,0 Mikron breit und 0,1 bis 1,0 Mikron dick sein und von jedem Emitterabschnitt 26 in einem einheitlichen Abstand von 1,0 bis 5,0 Mikron entfernt angeordnet sein.The term "high temperature intermetallic compound of the semiconductor" used in connection with the grid 34 is intended to identify an intermetallic compound of the semiconductor whose melting temperature is above the process temperatures applied after the deposition of the grid. In general, these temperatures do not exceed 950 0 C. The semiconductor body 12 is preferably made of silicon, and the high-temperature intermetallic compound of the silicon is selected from the group consisting of platinum silicide or rhodium silicide. These compounds have melting temperatures of about 980 0 C or * 1400 0 0 C A platinum silicide grid 34 is preferably used, "The dimensions of the grid 34 are unkritischj so the grid can be about 1.0 to 5.0 microns wide and 0.1 to 1.0 microns thick and spaced from each emitter section 26 a uniform distance of 1.0 to 5.0 microns.

Eine zweite Isolierschicht 36 überzieht das leitende Gitter 34, um eine Isolierung für die überkreuzenden Emitter-Anschlußstreifen zu bilden. Die ersten und zweiten Isolierüberzüge 30 und 36 weisen Emitter-Anschlußöffnungen 38 aufβ Jede der Emitter-Anschlußöffnungen 38 legt einen Teil eines der Emitterabschnitte 26 an der Oberfläche 14 frei; die Emitter-Anschlußstreifen, die auf dem zweiten Isolierüberzug 36 angeordnet sind, greifen in die Emitter-Anschlußöffnungen ein. Sie bestehen aus einer polykristallinen Halbleiterschicht 40, z.B. aus Silizium, und einer auf letzterer aufliegenden Metallschicht 41· Zu dem Emitteranschluß gehörtA second insulating layer 36 covers the conductive grid 34 to provide insulation for the crossed emitter tabs. The first and second insulating coatings 30 and 36 have emitter terminal openings 38 on β Each of the emitter-connection openings 38 exposes a portion of one of the emitter portions 26 exposed on the surface 14; the emitter connection strips, which are arranged on the second insulating coating 36, engage in the emitter connection openings. They consist of a polycrystalline semiconductor layer 40, for example made of silicon, and a metal layer 41 resting on the latter

209842/1010209842/1010

ferner eine Emitter-Verbindungslasche (nicht gezeigt), welche auf dem über dem Kollektorgebiet 20 liegenden Teil der Isolierüberzüge 30 und 36 angeordnet ist und alle metallischen Emitter-Anschlußstreifen 41 miteinander verbindet. Vervollständigt wird der Transistor durch einen an der Unterseite 14 angeordneten Kollektoranschluß 46β furthermore an emitter connection tab (not shown) which is arranged on the part of the insulating coatings 30 and 36 lying above the collector region 20 and connects all metallic emitter connection strips 41 to one another. The transistor is completed by a collector terminal 46 β arranged on the underside 14

Die Herstellung des Transistors 10 wird im folgenden anhand der Figo 3a bis 3f beschrieben. Das Ausgangsmaterial ist eine relativ große Siliziumscheibe, aus welcher mehrere Bauteile hergestellt werden« Zur Vereinfachung der Beschreibung wird im folgenden jedoch nur die Herstellung eines einzigen Transistors beschrieben; daher ist nur ein Teil der Scheibe in den Fig«, 3a bis 3f gezeigt«, Die in Fig. 3a gezeigte Scheibe ist hochleitend (N+) und dient als Kollektorunterlage 18 für den Transistor 10. Eine epitaktische Schicht aus Silizium wird auf der Unterlage bzw* dem Substrat 18 mit Hilfe bekannter Methoden niedergeschlagen; diese Schicht dient als Kollektorgebiet 20 „The manufacture of the transistor 10 is described below with reference to FIGS. 3a to 3f. The starting material is a relatively large silicon wafer from which several components are manufactured «To simplify the description however, only the manufacture of a single transistor is described below; therefore is only part of it of the disk shown in Figures 3a to 3f, The in Fig. 3a The disk shown is highly conductive (N +) and serves as a collector base 18 for the transistor 10. An epitaxial A layer of silicon is deposited on the base or the substrate 18 with the aid of known methods; these Layer serves as collector area 20 "

Nach dem epitaktischen Abscheiden wird ein Isolierüberzug 30 aus Siliziumdioxid auf der Oberseite 14 des Kollektorgebiets 20, ΖβΒ«, durch thermische Oxydation der epitaktischen P Siliziumschicht aufgebrachte Wie in Fig, 3b gezeigt ist, wird der Überzug 30 mit einer geeigneten Maskier- und Photoresist-Ätzfolge behandelt, um den Überzug 30 in demjenigen Bereich der Oberseite 14 zu entfernen, welcher als Basiszone 22 vorgesehen ist. Die Scheibe wird sodann in einen Diffusionsofen gelegt und mit einer Quelle eines P-leitenden Dotierstoffs, zeB. Bornitrid, wärmebehandelt, um die Basiszone 22 in das Kollektorgebiet 20 (Fig. 3c) einzudiffundieren.After the epitaxial deposition, an insulating coating 30 of silicon dioxide is applied to the upper side 14 of the collector region 20, ΖβΒ «, by thermal oxidation of the epitaxial P silicon layer. As shown in FIG. 3b, the coating 30 is etched with a suitable masking and photoresist sequence treated in order to remove the coating 30 in that area of the upper side 14 which is provided as the base zone 22. The wafer is then placed in a diffusion furnace, and a source of a P-type dopant, such as boron nitride e, heat treated to the base region 22 in the collector region 20 (Fig. 3c) to diffuse.

Nach dem Eindiffundieren der Basiszone bleibt eine dünne Schicht aus Borglas auf den restlichen Teilen des ursprünglichen Siliziumdioxidüberzugs 30 und demjenigen Gebiet derAfter the base zone has diffused in, a thin layer of boron glass remains on the remaining parts of the original Silica coating 30 and that area of

209842/1010209842/1010

Oberfläche 14, wo die Basiszone 22 in das Kollektorgebiet 20 eindiffundiert worden ist, stehen0 Im weiteren Verlauf des Herstellungsverfahrens wird dieser Glasüberzug als Teil des Isolierüberzugs 30 behandelte Gemäß Pig0 3d wird der Isolierüberzug 30 sodann mit einer herkömmlichen Photoresist-Ätzfolge behandelt, um den Basisschlitz 32 zu öffnen und die Basiszone 22 an der Oberfläche 14 im Bereich desjenigen Gebiets freizulegen, das den Kontaktbereich für das leitende Gitter 34 bilden soll. Surface 14, where the base zone 22 has been diffused into the collector region 20, are 0 In the further course of the manufacturing process, this glass coating is treated as part of the insulating coating 30. According to Pig 0 3d, the insulating coating 30 is then treated with a conventional photoresist etch sequence in order to To open the base slot 32 and to expose the base zone 22 on the surface 14 in the area of that area which is to form the contact area for the conductive grid 34.

Danach wird eine Schicht aus einer intermetallischen Verbindung von Silizium, Z0B0 aus Platinsilizid in der im folgenden beschriebenen Weise im Basisschlitz 32 ausgebildete Eine Schicht aus Platin von 1000 bis 2000 & Dicke wird, z.Be durch Zerstäuben, auf dem Isolierüberzug 30 im Schlitz 32 niedergeschlagene Diese Platinschicht wird durch Erwärmen des Körpers 12 auf eine Temperatur zwischen 400 und 9000C in einem Inertgas (z,B, Argon) gesintert. Während dieses Wärmeschritts wird eine Platinsilizid-Verbindung allein im Schlitz 32 gebildet, die sich bis zu einer geringen Tiefe in die Basiszone 22 hineinerstreckt (angedeutet durch den unterhalb der Oberfläche in Fig„ 3e dargestellten Teil 44 des Gitters 34), Das übrige Platin wird sodann durch Behandlung mit einem geeigneten Ätzmittel, zeBo einer Königswasserlösung, entfernt, worauf das Platinsilizidgitter 34 allein im Schlitz 32 (Figo 3e) stehen bleibt„Thereafter 0 B 0 from platinum silicide in the manner described below in the base slot 32 formed a layer of platinum 1000-2000 & thickness of a layer of an intermetallic compound of silicon, Z, for example, e by sputtering on the insulating coating 30 in the slot 32 deposited This platinum layer is sintered by heating the body 12 to a temperature between 400 and 900 ° C. in an inert gas (e.g. argon). During this heating step, a platinum silicide compound is formed in the slot 32 alone, which extends to a small depth into the base zone 22 (indicated by the part 44 of the grid 34 shown below the surface in FIG. 3e). The rest of the platinum is then by treatment with a suitable etchant, e B z o an aqua regia solution is removed, remains alone in the slot 32 (Figure 3e o) whereupon the Platinsilizidgitter 34 "

Wie in Fig., 3f gezeigt ist, wird ein zweiter Isolierüberzug 36 aus Siliziumdioxid über dem Isolierüberzug 30 und dem leitenden Gitter 34 mit Hilfe bekannter Methoden niedergeschlagen. Das Eindiffundieren aller Emitterabschnitte 26 erfolgt danach durch Aufbringen von Photoresistmaterial auf den zweiten Isolierüberzug 36, Maskieren der Scheibe mit einem die Emitter-Anschlußöffnungen 38 enthaltenden Muster. Belichten des Photoresists und Behandeln der Scheibe mit einem Ätzmittel zum Entfernen der Bereiche der ersten und .: As shown in Figure 3f, a second insulating coating 36 of silicon dioxide is deposited over the insulating coating 30 and conductive grid 34 using known techniques. All emitter sections 26 are then diffused in by applying photoresist material to the second insulating coating 36 and masking the pane with a pattern containing the emitter connection openings 38. Exposing the photoresist and treating the wafer with an etchant to remove the areas of the first and second. :

209B42/1010209B42 / 1010

— ö —- ö -

zweiten Isolierüberzüge 30 und 36 in den Emitter—Anschluß— öffnungen 38. Sodann wird die Scheibe erneut in einen Diffusionsofen eingesetzt und mit einem N-leitenden Dotierstoff, z,B, Phosphoroxidchlorid wärmebehandelt, um einen Emitterabschnitt 26 durch jede Emitter-Anschlußöffnung 38 in die Basiszone 22 einzudiffundieren (Fig„ 3f)· Nach dem Eindiffundieren der Emitterabschnitte 26 bleibt ein dünner Überzug aus Phosphorglas in jeder Emitter-Anschlußöffnung 38 und auf den nicht freigelegten Teilen der Isolierschicht 36 stehen«, Dieser Phosphorglasüberzug wird durch kurzes Eintauchen der Scheibe in verdünnte, salpetersaure Flußsäure entfernt„second insulating coatings 30 and 36 in the emitter terminal openings 38. The pane is then inserted again into a diffusion furnace and coated with an N-conductive dopant, e.g. diffuse into the base zone 22 (FIG. 3f) Diffusion of the emitter sections 26 leaves a thin coating of phosphor glass in each emitter connection opening 38 and stand on the unexposed parts of the insulating layer 36. This phosphor glass coating is dipped briefly removed from the disc in dilute, nitric acid hydrofluoric acid "

Vorzugsweise besteht der Emitter-Anschluß aus einem mehrlagigen System, das oben beschrieben wurde und in Fige 2 dargestellt iste Daher wird als nächstes eine polycristalline Siliziumschicht auf dem zweiten Isolierüberzug 36 und in den Emitter-Anschlußöffnungen 38 niedergeschlagen« Diese Siliziumschicht wird sodann mit einer Photoresist—Ätzfolge zur Ausbildung der Emitterstreifen 40 aus polykristallinem Silizium behandelt. Danach werden mit Hilfe einer weiteren Photoresist-Ätzfolge die Öffnungen für die Basisstreifen im zweiten Isolierüberzug 36 hergestellt. Die unbelichteten ψ Photoresistbereiche werden entfernt und eine Metallschicht, ZeB0 aus Aluminium oder Wolfram durch die Basis-Anschlußöffnungen auf die polykristalline Siliziumschicht und die restlichen Teile des zweiten Isolierüberzugs 36 aufgebracht. Diese Metallschicht wird sodann zur Bildung der Emitter- und Basis-Anschlußstreifen 41 und 37 und der Emitter- und Basis-Anschlußlaschen behandelt, worauf sich der in den Fig« 1 und 2 dargestellte Transistor 10 ergibt«Preferably, the emitter terminal consists of a multilayer system, which was described above and illustrated in FIG e 2 e Therefore, it is deposited next, a polycristalline silicon layer on the second insulating coating 36 and the emitter terminal openings 38 "This silicon layer is then treated with a Treated photoresist etch sequence to form the emitter strips 40 from polycrystalline silicon. The openings for the base strips are then produced in the second insulating coating 36 with the aid of a further photoresist etching sequence. The unexposed photoresist ψ regions are removed and a metal layer, ZeB 0 applied from aluminum or tungsten by the base port openings on the polycrystalline silicon layer and the remaining portions of the second insulation coating 36th This metal layer is then treated to form the emitter and base connection strips 41 and 37 and the emitter and base connection tabs, whereupon the transistor 10 shown in FIGS. 1 and 2 results.

Eine alternative Ausführungsform des Transistors 10 ist in Fig. 4 dargestellt. Diese Ausführungsform ist ähnlich dem Transistor 10 gemäß Fig. 1 ausgebildet, mit der Ausnahme, daß alle EmitterrAbschnitte so lang gewählt sind, daß dieAn alternative embodiment of transistor 10 is shown in FIG Fig. 4 shown. This embodiment is designed similarly to transistor 10 according to FIG. 1, with the exception that all emitter sections are chosen so long that the

209842/1010209842/1010

Emitterleitung direkt mit der Emitter-Anschlußschicht verbunden werden kann» Der in Fig0 4 dargestellte Transistor 50 weist ein Kollektorgebiet 52 und eine Basiszone 54 auf, welche sich in das Kollektorgebiet hinein erstreckt, wobei zwischen beiden Gebieten ein Basis-Kollektor PN-Übergang gebildet ist. Mehrere getrennte, relativ lange und dünne Emitterabschnitte 58 erstrecken sich in das Basisgebiet 54 mit je einem Emitter-Basis PN-Übergang 60 zwischen jedem Emitterabschnitt und dem Basisgebiet (der Basis—Kollektor-Übergang 56 und alle Emitter-Basis-Übergänge 60 sind in Figo-4 mit gestrichelten Linien angedeutet)«. Bei dieser Ausführungsform ist es wesentlich, daß jeder Emitterabschnitt 58 wenigstens so lang wie die Breite einer Leitungsverbindung ist, die nachfolgend beschrieben wird. Ein Platinsilizid-Gitter 62 ist auf dem Basisgebiet 54 angeordnet und umgibt jeden Emitterabschnitt 58; dieses Gitter 62 erstreckt sich auch um ein kurzes Stück in das Basisgebiet 54, und zwar in derselben Weise wie das Gitter 34 bei der Ausführungsform gemäß den Fige 1 und Z0 Emitter line can be connected directly to the emitter connection layer »The transistor 50 shown in FIG. 0 4 has a collector region 52 and a base region 54 which extends into the collector region, a base-collector PN junction being formed between the two regions . Several separate, relatively long and thin emitter sections 58 extend into the base region 54, each with an emitter-base PN junction 60 between each emitter section and the base region (the base-collector junction 56 and all emitter-base junctions 60 are shown in FIG -4 indicated with dashed lines) «. In this embodiment, it is essential that each emitter section 58 be at least as long as the width of a line connection, which will be described below. A platinum silicide grid 62 is disposed on base region 54 and surrounds each emitter section 58; this grid 62 also extends a short distance into the base region 54, in the same manner as the grating 34 in the embodiment according to Figures 1 and e Z 0

Ein Isolierüberzug 64 ist über dem Platinsilizid-Gitter 62 angeordnet und hat in der Zeichnung nicht dargestellte Emitter-Anschlußöffnungen, welche jeden Emitterabschnitt an der Oberfläche freilegen. Eine Emitter-Anschlußschicht 66 liegt über der Isolierschicht 64 und greift unter Kontaktgabe mit den Emitterabschnitten 58 in die Öffnungen ein. Ein relativ dicker Draht ist direkt über den Emitterabschnitten 58 mit der Emitter-Anschlußschicht 66 verbunden und hat eine Anschlußbreite (in Fig« 4 mit w bezeichnet) zwischen und 100 Mikron. Basis-Anschlußschichten 70 sind auf entgegengesetzten Seiten des Transistors 50 angeordnet und stehen mit dem Platinsilizid-Gitter 62 in Verbindung«An insulating coating 64 is disposed over the platinum silicide grid 62 and is not shown in the drawing Emitter connection openings which expose each emitter section on the surface. An emitter connection layer 66 lies over the insulating layer 64 and engages in the openings by making contact with the emitter sections 58. A relatively thick wire is connected to the emitter connection layer 66 directly above the emitter sections 58 and has a connection width (labeled w in Figure 4) between and 100 microns. Base terminal layers 70 are on opposite sides Sides of the transistor 50 arranged and are in connection with the platinum silicide grid 62 "

Der vorgeschlagene Transistor bietet gegenüber bekannten HF—Bauelementen unter anderem die folgenden Vorteile.The proposed transistor offers, among other things, the following advantages over known HF components.

209842/1010209842/1010

Im Gegensatz zu den eingangs beschriebenen "Overlay"-Bauteilen erfordert der erfindungsgemäße Transistor keine großen Diffusionstiefen des leitenden Gitters in der Basiszone. Dies ermöglicht, die Verwendung relativ dünner Kollektorge« biete, wodurch sich eine Verbesserung der Frequenzeigenschaften unter Beibehaltung der gleichen Spannungs—Durchbruchs— eigenschaft erzielen läßt«,In contrast to the "overlay" components described above the transistor according to the invention does not require large diffusion depths of the conductive grid in the base zone. This enables the use of relatively thin collector pipes « offer, whereby an improvement of the frequency properties while maintaining the same voltage — breakdown— property can be achieved «,

Außerdem ist das Gitter des Transistors stärker leitend als das eindiffundierte Gitter eines "Overlay"-Bauteilso Dadurch kann die Länge der Emitterabschnitte im Transistor erhöht werden, Z0B0 um den Faktor zwei gegenüber den erreichbaren Längen von Emitterabschnitten in einem "Overlay"-Bauteile Die Möglichkeit der Verwendung längerer Emitterabschnitte erlaubt ferner eine direkte Verbindung der Emitterleitungen über die Emitterabschnitte (Fig„ 4), wodurch die parasitäre Emitter-Kollektor-Kapazität im Vergleich zu Bauteilen mit auf dem Kollektoroxid angeordneten Emitter-Verbindungslaschen reduziert werden kanne Alternativ kann die Emitterlänge bei verbesserter Gleichförmigkeit der Injektion in Längsrichtung des Emitters ungeändert bleiben, da die Leitfähigkeit des Metallgitters größer ist«,In addition, the grid of the transistor is more conductive than the diffused grid of an "overlay" component o This allows the length of the emitter sections in the transistor to be increased, Z 0 B 0 by a factor of two compared to the achievable lengths of emitter sections in an "overlay" - components the possibility of using longer emitter sections also allows a direct connection of the emitter leads via the emitter portions (Figure "4), whereby the parasitic emitter-collector capacitance can be reduced as compared to components with disposed on the Kollektoroxid emitter junction tabs e Alternatively, the Emitter length remain unchanged with improved uniformity of the injection in the longitudinal direction of the emitter, since the conductivity of the metal grid is greater «,

Außerdem diffundiert das leitende Gitter bei einem "Overlay"« Bauteil seitlich und führt damit Beschränkungen hinsichtlich des Abstandes zwischen benachbarten Emitterabschnitten eine Das leitende Gitter bei dem vorgeschlagenen Transistor besitzt demgegenüber diese Beschränkung nicht, sondern gestattet einen engen Abstand zwischen den Emitterabsohnitten, wodurch sich ein hohes Emitterperipherie/Basis-Flächenverhältnis ergibt; so können beispielsweise Verhältnisse von 8,0 erreicht werden.In addition, the conductive grid in an "overlay", "component diffuses laterally and thus leads to restrictions regarding the distance between adjacent emitter portions of an e The conductive grid, in the proposed transistor contrast, does not have this limitation but allows a close distance between the Emitterabsohnitten, thus forming a results in high emitter periphery / base area ratio; for example, ratios of 8.0 can be achieved.

Ein vierter Vorteil besteht darin, daß das leitende Gitter des Transistors 10 hohen Arbeitstemperaturen nach de%R Aufbringen des Gitters standhalten kann, so daß gs, vor dem A fourth advantage is that the conductive grid of the transistor 10 can withstand high operating temperatures after de applying% R of the grating, so that gs, before

209842/1010209842/1010

Eindiffundieren des Emitters gebildet werden kann«, Schließ lieh wird das intermetallische Gitter nur im Gitterschlitz ausgebildet, wodurch sich die Zahl der Herstellungsschrit« te verringert«,Diffusion of the emitter can be formed «, closing The intermetallic grid is only borrowed in the grid slot trained, which reduces the number of manufacturing steps ",

2098 4 2/10102098 4 2/1010

Claims (1)

RCA Corporation, 30 Rockefeller Plaza, New York, N0Y. 10020 (V0St0A0)RCA Corporation, 30 Rockefeller Plaza, New York , N 0 Y. 10020 (V 0 St 0 A 0 ) Patentansprüche;Claims; 71„yHalbleiterbauteil mit einem Halbleiterkörper, in welchem ein Kollektorgebiet eines ersten Leitungstyps ausgebildet ist, mit einer dem Kollektorgebiet benachbarten, bis zu einer Oberfläche des Halbleiterkörpers reichenden Basiszone eines zweiten Leitungstyps, wobei zwischen Basis und Kollektor ein PN-Übergang gebildet ist, und mit mehreren, von der Oberfläche des Halbleiterkörpers aus in die Basis« zone eindringenden Emitterabschnitten des ersten Leitungstyps, wobei jeder der Emitterabschnitte mit der Basiszone einen Emitter—Basis PN-Übergang bildet, dadurch gekennzeichnet , daß ein Leitungsgitter (34; 62) aus einer intermetallischen Hochtemperatur-Verbindung eines Halbleiters an der Oberfläche (14) des Halbleiterkörpers (12) mit der Basiszone (22; 54) in Kontakt steht und derart angeordnet ist, daß es jedes der Emitterabschnitte (26; 58) umgibt, wobei das Leitungsgitter einen Schmelz— punkt von mehr als 95O0C hato 7 1 ″ y semiconductor component with a semiconductor body in which a collector region of a first conductivity type is formed, with a base zone of a second conductivity type that is adjacent to the collector region and extends to a surface of the semiconductor body, a PN junction being formed between the base and collector, and with a plurality of emitter sections of the first conductivity type penetrating from the surface of the semiconductor body into the base zone, each of the emitter sections forming an emitter-base PN junction with the base zone, characterized in that a conductor grid (34; 62) consists of an intermetallic high temperature -Connection of a semiconductor on the surface (14) of the semiconductor body (12) is in contact with the base zone (22; 54) and is arranged such that it surrounds each of the emitter sections (26; 58), the conductor grid having a melting point of more than 95O 0 C has o 2ο Halbleiterbauteil nach Anspruch 1, dadurch gekennzeichnet , daß die Oberfläche (14) des Halbleiterkörpers und das intermetallische Gitter (34; 62) mit einem Isolierüberzug (30; 64) versehen sind, in welchem mehrere, die emitterabschnitte (26; 58) freilegende Öffnungen (38) vorhanden sind, und daß eine den Isolierüberzug und das intermetallische Gitter überziehende Emitter-Anschlußschicht (40; 66) mit wenigstens zwei der Emitter-Abschnitte (16; 58) durch die Öffnungen (38) in Kontakt stehtβ2ο semiconductor component according to claim 1, characterized that the surface (14) of the semiconductor body and the intermetallic grid (34; 62) with an insulating coating (30; 64) are provided in which several, the emitter sections (26; 58) uncovering Openings (38) are present, and that an emitter connection layer covering the insulating coating and the intermetallic grid (40; 66) in contact with at least two of the emitter sections (16; 58) through the openings (38) standsβ 209842/1010209842/1010 J5β Halbleiterbauteil nach Anspruch 2, dadurch gekennzeichnet , daß ein Draht (68) direkt über den Emitterabschnitten (58) mit der Emitter-Anschlußschicht (66) verbunden ist.J5β semiconductor component according to Claim 2, characterized that a wire (68) directly over the emitter sections (58) to the emitter connection layer (66) is connected. 4β Halbleiterbauteil nach einem oder mehreren der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der Halbleiterkörper (12) im wesentlichen aus Silizium besteht, und daß das intermetallische Gitter (34; 62) im wesentlichen aus einer intermetallischen Hochtemperatur« Verbindung von Silizium bestehtβ 4β semiconductor device according to one or more of claims 1 to 3, characterized in that the semiconductor body (12) consists essentially, of silicon and that the inter-metallic grid (34; 62) consisting essentially of an intermetallic high temperature "compound of silicon β 5β Halbleiterbauteil nach Anspruch 4, dadurch gekennzeichnet , daß die intermetallische Hochtemperatur-Verbindung von Silizium aus einer aus Platinsilizid und Rhodiumsilizid bestehenden Gruppe gewählt ist«,5β semiconductor component according to claim 4, characterized that the intermetallic high-temperature compound of silicon consists of a platinum silicide and rhodium silicide existing group is selected «, 6„ Halbleiterbauteil nach Anspruch 5, dadurch gekennzeichnet , daß das intermetallische Hochtemperatur-Gitter im wesentlichen aus Platinsilizid besteht«6 “Semiconductor component according to claim 5, characterized that the intermetallic high-temperature grid consists essentially of platinum silicide " 7. Verfahren zum Herstellen eines Halbleiterbauteils, wobei ein Halbleiterkörper mit über einen PN-Übergang aneinander angrenzenden Gebieten eines ersten und eines zweiten Leitungstyps gebildet wird, dadurch gekennzeichnet , daß ein Leitungsgitter mit Hochtemperatureigensohaften, das der Temperatur eines nachfolgenden Diffusionssohrittes standhalten kann, an einem ersten Teil des Gebiets des zweiten Leitungstyps gebildet wird, und daß nachfolgend ein Gebiet des ersten Leitungstyps in einen zweiten Teil des Gebiets des zweiten Leitungstyps mit Abstand vom Gitter eindiffundiert wird.7. A method for producing a semiconductor component, wherein a semiconductor body is connected to one another via a PN junction adjacent regions of a first and a second conductivity type is formed, characterized that a conductor grid with high temperature properties, that of the temperature of a subsequent one Diffusion tube can withstand, is formed on a first part of the region of the second conductivity type, and that subsequently a region of the first conductivity type in a second part of the region of the second conductivity type at a distance is diffused in from the grid. 8. Verfahren nach Anspruch 71 dadurch gekennzeichnet , daß der Halbleiterkörper und die Gebiete im wesentlichen aus Silizium bestehen, und daß die leitende8. The method according to claim 71, characterized that the semiconductor body and the regions consist essentially of silicon, and that the conductive 203842/1010203842/1010 Schicht eine intermetallische Hochtemperatur-Verbindung
des Siliziums aufweist.Layer a high temperature intermetallic compound
of silicon. 9β Verfahren nach Anspruch 8, dadurch gekenn zeichnet , daß die intermetallische HochtemperatuiWVerbindung des Siliziums im wesentlichen aus Platin« silizid bestehtο9β method according to claim 8, characterized draws that the high-temperature intermetallic compound The silicon consists essentially of platinum silicide 209842/1010209842/1010 Le e rs eLe e rs e i tei te
DE19712165274 1971-04-05 1971-12-29 High frequency transistor and process for its manufacture Pending DE2165274A1 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13122971A 1971-04-05 1971-04-05

Publications (1)

Publication Number Publication Date
DE2165274A1 true DE2165274A1 (en) 1972-10-12

Family

ID=22448510

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19712165274 Pending DE2165274A1 (en) 1971-04-05 1971-12-29 High frequency transistor and process for its manufacture

Country Status (12)

Country Link
AR (1) AR192233A1 (en)
AU (1) AU461334B2 (en)
BE (1) BE777627A (en)
BR (1) BR7108653D0 (en)
CA (1) CA934480A (en)
DE (1) DE2165274A1 (en)
ES (1) ES397884A1 (en)
FR (1) FR2131930B1 (en)
GB (1) GB1322141A (en)
IT (1) IT946279B (en)
NL (1) NL7200117A (en)
SE (1) SE377632B (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116759433A (en) * 2021-06-09 2023-09-15 武汉新芯集成电路制造有限公司 Semiconductor device and method for manufacturing the same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3571913A (en) * 1968-08-20 1971-03-23 Hewlett Packard Co Method of making ohmic contact to a shallow diffused transistor
FR2027546B1 (en) * 1968-11-22 1976-03-19 Tokyo Shibaura Electric Co

Also Published As

Publication number Publication date
IT946279B (en) 1973-05-21
ES397884A1 (en) 1975-05-16
FR2131930B1 (en) 1977-06-03
FR2131930A1 (en) 1972-11-17
CA934480A (en) 1973-09-25
NL7200117A (en) 1972-10-09
GB1322141A (en) 1973-07-04
AU3660271A (en) 1973-06-14
BE777627A (en) 1972-04-17
SE377632B (en) 1975-07-14
AU461334B2 (en) 1975-05-22
AR192233A1 (en) 1973-02-08
BR7108653D0 (en) 1973-05-15

Similar Documents

Publication Publication Date Title
DE2640525C2 (en) Method for manufacturing an MIS semiconductor circuit arrangement
DE2954501C2 (en)
DE1903961C3 (en) Semiconductor integrated circuit and process for its manufacture
DE4010618C2 (en) Method of manufacturing a semiconductor device
DE2732184A1 (en) Semiconductor device and process for its production
DE2101609A1 (en) Contact arrangement for semiconductor components
DE69420944T2 (en) SEMICONDUCTOR DEVICE AND PRODUCTION METHOD
EP0005185B1 (en) Method for simultaneously forming schottky-barrier diodes and ohmic contacts on doped semiconductor regions
DE4445345A1 (en) Method of manufacturing a bipolar transistor
DE2019655C2 (en) Method for diffusing an activator which changes the conductivity type into a surface region of a semiconductor body
EP0012220A1 (en) Method of making a Schottky contact with a self aligned guard ring
DE3122437A1 (en) METHOD FOR PRODUCING A MOS COMPONENT
DE2133184A1 (en) Method for manufacturing semiconductor components
DE1959895A1 (en) Method for manufacturing a semiconductor device
DE1810322C3 (en) Bipolar transistor for high currents and high current amplification
DE2420239A1 (en) METHOD FOR MANUFACTURING DOUBLE DIFFUSED LATERAL TRANSISTORS
DE2133976C3 (en) Monolithically integrated semiconductor device
DE2128884A1 (en) Method for manufacturing semiconductor components
DE1489250A1 (en) Semiconductor device and method of manufacturing it
DE3133548C2 (en)
EP1616355B1 (en) Bipolar transistor and method for the production thereof
DE2111633A1 (en) Process for the production of a surface field effect transistor
DE2501074A1 (en) TRANSISTOR DEVICE AND METHOD OF MANUFACTURING IT
DE2535272A1 (en) SOLID COMPONENTS MANUFACTURING METHOD
DE2165274A1 (en) High frequency transistor and process for its manufacture