DE2164818A1 - ACCURATE TIME GRID RECOVERY SYSTEM - Google Patents

Description

Genaues Zeitraster-Wiedergevinnungssystem Die Erfindung betrifft allgemein Zeitraster- oder Zeitsteuerungs-Wiedergewinnungsanordnungen und im besonderen ein genaues Zeitraster-Wiedergewinnungssystem für die Verwendung bei synchronen Datenübertragungssystemen hoher Geschwindigkeit. Accurate Timing Retrieval System The invention relates to generally, timing recovery arrangements, and in particular an accurate timeframe recovery system for use in synchronous High speed data transmission systems.

In der Vergangenheit wurden verschiedene Techniken, die phasenstarre Schleifen benutzten, verwendet, um das EmpfRnger-Scllrittzeitraster in Phase und Frequenz mit dem Schrittzeitraster des empfangenen Signales zu synchronisieren.In the past, various techniques have been used that phase locked Loops used, used to set the receiver step timing in phase and Synchronize frequency with the step time grid of the received signal.

Hierfür erforderten solche Systeme die Ubertragung eines Signaltyps zusätzlich zu den Informationssignalen, das von den phasenstarren Schleifen zur Wiedergewinnung des Schrittzeitrasters benutzt wurde. Einige Systeme der bekannten Art benutzten Pilottöne, die dem übertragenen Signal hinzugefügt wurden und in dem Empfänger aufgenommen wurden, um die Zeitrastersignale zu liefern, die ihrerseits zur Synchronisierung der Abtastschaltungen, Entscheidungsanordnungen und/oder entsprechender Anordnungen, die in dem Empfänger enthalten sihd. Für Jene Systeme, die einen Pilotton verwenden, wird die Signaleergie, die für die Information zur Verfügung steht, vermindert infolge der Zuteilung eines Teiles dieser Energie auf die Pilot von erzeugung. Die konventionellen Systeme, die phasenstarre Schleifen verwenden, in denen das Eingangssignal neben dem gewünschten Signal Rausch- oder Fremdsignale aufweist, arbeiten damit, daß das empfangene Tonsignal zusammen mit dem Ausgang eines kontinuierlich variablen, spannungsge steuerten Oszillators,einem Vervielfacher oder Phasendetektor zugeführt wird. Der Vervielfacher oder Phasendetektor erzeugt ein Ausgangssignal, das proportional dem Phasenfehler oder einer Funktion des Phasenfehlers ist.For this purpose, such systems required the transmission of one type of signal in addition to the information signals sent by the phase-locked loops Recovery of the step time grid was used. Some systems of the known Art used pilot tones added to the transmitted signal and in the Receivers were added to deliver the timing signals, in turn for synchronizing the sampling circuits, decision arrangements and / or the like Arrangements contained in the receiver. For those systems that have a pilot tone use, the signal energy required for the Information available is reduced as a result of the allocation of part of this energy to the pilot of generation. The conventional systems that use phase-locked loops in which the input signal is noise or extraneous signals in addition to the desired signal have, work with the fact that the received audio signal together with the output a continuously variable, voltage-controlled oscillator, a multiplier or phase detector is supplied. The multiplier or phase detector generates an output signal proportional to the phase error or a function of the phase error is.

Dieses Phasenfehlersignal wird allgemein über einen Tiefpassfilter geführt, um ausser der Gleichspannungskomponente alle übrigen Komponenten zu eliminieren. Die Gleichspannungskomponente wird dann verstärkt und dem spannungsgesteuerten Oszillator zur Steuerung seiner Frequenz zugeführt. Eine andere Methode zur Zeitraster-Wiedergewinnung basiert auf den Null-Durchgängen des empfangenen Basisbandsignales. Jedoch ist diese Methode ungeeignet für die Verwendung bei verschiedenen gewünschten Signalisierungstypen, wie z.B. bei der Methode der teilweisen Antwort (partial response), weil das empfangene Basisbandsignal oft über wesentliche Zeitintervalle um Null herum streut, so daß geringes Rauschen oder Zwischensymbolinterferenzen iehlerhafte Null-Durchgangsanzeigen hervorrufen könnten, ) was seinerseits eine fehlerhafte Zeitrasterung oder zerstörende Fluktuationen des Rasters bewirken würde.This phase error signal is generally filtered through a low pass filter led to eliminate all other components except for the DC component. The DC component is then amplified and the voltage controlled oscillator fed to control its frequency. Another method of time grid recovery is based on the zero crossings of the received baseband signal. However this is Method unsuitable for use with different types of signaling desired, such as the partial response method, because the received The baseband signal often scatters around zero over substantial time intervals, so that low noise or intersymbol interference ie clear zero-crossing displays could cause,) which in turn is a faulty timing or destructive Would cause fluctuations in the grid.

Es ist bereits eine Wiedergewinnungsschaltung vorgeschlagen worden, die einen Schwellwert-Durchgangsdetektor enthält, der Jedesmal ein Ausgangssignal liefert, wenn das empfangene Signal durch einen oder mehrere vorgewählte Amplitudenpegel hindurchgeht. Ein FflÜH/:3PÄT-Detektor vergleicht eine Ausgangsschrittrasterimpulskette mit dem Ausgangssignal des Schwellwertdurchgaiigsdetektors und liefert ein erstes Signal, wenn das Ausgangssignal spät liegt, und ein zweites Signal, wenn das Ausgangssignal früh liegt. Eine Impulskettenerzeugeranordnung liefert eine Kette von Impulsen, die im wesentlichen, als ganzes Vielfaches der Schrittsteuerungsgeschwindigkeit dem Impuls-ADDIER/ LÖSCH-Ereis zugeführt wird. Der ADDIER/LÖSCH-Kreis addiert oder löscht einen Impuls als Antwort auf das erste oder zweite Signal zu der bzw. von der gelieferten Impulskette, um die Impulskette mit einem ganzen Vielfachen der korrekten Schrittzeitsteuerung bzw. des Schrittrasters zu synchronisieren. Eine Frequenzteilerkette folgt dem ADDIER/LÖSCH-Kreis und teilt die Impuls-Wiederholungsgeschwindigkeit auf die erforderliche Schrittgeschwindigkeit, wobei die richtige Phase der Ausgangsimpulskette des Frequenzteilers erhalten bleibt. Das System liefert eine grobe anfängliche Zeitrasterwiedergewinnung und eignet sich nicht für solche Anwendungen, die ein genaues Zeitraster benötigen.A recovery circuit has already been proposed which contains a threshold value crossing detector, the each time an output signal delivers when the received signal passes through one or more preselected amplitude levels passes through. A FflÜH /: 3PÄT detector compares an output step raster pulse train with the Output signal of the threshold value continuity detector and supplies a first signal, if the output signal is late, and a second signal if the output signal lies early. A pulse train generator arrangement supplies a train of pulses, which is essentially, as a whole multiple of the pacing speed is fed to the pulse ADD / DELETE circuit. The ADD / DELETE circle adds or cancels an impulse in response to the first or second signal to or from of the supplied pulse chain to obtain the pulse chain with a whole multiple of to synchronize the correct step timing or the step grid. One The frequency divider chain follows the ADD / DELETE circle and divides the pulse repetition rate to the required walking pace, taking the correct phase of the output pulse train of the frequency divider is retained. The system provides a rough initial timing recovery and is not suitable for applications that require a precise time grid.

Die Erfindung bezieht sich auf Systeme, die eines genauen Zeitrasterwiedergewinnungsschaltkreises bedürfen.The invention relates to systems using accurate timing recovery circuitry need.

Bei einer Ausführungsform der Erfindung, für die Verwendung bei einem Impulsdatenempfänger jenes Typs mit einem transversalen Entzerrer mit Vielfach-Anzapfungsverstärkungen, wobei die Anzapfungsverstärkungen zu beiden Seiten einer Anzapfung angeordnet sind, die der Hauptamplitudensignalanzapfungsverstärkung entspricht, enthält die Verbesserung einen Komparator für den Vergleich der Signale von wenigstens zwei Anzapfungen zu beiden Seiten des lIauptanzapfungsschaltkreises, wobei der Komparator ein Signal liefert, das die Differenz zwischen den beiden Signalen angibt. Eine stabile Zeitgebereinrichtung wird zur Schaffung einer Impulskette verwendet, deren Frequenz wesentlich großer als die erforderliche Schrittsteuerungsgeschwindigkeit des übertragenen und empfangenen Signales ist. Der Ausgang der stabilen Zeitgebereinrichtung wird einem Frequenzteiler zugeführt, der die Impulskette auf eine Frequenzrunterteillt, die immer noch größer als die Schrittfrequenzrate, jedoch geringer als die Frequenz der stabilen Zeitgebereinrichtung ist. Der Ausgang der Frequenzteilerkette wird einem ADDIER/LÖSCH-Kreis zugeführt, der zu der Impulskette einen Impuls hinzufügt, wenn das Vorzeichen des Signal es aus dem Komparator von einer bestimmten Polarität ist, und einen Impuls aus der Impulskette löscht, wenn das Vorzeichen des Signales von dem Komparator von der entgegengesetzten Polarität ist. Die Ausgangsimpulskette von dem ADDIER/LÖSCH-Kreis wird einem zweiten Frequenzteiler zugeführt, der die Impulskette auf eine Schrittfrequenzrunterteilt, die mit den Zeitrasterimpulsen übereinstimat, die für die Übertragung des Datensignales benutzt werden.In one embodiment of the invention, for use in a Pulse data receiver of that type with a transverse equalizer with multiple tap gains, where the tap reinforcements are arranged on both sides of a tap, which corresponds to the main amplitude signal tap gain contains the improvement a comparator for comparing the signals from at least two taps both sides of the main tap circuit, the comparator being a signal that delivers the Indicating the difference between the two signals. A stable timing device is used to create a pulse train whose frequency is much greater than the required pacing speed of the transmitted and received signal. The output of the stable timer is fed to a frequency divider, which divides the pulse chain down to a frequency, which is still greater than the cadence rate but less than the rate the stable timing device. The output of the frequency divider chain is fed to an ADD / DELETE circuit, which adds a pulse to the pulse chain, when the sign of the signal it comes from the comparator of a certain polarity is, and deletes a pulse from the pulse train if the sign of the signal of the comparator is of the opposite polarity. The output pulse train from the ADD / DELETE circuit is fed to a second frequency divider, which the The pulse chain is divided into a step frequency that corresponds to the time grid pulses which are used for the transmission of the data signal.

Bei der zweiten Ausführungsform der Erfindung ist der erste Frequenzteiler fortgelassen, und die Impulskette von dem stabilen Zeitgeber wird direkt dem ADDIER/LÖSCH-Kreis zugeführt, wobei die dem ADDIER/L6SCH-Ereis folgende Frequenzteilereinrichtu;ig die korrigierte Impulskette auf die erforderliche Schrittrastergeschwindigkeit runterteilt.In the second embodiment of the invention, the first is a frequency divider omitted and the pulse train from the stable timer goes directly to the ADD / ERASE circuit supplied, whereby the frequency divider device following the ADDIER / L6SCH circuit divides the corrected pulse chain down to the required step grid speed.

Bei einer dritten Ausführungsform der Erfindung wird die Differenz zwischen symmetrischen Paaren der Anzapfungs-;verstärkungen des transversalen Entzerrers gebildet und die Differenzsignale werden zur Bildung eines Steuersignals zusammengezählt. Das Steuersignal wird dann einem Schwellwertdetektor zugeführt, der eines von drei möglichen Ausgangssignalen zu jedem Zeitpunkt liefert. Ein Signal wird geschaffen, wenn das Schyvellsignal oberhalb eines vorbestimmten Schwellwertes liegt. Ein anderes Signal wird geschaffen, wenn das Schwelisignal unterhalb einem niedrigeren Schwellwert liegt, und ein drittes Signal wird geschaffen, wenn das cellsignal sich zwischen dem oberen und dem unteren Schwellwert befindet.. Ein stabiler Zeitgeber liefert eine Impulskette, die von einer ersten .Frequenzteilereinrichtung auf einen Wert geteilt wird, der größer als die Schrittsteuerfrequenz ist,und der Ausgang dieser ersten Frequenzteilereinrichtung wird einem justierbaren Frequenzteiler zugeführt, der für drei Teilerverhältnisse ausgelegt ist: Ein mittleres Teilerverhältnis gekennzeichnet als n, ein n+l-Teilerverhältnis und ein n-l-Teilerverhältnis, wobei 1 einem einzigen Impuls entspricht. Der justierbare Frequenzteiler teilt nominell durch den n-Faktor, der so ausgelegt ist, daß der Ausgang des justierbaren Frequenzteilers noch größer ist als die erforderliche Schrittsteuergeschwindigkeit. Ein dritter Fequenzteiler nimmt die Ausgangsimpulskette des justierbaren Frequenzteilers auf und teilt sie auf die gewünschte Schrittsteuergeschwindigkeit runter.In a third embodiment of the invention, the difference between symmetrical pairs of taps; gains of the transverse equalizer and the difference signals are added together to form a control signal. The control signal is then sent to a threshold detector fed, which delivers one of three possible output signals at any point in time. A signal is created when the Schyvellsignal is above a predetermined threshold lies. Another signal is created when the threshold signal is below a lower threshold, and a third signal is created when that cellsignal is between the upper and lower threshold. A stable one The timer delivers a pulse train generated by a first frequency divider is divided to a value that is greater than the pacing rate, and the The output of this first frequency divider device is an adjustable frequency divider supplied, which is designed for three division ratios: A medium division ratio characterized as n, an n + 1 division ratio and an n-1 division ratio, where 1 corresponds to a single pulse. The adjustable frequency divider divides nominally by the n-factor, which is designed so that the output of the adjustable frequency divider is even greater than the required pacing speed. A third Frequency divider takes up the output pulse train of the adjustable frequency divider and divides it down to the desired step control speed.

Wenn die Schrittsteuerung bzw. das Schrittraster ungefähr stimmt, fällt der Steuersignalpegel der Summierungseinrichtung zwischen die beiden festgelegten Schwellwerte, und der Schwellwertdetektor erzeugt einen Ausgang, der bewirkt, daß der Justierbare Frequenzteiler die Frequenz durch einen Faktor n teilt. Wenn die Schrittsteuerung spät liegt, fallt das Steuersignal unter den unteren Schwellwert, und der Scliwellwertdetektor erzeugt einen Ausgang, der bewirkt, daß der Justierbare Frequenzteiler durch einen Faktor n-l teilt und dadurch die Ausgangsschrittsteuerung früh liegt, übersteigt der Pegel des Steuersignals den oberen Schwellwert, und der Schwellwertdetektor erzeugt einen Ausgang, der beuirkt, daß der Justierbare Frequenzteiler die Impuls- -kettenfrequenz durch n+t teilt und dadurch die Ausgangszeit steuerung verzögert.If the step control or the step grid is roughly correct, the control signal level of the summing device falls between the two specified Thresholds, and the threshold detector produces an output that causes the adjustable frequency divider divides the frequency by a factor n. If the Step control is late, the control signal falls below the lower threshold value, and the threshold detector produces an output which causes the adjustable Divides the frequency divider by a factor n-1 and thereby the output step control is early, the level of the control signal exceeds the upper threshold, and the Threshold detector generates an output which causes the adjustable frequency divider divides the pulse chain frequency by n + t and thereby controls the output time delayed.

Es ist daher eine Aufgabe der Erfindung, ein feines, präzises Zeitsteuerungswiederherstellungssystem für die Benutzung bei digitalen Datenübertragungssystemen zu schaffen.It is therefore an object of the invention to provide a fine, precise timing recovery system for use in digital data transmission systems.

Es ist eine andere Auf gabe der vorliegenden Erfindung, eine Zeitsteuerungswiderherstellungsanordnung zu schafen, die bei empfangenen Signalen verwendet werden kann, die starke Zwischensymbolinterferenz enthalten und doch eine Zeitsteuerung aussergewöhnlich frei von Zittern und Schwankungen liefert.It is another object of the present invention to provide a timing recovery arrangement that can be used on received signals, the strong intersymbol interference included and yet a time control exceptionally free from tremors and fluctuations supplies.

Es ist eine andere Aufgabe der vorliegenden Erfindung, eine genaue Zeitsteuerungswiedergewinnungsanordnung zu schaffen, die einIach in der Arbeitsweise ist und unempfindlich gegen Driftfehler.It is another object of the present invention to provide an accurate To provide a timing recovery arrangement that is simple to operate is and insensitive to drift errors.

Das vorliegende Empfängerzeitsteuerungssystem benutzt das Differenzsignal zwischen zwei Anzapfungsverstärkungseinstellungen eines automatischen Anpassungsentzerrers als Zeitsteuerungssignal. Eine stabile Zeitgeberschaltung und eine Frequenzteilerkette in dem Empfänger erzeugen eine Kette von Zeitsteuerungsimpulsen. Das Zeitsteuerungssignal, das von den Entzerreranzapfungen abgeleitet wird, treibt einen ADDIER/LÖSCH-Kreis, der in der Frequenzteilerkette angeordnet ist, um die erzeugte Zeitsteuerungsimpulskette in das Raster des empfangenen Signales einzusetzen.The present receiver timing system uses the difference signal between two tap gain settings of an automatic adjustment equalizer as a timing signal. A stable timer circuit and a frequency divider chain in the receiver generate a train of timing pulses. The timing signal, which is derived from the equalization taps, drives an ADD / DELETE circuit, which is arranged in the frequency divider chain to generate the timing pulse chain to be inserted into the grid of the received signal.

Weitere Vorteile und Anwendungsbeispiele der Erfindung ergeben sich aus der beiliegenden Darstellung von Ausführungsbeispielen sowie aus der folgenden Beschreibung.Further advantages and application examples of the invention result from the attached representation of exemplary embodiments and from the following Description.

Es. zeigt: Fig. 1 einen typischen transversalen Entzerrer, der bei der vorliegenden Erfindung verwendet werden kann, Fig. 2 ein bexrorsugtes Ausführungsbeispiel der Erfindung, Fig. 3 ein zweites Ausführungsbeispiel der Erfindung, Fig. 4 die Schwellwerte, was zum Verständnis der Arbeitsweise der Ausführung nach Fig. 3 nützlich ist, Fig. 5 ein viertes Ausführungsbeispiel der Erfindung, das auf ditigale Weise eine propotionale Phasen-Justierung liefert, Fig. 6 ein fünftes Ausführungsbeispiel der Erfindung, das eine analoge proportionale Phasenschiebung verwendet, Fig. 7 eine ideale Impulsantwort einer Einseitenband-Teilantwortsignalisierung, wobei eine richtige und eine verzögerte Abtastung gezeigt ist, Fig. 8a Impulsabtastungen, Berichtigungen und Fehler in bis 8d den Entzerrererausgängen, und Fig. 9a Abtastungen einer typischen Systemimpulsantwort, bis 9c bei der die Abtastzeitsteuerung fehlerhaft verzögert ist und hierfür angewendete Korrekturen.It. Fig. 1 shows a typical transverse equalizer used at the present invention can be used, Fig. 2 shows a bexrorsugtes Embodiment of the invention, FIG. 3 shows a second embodiment of the invention, 4 shows the threshold values, which helps to understand the operation of the embodiment according to Fig. 3 is useful, Fig. 5 is a fourth embodiment of the invention based on digital way provides a proportional phase adjustment, FIG. 6 shows a fifth exemplary embodiment of the invention using analog proportional phase shifting, FIG. 7 an ideal impulse response of a single sideband partial response signaling, where a correct and delayed sampling is shown, Fig. 8a pulse samples, corrections and errors in to 8d of the equalizer outputs, and FIG. 9a samples of a typical System impulse response, up to 9c in which the sampling timing is incorrectly delayed and corrections applied to it.

Fig. 1 zeigt einen transversalen Entzerrer 8, der ein Basi sbandsignal 9 einer Schri ttübertragungs geschwindigkeit empfängt, das einer vielfach angezapften Verzögerungsleitung 10 zugeführt wird. Justierbare Verstärker 11 (Dämpfungseinrichtungen) sind mit den jeweiligen Anzapfungen der Verzögerungsleitung verbunden. Die Ausgänge aller Verstärker 11 (gekennzeichnet durch ein mit einem Index versehenes g) sind der Summierungseinrichtung 12 zugeführt. Der Ausgang der Summierungseinrichtung 12 erscheint am Anschluss 13 und bildet den Ausgang des Entzerrers.Fig. 1 shows a transversal equalizer 8, which sbandsignal a Basi 9 receives a step transmission speed, that of a multiple tapped Delay line 10 is supplied. Adjustable amplifiers 11 (damping devices) are connected to the respective taps of the delay line. The exits all amplifiers 11 (identified by an indexed g) are the summing device 12 is supplied. The output of the summing device 12 appears at connection 13 and forms the output of the equalizer.

Wie bekannt, arbeitet der transversale Entzerrer, um ein empfangenes Signal huber den Verzerrungskanal zu entzerren mittels Einstellung der Anzapfungs-Dämpfullgseinrichtungen, um die Zwischensymbolinterferenzkomponenten während der Abtastzeiten auf minimale Inerte zu reduzieren.As is known, the transversal equalizer works to a received To equalize the signal over the distortion channel by setting the tapping damping devices, to minimize the intersymbol interference components during the sampling times Inert reduce.

In der US-Patentschrift Nr. 3 508 153 ist ein transversaler Entzerrer offenbart. In Fig. 3 Jener Patentschrift wird ein Entzerrer des Typs gezeigt, der für das vorliegende genaue Zeitsteuerungwiedergewinnungssystem verwendet werden kann. Eine anderer bekannter Entzerrer, der für das vorliegende Zeitsteuerungssystem verwendet werden kann, ist in der US-Patentschrift Nr. 3 414 819 offenbart. In einer weiteren US-Patentschrift 3 368 168 wird ein kompatibler Entzerrer gezeigt. Bei jedem dieser bekannten Entzerrer würden die Eingänge für die vorliegende Erfindung von den Ausgängen der justierbaren Dämpfungseinrichtungen in zu beschreibender Weise abgenommen werden.In U.S. Patent No. 3,508,153 there is a transverse equalizer disclosed. In Fig. 3 of that patent there is shown an equalizer of the type which can be used for the present accurate timing recovery system can. Another known equalizer that was used for the present timing system can be used is disclosed in U.S. Patent No. 3,414,819. In a Another U.S. Patent 3,368,168 shows a compatible equalizer. at each of these known equalizers would be the inputs to the present invention of the outputs of the adjustable damping devices in a manner to be described be removed.

Gemäß Fig. 2 erzeugt ein stabiler Zeitgeber 21 eine Kette schmaler Impulse mit einer Impulsgeschwindigkeit, die höher liegt als die Schrittgeschwindigkeit der Datenübertragung (typischerweise 1.000 bis 10.000 mal höher als die Schrittgeschwindigkeit). Eine Frequenzteilerkette 22 empfängt diese Kette von schmalen Impulsen und teilt deren Frequenz auf einen niedrigeren Wert,der immer noch über dem der Schrittübertragungsgeschwindigkeit liegt. Bei einigen Anwendungen kann es erwünscht sein, die Frequenzteilerkette 22- fortzulassen und in solchen Fällen kann der letzte Frequenzteiler 24 benutzt werden, um die Frequenz des stabilen Zeitgebers auf die Schrittbertragungsgeschwindigkeit herunterzuteilen. Eine ADDIER/tÖ.SCHEinrichtung 23 empfängt die Ausgangsimpulskette der Frequenzteilerkette 22 und addiert oder löscht einen Impuls zu der bzw. von der Kette-in Übereinstimmung mit dem Befehissignal von dem Komparator 20. Bei der in Fig. 2 gezeigten Anordnung wird das Impulsaddieren oder -löschen einmal in jeder Schrittzeit vorgenommen. Das Addieren oder Löschen könnte dagegen auch einmal alle n-Schrittzeiten durchgeführt werden, wobei n eine ganze Zahl zwischen 1 und 1.000 ist, unter Verwendung eines Zeitsteuerungssignals,\das von einem Zwischenpunkt in der Frequenzteilerkette 24 abgenommen wird, um ein nicht gezeigtes Gatter zu steuern, das das Steuersignal von der 1-Bit-Vergleicherschaltung 20 zu der ADDIER/LÖSCH-Schaltung 23 durchlassen oder es sperren würde. Der Komparator 20 in dem gezeigten Ausführungsbeispiel empfängt Signale, die proportional den Verstärkungseinstellungen der justierbaren Verstärker 11 sind. Die Verstärkungseinstellungen sind in Fig. 1 mit g-1 und gl bezeichnet. Dieses sind die Verstärker zu beiden Seiten des Hauptimpulsverstärkers mit der Bezeichnung gOe Bei einem Anpassungsentzerrer werden die Verstärkungen(oder Dämpfungen) g-1 und gl kontinuierlich justiert, um den Kontrollsignalen, die in dem Entzerrer gebildet werden, proportional zu sein.Referring to Fig. 2, a stable timer 21 produces a narrower chain Pulses with a pulse speed that is higher than the walking pace data transmission (typically 1,000 to 10,000 times higher than walking speed). A frequency divider chain 22 receives this chain of narrow pulses and divides it their frequency to a lower value, which is still above that of the step transmission speed lies. In some applications it may be desirable to use the frequency divider chain 22- omit and in such cases the last frequency divider 24 can be used, the frequency of the stable timer to the step transmission speed to divide down. An ADDING / TOOLING device 23 receives the output pulse train the frequency divider chain 22 and added or cancels an impulse to or from the chain in accordance with the command signal from the comparator 20. In the arrangement shown in Fig. 2, the pulse is added or deleted done once in each step time. Adding or deleting could be against it can also be performed once every n-step times, where n is an integer between 1 and 1,000, using a timing signal from an intermediate point in the frequency divider chain 24 is removed to a gate, not shown control the control signal from the 1-bit comparator circuit 20 to the ADD / ERASE circuit 23 would let through or block it. The comparator 20 in the exemplary embodiment shown receives signals proportional to the gain settings of the adjustable Amplifier 11 are. The gain settings are shown in Fig. 1 with g-1 and eq designated. These are the amplifiers on either side of the main pulse amplifier with the designation gOe With a matching equalizer, the gains (or Attenuations) g-1 and gl continuously adjusted to match the control signals in the equalizer can be made to be proportional.

Diese Kontrollsignale können direkt zur Darstellung der Anzapfungsverstärkungseinstellungen g-1 und g1 benutzt werden. Anstelle der Benutzung der Anzapfungsverstärkungen könnten auch die Signale an den Ausgängen der Verstärker (oder Vervielfacher) verwendet werden, jedoch würde dieses infolge der Pseudo-Zufälligkeit der Daten ein stärkeres Zittern der Zeitsteuerung zur Folge haben, sofern nicht extrem winzige Inkremente der Zeitsteuerung benutzt werden.These control signals can be used directly to represent the tap gain settings g-1 and g1 can be used. Instead of using the tap reinforcements, you could also uses the signals at the outputs of the amplifiers (or multipliers) but this would be a stronger one due to the pseudo-randomness of the data Timing tremors, unless extremely tiny increments the time control can be used.

Der Komparator 20 vergleicht das Vorzeichen der Differenz zwischen den Signalen gl und g-1, d.h. sign (g1 - g 1) und liefert ein Signal, daß das Vorzeichen angibt, zur ADDIER/LOSClI~Einric}ltung 23. Eine frühe Schrittzeitsteuerung bewirkt, daß die Differenz gl - g1 positiv wird, wo hingegen eine späte Schrittzeitsteuorung bewirkt, daß die Differenz g1 - g 1 negativ wird. Wenn das Signal von em Komparator positiv ist, löscht die ADDIJ3R/LOvCII-Einrichtung einen Impuls der Impulskette und verzögert dadurch die Schrittzeitsteuerung. Wenn das Signal vom Komparator negativ ist, addiert der ADDIER/LÖSCH-Kreis einen Impuls zur Zeitsteuerungsimpulskette hinzu und schiebt die Schrittzeitsteuerung voran. Der Ausgang des ADDIEl/LÖSCH-Kreises wird einer zweiten Frequenzteilerkette 24 zugeführt, die die Impulskettenfrequenz auf die gewünschte Schrittübertragungsgeschwindigkeit herunterteilt. Der Ausgang des Frequenz teilers 24 ist der Ausgang der Schrittzeit-Steuerimpulse, die für die Verwendung in dem Empfänger am Anschluss 27 zur Verfügung stehen. Ein Empfänger verwendet die Zeitsteuerungsimpulse allgemein zur Betätigung von Abfrageeinrichtungen, Demudolatoren oder anderen Schaltkreisen, die einer exakten Zeitsteuerung bedürfen.The comparator 20 compares the sign of the difference between the signals gl and g-1, i.e. sign (g1 - g 1) and provides a signal that the sign indicates for ADDIER / LOSClI ~ Einric} ltung 23. An early step timing causes that the difference gl - g1 becomes positive, where on the other hand a late one Step timing causes the difference g1 - g 1 to be negative. If that Signal from em comparator is positive, the ADDIJ3R / LOvCII device clears one Pulse of the pulse chain and thereby delays the step timing. If that Signal from the comparator is negative, the ADD / DELETE circuit adds a pulse to the Timing pulse train and advances the step timing. Of the The output of the ADDIEl / DELETE circuit is fed to a second frequency divider chain 24, which adjusts the pulse train frequency to the desired step rate divided down. The output of the frequency divider 24 is the output of the step timing control pulses, which are available for use in the receiver at connection 27. A Receiver generally uses the timing pulses to operate interrogators, Demudolators or other circuits that require precise timing.

Fig. 3 zeigt eine Variation der Zeitsteuerungwiedergewinnungsausführung, bei der eine Summiereinrichtung 30 die Verstärkungseinstellungen der Entzerrerverstärker (oder Vervielfacher), die mit g1, g ., g2 und g-2 bei den entsprechenden Anschlüssen 33, 34, 35 und 36 bezeichnet sind, aufnimmt. Die Eingänge g-1 und g2 werden von den Eingängen gX und g . subtrahiert. Das Ausgang signal der Summiereinrichtung ist mit S bezeichnet und wird einem Schwellwertdetektor 31 zugeführt. Der Schwellwertdetektor liefert eines von drei möglichen Ausgangssignalen, entweder A, B oder C.Fig. 3 shows a variation of the timing recovery implementation, in which a summing device 30 the gain settings of the equalization amplifier (or multipliers) starting with g1, g., g2 and g-2 at the corresponding ports 33, 34, 35 and 36 are designated, receives. The inputs g-1 and g2 are from the inputs gX and g. subtracted. The output signal of the summing device is denoted by S and is fed to a threshold value detector 31. The threshold detector provides one of three possible output signals, either A, B or C.

In Fig. 4 sind die Schwellwerte des Schwellwertdetektors 31 gezeigt. Aus dem Diagramm und der Beschriftung ist zu sehen, daß, wenn das Signal S kleiner als -T ist, welches den unteren Schwellwert darstellt, ein Signal A von dem Schwellwertdetektor 31 übertragen wird. Ein Signal B erscheint, wenn das Signal S zwischen den oberen Schwellwert +T und den unteren Schwellwert -T fällt, und das Signal C erscheint, wenn S größer als der obere Schwellwert +T ist.The threshold values of the threshold value detector 31 are shown in FIG. From the diagram and the label it can be seen that when the signal S is smaller as -T, which represents the lower threshold value, is a signal A. from the threshold detector 31 is transmitted. A signal B appears when the signal S falls between the upper threshold + T and the lower threshold -T, and that Signal C appears when S is greater than the upper threshold value + T.

Gemäß Fig. 3 werden die drei Ausgangspegelsignale A, B und C dem Frequenzteiler zugeführt, der im wesentlichen drei Stadien aufweist: Teilungsfaktor n-l (erscheint nach Empfang des Signals A) Teilungsfaktor n (erscheint nach Empfang des Signals B), und Teilungsfaktor n+1 (erscheint nach- Empfang des Signals C) Praktisch kann der justierbare Frequenzteiler ein Zähler sein, der n-1, n oder n+l Eingangsimpulse zählt, bevor er einen Ausgangsimpuls erzeugt. Auf diese Weise wird das Eingangssignal, das von dem Frequenzteiler 22 oder, in einigen Fällen, direkt vom stabilen Zeitgeber 21 kommt, durch n-1, n oder n+1 frequenzgeteilt infolge eines Befehles eines A, B bzw. C-Signales. Der Ausgang des justierbaren Frequenzteilers 32 wird dann dem festen Frequenzteiler 24 zugeführt, dessen Ausgang am Anschluss 27 die Ausgangsschrittzeitsteuerungsgeschwindigkeit darstellt.Referring to Fig. 3, the three output level signals A, B and C are given to the frequency divider which essentially has three stages: division factor n-l (appears after receiving the signal A) Division factor n (appears after receiving the signal B), and division factor n + 1 (appears after receiving the signal C) Practically can the adjustable frequency divider can be a counter with n-1, n or n + l input pulses counts before it generates an output pulse. In this way the input signal that from the frequency divider 22 or, in some cases, directly from the stable timer 21 comes, frequency divided by n-1, n or n + 1 as a result of an A command, B or C signals. The output of the adjustable frequency divider 32 is then the fixed frequency divider 24, the output of which at terminal 27 is the output step timing speed represents.

Wenn die Schrittzeitsteuerung ungefähr richtig ist, fällt das Signal S von der Summieranordnung zwischen die beiden Schwellwerte und der Schwellwertdetektor wird dann den Ausgang B erzeugen, der bewirkt, daß der justierbare Frequenzteiler die Frequenz durch n teilt. Wenn die Schrittzeitsteuerung spät liegt, fällt das Signal S unter den unteren Schwellwert -T, und der Schwellwertdetektor erzeugt einen Ausgang B, der seinerseits bewirkt, daß der justierbare Frequenzteiler durch n-1 teilt und dadurch die Ausgangsschrittsteuerung vorwärtsschiebt. Wenn das Signal S früh liegt, übersteigt das Signal S den oberen Schwellwert +T und der Schwellwertdetektor erzeugt ein Ausgangssignal C,-das seinerseits bewirkt, daß der~justierbare Frequenzteiler die Impulskettenfrequenz durch n+1 teilt und dadurch das Ausgangsschrittzeitsteigerungssignal verzögert.When the step timing is about right, the signal falls S from the summing arrangement between the two threshold values and the threshold value detector will then produce the output B which causes the adjustable frequency divider divides the frequency by n. If the step timing is late, that falls Signal S below the lower threshold -T, and the threshold detector generates one Output B, which in turn causes the adjustable frequency divider divides by n-1 and thereby advances the output step control. If that Signal S is early, the signal S exceeds the upper threshold + T and the threshold detector generates an output signal C, which in turn causes the adjustable frequency divider divides the pulse train frequency by n + 1 and thereby the output step timing increase signal delayed.

Die folgenden sind typische numerische Werte, die bei der genauen Zeitsteuerungskorrektur, die in Fig. 3 gezeigt ist, bei einem sehr guten Datenempfänger verwendet werden: Zeitgeberfrequenz = 9,6 Megahertz Erster Frequenzteiler entfällt.The following are typical numerical values that will be used with the exact The timing correction shown in Figure 3 for a very good data receiver can be used: timer frequency = 9.6 megahertz. First frequency divider is omitted.

Frequenzteilerverhältnis des zweiten Frequenzteilers = 250 Einstellungen des Schwellwertdetektors: Oberer Wert bei g1 g-1 = 0,001 g0 Unterer Wert bei g1 - g 1 = 0,001 g0 Frequenzteilerverhältnis n, das nominell in dem justierbaren Frequenzteiler verwendet wird = 8 Schrittgeschwindigkeit = 4.800 Schritte pro Sekunde (4.800 bauds per second) Gemäß Fig. 5 subtrahiert die Summieranordnung 50 die ungeraden Signale g 1 + g 2 + g 3 + ... von den ungeraden Signalen g1 + g2 + g3 + ..., welche Signale proportional den Anzapfungsdämpfungseinrichtungen des Entzerrers nach Fig. 1 sind. Der Ausgang der Summieranordnung ist dann ein Steuersignal gleich dieser Differenz. Das Signal wird dann zu einer Vielfachimpuls-ADDIER/LÖSCH-Anordnung 53 geführt. Frequency division ratio of the second frequency divider = 250 settings of the threshold value detector: upper value at g1 g-1 = 0.001 g0 lower value at g1 - g 1 = 0.001 g0 frequency divider ratio n, the nominal in the adjustable frequency divider is used = 8 step speed = 4,800 steps per second (4,800 bauds per second) According to FIG. 5, the summing arrangement 50 subtracts the odd signals g 1 + g 2 + g 3 + ... of the odd signals g1 + g2 + g3 + ..., which signals are proportional to the tap attenuators of the equalizer of FIG. The output of the summing arrangement is then a control signal equal to this difference. The signal is then fed to a multiple pulse ADD / ERASE arrangement 53.

Der Eingang der Vielfach-ADDIER/LÖSCH-Einrichtung wird von der Frequenzteilerkette 22 abgeleitet. die ihrerseits verhält ihren Eingang von dem stabilen Zeitgeber 21; oder es kann, wie an früherer Stelle vorgeschlagen, bei einigen Anwendungen erwünscht sein, den Eingang der Vielfach-ADDIER/LÖSCll-Anordnung direkt von dem stabilen Zeitgeber 21 zu erhalten. Die Vielfachimpuls-ADDIER/LÖSCH-Einrichtung addiert oder löscht eine Anzahl von Impulsen, deren Anzähl abhängig ist und proportional ist der Größe und dem Vorzeichen des Steuersignals der Suramiereinrichtung 50. Die Phasenverschiebung der Zeitsteuerungsimpulskette, die von der Vielfachimpuls-EDDIER/LÖSCH-Anordnung 53 resultiert, ist daher proportional dem Steuersignal. Der Ausgang der ADDIER/LÖSCii-Einrichtung 53 wird dann der zweiten Frequenzteilerkette 24 zugeführt, deren Ausgang das gewünschte Schrittzeitsteuerungssignal ist und am Anschluss 27 erscheint.The input of the multiple ADD / DELETE facility becomes from the frequency divider chain 22 derived. which, in turn, prevents its entrance from the stable timer 21; or it can, as suggested earlier, at In some applications it may be desirable to use the input of the multiple ADD / SOLVE arrangement directly from the stable timer 21. The multi-pulse ADD / DELETE facility adds or deletes a number of pulses, the number of which is dependent and proportional is the size and the sign of the control signal of the Surami device 50. The Phase shift of the timing pulse train produced by the multiple pulse EDD / ERASE arrangement 53 is therefore proportional to the control signal. The output of the ADDIER / LÖSCii device 53 is then fed to the second frequency divider chain 24, the output of which is the desired Timing signal and appears on terminal 27.

Eine andere Ausführungsform der vorliegenden Erfindung ist in Fig. 6 gezeigt, wobei die Summiereinrichtung 50 die Signale (g1 + g3 + g5 + g7 + ...) - (g-1 + g-3 + g5 + g-7 + ...) erhält. Das Signal der Summieranordnung, das gleich der Differenz der empfangenen Werte ist, wird dann einem Digitalanalogwandler 62 zugeführt, der das Eingangsdifferenzsignal in ein analoges Steuersignal umwandelt, das der Differenz proportional ist. Das Signal aus dem Digitalanalogwandler wird dann dem Phasenmodulator 61 zugeführt, der die Impulskette entweder von dem stabilen Zeitgeber direkt, wie vorher erwähnt, oder von dem Frequenzteiler 22 erhält, nachdem die Impulskette mittels der Filteranordnung 60 in eine Sinuswelle umgewandelt wurde. Die Phase der empfangenen Sinuswelle-wird dann phasenmoduliert als Funktion des von dem Digitalanalogwandler 62 empfangenen Signals, wobei das modulierte Signal dann einem' Sinuswellen-Impulskettenwandler 68 zugeführt wird. Der Impulskettenwandler wandelt die Sinuswelle in ein proportionales Impulskettensignal um, das der Frequenzteilerkette 24 zugeführt wird, deren Ausgang das gewünschte Schjittzeitsteuerungssignal darstellt, welches zum Anschluss 27 geführt wird. Der !inuswellen-Impulskettenvrandler 68 besteht aus einem Verstärker 62, der das Signal aus dem Phasenmodulator G1 verstärkt, das dann einem Begrenzer 63 zugeführt wird, der das verstärkte Signal zerhackt, um ein proportionales Rechteckwellensignal zu bilden. Das Rechteckwellensignal wird dann dem Differentiator 64 zugeleitet, der es in korrespondierende Impulssignale differenziert, wobei der Ausgang des Differentiators der Frequenzteilerkette 24 zugeführt wird.Another embodiment of the present invention is shown in Fig. 6, the summing device 50 the signals (g1 + g3 + g5 + g7 + ...) - (g-1 + g-3 + g5 + g-7 + ...) receives. The signal of the summing arrangement, the same the difference in the received values is then sent to a digital to analog converter 62 which converts the input differential signal into an analog control signal, that is proportional to the difference. The signal from the digital to analog converter becomes then fed to the phase modulator 61, the pulse train either from the stable Timers received directly, as previously mentioned, or from the frequency divider 22 afterwards the pulse train has been converted into a sine wave by means of the filter arrangement 60. The phase of the received sine wave is then phase modulated as a function of the received signal from digital to analog converter 62, the modulated signal then fed to a sine wave pulse train converter 68. The pulse chain converter converts the sine wave into a proportional pulse train signal, that of the frequency divider chain 24 supplied whose output is the desired switching timing signal represents which is led to connection 27. The! Inuswellen-Impulse-Chain Vrandler 68 consists of an amplifier 62, which amplifies the signal from the phase modulator G1, which is then fed to a limiter 63 which chops the amplified signal, to form a proportional square wave signal. The square wave signal becomes then fed to the differentiator 64, which converts it into corresponding pulse signals differentiated, the output of the differentiator of the frequency divider chain 24 is fed.

In den folgenden Figuren wird eine Signalerklärung beschrieben, wie die bevorzugten Ausführungsformen im Bereich von Systemeimpulsen für eine seitenbandteilantwortsignalisierung arbeiten: Fig. 7 zeigt die Systemimpulsantwort mit genauer Entzerrung und optimaler Trägerphase. Fig. 7 zeigt ebenfalls die ideale Abtastzeitsteuerung in ausgezogenen Linien und eine verzögerte Abtastzeitsteuerung in gestrichelten Linien, wobei die ideale Abtastzeitsteuerung l2 = l0 und alle l's Null sind, wo die l's die Impulsantwortamplituden-Abtastungen sind, wie in Fig. 7 bezeichnet. Die Iiauptwirkung der verzögerten Abtastzeitsteuerung ist es, zu bewirken, daß und l3 positiv werden, während 1 negativ wird.In the following figures a signal explanation is described how the preferred embodiments in the range of system pulses for partial sideband response signaling work: Fig. 7 shows the system impulse response with more precise and optimal equalization Carrier phase. Fig. 7 also shows the ideal sampling timing in full Lines and a delayed sample timing in dashed lines, the ideal sample timing l2 = l0 and all l's are zero where the l's are the impulse response amplitude samples are as indicated in FIG. The main effect of the delayed sample timing is to cause and 13 to go positive while 1 goes negative.

Die Fig. 8a bis 8d illustrieren die Wirkung der Entzerreranzapfungen g-1 und gl zur Korrektur der von der verzögerten Abtastzeitsteuerung bewirkten Fehler. Die Fig. 8a bis 8d zeigen nicht genau alle Wirkungen der verzögerten hbtast-(oder Schritt-) Zeitsteuerung oder die Folgen aller Entzerreranzapfungen zur Korrektur dieser Wirkungen, sondern diese Figuren zeigen die Gründe dafür, daß gl - g-1 1 zur Steuerung der Schrittzeitsteuerung verwendet werden kann.FIGS. 8a to 8d illustrate the effect of the equalizer taps g-1 and g1 to correct the errors caused by the delayed sampling timing. Figures 8a through 8d do not show exactly all of the effects of the delayed touch (or Step) time control or the consequences of all equalizer taps for correction of these effects, rather these figures show the reasons that gl - g-1 1 can be used to control step timing.

Fig. 8a,die aus Fig. 7 zu erhalten ist, illustriert die Abtastungen / 1 und 3, die an der Hauptentzerreranzapfung erscheinen (ohne Entzerreranpassung an den Zeitsteuerungsfehler) als Ergebnis des Zeitsteuerungsfeblers.Fig. 8a, which can be obtained from Fig. 7, illustrates the Scans / 1 and 3 that appear at the main equalizer tap (without equalizer adjustment the timing error) as a result of the timing mistake.

Die Entzerreranzapfung g-1 schafft eine Wiederholung der Systemimpulsantwort vervielfacht um g-1 und um eine Schrittzeit vorgeschoben. Da die Hauptabtastungen der Impulsantwort l0 und l2 sind, sind die Hauptabtastungen dieser Wiederholung jene in Fig. Sb gezeigten. Diese Entzerreranzapfungsverstärkung wird automatisch justiert, u:n ß1 - l-1 gegen Null zu bringen, und nimmt daher einen negativen lAert an, um die in Fig. 8b gezeigten negativen Wiederholungsabtastungen zu schaffen. In ähnlicher Weise wird die Anzapfungsverstärkung g1 positiv, um die in Fig. 8c gezeigte Korrektur zu liefern. Fig. 8d zeigt die näherungsweisen Ergebnisse der kombinierten Wirkung der Justierungen der beiden Entzerreranzapfungsverstärkungen. Der Hauptpunkt ist, daß die verzögerte Zeitsteuerung bewirkt, daß g1 - g-1 positiv wird. Wenn daher g1 - g 1 positiv wird, sollte die Schrittzeitsteuerung vorgeschoben werden. Die gleiche allgemeine Methode zur genauen Zeitsteuerungskorrektur kann bei anderen Signalisierungstypen verwendet werden.The equalizer tap g-1 creates a repetition of the system impulse response multiplied by g-1 and advanced by one step time. As the main scans of the impulse response are l0 and l2 are the main samples of this iteration those shown in Fig. 5b. This equalizer tap gain becomes automatic adjusts to bring u: n ß1 - l-1 to zero, and therefore takes a negative value to provide the negative repeat samples shown in Figure 8b. Similarly, the tap gain g1 becomes positive by that shown in Figure 8c to deliver the correction shown. Fig. 8d shows the approximate results of combined effect of the adjustments of the two equalizer tap gains. The main point is that the delayed timing causes g1-g-1 to be positive will. Therefore, when g1-g 1 becomes positive, step timing should be advanced will. The same general method of accurate timing correction can be used used with other types of signaling.

Zum Beispiel bei Datenübertragung mittels konventioneller Signalisierung anstelle von Teilantworten.For example, when transmitting data using conventional signaling instead of partial answers.

Die Fig. 9a bis 9c zeigen eine typische entzerrte Systemimpulsantwort. Bei verzögerter Abtastzeitsteuerung sind die Abtastungen wie in Fig. 9a illustriert; wohingegen bei korrekter Zeitsteuerung l0 in die Spitze der Impulsantwort fällt und alle anderen Amplitudenabtastungen ideal Null sind. Wie durch Fig 9b illustriert, bewirkt die verzögerte Abtastzeitsteuerung, daß g1 - g-1 positiv wird0 Die Abtastzeitsteuerung sollte vorgeschoben werden, wenn g1 - g-1 positiv ist und sollte verzögert werden, wenn g1 - g-1 negativ ist. In ähnlicher Weise kann jede von verschiedenen Funktionen der g's zur Steuerung der Schritabtastzeitsteuerung bei konventionellen Signalisierungsanwendungen verwendet werden.FIGS. 9a to 9c show a typical equalized system impulse response. With delayed sample timing, the samples are as illustrated in Figure 9a; whereas with correct timing, l0 falls into the peak of the impulse response and all other amplitude samples are ideally zero. As illustrated by Fig 9b, the delayed sampling timing causes g1 - g-1 to become positive 0 the sampling timing should be advanced if g1 - g-1 is positive and should be delayed, when g1 - g-1 is negative. Similarly, each of them can be different Functions the g's for controlling the step scanning timing in conventional signaling applications be used.

Die Erfindung wurde anhand von Ausführungsbeispielen beschrieben, die in vielfacher Hinsicht variiert werden können, ohne den Rahmen der Erfindung zu verlassen.The invention has been described on the basis of exemplary embodiments, which can be varied in many ways without the scope of the invention to leave.

Claims (16)

Patentansprüche Claims Genaues Zeitsteuerungwiedergewinnungssystem kombiniert mit einem transversalen Anpassungsentzerrer, der eine vielfach angezapfte Verzögerungsleitung aufweist mit Justierbaren Dämpfungen (oder Verstärkungen), die an jede Verzögerungsleitungsanzapfung angeschlossen sind, mit einer Uauptanzapfung für eine Hauptsignalkomponente und einer Summierschaltung zur Kombinierung der gedämpfen Ausgänge der Anzapfungen zu einem einzigen koodinierten Signal gekennzeichnet durch die Kombination folgender Merkmale: a) Eine Differenzbildungsanordnung zur Bildung der Differenz zwischen Anzapfungsverstärkungen zu beiden Seiten der Hauptsignalanzapfung und zur Schaffung eines Differenzsignals, das dieser Differenz proportional ist; b) einen stabilen Zeitgeber zur Schaffung einer Impulskette, deren Frequenz größer ist als die erforderliche Schrittzeitsteuerungsgeschwindigkeit; c) eine ADDIER/LÖSCH-Einrichtung, die die Impulskette des stabilen Zeitgebers und das Differenzsignal der Differenzanordnung aufnimmt, um Impulse zu bzw.Accurate timing recovery system combined with a transverse Matching equalizer that has a multiple tapped delay line with Adjustable attenuations (or gains) attached to each delay line tap are connected, with a main tap for a main signal component and a summing circuit for combining the attenuated outputs of the taps a single coordinated signal characterized by the combination of the following Features: a) A difference formation arrangement for forming the difference between Tap reinforcements on either side of the main signal tap and creation a difference signal proportional to that difference; b) a stable one Timer to create a pulse train with a frequency greater than the required one Step timing speed; c) an ADD / DELETE facility, which the Pulse train of the stable timer and the difference signal of the differential arrangement picks up to stimulate or von der Impulskette zu addieren oder zu löschen als Antwort auf das Differenzsignal; und d) Frequenzteilereinrichtungen zur Teilung der Frequenz der Impulskette auf die Schrittgeschwindigkeit, um eine Ausgangsirnj>ulskette zu schaffen, die zeitlich auf das empfangene Datensignal abgestimmt ist. from the pulse train to add or delete in response to that Difference signal; and d) frequency dividing devices for dividing the frequency of the Pulse chain on the walking pace to produce an output brain chain create that is timed to match the received data signal. 2. Genaues Zeitsteuerungwiedergewinnungssystem nach Anspruch 1, gekennzeichnet durch eine Frequenzteilereinrichtung, die die Impulskette des stabilen Zeitgebers aufnimmt, um deren Frequenz auf eine Frequenz runterzuteilen, die größer als die chrittgeschwindigkeit ist, wobei dieses Signal der ADDIER/LÖSCH-Einrichtung zugeführt wird.2. Accurate timing recovery system according to claim 1, characterized by a frequency dividing device which the pulse train of the stable timer records to divide their frequency down to a frequency that is greater than the step speed, this signal being fed to the ADD / DELETE device will. 3. Genaues Zeitsteuerungwiedergewinnungssystem nach Anspruch 1, dadurch gekennzeichnet, daß die Differenzbildungseinrichtung die Differenz zwischen hinsichtlich der Hauptanzapfung gleich angeordneten Anzapfungsverstärkungen bildet.3. An accurate timing recovery system according to claim 1, characterized in characterized in that the differentiating means is the difference between with respect to the main tap forms tap reinforcements arranged in the same way. 4. Genaues Zeitsteuerungwiedergewinnungssystem nach Anspruch 1, dadurch gekennzeichnet, daß die Differenzbildungseinrichtung die Differenz zwischen hinsichtlich der IInuptanzapfungen ungeradzahlig angeordneten Anzapfungsverstärkungen bildet.4. Accurate timing recovery system according to claim 1, characterized characterized in that the differentiating means is the difference between with respect to of the main taps forms unevenly arranged tap reinforcements. 5. Genaues Zeitsteuerungwiedergewinnungssystem kombiniert mit einem transversalen Anpassungsentzerrer mit einer vielfach angezapften Verzögerungsleitung mit justierbaren Dämpfungen (oder Verstärkungen) die mit jeder Verzögerungs leitungsanzapfung verbunden sind, mit einer Hauptanzapfung für eine Hauptsignalkomponente und mit einer Summiereinrichtung zur Kombinierung der gedämpften Ausgänge der Anzapfungen zu einem einzigen koodinierten Signal, gekennzeichnet durch die Kombination folgender Merkmale: a) Eine Differenz-bildungseinricIltung zur Bildung der Differenz zwischen zu beiden Seiten der Hauptsignalanzapfung gelegenen Anzapfungsverstärkungen und zur Schaffung eines dieser Differenz proportionalen Differenzsignales; b) ein stabiler Zeitgeber zur chaffung einer Impulskette, deren Frequenz höher als die erforderliche Schrittzeitsteuerungsgeschwindigkeit ist; c) eine erste Frequenzteilereinrichtung zur Aufnahme der Impulskette des Zeitgebers und zur Teilung der Frequenz der Impuiskette auf einen Viert, der immer noch größer als die Schrittsignalgeschwindigkeit ist; d) eine ju tierbare Frequenzteilereinrichtung zur Teilung der Impulskette von der ersten Frequenz teilereinrichtung um einen festen Betrag n nach Empfang eines ersten Steuersignales und um n+1 nach Empfang eines zweiten Steuersignales und um n-1 nach Empfang eines dritten Steuersignales, wobei die gerade Zahl 1 einem Impuls der Impulskette entspricht; e) ein Uchwellwertdetektor zur Aufnahme des Differenzsignal es und zur Bildung eines ersten Steuersignales, wenn das Differenzsignal zwischen einen oberen ud einen unteren Schwellwert fällt, und des zweiten .-teuersignals, wenn das Differenzsignal oberhalb des oberen Schwellwertes liegt, und des dritten Steuersignals, wenn das Differenzsignal unter dem unteren Schwellwert liegt, und f) eine zweite Frequenzteilereinrichtung, die das Ausgangssignal der justierbaren Frequenzteiler einrichtung aufnimmt um dieses Signal auf die Schrittübertragungsgeschwindigkeit runterzuteilen.5. Accurate timing recovery system combined with one transverse matching equalizer with a multi-tapped delay line with adjustable attenuations (or reinforcements) that are tapped with each delay line are connected, with a main tap for a main signal component and with a summing device for combining the attenuated outputs of the taps into a single coordinated signal, characterized by the combination of the following Features: a) A difference-forming device for forming the difference between tap reinforcements and located on either side of the main signal tap to create a difference signal proportional to this difference; b) a stable timer to create a pulse train whose frequency is higher than is the required step timing speed; c) a first frequency divider device for recording the pulse train of the timer and for dividing the frequency of the pulse train to a fourth that is still greater than the pace signal speed; d) a ju tierbaren frequency divider device for dividing the pulse train of the first frequency divider device by a fixed amount n after receiving a first Control signal and by n + 1 after receiving a second control signal and by n-1 after Receipt of a third control signal, the even number 1 being a pulse of the pulse train is equivalent to; e) a Uchwellwertdetektor for receiving the difference signal it and for Formation of a first control signal when the difference signal between an upper ud falls a lower threshold value, and the second. -control signal when the difference signal is above the upper threshold, and the third control signal, if the Difference signal is below the lower threshold value, and f) a second frequency divider device, which takes up the output signal of the adjustable frequency divider device around this To divide the signal down to the step transmission speed. G. Genaues Zeitsteuerungwiedergewinnungssystem nach Anspruch 5, dadurch gekennzeichnet, daß die Surnmierungs einrichtung die Differenz zwischen hinsichtlich der Hauptanzapfung symmetrisch gelegenen Anzapfungsverstärkungen bildet.G. The accurate timing recovery system of claim 5, characterized in characterized in that the means of summing the difference between with respect to the main tap forms symmetrically located tap reinforcements. 7. Genaues Zeitsteuerungwiedergewinnungssystem nach Anspruch 5, dac?urcll ge]ennzeichnet, daß die Summierungseinrichtung die Differenz zwischen hinsichtlich der Hauptanzapfung gerade gelegenen Anzapfungsverstärkungen bildet.7. The accurate timing recovery system of claim 5, dac? Urcll ge] indicates that the summing device is the difference between with respect to the main tap forms just-located tap reinforcements. 8. Genaues Zeitsteuerungwiedefgewinnungssystem nach Anspruch 5, dadurch gekennzeichnet, daß die Summierungseinrichtung die Differenz zwischen hinsichtlich der Hauptanzapfung ungerade gelegenen Anzapfungsverstärkungen bildet.8. Accurate timing recovery system according to claim 5, characterized in characterized in that the summing means is the difference between with respect to the main tap forms odd tap reinforcements. 9. Genaues Zeitsteuerungwiedergewinnungssystem kombiniert mit einem transversalen Anpassungsentzerrer mit einer vielfach angezapften Verzögerungsleitung mit justierbaren Dämpfungen (oder Verstärkungen), die mit jeder Verzögerungsleitungsanzapfung verbunden sind, mit einer IIauptanzapfung für eine Iiauptsignalkomponente und mit einem Summierkreis zur Kombinierung der gedämpften Ausgänge der Anzapfungen zu einem einzigen koodinierten Signal, gekennzeichnet durch die Kombination folgender Merkmale: a) Eine Summiereinrichtung zur Summierung der Signaldifferenz zwischen den Anzapfungsverstärkungen zu beiden Seiten der Hauptsignalanzapfung zur Bildung eines dieser Differenz proportionalen Differenzsignales; b) ein stabiler Zeitgeber zur Bildung einer Impulskette einer Frequenz, die größer als die Schrittgeschwindigkeit der Übertragung ist; c) eine erste Frequenzteilereinrichtung zur Aufnahme der Impulskette des Zeitgebers und zur Teilung der Frequenz dieser Impulskette auf einen Wert, der immer noch größer als die Schrittsignalgeschwindigkeit iat; d) eine Impuls-ADD IER/LÖSCII-Einri ch-tng, die abhängig vom Signal der Summiereinrichtung ist, um Impulse zu addieren oder zu löschen, proportional der Größe und dem Vorzeichen des Differenzsignals, und e) eine zweite Frequenzteilereinrichtung zur Aufnahme des Ausgangs der ADDIER/LOSCH-Einrichtung und zur Teilung des Ausgangs auf die Schrittübertragungsgeschwindigkeit.9. Accurate timing recovery system combined with one transverse matching equalizer with a multi-tapped delay line with adjustable attenuations (or gains) that tap with each delay line are connected, with a main tap for a main signal component and with a summing circuit for combining the attenuated outputs of the taps into one single coordinated signal, characterized by the combination of the following features: a) A summing device for summing the signal difference between the tap gains on both sides of the main signal tap to form one proportional to this difference Difference signal; b) a stable timer to form a pulse train of a Frequency that is greater than the step speed of the transmission; c) a first frequency divider device for receiving the pulse train of the timer and to divide the frequency of this pulse train to a value that is still greater as the pace signal speed iat; d) a pulse ADD IER / LÖSCII unit ch-tng, which is dependent on the signal from the summing device to add pulses or to delete, proportional to the size and sign of the difference signal, and e) a second frequency divider device for receiving the output of the ADD / LOSCH device and to divide the output on the step rate. 10. Genaues Zeitsteuerungwiedergewinnungssystem nach Anspruch 9, dadurch gekennzeichnet, daß die Summiereinrichtung die Verstärkungsdifferenz zwischen hinsichtlich der Hauptanzapfung symmetrisch gelegenen Anzapfungen bildet.10. Accurate timing recovery system according to claim 9, characterized characterized in that the summing means the gain difference between with respect to the main tap forms symmetrically located taps. 11. Genaues Zeitsteuerungwiedergewinnungssystem nach Anspruch 9, dadurch gekennzeichnet, daß die Summiereinrichtung die Verstärkungsdifferenz zwischen hinsichtlich der Ilauptanzapfung gerade gelegenen Anzapfungen bildet.11. An accurate timing recovery system according to claim 9, characterized characterized in that the summing means the gain difference between with respect to the main tap forms straight taps. 12. Genaues Zeitsteuerungwiedergewinnungssystem nach Anspruch 9, dadurch gekennzeichnet, daß die Summiereinrichtung die Verstärkungsdifferenz zwischen hinsichtlich der Hauptanzapfung ungerade gelegenen Anzapfungen bildet.12. Accurate timing recovery system according to claim 9, characterized characterized in that the summing means the gain difference between with respect to the main tap forms odd taps. 13. Genaues Zeitsteuerungwiedergewinnungssystem kombiniert mit einem transversalen Anpassungsentzerrer mit einer vielfach angezapften Verzögerungsleitung mit justierbaren Dämpfungen (oder Verstärkungen), die mit jeder Verzögerungsleitungsanzapfung verbunden sind, mit einer ilauptanzapfung für eine Hauptsignalkomponentc und mit einer Summierschaltung zur Kombinierung der gedämpften Ausgänge der Anzapfungen zu einem einzigen koodinierten Signal, gekennzeichnet durch die Kombination der folgenden Merkmale: a) Eine Summiereinrichtung zur gummierung der Verstärkungsunterschiede zwischen den Anzapfungen zu beiden Seiten der Hauptsignalanzapfung zur Schaffung eines Differenzsignales proportional der Differenz; b) ein stabiler Zeitgeber zur Schaffung einer Impuls kette von einer Frequenz, die größer als die des Schrittsignals ist, das von dem transversalen Entzerrer empfangen wird; c) eine erste Frequenzteilereinrichtung zur Aufnahme der Impulskette von dem Zeitgeber und zur Teilung der Frequenz der Impulskette auf einen Miert; der immer noch größer als die Schrittsignalgeschwindig keit ist; d) Filtereinrichtungen zur Aufnahme der Impulskette von der ersten frequenzteilerelnriclltung und zur Umwandlung der Impulskette in ein Sinuswellen-Signal gleicher Frequenz; e) ein Di gitalanalogwandl er zur Umwandlung des Ausganges der Summiereinrichtung in ein proportionales Analogsignal; f) einen Phasenmodulator zur^Aufnahme des Sinuswellensignales aus der Filteranordnung und zur Aufnahme des proportionalen Analogsignales des Digitalanalog wandlers, um ds Sinuswellensignal als Funktion des proportionalen Analogsignales zu modulieren; g) eine Einrichtung zur Umwandlung des modulierten Sinuswellensignales des Phasenmodulators in ein Impulskettensignal einer Frequenz und Phase entsprechend der Frequenz und Phase des sinus wellensignales, und h) eine zweite Frequenzteilereinrichtung zur Aufnahme des Impulskettensignales von der Umwandlereinrichtung zur Teilung der Frequenz des Signales auf die Schrittgeschwindigkeit.13. Accurate timing recovery system combined with one transverse matching equalizer with a multi-tapped delay line with adjustable attenuations (or gains) that tap with each delay line are connected, with an ilauptanzapfung for a Hauptsignalkomponentc and with a summing circuit to combine the attenuated outputs of the taps to a single coordinated signal, characterized by the combination of the following features: a) A summing device for rubberizing the gain differences between the taps on either side of the main signal tap to create a difference signal proportional to the difference; b) a stable timer for Creation of a pulse chain with a frequency greater than that of the step signal is received by the transversal equalizer; c) a first frequency divider device to receive the pulse train from the timer and to divide the frequency of the Pulse chain on a Miert; which is still greater than the step signal speed speed is; d) filter devices for receiving the pulse train from the first frequency divider device and for converting the pulse train into a sine wave signal of the same frequency; e) a digital analog converter for converting the output of the summing device into a proportional analog signal; f) a phase modulator for ^ recording the sine wave signal from the filter arrangement and for receiving the proportional analog signal of the digital analog converter to convert the sine wave signal as a function of the proportional analog signal to modulate; g) a device for converting the modulated Sine wave signal of the phase modulator into a pulse train signal of a frequency and phase corresponding to the frequency and phase of the sine wave signal, and h) a second frequency divider device for receiving the pulse train signal from the converter device for dividing the frequency of the signal to the walking speed. 14. Genaues Zeitsteuerungwiedergewinnungssystem nach Anspruch 13, dadurch gekennzeichnet, daß die Umwandlereinrichtuiig enthält: a) Einen Verstärker zur Verstärkung des modulierten Sinuswellensignales, b) einen Begrenzer zur Umwandlung des verstärkten Sinuswellensignales in ein Rechteckwellensignal proportionaler Frequenz, und c) einen Differentiator zur Differenzierung des Rechteckwellensignales, um ein Impulskettensignal proportionaler Frequenz für den zweiten Frequenzteiler zu schaffen.14. The accurate timing recovery system of claim 13, characterized in that the converter means includes: a) an amplifier to amplify the modulated sine wave signal, b) a limiter for conversion the amplified sine wave signal into a square wave signal of proportional frequency, and c) a differentiator for differentiating the square wave signal by a To create pulse train signal of proportional frequency for the second frequency divider. 15. Genaues Zeitsteuerungwiedergewinnungssystem nach Anspruch 13, dadurch gekennzeichnet, daß die Summiereinrichtung die Verstärkungsdifferenz zwischen hinsichtlich der Hauptanzapfung symmetrisch gelegenen Anzapfungen bildet.15. Accurate timing recovery system according to claim 13, characterized in that the summing means the gain difference between forms symmetrically located taps with respect to the main tap. 16. Genaues Zeitsteuerungwiedergewinnungssystem nach Anspruch 13, dadurch gekennzeichnet, daß die Summiereinrichtung die Verstärkungsdifferenz zwischen hinsichtlich der Hauptanzapfung gerade gelegenen Anzapfungen bildet.16. The accurate timing recovery system of claim 13, characterized in that the summing means the gain difference between with respect to the main tap forms straight taps. Genaues Zeitsteuerungwiedergewinnungssystem nach Anspruch 13, dadurch gekennzeichnet, daß die Summiereinrichtung die Verstärkungsdifferenz zwischen hinsichtlich der Hauptanzapfung ungerade gelegenen Anzapfungen bildet.The accurate timing recovery system of claim 13, characterized in characterized in that the summing means the gain difference between with respect to the main tap forms odd taps. L e e r s e i t eL e r s e i t e