DE2157783A1 - Verfahren zur korrektur von daten - Google Patents
Verfahren zur korrektur von datenInfo
- Publication number
- DE2157783A1 DE2157783A1 DE19712157783 DE2157783A DE2157783A1 DE 2157783 A1 DE2157783 A1 DE 2157783A1 DE 19712157783 DE19712157783 DE 19712157783 DE 2157783 A DE2157783 A DE 2157783A DE 2157783 A1 DE2157783 A1 DE 2157783A1
- Authority
- DE
- Germany
- Prior art keywords
- code
- synchronization
- block
- phase
- errors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0057—Block codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0041—Arrangements at the transmitter end
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
Licentia
Patent -Verwaltungs- GmbH
60Q0 Frankfurt, Theodor-Stern-Kai 1
Ulm, 10. November I97I
ΡΓ-UL/Dr.üzr/go
UL 7I/I73
"Vorfahren zur Korrektur von Daten"
Die Erfindung bezieht sich auf die Korrektur von Daten, (ixe bei
Datenfernübertragung über reale, d. h. gestörte Kanäle auftreten.
Hierbei ist es oft notwendig, den Einfluß der Störungen auf die
zu übertragende Nachricht auf ein Minimum zu beschränken, z. B.' wenn Datenverarbeitungsanlagen miteinander verbunden sind.
Im folgenden wird zwischen zwei Klassen von Fehlern unterschieden,
der Klasse der additiven Fehler sowie der Kla.sso der Synchronisationsfehler,
die ihre Ursache meist in der konstruktiven Eigemirt
des verwendfiten Netzes haben.
Die redundante Codierung / 1 / , / 2 / liefert geeignete Methoden und %
Verfahren* um die in einem Übertragungskanal auftretenden sog.
additiven Fehler mit algebraischen Methoden zu reduzieren. Die additiven Fehler entstehen aufgrund von Störspannungen, durch nicht- .
.en ideales Übertragungsmaß sowie Nichtlinearität/ der Ubertragungskanäle.
Hier werden vorzugsweise redundante Codierungen gewählt, die den besonderen Eigenschaften dieser Störungen angepaßt sind,
die ai.so in der Lage sind, bei ßündelfehlern, bei statistisch
verteilten Fehlern oder bei gemischten Fohlerstrukturen die Fehlerratc.n
<\ar obertragungskanä Le auf das zulässige Maß zu reduzieren.
Die zweite K Las.so von Störungen, die sog. Synchron isation.1! fohl «τ,
tr«»tf»ri z. H. auf, wenn Sende- und Empfangso.szi llaLoron Krfqm'iizabwfichtingen
aufweisen und die Ernpfcingsphasr» nicht oder nur
309822/0976 BAD
gend nachgeregelt wird. Derartige quasisynchrone oder asynchrone Übertragungen bewirken, daß von Zeit zu Zeit Binärzeichen verschluckt
oder infolge mehrfacher Abtastung hinzugefügt werden. Derartige asynchrone oder quasisynchrone übertragungsverfahren
können im Verkehr zwischen Datenübertragungsendstellen auftreten,
■wenn empfangsseitig wenig Aufwand für die Synchronisation getrieben
wird. Weiterhin ist zu erwarten, daß in digitalen Ubertragungsnetzen
asynchrone und quasisynchrone Übertragungsverfahren eine
Rolle spielen werden. Synchronisationsfehler können an mehreren Stellen des Übertragungsweges entstehen, z. B. in Regenerierverstärkern
oder in Netzknoten, die ohne oder mit zu kleinen Pufferspeichern arbeiten. Sobald -in einem Netz Synchronisationsfehler an
mehreren Stellen erzeugt werden können, treten sie beim Datenempfänger
nicht mehr regelmäßig, sondern statistisch verteilt auf. Dies
bedeutet, daß zu ihrer Beseitigung über eine Nachregelung des Oszillators
im Dateneiupfanger hinaus weitere Sicherungsverfahren ein-,gesetzt
werden müssen.
Aus Gründen der nachfolgenden Verarbeitung wird der Datenstroni meistens
in Blöcke unterteilt; hieraus folgt, daß derjenige Block, der zuviel oder zuwenig Binärzeichen enthält, in der Regel falsch ist
und daß alle nachfolgenden Blöcke für die Datensenke unbrauchbar
sind, da für sie die Zuordnung zum tatsächlichen Blockraster verloren
gegangen ist. Man kann daher bei den Synchronisationsfehlern
zwei Arten unterscheiden:
Als Synchronisationsfehler 1. Art sollen die Ereignisse bezeichnet
werden, bei denen einem Block Binärzeichen hinzugefügt oder weggelassen
werden.
Als Folge eines derartigen "Zusatz- oder Verlustfehlers" tritt dann
bei allen folgenden Blöcken eine Verschiebung der Blockphase auf. Blöcke, die. nur eine derartige Phasenverschiebung aufweisen, wind
durch einen Synchronisations ffhler ?,« Art gestört".
Auf der Grundlage dor redundanten Codierung sind Verfahren hekarmt'
geworden, die es gestatten, durch Hinzufügen von Redundant Synchronisationsfehler
zu korrigieren. So werden zur Herste. I ! ung oder Aiifrechterhaltung
der Synchronisation, bei Datenfernübertragung in
309822/0976
der Regel zwischen den Blöcken speziäLle Zeichenfolgen übertragen,
die zunächst nur bei Fehlen von additiven Störungen eine exakte Synchronisation und Resynchronisation garantieren.
Eine vorteilhafte Verbesserung/ 3/ besteht nun darin, daß für jeden
Block ein spezielles Synchronisationsmuster vorgesehen wird, das eine Verschiebung bis zu Z Bits noch korrigieren kann und das
mit den Informationsdaten zusammen durch einen zyklischen fehlerkorrigierenden
Code geschützt wird. Nach diesem Verfahren können powohl Synchronisationsfehler 2. Art als auch gleichzeitig auftretende
additive Fehler korrigiert werden«, Diese Methode ist allerdings
nicht in der Lage, Synchronisationsfehler 1. Art zu korrigieren;
die betroffenen Blöcke führen entweder zu nichterkennbaren %
Fehlübertragungen oder direkt zu einem Informationsverlust, wenn sie
erkannt und ihre Ausgabe an die Senke Tint er burs den wird.
Ein weiteres Verfahren/ hl' wurde speziell zur Korrektur von Synchronisationsfehlern
1. Art entwickelt. In sehr eingeschränktem Umfang
ist ±s.±. dieses Verfahren auch in der Lage, zusätzlich auftretende
additive Fehler zu eliminieren, nämlich dann, wenn sie nur ±n der
exakt definierten näheren Umgebung des -Svnchronisationsfehlers auftraten.
Da in realen Kanälen jedoch eine beliebige Verteilung von additiven und Synchronisationsfehlern existieren kann, sind die
beiden genannten Verfahren in der Praxis meist nicht anwendbar.
Aufgabe dor Erfindung ist es daher, ein Verfahren anzugeben, das
in der Lage ist, beliebige gleichzeitig auftretende additive Fehler und Synchronisations fehler auf die geforderte Restfehlerwahrscheinlichkeit
zu reduzieren.
Aufgabe wird mit Mitteln der redundanten Codierung erfindungsgemäß
durch eine im Prinzip zweistufige Codierung mit einem inneren Code (Codestufe l) und einem äußeren Code (Codestufe 2) gelöst, woboi
der innere Code ein zyklischer Code ist, der itn Rahmen seiner . Mr'iglichkeiton additive Fehl or korrigiert und anschließend mit SynchronisafcionspiUiitfirn,
die in soinen Codewörtern orithalton -sind, einmal
oynclt rotii .sati ons fehl or· 2. Art. korrigiert und daboi außerdem
fihlcr 1. Arf. markiert bzw. anzeigt. D<;r äußere Code
3 0 9 8 2 2 i 0 9 7 B
y ' P1 -aft—1T-
korrigiert entsprechend der Erfindung im Rahmen seiner Möglichkeiten
die Synchronisationsfehler 1. Art, wozu er die vom inneren Code
gelieferte Kennzeichnung der erkennbaren Synchronisationsfehler 1. Art mit verwendet.
Die Erfindung läßt sich auf mehrere Arten durchführen und an den jeweiligen Verwendungszweck anpassen. Insbesondere ist es entsprechend
einer Weiterbildung der Erfindung zweckmäßig, die einzelnen Codierstufen optimal an die jeweilige Struktur der Fehler, die sie
korrigieren sollen, anzupassen. So hat sich beispielsweise der innere Code (d. h. die Codierstufe 1) nach der Struktur der additiven
Fehler zu richten. Hier sind je nach Bedarf bekannte Codierverfahren zur Korrektur von statistisch verteilten Fehlern oder bekannte
Verfahren zur Bündelfehlerkorrektur anzuwenden. Treten die beiden genannten additiven Fehlerarten gleichzeitig in einer sog.
"gemischten Fehlerstruktur" auf, so können für die Codierstufe 1 entweder ein bekanntes mehrstufiges Codierverfahren oder bekannte
Verfahren mit Umschaltung zwischen Bündelfehlerkorrektur und Korrek tur statistisch verteilter Fehler Verwendung finden.
Der äußere Code (Codierstufe 2) muß nach der Erfindung in. der Lage
sein, Synchronisationsfehler 1. Art zu korrigieren: Hier können in vorteilhafter Weise bekannte symbolkorrigierende Blockcodes Verwendung
finden, deren Codewörter aus Elementen bzw. Symbolen bestehen, die ihrerseits z. B. Codewörter des inneren Codes sein können. Bezüglich
der Konstruktion derartiger Codes sei auf die Literatur verwiesen, in der z. B. die Reed-Solomon-Codes beschrieben sind///.
Mit ihnen ist es möglich, Snychronisationsfehler 1. Art zu korrigieren (entsprechend den Fähigkeiten des verwendeten Codes), ohne
auf die Markierung dieser Synchronisationsfehler i. Art durch die Stufe 1 angewiesen zu sein. Da durch die Markierung der Ort, an dem
Synchronisationsfehler 1. Art aufgetreten sind, bekannt ist, ist es
entsprechend der Erfindung jedoch vorteilhaft, diese Kenntnis bei der Korrektur der Synchronisationsfehler 1. Art mit zu verwenden
und auf diese Weise im äußeren Code Redundanz einzusparen. Vorteilhaft läßt sich als äußerer Code ein einfacher bündelfehlerkorrigieronder
Code verwenden, der im folgenden als Beispiel zur näheren Erläuterung und Beschreibung dor Erfindung verwendet wird. Zur Verdeutlichung
nines Ausführungsboispiel.s difineti die K ig. 1 bin 3.
30982 2/097 6
SAD
y ■
Es zeigen
Fig. 1: Den Aufbau und die Wirkungsweise der Codierstufen 1 und 2.
Fig. 2: Eine senderseitige Schaltungsanordnung.
Fig. J: Eine empfängerseitige Schaltungsanordnung.
Die Fig. 1 zeigt ein Beispiel-, das es mit einfachen Mitteln ermöglicht,
mit der Codierstufe 2 einen Synchronisationsfehler 1. Art
zu korrigieren der / = 1 Binärzeichen umfaßt. Ein Codewort des äußeren Codesumfaßt
_ tr _
3 09822/09 76
(Z + lj* Codewörter C , C · · · ^ ^ .. des inneren Code. Jedes Code-wort
C gehört zu einem zyklischen n,k-Code (innerer Code) und umfaßt in seinen Informationsstellen zuerst jeweils ein Synchronisationsrauster
S, dem k' = k - (2c + l) Informationsschritte i. , i. ···, i ., =
der Datenquelle folgen. Mit Hilfe des Generatorpolynoms g(x) des inneren Code wird jeweils aus S und I. der zum Codewort C . gehörende Redundanz-
ι Ii
teil R. gebildet.
Aus Z aufeinanderfolgenden Informationsabschnitten I , I ... I mit
X 2 ζ
jeweils k' = k - (2£ + 1) Binärzeichen der Quelle werden die Redundanzzeichen
des äußeren Codes abgeleitet. Da durch Hen bei Synchronisations™
fehlern 1. Art auftretenden Zusatz oder Verlust von Binärzeichen in dem betroffenen Codewort C . des inneren Codes ein Fehlerbündel, dessen
Länge b die Informationslänge k' erreichen kann, entstehen kann, muß der Code 2 derartige Fehlerbündel korrigieren können. Da in dem
Beispiel nach Fig. 1 der Ort des Synchronisationsfehlers 1. Art bekannt ist-, läßt sich hier die Redundanz der Codewörte·- des äußeren Codes
besonders einfach durch Quersummenprüfung errechnen, wobei k' Redundanzzeichen
ausreichen, um die auftretenden Fehlerbündel zu korrigieren. Bei diesem Verfahren wird jedes der Redundanzxeichen m , m , ..., m ,
1 Δ Κ.
durch modulo 2-Addition der entsprechenden Informationszeichen der
Quelle gebildet: Es ist also
ffli
m. Χ i. . j = 1, 2 ... k' (2)
Die k' Redundanzzeichen des äußeren Code ra , m^ ... rok, bilden zusammen
mit einem Synchronisationsmuster S den Inforinat ionste i 1 eines weiteren
Codewortes C , > des inneren Code.·
1,(Z+1}
1,(Z+1}
309822/0976 . 6 _
.l
Das am Beginn jedes Codewortes enthaltene Synchronisationsmuster S enthält
in dem Beispiel von Fig. 1 die drei Binärzeichen 10 0. In £~5_J
wird bereits gezeigt, daß dieses Synchronisationsrauster ganz allgemein auf die Form
(3)
mit 2c + 1 Binärzeichen zu erweitern ist, wenn Synchronisationsfehler
1. Art bis zu A, Binärzeichen umfassen können.
Ein wesentliches Kennzeichen des hier beschriebenen Verfahrens ist,
daß Code 1 zyklisch ist. Verzögert man daher die Blockphase auf der ™
Erapfangsseite um X Binärzeichen, so entstehen aus den Codewörtern C .
die Codewörter C* desselben zyklischen Codes der Stufe 1. Jedes der so. entstandenen Codewörter beginnt nun mit einem Teilsynchronisationsmuster,
das aus einer Folge vonJfMBinärzeichert durchweg mit der Wertigkeit
"0" besteht, und endet mit einem weiteren Teilsynchronisationsmuster, das aus einer Folge von-* Binärzeichen durchweg mit der Wertigkeit
"1" besteht.
In diesem um -C Binärzeichen verzögerten Blockraster werden auf der
Empfangsseite die fehlerbehafteten Codewörter C ♦■, C * ... C * .
„ 11 1<2 1, \ Z'+l)
der Stufe 1 weiterverarbeitet. Entsprechend der Fähigkeiten des zyklischen
n,k-Codes werden die empfangenen Blöcke zuerst von additiven Feh- ä
lern befreit, wofür irgendeines der bekannten Verfahren verwendet werden kann /~lJ7, /\_7·
Nach der Fehlerkorrektur wird in jedem Codewort C * die Blockphase auf
ihre Richtigkeit überprüft, wozu die Teilsynchronxsationsmuster am Anfang und Ende dieser Codewörter C ♦ verwendet werden. Aus Fig. 1 ist
ersichtlich, daß z.B. für den Fall Jt - 1 folgende Teilsynchronisationsmuster
die in Tabelle 1 angegebene Bedeutung haben:
309822/0976
Anfang
Ende
Bedeutung
0 O
1 O
O beliebig
beliebig
Phase richtig
Phase um 1 Bit vorlaufend
kennzeichnet Bitzusatz im vorhergehenden Wort
Phase um 1 Bit nacheilend
kennzeichnet Bitverlust im vorhergehenden Wort
0 1
1 1 1 1
1 0
Kennzeichnen falsche Phase, erlauben jedoch keine Aussage ("unzulässige Muster")
Sobald bei der Prüfung der Blockphase im Codewort C * eine nach Betrag
und Richtung eindeutig bestimmbare Phasenverschiebung erkannt wird, ist dies ein sicheres Kriterium dafür, daß im vorhergehenden Codewort
C ,* * ein Synchronisationsfehler 1. Art aufgetreten ist.-Der'Informationsteil
I. dieses vorhergehenden Codewortes wird markiert, indem wie Fig. 3 zeigt, z.B. eine Adresse für I. abgespeichert wird. Außerdem ,
erfolgt eine Korrektur der Blockphase im Codewort C , damit die folgenden Codewörter C1. » ... C , C , , wieder in der richtigen
IyV 1+ 1) IZ 1, \ Z+ 1;
Blockphase abgefragt werden können.
Nach Empfang eines vollständigen Codewortes des äußeren Codes erfolgt
mit Hilfe seiner Redundanzzeichen m , m ... m , die Korrektur des
vom inneren Code markierten Informationsteiles Il . Bei dem in Fig. 1
gezeigten Beispiel erfolgt diese Korrektur, indem auch auf der Empfangsseite entsprechend Gleichung (2) aus den Informationsteilen I1 I ... I,
X <i i
ein Redundanzteil errechnet wird, der zum vom Kanal empfangenen Informationsteil
m , m ... m , des Codewortes C , , addiert das gesuchte
\ £ K 1, (Z+ χ)
Fehlermuste: lagern ist.
Fehlermuster ergibt, das dem markierten Informationsteil I. zu über-
309822/0976
Ein Beispiel für eine Schaltungsanordnung, mit der sich dieses Verfahren
realisieren läßt, zeigen die Figuren 2 und 3. Entsprechend Fig. 2 beginnt
die gesicherte Übertragung damit, daß die 2« + l Binärzeichen eines
Synchronisationsmuster-Generators SG über Schalter Sl (Stellung l)
und über die Modulo—2-Additionssteile A2 in das rückgekoppelte Schieberegister
von Codierer Cl der Codestufe 1 (Schalter S2 geschlossen) sowie über Schalter S3 (Stellung l) gleichzeitig direkt auf den Kanal gegeben
werden. Codierer C2 der Codierstufe 2 und die Quelle Q sind dabei nicht in Betrieb. Als nächstes werden von der Quelle k* ■= k - (2t. + l) Informationszeichen in den Codierer C2 (rückgekoppeltes Schieberegister mit
kT
g(x) = 1 + χ ), über Schalter Sl (Stellung 2) in den Codierer Cl und über Schalter S3 (Stellung l) auf den Kanal gegeben. Nach diesen k' Binär- ' Zeichen ist die Code 1 entsprechende Redundanz errechnet. Codierer C2 und Quelle Q werden angehalten, Schalter S2 geöffnet und S3 in Stellung 2 umgelegt. Der Inhalt des Codierregisters Cl wird ausgegeben, so daß ein Codewort des Codes 1 mit η Zeichen vollständig ist.
g(x) = 1 + χ ), über Schalter Sl (Stellung 2) in den Codierer Cl und über Schalter S3 (Stellung l) auf den Kanal gegeben. Nach diesen k' Binär- ' Zeichen ist die Code 1 entsprechende Redundanz errechnet. Codierer C2 und Quelle Q werden angehalten, Schalter S2 geöffnet und S3 in Stellung 2 umgelegt. Der Inhalt des Codierregisters Cl wird ausgegeben, so daß ein Codewort des Codes 1 mit η Zeichen vollständig ist.
Auf diese Weise werden insgesamt Z Codeworte C ... C gebildet und
χ 1 i*£j
ausgegeben. Die ersten 2* + 1 Informationszeichen jedes einzelnen Wortes
(Blockes),stellen jeweils das Synchronisationsrauster S dar.
Nachdem das letzte der Z Worte ausgegeben ist, stehen im Codierregister C2
die k' Redundanzzeichen m , m ... m , , die von den Z . k' vorher ausgegebenen
Informationszeichen entsprechend Code 2 abgeleitet worden sind.
Aus diesen Redundanzzeichen wird nun wieder ein Codewort C„ . , des ^
Codes 1 gebildet. Dazu werden wieder zunächst die 2C + 1 Synchronisationszeichen codiert und ausgesendet und anschließend die k' Redundanzzeichen
(Schalter Sl umlegen von Stellung 1 nach 3)· Die Quelle steht dabei. Als letztes folgt wieder die Redundanz aus Codierer Cl entsprechend Code 1*
Auf diese Weise werden "kleine" und "große" Code-wörter entsprechend den
Codes 1 und 2 gebildet und ausgegeben.
In diesem Ausführungsbeispiel ist der Code 1 irgendein zyklischer n,k-Code
(z.B. BCH-Code) mit dem Generatorpolynom g (x). Code 2 ist ebenfalls
k1
zyklisch und hat das Generatorpolynom g (x) - 1 + χ . Dies bedeutet, daß
dt
jedes der k' Redundanzzeichen m. das Ergebnis einer Quersummenprüfung
entsprechend Gleichung 2 ist, und daß der Codierer C2 ein einfaches
309822/097B
Schieberegister mit k' Stufen ist, dessen Ausgang über eine Modulo-2~
Additionsstelle Al zu seinem Eingang rückgekoppelt ist.
Auf der Empfangsseite werden wie Fig. 3 zeigt, die eingetroffenen Binärzeichen
wieder in Blöcke der Länge η entsprechend Code 1 eingeteilt, wobei das Blockraster gegenüber dem auf der Sendeseite um £ Zeichen verzögert
ist. Die Informationsteile der empfangenen - u.U. fehlerhaften Blöcke
CY werden in Speicher Pl eingegeben. Das Korrekturwerk K ermittelt
und korrigiert dann die evtl. aufgetretenen additiven Fehler. Anschließend wird im Blockphasenprüfer B die Blockphase mit Hilfe des
zyklisch überlappenden Synchronisationsmuster geprüft (die zyklische ^ Überlappung resultiert aus dem um .·£■ Zeichen verschobenen Empfangs-Blockraster).
Wird eine fehlerfreie Phasenlage festgestellt, dann werden die k' Informationszeichen I. des von Synchronisationsmuster und Redundanz
befreiten Blockes C * von Speicher Pl in Speicher P3 gegeben.
Wird eine vor- oder nacheilende Phasenlage festgestellt (Synchronisationsfehler 2. Art), so erfolgt die Übergabe erst nach einer entsprechenden
Korrektur der Phasenlage im Korrekturwerk K und im Speicher Pl. Weiterhin wird der Informationsteil I. des vorhergehenden Blockes (innerhalb
des Blockes von Code C2) im Adress-Speicher P2 markiert-.
Aus den von Pl ausgegebenen Z Informationsblöcken I ... I und dem zu
Code 2 gehörenden Redundanzteil wird mit Hilfe des Registers P4 und der
Modulp-2-Additionssteile Al das sog. Fehlersyndrom berechnet. Dieses
Syndrom stellt direkt das Fehlermuster des markierten Informationsteils I. - in welchem ein Synchronisationsfehler 1. Art aufgetreten ist und
welcher vom Korrekturwerk K nicht richtig korrigiert wurde - dar.
Die Korrektur dieses Blockes erfolgt bei der Ausgabe der Z . k1 Informationszeichen über die Modulo-2-Additonsstelle A2. Dazu wird - während der
markierte Block ausgegeben wird - der Schalter S von Stellung 1 nach Stellung 2 umgelegt und das Fehlersyndrom in P4 bitweise modulo-2
addiert.
Der Vorteil dieser Schaltungsanordnung zeigt sich darin, daß zur
Korrektur der Synchronisationsfehler im wesentlichen nur einfache Schieberegister
benötigt werden, die sich mit den zur Zeit üblichen digitalen Schaltkreisen sehr preiswert realisieren lassen.
3 0 9 8 2 2/0976
21
iiipsvfe in den Kxg, ι bis 3 beschriebene einfache Ausführungsbeispiol
if.1 bei den meisten Anwendungsfällen sehr gut zur Korrektur von
additiven Fehlern und Synchronisationsfehlern geeignet, um die Restf«hi
errate unter den zulässigen Wert herabzusetzen. Dies gilt insbesondere
für die neuen Ubertragungskanäle, die z.B. in modernen Digital-
und Analognetzen zu erwarten sind, da anzunehmen ist, daß derartige
Kanäle bereits eine, geringe Fehlerrate aufweisen. Bei höheren Fehlerraien
ist es denkbar, daß das beschriebene erfindungsgemäße Verfahren,
nicht die erforderliche Restfehlerwahrscheinlichkeit erreicht. Durch
c<Ini"acho Zusat/kriierien läßt es sich jedoch so erweitern, daß hohe
Fehlerraten, die durch Synchronisationsfehler hervorgerufen werden, uni.f»r
die erforderliche Rest fehlerrate abgesenkt werden können. Im folgenden
werden hierfür noch einige Erweiterungen und Methoden behandelt, wobei
die an sich bekannten Korrekturmethoden von additiven Fehlern nicht berücksichtigt
werden, da sie nicht Gegenstand der Erfindung, sondern ' ™ Stand der Technik sind /_ 1_J7, /!~2_7-
Das oben beschriebene, einfache Verfahren versagt dann, wenn die Decodierstufe
1 einen Block mit < K- Synchronisationsfehlern 1. Art (Bit-Zusatz
oder -Verlust) auf Grund der u.U. daraus resultierenden zu hohen Fehlerzahl
so falsch korrigiert, daß ein Synchronisationsmuster entsteht, welches einen Synchronisationsfehler 2. Art (Verschiebung des Blockrasters) anzeigt. In diesen Fällen wird fälschlicherweise der vorhergehende,
richtige Block markiert».
Eine erste Sicherung gegen dieses Versagen besteht darin, den inneren
Code 1 mit möglichst hohen zusätzlichen Fehlererkennungseigenschaften Λ
auszustatten, so daß diese Blöcke mit falschen Synchronisationsmustern
als unkorrigierbar angezeigt werden.
Eine weitere Möglichkeit ist die, in den Fällen, in denen in einem - wegen
eines vermuteten Synchronisationsfehlers 1. Art - markierten Block
C λ. . keinerlei, additive Fehler festgestellt worden sind, den
Informal ionsteil. I. des nachfolgenden Blockes zu markieren. Dieses
Verfahren läßt sich auch vorteilhaft in den Fällen anwenden, in denen
bei der Phasenprüfung ein "unzulässiges Muster" - z.B. entsprechend
Tabelle 1 - ernannt wurde. Unter Umständen wird die vorgeschriebene Restfehlerwahrscheinlichkeit
auch allein dadurch erreicht, daß ein Block C *
Ii
309822/097 6'
BA1> GriksiffAL
selbst markiert wird, wenn er ein "unzulässiges Synchronisationsmuster"
enthält oder wenn er bei der Dekodierung unkorrigierbar bleibt.
Ebenso besteht die Möglichkeit, einen Störungsdetektor zur Anzeige
additiver Fehler einzusetzen. Wird nun in einem Block C * aufgrund einer Falschkorrektur ein Synchronisationsfeh'ler 2. Art angezeigt, so wird
ein Synchronisationsfehler 1. Art in diesem Block angenommen - und nicht im vorhergehenden Block C f. . - , wenn vom Störungsdetektor keinerlei
ι» \ ΐ—ι/
additive Fehler, bzw. weniger als zu einer derartigen Falschkorrektur
führen, angezeigt worden sind.
Alle drei angegebenen Möglichkeiten können natürlich sehr vorteilhaft
miteinander kombiniert werden, so daß sich auf diese Weise eine Steigerung der Sicherheit ergibt. Die Korrektur der Phasenlage erfolgt in allen
drei Fällen erst in dem auf den markierten Block C * folgenden Block ^
C f. ., entsprechend dessen Phasenverschiebungsanzeige»
Weiterhin ist es möglich, ein ganzes - oder ein Teil-Codewort des äußeren Codes C2 zu verwerfen, wenn zwei oder mehrere Phasenverschiebungen
unterschiedlicher Größe und Richtung vom inneren Code angezeigt werden oder wenn nach einer erfolgten Korrektur der Blockphase weitere
Phasenfehler angezeigt werden.
Eine sehr vorteilhafte Weiterbildung der Erfindung besteht darin,
immer die Phasenlage von zwei aufeinanderfolgenden Blöcken C * und Ct. ν
miteinander zu vergleichen. Tritt ein Phasenfehler auf, so werden der Block C ♦ , bei dem das erste Mal dieser Fehler festgestellt wurde,
sowie der vorhergehende Block C >. . markiert, falls die beiden Phasen-
li \ i—1)
fehler gleich sind. Der äußere Code muß dann in der Lage sein, zwei
aufeinanderfolgende falsche Blöcke des inneren Codes zu korrigieren, da der falsch korrigierte Block sowohl der erstßals auch der zweite sein
könnte. Werden in zwei aufeinanderfolgenden Blöcke C * und C t. . zwei
verschiedene Phasenfehler bzw. im ersteren ein unzulässiges Synchronisationsmuster
festgestellt, oder ist dieser nicht korrigierbar, so werden beide Blöcke markiert. In beiden Fällen wird erst die Phasenlage des
Blockes C /. . zur Korrektur der Phasenlage verwendet.
309822/0976
-■
Dieses Verfahren, das jeweils die Phasenverschiebung (Synchronisationsfehler 2. Art) in zwei aufeinanderfolgenden Blöcken untersucht, gewährleistet
eine absolut sichere Erkennung eines Synchronisationsfehlers innerhalb eines Codewortes des äußeren Code, Es sitzt allerdings den
doppelten Redundanzaufwand des in den Fig. 1 bis 3 beschriebenen Anwendungsbeispiels voraus, da der äußere Code in der Lage sein muß,
zwei aufeinanderfolgende Informationsteile zu korrigieren, weil der
Synchronisationsfehler 1. Art entweder im ersten oder im zweiten
markierten Informationsteil enthalten sein kann.
Literatur
/~"l_7 W. V. Peterson:
Error Correcting Codes
Wiley and Sons, New Jfork, l96l
R· W. Lucky, J. Salz, E. J. Weldon jr. : Principles of Data Communication
McGraw-Hill 1968
McGraw-Hill 1968
D· Mandelbaum:
A Note on Synchronizable Error-Correcting Codes
Information and Control 13 (1968), S. 429 - 432
/~4_7 F. F. Sellers:
Bit Loss and Gain Correction Code
IRE Trans. IT (Jan. 1962), S. 35 - 38
IRE Trans. IT (Jan. 1962), S. 35 - 38
- 13 -
30 9 8 22/097B
Claims (1)
- Pat e nt ansprüch e(iy Verfahren zur Korrektur von Daten, die sowohl durch additive Fehler als auch durch Synchronisationsfehler 1, und 2» Art bei ihrer Übertragung gestört sind, wobei zur Korrektur die Prinzipien der redundanten Codierung verwendet werden, dadurch gekennzeichnet , daß hierfür eine zweistufige Codierung mit einem inneren und einem äußeren redundanten Code verwendet wird, daß der innere Code ein zyklischer Code ist, der im Rahmen seiner Möglichkeiten additive Fehler korrigiert, und der anschließend mit in seinen Codeworten enthaltenen Synchronisationsmustern einmal Synchronisationsfehler 2. Art (Blockphase) korrigiert und außerdem Synchronisationsfehler 1. Art markiert, und daß der äußere Code im Rahmen seiner Möglichkeiten Synchronisationsfehler 1. Art korrigiert, wozu er die vom inneren Code gelieferte Kennzeichnung der erkennbaren Synchronisationsfehler 1. Art mit verwendet.2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, <&ß in der" inneren Stufe ein zyklischer Code verwendet wird, dessen Korrektureigenschaften gegenüber additiven Fehlern durch die im Übertragungskanal vorherrschende Struktur dieser Fehler bestimmt ist, und daß der äußere Code entsprechend der im Übertragungskanal vorherrschenden Struktur der Synchronisationsfehler bestimmt ist, wobei er berücksichtigt, daß je nach Leistungsfähigkeit des inneren Codes der Ort der Synchronisationsfehler 1. Art bekannt sein kann, und daß darüber hinaus Synchronisationsfehler zu korrigieren sind, die nicht vom inneren Code markiert wurden.3. Verfahren nach Anspruch 1 und 2 zur Korrektur von jeweils einem Synchronisationsfehler 1. Art innerhalb eines Codewortes des äußeren Codes, wobei dieser Synchronisationsfehler bis zu 1 aufeinanderfolgende Binärzeichen umfassen kann, dadurch gekennzeich-" - lh -309822/097 6net, daß jeweils z(k - (21 +1)) binäre Informationszeichen der Quelle den Informationsteil eines Codeworts des äußeren Codes bilden, aus denen k - (21 + 1) Redundanzzeichen zur Bündelfehlerkorrektur abgeleitet werden, daß jedem der ζ Abschnitte aus jeweils k - (21 + 1) Informationszeichen der Quelle und den zugehörigen k - (21 + 1) Redundanzbits des äußeren Codes ein Synchronisationsmuster S mit (21 + 1) Binärzeichen vorangestellt wird, und daß jeweils aus den (21 + 1) Synchronisationszeichen und den k - (21 + 1) Informationszeichen entsprechend einem zyklischen (n, k)-Code die Codewörter C.. des inneren Codes gebildet werden, daß bei der Decodierung im Empfänger die Blockphase um 1 Binärzeichen nacheilend abgefragt wird, wodurch aus den Codewörtern C . Codewörter C.. des inneren Codes entstehen, die an ihrem Anfang jeweils einen Teil des Synchronisationsmusters S und an ihrem Ende den anderen Teil des Synchronisationsmusters S enthalten, daß die Codewörter C* entsprechend den Fähigkeiten des zyklischen (n, k)-Codes von additiven Übertragungsfehlern befreit werden, daß direkt im Anschluß an die Korrektur additiver Fehler mit Hilfe der Teilsynchronisationsmuster am Anfang und Ende der Codewörter C.. die Blockphase auf ihre Richtigkeit untersucht wird, wobei die Feststellung einer verlorenen Blockphase in einem Codewort el". zur Markierung der k - (21 + 1) Informationszeichen I. 1 des unmittelbar vorangegangenen Codewortes C . , . ,. und zur Wiederherstellung der Blockphase im Codewort C führt, und daß mit Hilfe der Redundanz des bündelfehlerkorrigierenden äußeren Codes der vom inneren Code markierte Informationsteil I. . korrigiert wird.k. Schaltungsanordnung zur senderseitigen Codierung bei einem Verfahren nach Anspruch 3» dadurch, gekennzeichnet, daß (21 + 1) Synchronisationszeichen aus dem Zeichengenerator SG über Schalter Sl (in Stellung 1) zum Codieren in den Codierer Cl (Schalter S2 geschlossen) und gleichzeitig über Schalter S3. (in Stellung 1) auf den Kanal gegeben werden, daß anschließend3098 22/097 6 " 15 "IiI ι III IT"k1 =k - (21 + 1) Informationszeichen aus der Quelle Q sowohl in den Codierer C2 als auch über Schalter Sl (in Stellung 2) ebenfalls von Cl codiert und gleichzeitig auf den Kanal gegeben werden, daß anschließend die (n - k) Redundanzzeichen aus Cl über Schalter S3 (in Stellung 2) ausgegeben werden (Schalter S2 offen), wobei die Quelle Q und Codierer C2 angehalten werden, und daß nachdem Z solche Codeworte des inneren Codes, deren Informationsteile zusammen den Informationsteil eines Codewortes des äußeren Codes bilden, gebildet und ausgegeben worden sind, die Quelle Q wieder angehalten und aus der jetzt in C2 enthaltenen Redundanz des äußeren Codes ebenfalls ein Codewort mit Synchronisationszeichen des inneren Codes gebildet und ausgegeben wird (Schalter Sl in Stellung 3)·5. Schaltungsanordnung zur empfängerseitigen Decodierung und Fehlerkorrektur bei einem Verfahren nach Anspruch 3» dadurch gekennzeichnet, daß die vom Übertragungskanal kommenden Datenblöcke C. . in einem Speicher Pl eingespeichert und gleichzeitig in einem Korrekturwerk K die in ihnen evtl. enthaltenen additiven Fehler ermittelt und beseitigt werden, daß eine Schaltung zur Blockphasenprüfung B einen evtl. Synchronisationsverlust in einem von additiven Fehlern befreiten Block C . durch Verschiebung der Phasenlage im Korrekturwerk K und im Blockspeicher Pl korrigiert und außerdem für den vorangegangenen Block C. , . . . » eine Adresse in einem Adress-Speicher P2 abspeichert^ daß die Informationsteile I , I0 ... I in einen zweiten" als Schiebere-x d» ζgister ausgebildeten Speicher P3 geschoben werden, daß in einem weiteren Schieberegister P^, dem eine Modulo-2-Additionsstelle Al vorgeschaltet ist aus den Informationsteilen I., I0 ... I und der zugehörigen Redundanz ein Fehlersyndrom errechnet wird, wobei der Rückkopplungsschalter S in Stellung 1 steht, und daß dieses Syndrom der Information bei ihrer Ausgabe aus Speicher P3 an die Senke mit Hilfe einer weiteren Modulo-2-Additionsstufe A2 überlagert wird, wozu der Adress-Speicher P2 den Schalter S in Stellung 2 stellt, solange der markierte Informationsteil I. ausgegeben wird (Fig. 3)·30982 2/09766. Verfahren nach Anspruch 1 bis 3» dadurch gekennzeichnet, daß der fehlerkorrigierende, zyklische innere Code mit möglichst hohen, zusätzlichen Fehlererkennungseigenschaften ausgestattet wird, um fehlerhafte Korrekturvorgänge axif ein Mindestmaß zu reduzieren.7. Verfahren nach Anspruch 3j dadurch gekennzeichnet, daß bei Erkennen einer falschen Blockphase oder bei Erkennen eines unzulässigen Synchronisationsmusters Lm Block CT\ der Informationsteil i. dieses Codewortes selbst markiert und die Phasenverschiebung erst im folgenden Codewort Cw . ».. λ korrigiert wird, wenn der innere Code im vorangegangenen Wort Cw. ^ ·. keinen Fehler festgestellt hat.d. Verfahren nach Anspruch 3» dadurch gekennzeichnet, daß bei Erkennen einer falschen Blockphase beim Auftreten eines unzulässigen Synchronisationsmusters im Codewort C , oder wenn das Empfangswort C . vom inneren Decodierer als nicht korrigierbar bezeichnet wird, der Informationsteil I1 dieses Blockes C . markiert und die Blockphase erst im nachfolgenden Codewort Cw. . ■> entsprechend der dort auftretenden Phasenverschiebung korrigiert wird.9. Vorfahren nach Anspruch 3 und wahlweise nach Anspruch 6, dadurch gekennzeichnet, daß für die Erkennung additiver .Fehler zusätzlich ein Störungsdetektor verwendet wird und daß bei Erkennen einer falschen Blockphase oder bei Erkennen eines unzulässigen Synchronisationsmusters im Block C . der Informations teil I. dieses Blockes selbst markiert und die Phasenlage des nachfolgenden Blockes C,- 1\ korrigiert wird, wenn im Block C1. eine Korrektur additiver Fehler erfolgt ist, obwohl der Störungsdetektor keine entsprechende Anzeige gemacht hat.10. Verfahren nach Anspruch 3i dadurch gekennzeichnet, daß ein Codewort des äußeren Codes dann vollständig oder,teilweise ver-- 17 -309822/0976werfen wird, wenn der innere Code innerhalb dieses Codeworte« des äußeren Codes mehrere Verschiebungen Reiner Blockphase feststellt, die unterschiedliche Werte nach Betrag und Phas^ haben, oder wenn nach der Korrektur der ersten Phasenverschiebung weitere Verschiebungen auftreten.11. Verfahren nach Anspruch 2 oder 3» dadurch gekennzeichnet, daß jeweils beim Erkennen einer Phasenverschiebung, beim Auftreten eines unzulässigen Synchronisationsmusters im Codewort C ., oder wenn das Srapfangswort C . vom inneren Decodierer als nicht korrigierbar bezeichnet wird, außerdem die Phasenverschiebung des unmittelbar folgenden Codewortes C .. Λ untersucht wird, daß jeweil« die Inforraationsteile I. und I. dor 'l'.Jcke C1,. ..λ und C markiert sowie die Bio ckpha =?<=;■ im Block C. f . ·. korrigiert werden, falls die Blöcke C„. und C ,. *\ nach Betrag und Richtung gleiche Phasenverschiebung haben, daß jeiieils die Informationsteile T.und I. . der Blöcke CT. und C.,. ... markiert sowie die Blockpha.sc x+1 Ii l,(i + l) 'im Block C.,. .^ entsorechend der dort auftretenden Phasenverl,(x+l) ' .Schiebung korrigiert werden, falls die Phasenverschiebung df»s4· -τIll.ockes G,,. . λ sich von der P'wsepverscliiobnne des Blockes C1J l(n-l) ■ Li.unterscheidet und daß mit HiJ fo des äußeren Codes jeweils, üj.r beiden markierten Informationsteile korrigiert werden.3°9822/097B BAOOR1G1N,Leerseite
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19712157783 DE2157783A1 (de) | 1971-11-22 | 1971-11-22 | Verfahren zur korrektur von daten |
IT3141772A IT970310B (it) | 1971-11-22 | 1972-11-08 | Procedimento per la correzione di dati |
GB5401972A GB1409085A (en) | 1971-11-22 | 1972-11-22 | Method and apparatus for data transmission |
FR7241513A FR2160967A1 (de) | 1971-11-22 | 1972-11-22 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19712157783 DE2157783A1 (de) | 1971-11-22 | 1971-11-22 | Verfahren zur korrektur von daten |
Publications (1)
Publication Number | Publication Date |
---|---|
DE2157783A1 true DE2157783A1 (de) | 1973-05-30 |
Family
ID=5825750
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19712157783 Pending DE2157783A1 (de) | 1971-11-22 | 1971-11-22 | Verfahren zur korrektur von daten |
Country Status (4)
Country | Link |
---|---|
DE (1) | DE2157783A1 (de) |
FR (1) | FR2160967A1 (de) |
GB (1) | GB1409085A (de) |
IT (1) | IT970310B (de) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3913068A (en) * | 1974-07-30 | 1975-10-14 | Ibm | Error correction of serial data using a subfield code |
US4525838A (en) * | 1983-02-28 | 1985-06-25 | International Business Machines Corporation | Multibyte error correcting system involving a two-level code structure |
CN108440571B (zh) * | 2012-10-22 | 2022-11-04 | 希望之城 | Etp衍生物 |
EP3512520B1 (de) | 2016-09-15 | 2023-06-21 | City of Hope | Dithio-derivate von epidithiodiketopiperazine (etp) |
-
1971
- 1971-11-22 DE DE19712157783 patent/DE2157783A1/de active Pending
-
1972
- 1972-11-08 IT IT3141772A patent/IT970310B/it active
- 1972-11-22 FR FR7241513A patent/FR2160967A1/fr not_active Withdrawn
- 1972-11-22 GB GB5401972A patent/GB1409085A/en not_active Expired
Also Published As
Publication number | Publication date |
---|---|
IT970310B (it) | 1974-04-10 |
FR2160967A1 (de) | 1973-07-06 |
GB1409085A (en) | 1975-10-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19736434C2 (de) | Verfahren und Vorrichtungen zur Erkennung der Position von in einem seriellen Datenempfangsstrom liegenden Datenpaketen | |
DE2060643A1 (de) | Schaltungsanordnung zur Korrektur von Einzelfehlern | |
DE19815597B4 (de) | Datenübertragungssystem, mobile Station und Verfahren zum Verringern der Rahmenfehlerrate bei einer in Form von Datenrahmen erfolgenden Datenübertragung | |
DE112019007412T5 (de) | Verfahren zum bereitstellen von pfadsignal-overhead im 64b/66b-zeichenstrom eines itu-t-metro-transportnetzwerks | |
DE2645778A1 (de) | Nachrichtenuebertragungsanlage mit einer primaer- und einer sekundaer-schleife | |
DE2914515A1 (de) | Verfahren und vorrichtung fuer ein wirksames fehlerentdeckungs- und korrektursystem | |
DE1223414B (de) | Schaltungsanordnung fuer Codeuebersetzer in Empfangseinrichtungen fuer Nachrichten in fehlerkorrigierendem Code | |
DE10238841B4 (de) | Parallelverarbeitung der Decodierung und der zyklischen Redundanzüberprüfung beim Empfang von Mobilfunksignalen | |
EP0219917B1 (de) | Vermittlungsanlage mit Fehlerkorrektur | |
DE3784414T2 (de) | Verfahren und anordnung zur erkennung einer linearen rueckkopplungsfolge mit fehlerkorrektur. | |
DE1300144B (de) | Gegen Synchronisations- und Informationsfehler gesicherte Daten-uebertragungseinrichtng | |
DE2460263A1 (de) | Schaltungsanordnung zum korrigieren des schlupffehlers in datenuebertragungssystemen unter verwendung von zyklischen codes | |
DE1599084A1 (de) | Einrichtung zur Korrektur von Fehlerbuendeln | |
DE2157783A1 (de) | Verfahren zur korrektur von daten | |
DE10037525B4 (de) | Verfahren zum Codieren und Decodieren eines Bildsignals | |
DE19614737A1 (de) | Fehlerrobustes Multiplexverfahren mit möglicher Retransmission | |
DE2838228B2 (de) | Verfahren zum Synchronisieren einer Datenbitfolge | |
DE1168677B (de) | System zur Fehlerermittlung und Fehlerkorrektur | |
EP0128624A2 (de) | Verfahren und Schaltungsanordnung zur Synchronisation in einem Datenübertragungssystem | |
DE2827615A1 (de) | Verfahren und schaltungsanordnung zum synchronisieren zwei oder mehrerer raeumlich voneinander entfernter digital arbeitender nachrichtentechnischer einrichtungen | |
DE19614739A1 (de) | Fehlerrobustes Multiplexverfahren mit HEADER-Kontrollfeld | |
DE2250306C3 (de) | Verfahren und Schaltungsanordnung zur gesicherten Datenübertragung | |
DE1100679B (de) | Verfahren und Schaltungsanordnung zur Sicherung von Fernschreibnachrichten, bei denen die einzelnen Zeichen in einem 5-Schritte-Code uebertragen werden | |
DE1524891C3 (de) | Schaltungsanordnung zur Korrektur von Fehlerbündeln | |
DE102010005702A1 (de) | Codieren und Decodieren von Daten zur Übertragung über einen fehlerhaften Übertragungskanal |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OHJ | Non-payment of the annual fee |