DE2126890C3 - Monolithische integrierte Halbleiteranordnung - Google Patents

Monolithische integrierte Halbleiteranordnung

Info

Publication number
DE2126890C3
DE2126890C3 DE19712126890 DE2126890A DE2126890C3 DE 2126890 C3 DE2126890 C3 DE 2126890C3 DE 19712126890 DE19712126890 DE 19712126890 DE 2126890 A DE2126890 A DE 2126890A DE 2126890 C3 DE2126890 C3 DE 2126890C3
Authority
DE
Germany
Prior art keywords
zones
zone
substrate
subgroup
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE19712126890
Other languages
English (en)
Other versions
DE2126890B2 (de
DE2126890A1 (de
Inventor
Claude Jan Principe Frederic Le Can
Walter Steinmaier
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE2126890A1 publication Critical patent/DE2126890A1/de
Publication of DE2126890B2 publication Critical patent/DE2126890B2/de
Application granted granted Critical
Publication of DE2126890C3 publication Critical patent/DE2126890C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
    • H01L27/0825—Combination of vertical direct transistors of the same conductivity type having different characteristics,(e.g. Darlington transistors)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0744—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common without components of the field effect type
    • H01L27/075—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. lateral bipolar transistor, and vertical bipolar transistor and resistor
    • H01L27/0755—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)

Description

Die Erfindung bezieht sich auf eine monolithische integrierte Halbleiteranordnung nach dem Oberbegriff des Anspruchs 1.
Eine Halbleiteranordnung dieser Art ist aus der CH-PS 473478 bekannt.
Aus IBM-TDB 12 (1970) 9, 1516, ist es bekannt, zwei Transistoren mit einer gemeinss^nen Kollektorzone und einer gemeinsamen vergrabenen Schicht in einer N-Ieitenden, epitaktischen Insel auf einem P-leitenden Substrat anzubringen, die durch ebenfalls P-leitende Trennzonen begrenzt ist.
Aus Electronics vom 28. 10. 1968, Seiten 6E und 8E, sind sogenannte selbstisolierende Transistoren bekannt, bei denen die Kollektorzone durch eine vergrabene Zone im Substrat gebildet wird, die unter der durch einen Teil der epitaktischen Schicht gebildeten Basiszone liegt, die von einer sich bis zur Kollektorzone erstreckenden und den gleichen Leitungstyp wie diese aufweisende Oberflächenzone umgeben ist. Dabei weisen das Halbleitersubstrat und die epitaktische Schicht den gleichen Leitungstyp, der zu dem der Kollektorzone entgegengesetzt ist, auf.
Schließlich ist es aus der FR-PS 1 425 149 bekannt, bei der Herstellung von Einzeltransistoren gleichzeitig mit den Zonen des Transistors auch ein Muster für Kontroll- und Meßzwecke in den Halbleiterkörper einzudiffundieren, dessen Substrat den gleichen Leitungstyp, aber einen niedrigeren spezifischen Widerstand wie die die Transistorzonen aufnehmende epitaktische Schicht aufweist.
Der Erfindung liegt die Aufgabe zugrunde, die Halbleiteranordnung nach der, Oberbegriff des Anspruchs 1 so auszugestalten, daß sie möglichst einfach hergestellt werden kann, das Lay-out wesentlich vereinfacht und der erforderliche Platzbedarf verringert wird.
Diese Aufgabe wird crfindungsgcmaU durch die im
kennzeichnenden Teil des Anspruchs 1 angegebenen Merkmale gelöst.
Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.
In einer Halbleiteranordnung nach der Erfindung sind die bipolaren Transistoren der zweiten Untergruppe also nicht in einer Insel angebracht. Dies vereinfacht die Struktur der Halbleiteranordnung, und es stellt sich heraus, daß bei der Herstellung die Ausbeute durch diese vereinfachte Struktur verbessert wird. Da für die bipolaren Transistoren der zweiten Untergruppe keine Isolierzonen angebracht werden, wird eine Raumersparung erhalten. Außerdem besteht eine größere Wahlfreiheit in bezug auf die Lage dieser Transistoren, weil diese Transistoren nicht in einer Insel angebracht werden, wodurch eine Vereinfachung der elektrischen Verbindungen zwischen den Transistoren der ganzen Gruppe erreicht wird. Ein e'ektrischer Anschlußleiter für die gemeinsame KoI-lcktorzonc der Transistoren der zweiten Untergruppe kann einfach mit dem niederohmigen Substrat verbunden werden, was eine weitere Vereinfachung der erwähnten Veränderungen bedeutet. Durch Anwendung eines verhältnismäßig niederohmigen Substrats und einer verhältnismäßig hochohmigen epitaktischen Schicht weisen die Transistoren der zweiten Untergruppe eine NN+- oder eine PP+-Kollektorzone auf, wodurch die Eigenschaften dieser Transistoren günstig beeinflußt werden.
Einige Ausführungsformen der Erfindung sind in den Zeichnungen dargestellt und werden im folgenden näher beschrieben. Es zeigt
Fig. 1 schematisch einen Schnitt durch einen Teil einer ersten Ausfiihrungsform einer Halbleiteranordnung nach der Erfindung,
Fig. 2 und 3 je eine Herstellungsstufe dieser Anordnung,
Fig. 4, 5 und 6 je eine Abwandlung der Ausführungsform nach Fig. 1.
In den Figuren sind entsprechende Teile mit den gleichen Bezugsziffern bezeichnet.
Die monolithische integrierte Halbleiteranordnung, von der Fig. 1 einen Teil zeigt, enthält einen Halbleiterkörper 1 mit einer Gruppe bipolarer Transistoren, zu d^r die Transistoren T1, T2, T} und 7'4 gehören. Die Emitterzonen 4, S, 6 und 7, die Basiszonen 11, 12, 13 und 14 und die Kollektorzonen 8, 9 und 10 dieser Transistoren grenzen an die Oberfläche 18 des Halbleiterkörpers 1, wobei eine Basiszone eine Emitterzone und eine Kollektorzone eine Basiszone im Halbleiterkörper umgibt. Die Emitterzonen 4, 5, 6 und 7 und die Kollektorzonen 8, 9 und 10 sind vom ersten Leitungstyp, im vorliegenden Falle vom N-Leitungstyp, während die Basiszonen 11, 12, 13 und 14 vom zweiten Leitfähigkeitstyp, im vorliegenden Ausführungsbeispiel also vom P-Leitungstyp, sind. Die Gruppe von Transistoren enthält eine erste Untergruppe, zu der die Transistoren T1 und T2 gehören, und eine zweite Untergruppe, zu der die Transistoren 7", und T4 gehören.
Der Einfachheit halber wird nachstehend angenommen, daß die erste Untergruppe nur die Transistoren T1 und T1 und die zweite Untergruppe nur die Transistoren 7', und ΤΛ enthält. Es ist aber einleuchtend, daß eine oder die beiden Untergruppen eine größere Anzahl von Tran;i/ toren oder nur einen einzigen Transistor enthalten k;inn bzw. können.
Die Bipolartransistoren T1 und /'., der ersten Untcr-
Jl!
gruppe sind gegen die Transistoren T1 und T4 der zweiten Untergruppe isoliert, und die Transistoren T3 und T4 der zweiten Untergruppe weisen eine gemeinsame Kollektorzone 10 auf.
Der Halbleiterkörper 1 enthält ein N-leitendes Halbleitersubstrat 2, auf dessen Oberfläche 16 eine epitaktische Schicht 3 vom gleichen Leitungstyp, aber mit einem höheren spezifischen Widerstand, angebracht ist. Im vorliegenden Ausführungsbeispiel weist das N-Ieitende Substrat 2 also von der Oberfläche 42 her, die der Oberfläche 16, auf der die epitaktische Schicht 3 angebracht ist, gegenüberliegt, über seine ganze Dicke einen niedrigeren spezifischen Widerstand als die epitaktische Schicht 3 auf. Die Schicht 3 ist somit eine N-leitende Schicht. Der Halbleiterkörper enthält eine P-leitende vergrabene Schicht 15, die als Isolierzone dient und sich von der Umgebung der Grenzfläche 16 zwischen dem Substrat 2 und der epitaktischen Schicht 3 her in dem Subsist 2 über einen Teil der Dicke dieses Substrats erslrecki. Die epitaktische Schicht 3 enthält isolierende Oberflächenzonen 17, die sich bis zu der vergrabenen Schicht 15 erstrekken. Die Zonen 17 können ganz oder teilweise aus isolierendem Material bestehen oder wie im vorliegenden Beispiel von P-Ieitenden Oberflächenzonen gebildet werden. Der Halbleiterkörper 1 enthält somit an die Oberfläche 18 der epitaktischen Schicht 3 grenzende isolierte N-leitende Teile 8 u:id 9, die von P-Ieitenden Isolierzonen 15 und 17 im Halbleiterkörper 1 umgeben sind. Die Transistoren Γ,und T1 der ersten Untergruppe befinden sich in den isolierten Teilen 8 und 9, wobei diese Teile die Kollektorzonen 8 und 9 der Transistoren T1 und T2 bilden. Das N-leitende Substrat 2 und ein neben den isolierten Teilen 8 und 9 mit ihren Isolierzonen 15 und 17 liegender und über seinen ganzen Umfang an das N-leitende Substrat grenzender N-Ieitender Teil 20 der epitaktischen Schicht 3 gehören zu der gemeinsamen N-Ieitenden Kollektorzone 10 der Transistoren T} und F4 der zweiten Untergruppe. Die Basis- und Emitterzonen 13, 14 und 6, 7 befinden sich völlig in dem N-Ieitenden Teil 20 der epitaktischen Schicht 3.
Die Bipolartransistoren T1 und T„ der ersten Untergruppe sind über zwei N-leitcnde isolierte Teile 8 und 9 des Halbleiterkörpers 1 verteilt und somit auch gegeneinander isoliert.
Im vorliegenden Ausführungsbeispiel enthalten die Kollektorzonen 8 und 9 der Transistoren T1 und T1 der ersten Untergruppe eine N-leitende vergrabene Schicht 21 bzw. 22, die höher als ein anderer Teil 23 bzw. 24 der Kollektorzonen 8 bzw. 9 dotiert ist. Die Teile 23 und 24 der Kollektorzonen 8 bzw. 9 grenzen an die Oberfläche 18 der epitaktischen Schicht 3. Dadurch wird der Kollektorwiderstand dieser Transistoren herabgesetzt. Die vergrabenen Schichten 21 und 22 erstrecken sich unterhalb der Basiszonen 11 und 12.
Die gemeinsame Kollektorzonen 10 der Transistoren Ti und T4 der zweiten Untergruppe enthält gleichfalls eine N-leitende vergrabene Schicht 25. die höher als ein juiderer zu der epitaktischen Schicht 3 gehöriger N-Icitender Teil 26 der gemeinsamen Kollektorzone 10 dotiert ist. Dieser Teil 26 grenzt an die Oberfläche 18 der epitbktischen Schicht 3. Die vergrabene Schicht 25 erstreckt sieh unterhalb der Basiszonen 13 und 14 der Transistoren 7", und T2 und liegt über einen Teil ihrer Dicke in der epitaktischen Schicht 3. Die vergrabene Schicht 25 erstreckt sich
ferner über einen Teil der Dicke des Substrats 2 in dem Substrat 2.
Die vergrabene Schicht 25 verringert den Kollektorwiderstand der Transistoren T3 und 7'4, während die Eigenschaften dieser Transistoren denen der Transistoren 7', und T2 genauer entsprechen, was erwünscht sein kann. Wenn dies für den Zweck, für den die Halbleiteranordnung angewandt werden soll, nicht wichtig ist, kann die N-Ieitende vergrabene Schicht 25 weggelassen und können z. B. nur die N-Ieitenden vergrabenen Schichten 21 und 22 angebracht werden.
Die Halbleiteranordnung nach Fig. 1 kann völlig durch in der Halbleitertechnik übliche Verfahren hergestellt werden, während die Zonen und Schichten der Transistoren, gleich wie die Isolierzonen, übliche Abmessungen aufweisen. Daher wird die Herstellung der Halbleiteranordnung nach Fig. 1 nur im großen fianzen beschrieben.
Es wird von einem N-Ieitenden Siüciumsubstrat 2 mit einem spezifischen Widerstand von etwa 0,01 Ω ■ cm ausgegangen (siehe Fig. 2). In dem Substrat 2 wird eine P-Ieitende Oberflächenzone 15a z. B. durch Diffusion von Bor angebracht. Die Oberflächenkonzentration der Zone 15a beträgt z. B. K)19 Boratome/cm'. In der Oberflächenzone 15a und neben dieser Zone werden die N-Ieitenden Oberflächenzonen 21a, 22a und 25a z. B. durch Diffusion von Arsen mit z. B. einer Oberflächenkonzentration von H)2" Arsenatomen/cm' angebracht. Die Zonen 21a, 22a und 25a sind erheblich dünner als die Zone 15a.
Auf dem Substrat 2 wird eine N-leitende epitaktische Siliciumschicht 3 z. B. mit einer Dicke von 6 μπι und einem spezifischen Widerstand von 0,6 Ω · cm angebracht (siehe Fig. 3). Durch Diffusion von z. B. Bor in die Oberfläche 18 der epitaktischen Schicht 3 werden die P-Ieitenden Isolier-Oberflächenzonen 17 erhalten. Während der Anbringung der Schicht 3 und der Zonen 17 tritt Diffusion der Verunreinigungen, durch die die Zonen 15a, 21a, 22a und 25a erhalten 3IIIU, aui, wuuuiui diese Zonen die Formen der Zonen 15, 21, 22 und 25 in Fig. 3 annehmen. Die Zonen 17 reichen bis zu der Zone 15 und isolieren die N-Ieitenden Teile 8 und 9 gegen den außerhalb der Zonen 17 und 15 liegenden Teil des Halbleiterkörpers 1. Der Übergang zwischen der epitaktischen Schicht und dem Substrat ist schematisch durch die Grenzfläche 16 angegeben.
Dann werden z. B. durch Diffusion von Bor die P-leitenden Basiszonen 1Ϊ, 12,13 und 14 (siehe Fig. 1) und z. B. durch Diffusion von Phosphor die N-Ieitenden Emitterzonen 4,5,6 und 7 angebracht. Die N-leitenden Kollektorkontaktzonen 27 und 28 der Transistoren T1 und T2, die höher als die Teile 23 und 24 der Kollektorzonen 8 bzw. 9 dotiert sind, können gleichfalls durch Diffusion von Phosphor und vorzugsweise gleichzeitig mit den Emitterzonen 4, 5, 6 und 7 angebracht werden. Die Oberflächenkonzentration der Basiszonen beträgt z. B. 1018 Boratome/ cm3 und die Oberflächenkonzentration der Emitterzonen und der Kollektorkontaktzonen 1020 Phosphoratome/cm3.
Die epitaktische Schicht 3 wird auf übliche Weise mit einer Isolierschicht 29 versehen. Die Schicht 29 besteht im vorliegenden Ausführungsbeispiel aus SiIiciumoxyd und wird durch eine Oxydationsbehandlung der epitaktischen Schicht 3 erhalten. Die Isolierschicht 3 kann auf übliche Weise während der An-
bringung der Zonen 4, 5, 6, 7, 11, 12, 13, 14, 17, 27 und 28 als Diffusionsmaske dienen und zu diesem Zweck angebracht sein, bevor diese Zonen angebracht werden. Die Isolierschicht 29 kann z. B. auch aus Siliciumnitrid bestehen und nach den Diffusionsbehand-Iuneeη anjgebracht werden.
Über Offnungen in der Isolierschicht 29 werden Leiter 30 mit Zonen der Transistoren T1, T1, T3 und T4 verbunden. Diese Leiter erstrecken sich über die Isolierschicht 3 hinweg und bilden auf der Isolierschicht wenigstens einen Teil eines Verdrahtungsmusters zur Herstellung der elektrischen Verbindungen zwischen einer Anzahl von Teilen der Halbleiteranordnung. Die Leiter 30 bestehenz. B. aus Aluminium.
Die Halbleiteranordnung weist eine einfache Struktur auf, weil nur die Transistoren T1 und T2 in isolierten Inseln anoehracht sinrl. iirwl sip kann mit hoher Ausbeute serienmäßig hergestellt werden. Ferner nehmen die Transistoren Ts und /4, die nicht in einer isolierten Insel angebracht sind, weniger Raum in Anspruch, als wenn sie wohl in einer isolierten Insel angebracht wären, während außerdem eine größere Wahlfreiheit in bezug auf die Lage dieser Transistoren besteht, wodurch vorteilhaft eine möglichst einfache Verdrahtung mit kurzen Leiterbahnen auf der Isolierschicht 29 erhalten werden kann.
Eine elektrische Verbindung mit der gemeinsamen Kollektorzone 10 der Transistoren T3 und T4 ist mit dem niederohmigen N-leitenden Substrat 2 verbunden und ist in Fig. 1 mit 31 bezeichnet. Dieser Anschluß 31 kann z. B. eine leitende Platte sein, auf der das Substrat 2 durch Löten oder Auf legieren befestigt ist. Wenn es erwünscht ist, die Kollektorzone 10 auf der Oberseite der Halbleiteranordnung mit einem Anschlußleiter zu versehen, kann der Teil 26 der gemeinsamen Kollektorzone 10 mit einer den Kollektorkontaktzonen 27 und 28 entsprechenden N-leitenden Kollektorkontaktzone versehen werden, mit der der Anschlußleiter über eine öffnung in der Isolierschicht 29 verbunden wird.
Durch die Anwendung eines Substrats 2, das einen niedrigeren spezifischen Widerstand als die epitaktische Schicht 3 aufweist, wird, auch beim Fehlen der vergrabenen Schicht 25, eine gemeinsame NN +-Kollektorzone der Transistoren T3 und T4 mit einem niedrigen Kollektorwiderstand erhalten. Für viele Anwendungen kann ein Bezugspotential an das N-leitende Substrat gelegt werden. Dabei kann das Substra t z. B. an Erde gelegt werden.
Wenn für eine Anwendung der Halbleiteranordnung nach Fig. 1 ein etwas höherer Kollektor-Reihenwiderstand zulässig ist, können die vergrabenen Kollektorschichten 21, 22 und 25 weggelassen werden. Dann wird eine Struktur nach Fig. 4 erhalten. Dabei kann es erwünscht sein, daß die Dicke der epitaktischen Schicht 3 etwas größer und/oder die Verunreinigungskonzentration in dem Substrat 2, wenigstens in der Nähe der Grenzfläche 16 und in der vergrabenen Schicht 15, etwas niedriger gewählt wird.
Fig. 5 zeigt ein Ausführungsbeispiel, das etwas von dem Ausführungsbeispiel nach Fig. 1 verschieden ist und bei dem die epitaktische N-Ieitende Schicht 3 aus zwei epitaktischen N-leitenden Teilschichten 3 a und 3 b mit nahezu dem gleichen spezifischen Widerstand besteht, während die vergrabenen N-Ieitenden Kollektorschichten 21, 22 und 25 sich zu beiden Seiten der Grenzfläche 40 zwischen diesen Teilschichten 3a und 3b erstrecken.
Bei der Herstellung wird in dem Substrat 2 nur die P-Ieitende Oberflächenzone 15a und werden nicht die N-Ieitenden Oberflächenschichten 21a, 22a und 25a angebracht (siehe auch Fig. 2). Diese N-Ieitenden Oberflächenschichten werden in der epitaktischen TeXchicht 3a nach der Anbringung dieser Teilschicht angebracht, wonach die epitaktische Teilschicht 3b angebracht wird. Im übrigen geht die Herstellung der Halbleiteranordnung nach Fig. 5 auf ahnliche Weise wie die der Anordnung nach Fig. 1 vor sich.
Da die vergrabenen Schichten 21 und 22 bei dem Ausführungsbeispiel nach Fig. 5 nicht zugleich mit der vergrabenen Schicht 15 angebracht werden, besteht eine größere Wahlfreiheit in bezug auf die Verunreinigungen und die Konzentrationen derselben für diese Schichten. Übrigens können die Schichten 21
Es ist auch in diesem Ausführungsbeispiel möglich, nur die N-Ieitenden vergrabenen Schichten 21 und 22 anzubringen und die N-Ieitende vergrabene Schicht 25 wegzulassen. Ferner kann für die Transistoren 7', und T4 eine weitere vergrabene N-leitende Kollektorschicht angebracht werden, die sich auch unterhalb der Basiszonen 13 und 14 erstreckt und die aus einer N-Ieitenden Oberflächenzone erhalten wird, die im Substrat 2 angebracht wird, bevor die epitaktische Teilschicht 3a angebracht wird. Diese weitere vergrabene Schicht kann dann mit der vergrabenen Schicht It eine einzige dicke vergrabene Schicht zur Herabsetzung des Kollektorwiderstandes der Transistoren T3 und T4 bilden. Es ist auch möglich, für diese Transistoren T3 und T4 nur diese weitere vergrabene Schicht anzubringen.
In den beschriebenen Ausführungsbeispielen kann von einem N-leitenden Substrat 2 ausgegangen werden, das außer einer den N-Leitungstyp herbeiführenden Verunreinigung auch eine den P-Leitungstyp herbeiführende Verunreinigung enthält, die langsamer als die den N-Leitungstyp herbeiführende Verunreinigung diffundiert. Die P-Leitende vergrabene Schicht 15 kann dann durch örtliche Ausdiffusion erhalten werden, wobei die schneller diffundierende, den N-Leitungstyp herbeiführende Verunreinigung schneller als die langsamer diffundierende den P-Ieitungstyp herbeiführende Verunreinigung ausdiffundiert, so daß in einer Oberflächenzone die den P-Leitungstyp herbeiführende Verunreinigung vorherrschend wird.
Fig. 6 zeigt ein Ausführungsbeispiel, das sich von dem Ausführungsbeispiel nach Fig. 1 nur darin unterscheidet, daß das Substrat 2 von seiner Oberfläche 42 her, die der Oberfläche 16, auf der die epitaktische Schicht 3 angebracht ist, gegenüberliegt, nur über den Teil d seiner Dicke D einen niedrigeren spezifischen Widerstand als die epitaktische Schicht 3 aufweist. Das Substrat 2 enthält also eine Schicht 2b, die einen höheren spezifischen Widerstand als der darunterliegende Teil 2a aufweist. Der Übergang zwischen der Schicht 2b und dem Teil 2a ist schematisch durch die Grenzfläche 50 angegeben. Die vergrabene P-leitende Schicht 15 ist größtenteils in der Schicht 26 mit höherem spezifischen Widerstand angebracht, während die N-Ieitenden vergrabenen Schichten 21,22 und 25 sich über einen Te:! ihrer Dicke in der Schicht 2b erstrekken.
Bei der Herstellung dieses Ausführungsbeispiels wird von einem N-leitenden Substrat 2 ausgegangen, das eine N-leitende Oberflächenschicht 2b enthält, die einen höheren spezifischen Widerstand als der darunterliegende N-leitende Teil 2a des Substrats 2 aufweist. In der Schicht 2b werden die P- und N-Ieitenden Oberflächenzonen der in Fig. 2 dargestellten
ι Art angebracht, wonach die Herstellung auf ähnliche Weise wie die der Halbleiteranordnung nach Fig. 1 vor sich geht.
Die Schicht 2b des Substrats 2 kann durch Ausdiffusion oder durch epitaktische Ablagerung von Halbleitermaterial auf dem Teil 2a erhalten werden.
Die Schicht Ib mit höherem spezifischem Widerstand gestattet eine größere Wahlfreiheit in bezug auf die Verunreinigungskonzentrationen der vergrabenen Schichten. Die Schicht 2b braucht nicht einen höheren spezifischen Widerstand als die epitaktische Schicht 3 aufzuweisen. Der spezifische Widerstand der Schicht "y It Xt rtnfi η ··.-.K »Ι.ηΐ^>Κ nr)nr <->*-· «mr· nr-niinr· r*lr «-Jrt·· J„, mm is nuiiii Muvi ι gi^ivti v/Vi V/1 wiifUJ gi Kjux, t uu ui^i ul.i epitaktischeii Schicht 3 sein.
Die vergrabene Schicht 25 kann erwünschtenfalls
ι weggelassen oder mit einer zweiten vergrabenen N-leitenden Schicht kombiniert werden, die sich von der Flüche 50 her wenigstens in Richtung auf die vergrabene Schicht 25 erstreckt und höher als der Teil 26 der epitaktischen Schicht 3 dotiert ist. Ferner können
< alle vergrabenen N-Ieitenden Schichten weggelassen werden. Die P-leitende vergrabene Schicht 15 erstreckt sich in der Praxis gewöhnlich wenigstens bis zu dem Teil 2a.
Schließlich sei noch bemerkt, daß die Isolierzonen 17, 25 mit einem Anschlußleiter versehen werden können, mit dessen Hilfe diese Zonen an ein Potential gelegt werden können, bei dem ein PN-Übergang, der diese Zonen begrenzt, in der Sperrichtung vorgespannt wird, wodurch die verlangte Isolierung erhalten wird. Die Isolierzonen sind aber vorzugsweise elektrisch schwebend, d. h., daß diese Zonen keinen Anschluß oder keine Verbindung haben, um sie an ein Potential zu legen, das von dem Potential verschieden ist, das diese Zonen ohne diesen Anschluß oder diese Verbindung annehmen würden. Dies ist von besonderer Bedeutung, wenn das niederohmige Substrat die positivste Speiseleitung der integrierten Halbleiteranordnung ist. In der Praxis bedeutet dies gewöhnlich, daß die isolierenden Oberflächenzonen 17 völlig mit der Isolierschicht 29 bedeckt sind. Elektrisch schwebende Isolierzonen 17, 25 haben den Vorteil, daß die zusammengesetzte Kapazität, die durch die beiden in Reihe geschalteten Kapazitäten der die Isolierzonen 17, 25 begrenzenden PN-Übergänge gebildet wird, klein und, wenigstens in einem großen Bereich von Potentialunterschieden über den Isolierzonen, praktisch konstant ist. Die erwähnte zusammengesetzte Kapazität ist praktisch konstant, weil bei Änderung des Potentialunterschiedes über den Isolierzonen die Kapazität eines der diese Zonen begrenzenden PN-Übergänge größer, aber die der anderen kleiner wird, oder umgekehrt. Dies ist wieder darauf zurückzuführen, daß einer dieser PN-Übergänge in der Vorwärtsrichtung und der andere in der Sperrichtung wirksam ist.
Im allgemeinen kann gesagt werden, daß in einer integrierten Halbleiteranordnung, die schalenförmige Isolierzonen vom zweiten Leitungstyp enthält, weiche einen Obciflächenteil vorn ersten Leitungstyp gegen einen anderen Teil vom ersten Leitungstyp des Halbleiterkörpers isolieren, oft vorteilhaft elektrisch schwebend sein können.
Der N-leitende Teil 20 der epitaktischen Schicht 3.
der zu der gemeinsamen Kollektorzone der Transistoren T3 und T4 gehört, kann aus zwei Teilen bestehen, die z. B. durch die isolierten Teile 8 und 9 mit den Isolierzonen 15 und 17 voneinander getrennt und nur über das N-Ieitendc Substrat 2 miteinander verbunden sind, wobei die Basis- und die Emitterzone des Transistors T3 im einen und die Basis- und die Emitterzone des Transistors T4 in dem anderen dieser voneinander getrennten Teile angebracht sind. Dabei besteht auch die vergrabene Schicht 25 aus zwei voneinander getrennten Teilen, wobei ein Teil unterhalb der Basiszone des Transistors T3 und der andere Teil unterhalb der Basiszone des Transistors T4 liegt. Die Anbringung der Transistoren T3 und ΤΛ in getrennten Teilen der epitaktischen Schicht kann zum Erhalten einer einfachen Verdrahtung auf der Isolierschicht 29 von Bedeutung sein. Die beiden Untergruppen iConncn
hl
g
ciir äis z
10
elemente, wie Widerstände und Dioden, vorhanden sein. Andere Halbleitermaterialien als Silicium, z. B. eine IM-V-Verbindung, können mit auf übliche Weise daran angepaßten Verunreinigungen verwendet werden. In den beschriebenen Ausführungsformen kann der N-Leitungstyp durch den P-Leitungstyp ersetzt werden, und umgekehrt. Auf einfache Weise kann in den beschriebenen Ausfiihrungsformen ein PNP-Transistor dadurch angebracht werden, daß ein weiterer isolierter N-Ieitendcr Teil angebracht wird, der die Basiszone dieses Transistors bildet, wobei die den N-leitenden Teil umgebenden Isolierzonen di; P-Ieitende Kollektorzone des PNP-Transistors bilden und in dem anderen isolierten Teil eine P-leitende Oberflächenzone angebracht wird, die die Emitterzone des PNP-Transistors bildet. Die vergrabenen Schichten 21 und 22 brauchen nicht an die isolierenden Oberflä-
pp p
enthalten; außerdem können auch andere Schaltungsciici'iZuiici'i 17 iu gicM/,en und küiincii in einige!
femung von diesen Zonen liegen.
Hierzu 2 Blatt Zeichnungen

Claims (6)

Patentansprüche:
1. Monolithische integrierte Halbleiteranordnung mit einem Halbleiterkörper mit einer Gruppe bipolarer Transistoren (T1 bis T4), von der jeder Transistor eine Emitter-, eine Basis- und eine Kollektorzone aufweist, die an eine Oberfläche des Halbleiterkörpers (1) grenzen, wobei die Basiszone jedes Transistors die Emitterzone und die Kollektorzone die Basiszone umgibt, die Emitterzone und die Kollektorzone einen ersten Leitungstyp aufweisen und die Basiszone einen dazu entgegengesetzten zweiten Leitungstyp aufweist, bei der die Gruppe eine erste und eine zweite Untergruppe enthält, wobei die bipolaren Transistoren der ersten Untergruppe (T1, T2) gegen die der zweiten Untergruppe (T, T4) isoliert sind und die .cweite Untergruppe aus bipolaren Transistoren mit einer gemeinsamen KoHektorzone (10) besteht, bei der der Halbleiterkörper ein Halbleitersubstrat (2) vom ersten Leitungstyp enthält, bei der auf einer Oberfläche (17) des Substrats eine epitaktische Halbleiterschicht (3) vom ersten Leitungstyp angebracht ist, bei der der Halbleiterkörper wenigstens eine als Isolierzone dienende vergrabene Schicht (15) vom zweiten Leitungstyp enthält, die sich von der Grenzfläche zwischen dem Substrat (2) und der epitaktischen Schicht (3) her im Substrat über einen Teil der Dicke des Substrats erstreckt, bei der die epitaktische Schicht isolierende Obert-.ächenzonen (17) enthält, die sich bis zu dtr vergrabenen Schicht (15) erstrecken, wodurch der halbleiterkörper wenigstens einen an die Oberfläche der epitaktischen Schicht (3) grenzenden isolierten Teil (8, 9) vom ersten Leitungstyp aufweist, der im Halbleiterkörper von Isolierzonen umgeben ist und bei der jeder Transistor der ersten Untergruppe in einem solchen isolierten Teil liegt, dadurch gekennzeichnet,daß das Substrat (1) und ein neben den isolierten Teilen (8, 9) mit ihren Isolierzonen (15, 17) liegender und über seinen ganzen Umfang an das Substrat (2) grenzender Teil (20) der epitaktischen Schicht (3) zu der gemeinsamen Kollektorzone (10) der Transistoren (T3, T4) der zweiten Untergruppe gehören, wobei die Basis- (13, 14) und die Emitterzonen (5, 7) dieser Transistoren sich völlig in dem genannten Teil (20) der epitaktischen Schicht (3) befinden und wobei das Substrat (2) von seiner der epitaktischen Schicht (3) gegenüberliegenden Oberfläche (42) her wenigstens über den größten Teil seiner Dicke einen niedrigeren spezifischen Widerstand als die epitaktische Schicht (3) aufweist.
2. Monolithische integrierte Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß die bipolaren Transistoren (T1, T„) der ersten Untergruppe über eine Anzahl isofiertcr Teile (8, 9) vom ersten Lcitungsiyp des Malblcitcrkör- ι pcrs verteilt sind.
3. Monolithische integrierte Halbleiteranordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der die Kollektorzone eines Bipolartransistors (T1, T2) der ersten Untergruppe ι bildende isolierte Teil (8, 9) eine vergrabene Schicht (21, 22) vom ersten Leitungstyp aufweist, die höher als ein anderer Teil der Kollektorzone
dotiert ist und die sich unterhalb der Basiszone (11, 12) des Transistors erstreckt.
4. Monolithische integrierte Halbleiteranordnung nach Anspruch 3, dadurch gekennzeichnet, daß die gemeinsame Kollektorzone (10) der bipolaren Transistoren (T3, T4) der zweiten Untergruppe eine vergrabene Schicht (25) vorn ersten Leitungstyp aufweist, die höher als ein anderer zu der epitaktischen Schicht (3) vom ersten Leitungstyp gehöriger Teil der gemeinsamen Kollektorzone (10) dotiert ist, sich unterhalb der Basiszonen (13, 14) der Transistoren der zweiten Untergruppe erstreckt, wenigstens über einen Teil ihrer Dicke in der epitaktischen Schicht (3) liegt und sich höchstens über einen Teil der Dicke des Substrats (2) in dem Substrat erstreckt.
5. Monolithische integrierte Halbleiteranordnung nach einem oder mehreren der vorstehenden Ansprüche, dadurch gekennzeichnet, daß die Isolierzonen (15, 17) elektrisch schwebend sind.
6. Monolithische integrierte Halbleiteranordnung nach Anspruch 5, dadurch gekennzeichnet, daß die isolierenden Oberflächenzonen (17) Halbleiterzonen vom zweiten Leitungstyp sind, die völlig mit einer Isolierschicht (29) bedeckt sind.
DE19712126890 1970-06-20 1971-05-29 Monolithische integrierte Halbleiteranordnung Expired DE2126890C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NL7009088A NL7009088A (de) 1970-06-20 1970-06-20

Publications (3)

Publication Number Publication Date
DE2126890A1 DE2126890A1 (de) 1971-12-30
DE2126890B2 DE2126890B2 (de) 1979-05-17
DE2126890C3 true DE2126890C3 (de) 1980-01-17

Family

ID=19810384

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19712126890 Expired DE2126890C3 (de) 1970-06-20 1971-05-29 Monolithische integrierte Halbleiteranordnung

Country Status (10)

Country Link
BE (1) BE768760A (de)
CA (1) CA960371A (de)
CH (1) CH526860A (de)
DE (1) DE2126890C3 (de)
ES (1) ES392398A1 (de)
FR (1) FR2095388B1 (de)
GB (1) GB1354370A (de)
HK (1) HK58676A (de)
NL (1) NL7009088A (de)
SE (1) SE360509B (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AT377645B (de) * 1972-12-29 1985-04-10 Sony Corp Halbleiterbauteil

Also Published As

Publication number Publication date
ES392398A1 (es) 1975-03-01
GB1354370A (en) 1974-06-05
CA960371A (en) 1974-12-31
SE360509B (de) 1973-09-24
CH526860A (de) 1972-08-15
DE2126890B2 (de) 1979-05-17
NL7009088A (de) 1971-12-22
FR2095388A1 (de) 1972-02-11
DE2126890A1 (de) 1971-12-30
FR2095388B1 (de) 1977-04-22
BE768760A (fr) 1971-12-20
HK58676A (en) 1976-10-01

Similar Documents

Publication Publication Date Title
DE1944793C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE2032315C3 (de) Halbleiteranordnung mit emittergekoppelten inversen Transistoren sowie Verfahren zu ihrer Herstellung
DE1284517B (de) Integrierte Halbleiterschaltung
DE1764274C3 (de) Monolithisch integrierte Halbleiterstruktur zur Zuleitung von Versorgungsspannungen für nachträglich zu integrierende Halbleiterbauelemente und Verfahren zu ihrer Herstellung
DE1964979C3 (de) Halbleiterbauelement mit wenigstens einem lateralen Transistor und Verfahren zu seiner Herstellung
DE2832154A1 (de) Halbleitervorrichtung mit isoliertem gate
DE2850864C2 (de) Halbleiteranordnung mit einem Festwertspeicher und Verfahren zur Herstellung einer derartigen Halbleiteranordnung
DE1764578C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit einem Feldeffekttransistor
DE1539090B1 (de) Integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE1297762B (de) Sperrschicht-Feldeffekttransistor
DE2247911C2 (de) Monolithisch integrierte Schaltungsanordnung
DE2126890C3 (de) Monolithische integrierte Halbleiteranordnung
DE2263075A1 (de) Monolithische integrierte halbleiteranordnung
DE2456635C3 (de) Integrierte Halbleiterschaltung mit negativem Widerstand
DE2128868C3 (de) Halbleiteranordnung
DE2053776A1 (de) Integrierte Halbleiteranordnung
DE2051892C3 (de) Halbleiteranordnung
DE2235865A1 (de) Halbleiteranordnung aus einer vielzahl von in einem gemeinsamen halbleiterkoerper untergebrachten halbleiterbauelementen
DE2011630C3 (de) Integrierte Halbleiterschaltung
DE1639342C3 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE1764552C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung mit einer Zenerdiode
DE1764571C3 (de) Monolithisch integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2155050C3 (de) Integrierte Schaltung für logische Zwecke und Verfahren zu deren Herstellung
DE1931201C3 (de) Verfahren zur Herstellung einer Zenerdiode
DE2848632C2 (de) Integrierte logische Schaltung

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee