DE2060590A1 - Digitalrechner - Google Patents
DigitalrechnerInfo
- Publication number
- DE2060590A1 DE2060590A1 DE19702060590 DE2060590A DE2060590A1 DE 2060590 A1 DE2060590 A1 DE 2060590A1 DE 19702060590 DE19702060590 DE 19702060590 DE 2060590 A DE2060590 A DE 2060590A DE 2060590 A1 DE2060590 A1 DE 2060590A1
- Authority
- DE
- Germany
- Prior art keywords
- register
- circuit
- shift
- shift register
- adder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/491—Computations with decimal numbers radix 12 or 20.
- G06F7/492—Computations with decimal numbers radix 12 or 20. using a binary weighted representation within each denomination
- G06F7/493—Computations with decimal numbers radix 12 or 20. using a binary weighted representation within each denomination the representation being the natural binary coded representation, i.e. 8421-code
- G06F7/494—Adding; Subtracting
- G06F7/495—Adding; Subtracting in digit-serial fashion, i.e. having a single digit-handling circuit treating all denominations after each other
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/02—Digital computers in general; Data processing equipment in general manually operated with input through keyboard and computation using a built-in program, e.g. pocket calculators
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computational Mathematics (AREA)
- Pure & Applied Mathematics (AREA)
- Mathematical Optimization (AREA)
- Mathematical Analysis (AREA)
- Computer Hardware Design (AREA)
- Complex Calculations (AREA)
- Calculators And Similar Devices (AREA)
Description
lo/ Tauehido-cho, Hanazono, Ukyo-ku, Kyoto-shi, Kyoto-fu,
Japan
"Digitalrechner" | 1969; | Japan; | Nr, | 1ο1159/19β9 |
Priorität: 15. Dez. | ||||
Die Erfindung betrifft einen Digitalrechner, der aus mehreren Schieberegistern aufgebaut ist.
Es ist Aufgabe der Erfindung, einen Digitalrechner dieser Art zu schaffen, der im Aurbau sehr gedrungen ist und sich daher
als Schreibtischrechner ausbilden läßt und der außerdem mit einem Minimum an elektronischen Bauteilen aufgebaut werden kann
und· trotzdem die verschiedenartigsten Rechenoperationen auszuführen
gestattet.
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß
109826/1541
zwei Schieberegister über Verknüpfungsschaltungen in Reihe geschaltet
und mit einer Addierstufe verbunden sind, ein drittes Schieberegister über weitere Verknüpfungsschaltungen parallel
dazugeschaltet und ebenfalls mit dieser Addierstufe verbunden ist, und über weitere Verknüpfungsschaltungen Stufen damit verknüpft
sind, durch welche den Dezimalzahlen +5 und + 1 entsprechende binärkodierte Impulse für eine zur Subtraktion erforderliche
Kompl'ementbildung einführbar sind.
Die Erfindung sowie vorteilhafte Ausgestaltungen der Erfindung werden im folgenden anhand schemtischer Zeichnungen an
einem Ausführungsbeispiel näher erläutert.
Fig. 1 zeigt das Prinzipschaltbild eines erfindungsgemäß aufgebauten Digitalrechners;
Fig. 2 zeigt schematisch das zugehörige Impulsdiagramm zur Ansteuerung des Rechners;
Fig. 3 zeigt die bit-Lage im Schieberegister für ein Ausführungsbeispiel,und
zwar in Fig. 3a die erste Stufe,bestehend aus H bits und in Fig. 3b das Verschieben jedes bits nach rechts;
Fig. 4 zeigt die Stufenanordnung des -Schieberegisters für
ein bevorzugtes Ausführungsbeispiel der Erfindung,und zwar zeigt
109826/1541 '- 3/-
Pig. ^a schematisch den Aufbau des Schieberegisters aus 12 Stufen
und Pig. 1Ib schematisch das Verschieben jeder Dezimalzahl
4 4
von einer Stufe zur anderen; und
Fig. 5 zeigt schematisch den Übertrag eines Indexsignals
wie im Indexregister durch einen Schiebeimpulszug.
Der Rechner nach der Erfindung umfaßt nach Fig. 1 einen bekannten dynamischen Binärkreis, bei dem ein zu speichernder
Impulszug von einer Stufe zur anderen in Übereinstimmung mit Schie beimpulsen übertragen wird und bei dem diese Impulse anschliessend
in einem Zirkulationskreis zirkulieren.
Nach Fig. 1 sind zwei Schieberegister 1 und 2 in Reihe geschaltet und der Ausgang des Registers 2 ist über eine UND-Schaltung
6 und ODER-Schaltung 7 mit einem Gesamtaddierer 5 verknüpft. Parallel zu diesen beiden Schieberegistern 1 und 2
ist ein drittes Schieberegister 3 geschaltet, das mit dem Addierer
5 über eine UND-Schaltung 8 und eine ODER-Schaltung 9 und ebenso
über eine UND-Schaltung Io und die ODER-Schaltung 7 verknüpft ist. Der im Register 1 gespeicherte Inhalt, d.h. die in Form
von verschiedenen binärkodierten Ziffern in diesem Register 1 eingespeicherten Informationen können über die UND-Schaltung 11
und die ODER-Schaltung 12 zirkulieren. Der Ausgang des Registers 1 ist mit seinem Eingang über diese Schaltungen 11 und 12 ver-
1Q982B/1541
knüpft und diese werden durch elektrische Steuersignale.in bekannter
Weise gesteuert. In ähnlicher V/eise wird .der in den Registern 2 und 3 gespeicherte Inhalt über Zirkulationspfade durch
die UNÖ-Sc.haltung-13 und die ODER-Schaltung lh bzw. die UND-Schaltung
15 und die ODER-Schaltung 16 in Umlauf gehalten.
Um den übertrag des Inhaltes aus dem Register 1 in das Register
2 zu erleichtern, ist die UND-Schaltung 17 zwischen dem Register 1 und der Schaltung I1J so angebracht, daß bei offener
UND-Schaltung 17 der Inhalt des Registers 1 in das Register 2 über die Schaltung 1*J übertragen werden kann.
Zum übertrag des Inhalte aus dem Register 1 in das Register
3 ist ein Serienkreis mit den Schaltungen 6 und 7,dem Addierer 5, einer UND-Schaltung 18, einer ODER-Schaltung 19 und einer
UND-Schaltung 2o sowie der ODER-Schaltung 16 zwischen Register 2 und Register 3 vorgesehen,so daß dann, wenn die Schaltungen
17, 7,18 und 2o wirksam sind, der Inhalt des Registers 1 in das Register 2 während der Dauer eines Übertragimpulses "CA übertragen
werden kann, wovon er dann anschließend während· der Dauer eines anderen Übertragimpulses *CB in das Register 3 übertragen
wird.
Zum übertrag des Inhaltes des Registee 3 zuiück in das Register
1 Bind die Schaltungen 8 und 9 vorgesehen, die das Register 3 mit dem Addierer 5 verbinden. Zwischen den Schaltungen
109826/
19 und 12 ist für diese Verknüpfung noch eine UMD-Schaltung 21
vorgesehen. Wenn die Schaltungen 8, 18 und 21 wirksam sind, wird der Inhalt aus dem Register 3 in das Register 1 überführt, und
.zwar über die Schaltungen 8 und 9, und den Addierer 5. die Schaltungen
18, 19,-21 und 12.
Der Einfachheit halber ist angenommen, daß jedes der Register 1, 2 und 3 die gleiche Anzahl von Stufen aufweist und
jede Stufe aus 4 bits besteht. Eine Dezimalziffer ß_ kann z.B.
durch die verschiedenartigsten Kombinationen von 4 Binärziffern Ot4, (*2, Qi.1 dargestellt werden, wobei Qk entweder 1 oder O
und die' Ziffern 8, 4, 2 und 1 die 23, 22, 21 und 2°~Stellungen
bedeuten. Wenn die Anzahl der Stufen des Schieberegisters mit 12 angenommen wird, so sind 48 bits für eine Zahl mit 12 Dezimalziffern
ß12, P11.... |2»2 und ^1 in dieser Reihenfolge vorgesehen,
wobei die Zahlen 8 bis 1 jeweils die Stellen lo11, lol0, lo9...,
Io und Io wiedergeben. In diesem Beispiel sind vier Synchronisierimpulse
t^t t2 und t^ und t^ vorgesehen, um jedes bit "
des Registers nach rechts zu verschieben. Zum Verschieben einer Dezimalziffer β von einer Stufe des Registers zur anderen sind
Sehiebeimpulße Tl, T2, T3 usw. vorgesehen.
Aus derjobigen Beschreibung ergibt sich, daß der gesamte
jedes!Schieberegisters während der Dauer eines einzigen
j - 6/-
1 109828/mt
ORIGINAL INSPECTED
Transferimpulses CA oder -CB übertragen werden kann, wenn hB
Synchronisierimpulse dem Eingang des Registers während dieser Dauer zugeführt v/erden.
Zum Linksverschieben des Inhaltes des Schieberegisters ist ein viertes seriell arbeitendes Schieberegister h vorgesehen,
das *1 bits aufweist und das über eine UND-Schaltung
zwischen das Register 1 und die ODER-Schaltung lH eingeschaltet
ist. Zwischen dem Register 2 und der Schaltung 12 ist ferner noch eine UND-Schaltung 23 eingeschaltet. Mit dieser Anordnung
ist es möglich, daß bei wirksamer Schaltung 22 der Inhalt des
einzigen Registers 1 in das Register 2 während der Dauer eines /übertragimpulses
"CA übertragen werden kann. Da jedoch der Inhalt des Registers 1 durch das Register 4 hindurch muß, bevor dieser das
Register 2 erreicht, bleibt die höchste Ziffer in diesem Register 4 und der Inhalt einer Stufe kann auf diese V/eise nach links
in die nächste Stufe verschoben werden. Wenn die UND-Schaltung 23 während der darauf folgenden Dauer eines Übertragimpulses
"CB wirksam ist, wird der Inhalt des Registers 2 in das Register 1 übertragen und so das Linksverschieben des Inhaltes im Register
1 vervollständigt.
Zum Rechtsverschieben des Inhaltes des Schieberegisters ist das Register 2 in zwei Teile unterteilt, und zwar in ein
- II-10 9 8 2 6/1541 OR(GmAL
fünfstufiges Register 2a zum Speichern der niedrigsten Ziffern und in einen sechsstufigen Registerteil. 2b zum Speichern aller
übrigen Binärziffern außer der niedrigsten. Zwischen dem Registerteil
2a und der ODER-Schaltung 19 ist noch eine UND-Schaltung
2k vorgesehen. Wenn daher die Schaltungen 2H und 21 wirksam
sind, nachdem der Inhalt des Registers 1 in das Register 2a übertragen ist, kann dieser zurück in das Register 1 über die *
Schaltungen 24, 19 , 21 und 12 übertragen werden. Da jedoch die
niedrigste Ziffer im Register 2a bleibt, kann der Inhalt einer . ι
bestimmten Stufe nach rechts in die nächstfolgende Stufe verschoben werden.
Zum Eingeben bestimmter Dezimalziffern in das Schieberegister 1 werden die entsprechenden nicht dargestellten Betätigungstasten
auf dem Bedienungsfeld betätigt und hierzu wird die UND-Schaltung 25 geöffnet, die ihrerseits mit dem Eingang der
ODER-Schaltung 12 verbunden ist^und zwar bei jeder Betätigung einer Taste. Bei der oben geschilderten Anordnung wird jedoch i
die kleinste Ziffer immer an der am weitesten rechts liegenden
**■■■■-
Seite des Registers 1 gespeichert, selbst dann, wenn die Tasten beginnend mit der höchsten Stelle in Richtung auf die niedrigste
Stelle betätigt werden.
Wenn z.B. die Zahl 123 in das Schieberegister eingeschrie-•
ben werden soll, so werden nacheinander die entsprechenden Tasten I* 2 und 3 betätigt. Wenn die 1-Taste gedrückt wird, wird
109826/1641 - 8/-
ein der Dezimalzahl 1 entsprechender Binärimpuls zunächst in
das Schieberegister 1 eingegeben und zirkuliert dann in dem vorgesehenen Zirkulationspfad. Wenn die 2-Taste anschließend
betätigt wird, so wird ein der Dezimalzahl 2 entsprechender Binärimpuls in das Schieberegister 1 eingegeben und zwar bevor
die zirkulierenden Impulse, die der Zahl 1 entsprechen, wieder am Eingang des Registers 1 nach Abschluß eines vollständigen
Zirkulationsvorganges eintreten, so daß die Dezimalzahl 2 an der am weitesten recwtc liegenden Stufe des Registers gespeichert
werden kann. In ähnlicher Weise wird beim Drücken der 3-Taste ein dieser Dezimalzahl 3 entsprechender Binärimpuls
an der am weitesten rechts liegenden Stelle des Schieberegisters eingegeben, die vor dem Einlaufen dieser der Dezimalzahl 3 entsprechenden
Impulse durch die Binärziffern der Dezimalzahl 2 besetzt war, genauso wie dies beim Eingeben der Dezimalzahl 2
der Fall war. Auf diese Weise kann die Zahl 123 in das Schieberegister eingespeichert.werden.
Beim Ausführen eines Additionsrechenvorganges X + Y mit dem erfindungsgemäßen Rechner ist es lediglich nötig, die
Zahl X in das Schieberegister 1 einzugeben und diese Information X aus dem Schieberegister 1 in das Schieberegister 3 zu übertragen.
Anschließend wird dann die Zahl Y in das Schieberegister 1 eingegeben, das vor dem Einlaufen des der Zahl Y entsprechenden
Impulszuges am Eingang des Schieberegisters 1 durch die
- 9/-109826/1541
Zahl X besetzt war. Unmittelbar nach dem Eingeben der Gleichung · XundY werden die Inhalte XindY, die in den Schieberegistern 3
bzw. 1 gespeichert sind, wieder übertragen,so daß die Inhalte
XundY in den Registern 1 bzw. 3 gespeichert werden. Anschliessend werden die Inhalte XundY dem Eingang des Addierers 5
zugeführt und die Summe von XundY wird anschließend in das Schieberegister 1 übertragen. Zu diesem Zeitpunkt sind die
Schaltungen 17, 6, 8, 18 und 21 wirksam, sodaß ein übertrag •3er Summe von X und Y in das Register 1 möglich ist. Wenn die ^
Schaltung 15 zusätzlich noch wirksam ist, bleibt der Inhalt Y •in dem Schieberegister 3·
Damit die Addierstufe5als vollständiges Addierwerk wirkt,
wird das Ausgangssignal des Addierers 5 zurück in den Addierer 5 geschleift,und zwar über einen 1 bit-Verzögerungskreis 26,
eine ODER-Schaltung 27 und eine UND-Schaltung 28.
Zur Ausführung einer arythmetischen Subtraktion wird die
bekannte Neuner-Komplementmethode angewendet. Zu diesem Zweck enthält der Rechner noch die zusätzlichen UND-Schaltungen 29,
3o und 28. Das Eingangssignal der UND-Schaltung 29 ist ein Impulszug, der binärkodiert der Binärzahl 0101 entspricht, also
der Dezimalzahl +5 für jede Ziffer der entsprechenden Dezimalzahl.
Wenn die Dezimalzahl beispielsweise 12 Ziffern besitzt, bo wird jedei Ziffer mit einer Verschiebeimpulsdauer +Tl, T2...,
TIl und T 12 versehen, wobei während jeder dieser Dauer Syn-
109826/1541 -
- Io -
chronisierimpulse ti, t2, t3 und t4 für 4 bits erzeugt werden,
die einer Ziffer der Dezimalzahl entsprechen. Um hierbei einen +5-Impulszug jeder Ziffer zuzuführen, ist es nur nötig, die
Impulse t 1 und t 35 welche die Binärzahl olol wiedergeben,
während jeder Schiebeimpulsdauer T zuzuführen.
Das Eingangssignal der UND-Schaltung 3o ist ein Impulszug,
der binärkodiert die Binärzahl oool wiedergibt, was der Dezimalziffer +1 für jede Ziffer der jeweiligen Dezimalzahl
entspricht. Bei dem oben erwähnten Beispiel wird der +1-Impulszug während jeder Schiebeimpulsdauer T zugeführt. Die UND-Schaltung
28 schließt während der Dauer des ersten bits der niedrigsten Ziffer,so daß die +1-Impulse dem Addierer 5 während
der Schiebeimpulsdauer Tl nicht zugeführt werden können.
Zur Bildung des Komplements des Inhalts im Schieberegister 3 ist es lediglich erforderlich, die Schaltung Io zwischen dem
Register 3 und der ODER-Schaltung 7 und die UND-Schaltung 29 zu öffnen,so daß der Ausgang vom Addierer 5 erzeugt v/erden kann.
Dieser Ausgang wird dann einer Nicht-Umkehrstufe 31 zugeführt,
in welcher der so übertragene Inhalt invertiert werden kann und dann zurück in das Register 3 verbracht werden kann, wenn
die UND-Schaltungen 32 und 2o wirksam sind.
Angenommen, der Inhalt des Registers 3 ist beispielsweise 00825. Diese Dezimalzahl kann durch folgende Kombination von
109826/1541 " 1U"
Binärziffern ausgedrückt werden:
0000 .0000 1000 - 0010 , 0101 (a).
Die Dezimalzahl +5, die über die UND-Schaltung 29 jeder
Ziffer von (a) zugefügt werden soll, kann durch folgende Kombination von Binärziffern ausgedrückt werden:
0101 0101 0101 0101 0101 (b).
Die Dezimalzahl +1, die über die UND-Schaltung 3o züge- ι
führt wird, kann durch nachfolgende Kombination von Binärzahlen ausgedrückt werden. Es sei jedoch darauf hingewiesen, daß
die Schaltung 28 so wirkt, daß das am weitesten rechts stehende bit der niedrigsten Ziffer gelöscht wird, wenn der erste Impuls
ti während der Dauer Tl zugeführt wird. Es gilt deshalb:
0001 0001 0001 0001 0000 (c).
Die Summe von (a), (b) und (c),erzeugt durch den Addierer
5,ist dann:
0110 0110 1110 1000 1010 (d).
Anschließend kann dann (d) über die Nicht-Umkehrstufe
invertiert werden, so daß sich ergibt: lool lool oool olll olol ........ (e).
Aus (e) kann die Dezimalzahl 99175 gewonnen werden, die das Komplement von 00825 darstellt.
109826/1541 "
Zur Multiplikation oder Division werden die Vorgänge der Subtraktion oder Addition wiederholt im Rechner durch bekannte
Maßnahmen und nach bekannten Verfahren durchgeführt.
Beim erfindungsgemäßen Rechner sind neben den dargestellten Verknüpfungsschaltungen selbstverständlich auch noch die verschiedensten
anderen Schaltkreise vorgesehen, wie Speisequellen, digitale Anzeigeeinrichtungen sowie Steuerkreise zur Ergänzung
des Rechners zu einer Gesamtheit. Diese Schaltungen sind aber bekannt und deshalb nicht weiter dargestellt und erläutert.
Ansprüche
- 13/-
109826/1541
Claims (3)
- Schutzansprüche(1/. Digitalrechner mit mehreren Schieberegistern, dadurch gekennzeichnet , daß zwei Schieberegister (1,2) über Verknüpfungsschaltungen in Reihe geschaltet und mit einer Addierstufe (5) verbunden sind, ein drittes Schieberegister ' (3) über weitere Verknüpfungsschaltungen parallel dazugeschaltet und ebenfalls mit dieser Addierstufe (5) verbunden ist, und über weitere Verknüpfungsschaltungen Stufen damit verknüpft sind, durch welche den Dezimalzahlen + 5 und + 1 entsprechende bi-.närkodierte Impulse für eine zur Subtraktion erforderliche Komplementbildung einführbar sind.
- 2. Digitalrechner nach Anspruch 1, gekennzeichnet durch ein zwischen den beiden in Reihe geschalteten Schieberegistern (1,2) angeordnetes weiteres Schieberegister
- 3. Digitalrechner nach Anspruch 1 oder 2, dadurch gekennzeichnet , daß das eine der beiden in Reihe geschalteten Schieberegistern (1,2) aus einem vierstufigen und einem fünfstufigen Schieberegisterteil (2a,2b) besteht.10982871541 „^TPnORIGINAL INSPECTED
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP44101159A JPS5036542B1 (de) | 1969-12-15 | 1969-12-15 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE2060590A1 true DE2060590A1 (de) | 1971-06-24 |
Family
ID=14293252
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19702060590 Pending DE2060590A1 (de) | 1969-12-15 | 1970-12-09 | Digitalrechner |
Country Status (6)
Country | Link |
---|---|
US (1) | US3707622A (de) |
JP (1) | JPS5036542B1 (de) |
DE (1) | DE2060590A1 (de) |
FR (1) | FR2073721A5 (de) |
GB (1) | GB1274155A (de) |
ZA (1) | ZA708435B (de) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5235264B2 (de) * | 1971-09-29 | 1977-09-08 | ||
GB1415322A (en) * | 1971-12-21 | 1975-11-26 | Omron Tateisi Electronics Co | Data processing device |
JPS5219746B2 (de) * | 1971-12-24 | 1977-05-30 | ||
FR2291542A1 (fr) * | 1974-01-07 | 1976-06-11 | Cii | Operateur de caracteres travaillant en decimal binaire |
GB1510588A (en) * | 1975-06-02 | 1978-05-10 | Polsky J | Sequential computing system |
US7071908B2 (en) | 2003-05-20 | 2006-07-04 | Kagutech, Ltd. | Digital backplane |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL227350A (de) * | 1957-04-30 | |||
US3249745A (en) * | 1962-01-09 | 1966-05-03 | Monroe Int | Two-register calculator for performing multiplication and division using identical operational steps |
US3551663A (en) * | 1965-04-15 | 1970-12-29 | Gen Electric | Multiplication apparatus in a data processing system with a variable length multiplier |
US3564226A (en) * | 1966-12-27 | 1971-02-16 | Digital Equipment | Parallel binary processing system having minimal operational delay |
US3564222A (en) * | 1968-07-01 | 1971-02-16 | Bendix Corp | Digital function generator solving the equation f(x) {32 {0 mx {30 {0 b |
-
1969
- 1969-12-15 JP JP44101159A patent/JPS5036542B1/ja active Pending
-
1970
- 1970-12-09 DE DE19702060590 patent/DE2060590A1/de active Pending
- 1970-12-11 GB GB59054/70A patent/GB1274155A/en not_active Expired
- 1970-12-14 FR FR7044985A patent/FR2073721A5/fr not_active Expired
- 1970-12-14 ZA ZA708435A patent/ZA708435B/xx unknown
- 1970-12-14 US US97883A patent/US3707622A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
ZA708435B (en) | 1971-09-29 |
FR2073721A5 (de) | 1971-10-01 |
JPS5036542B1 (de) | 1975-11-26 |
GB1274155A (en) | 1972-05-17 |
US3707622A (en) | 1972-12-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1549477B1 (de) | Einrichtung zur schnellen akkumulation einer anzahl mehr stelliger binaerer operanden | |
DE3722907A1 (de) | Maximallaengen-schieberegister-folgegenerator | |
DE2060590A1 (de) | Digitalrechner | |
DE2316904C3 (de) | Dateneingab evorrichtung | |
DE2061493A1 (de) | Ziffernanzeigeeinrichtung fur Rechner | |
DE2705989A1 (de) | Mehrziffernrechenwerk | |
DE1774771A1 (de) | Anordnung,um wechselweise eine Addition oder eine aus einer Anzahl logischer Funktionen zwischen den Inhalten einer Stelle zweier Binaerworte durchzufuehren | |
DE2000275A1 (de) | Elektronischer Walzenschalter | |
DE1499227C3 (de) | Schaltungsanordnung für arithmetische und logische Grundoperationen | |
DE2321298A1 (de) | Dezimal-binaer-umsetzer | |
EP0333884B1 (de) | CMOS-Parallel-Serien-Multiplizierschaltung sowie deren Multiplizier- und Addierstufen | |
DE1549461C3 (de) | ||
DE1116923B (de) | Divisionsanordnung fuer Ziffernrechner | |
DE1911175A1 (de) | Chiffriereinrichtung | |
DE2208649B2 (de) | Tastengesteuerte Eingabevorrichtung für elektronische Rechengeräte | |
DE1524156B2 (de) | Digitale elektronische recheneinrichtung | |
EP0629943A2 (de) | Multiplizierer für reelle und komplexe Zahlen | |
DE1524131C (de) | Binär-dezimales Serien-Serien-Rechenwerk mit Dezimalübertragkorrektor zur Addition und Subtraktion zweier binär-codierter Dezimalzahlen | |
DE1099236B (de) | Elektrisches Rechenwerk zum Potenzieren einer ªÃ-stelligen binaeren Zahl | |
DE1524253A1 (de) | Multiplikationsrechenwerk | |
DE1524156C3 (de) | Digitale elektronische Recheneinrichtung | |
DE2207566C3 (de) | Serien-Parallel-Multiplizierwerk | |
DE19514739C2 (de) | Multipliziereinrichtung | |
DE2704258B2 (de) | Digital-Analog-Wandler | |
DE1091778B (de) | Elektronische Multiplikationsmaschine nach dem Teilproduktverfahren |