DE2035640B2 - Datenverarbeitungsanordnung zur steuerung von einzelgeraeten einer externen vorrichtung - Google Patents

Datenverarbeitungsanordnung zur steuerung von einzelgeraeten einer externen vorrichtung

Info

Publication number
DE2035640B2
DE2035640B2 DE19702035640 DE2035640A DE2035640B2 DE 2035640 B2 DE2035640 B2 DE 2035640B2 DE 19702035640 DE19702035640 DE 19702035640 DE 2035640 A DE2035640 A DE 2035640A DE 2035640 B2 DE2035640 B2 DE 2035640B2
Authority
DE
Germany
Prior art keywords
memory
bit
data
word
register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19702035640
Other languages
English (en)
Other versions
DE2035640C3 (de
DE2035640A1 (de
Inventor
George Philip Dallas Tex. Shuraym (V.StA.)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of DE2035640A1 publication Critical patent/DE2035640A1/de
Publication of DE2035640B2 publication Critical patent/DE2035640B2/de
Application granted granted Critical
Publication of DE2035640C3 publication Critical patent/DE2035640C3/de
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • G05B19/052—Linking several PLC's
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30018—Bit or string instructions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30036—Instructions to perform operations on packed data, e.g. vector, tile or matrix operations
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/10—Plc systems
    • G05B2219/15—Plc structure of the system
    • G05B2219/15127—Bit and word, byte oriented instructions, boolean and arithmetic operations
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/45—Nc applications
    • G05B2219/45051—Transfer line

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Automation & Control Theory (AREA)
  • Human Computer Interaction (AREA)
  • Mathematical Physics (AREA)
  • Multi Processors (AREA)
  • Executing Machine-Instructions (AREA)
  • Communication Control (AREA)
  • Computer And Data Communications (AREA)

Description

Fig. 4 die Einzelheiten der Schaltung eines Viertels eines Kommunikationsregisters.
Die nachstehend beschriebene Ausführungsform eines erfindungsgemäßen Rechnersystems umfaßt einen bekannten Rechner, der in einer üblichen Betriebsart arbeitet und der mit Einrichtungen versehen ist, um in einer zweiten Betriebsart arbeiten zu können. In der ersten Betriebsart werden die üblichen logischen und rechnerischen Operationen auf der Basis einer Woristruktur durchgeführt. Bei der zweiten Betriebsart ist die Möglichkeit zur Ein-Bit-Manipulation und zur Mehr-Bit-Manipulation vorgesehen, und zwar sowohl in einem Kommunikationsregisterfeld als auch in einem Speicher, in dem zusätzlich eine vorgegebene Anzahl neuer Befehle einschließlich der erforderlichen Systemkomponenten zur Auswertung dieser Befehle vorgesehen ist.
Bei der hier beschriebenen Ausführungeform eines erfindungsgemäßen Rechnersystems ist der 25 40-Computer der Firma Texas Instruments (vgl. Druckschrift »Programmers handbook for computers digital data CP-967/UYK«) funktionell unverändert. Neben diesem Computer ist ein Bit-gesteuerter Rechner (bit-processor) vorgesehen, wobei beide Rechner den Kernspeicher gemeinsam benutzen.
Das Rechnersystem ist in Fig. 1 dargestellt. Der 25 40-Computer ist ein wortgesteuerter Rechner, der eine Rechen- und Steuereinheit 10, einen Kernspeicher 11, ein Befehlsregisterfeld 12, ein Registered 13 und ein Operandenregister umfaßt. Der Computer ist eine 16-Bit-Maschine, die zum gegenwärtigen Zeitpunkt in Konstruktion und Arbeitsweise üblich ist.
Zu diesem Computer ist ein Bit-gesteuerter Rechner 19 hinzugefügt, der eine Rechen- und Steuereinheit 20, einen Festwertspeicher 90 und ein Befehlsregister 72 sowie ein Registerfeld 23 und ein Operandenregister 24 umfaßt.
Das Rechnersystem enthält ferner ein Datenregister 25 einer Kommunikationseinheit und ein Adresse nregister 79 einer Kommunikationseinheit sowie eine Reihe von Kommunikationsregistern 27. Wie durch den Doppelpfeil 30 angedeutet ist, besteht eine Kommunikation zwischen dem wortgesteuerten 25 40-Computer und dem Bit-gesteuerten Rechner 19. Wie ferner durch die Leitungen 31 und 32 angedeutet ist, besteht eine Kommunikation zwischen dem Bit-gesteuerten Rechner 19 und dem Kommunikationsregisterfeld 27.
Das Registerfeld des Bit-gesteuerten Rechners besteht aus acht 16-Bit-Registern, die programmadressierbar sind. Diese Register werden durch das 3 Bit umfassende Λ-Feld des Befehlsworts wie nachstehend beschrieben, adressiert:
R=O MDB Maschinendatenbasisregister
1 MPB Maschinenvorgänge-Basisregister
2 CRB Kommunikationsregister-Basisregister
3 SFB Programmarkierungen-Basisregister
4 EC Ereigniszähler
5 TMl Zeitgeber-1-Register
6 TM2
7 TM3
Maschinendaten-Basisregister (MDB): dieses Register kann algebraisch zu der Operanden-Adresse addiert werden. Die Summe ist die effektive Adresse der Kernspeicheroperanden, die durch Befehle für den Bit-gesteuerten Rechner, welche auf die Maschinendaten arbeiten, abgerufen werden.
Maschinenvorgänge-Basisregister (MPB): bei Steuerung der Programmfolge durch den Ereigniszähler wird das Maschinenvorgänge-Basisregister algebraisch zu dem Ereigniszähler addiert, um die effektive Adresse des nächsten Befehls im Kernspeicher festzustellen.
Kommunikationsregister-Basisregister (CRB): der Inhalt dieses Registers kann algebraisch zu dem Inhalt des Registers addiert werden, welches entsprechend dem jeweiligen Befehl als Quelle für die Kommunikationsregisteradresse dient. Die Summe ist die effektive Adresse, die in das Kommunikationsadreßregister einzuspeichern ist.
Programmarkierungen-Basisregister (SFB): der Inhalt dieses Registers wird algebraisch zu der Operanden-Adresse addiert. Die Summe liefert die effektive Adresse des Kernspeicheroperanden, der
*° durch einen Befehl für den Bit-gesteuerten Rechner angefordert wird, welcher auf die Programmarkierungen arbeitet.
Ereigniszähler (EC): dieses Register steuert die Ausführungsfolge, wenn der Computer in der Be-
»5 triebsart MODE II arbeitet. Die Inhalte dieses Zählers werden zu den Inhalten des Maschinenvorgänge-Basisregisters addiert, um die effektive Befehlsadresse bei sämtlichen MODE H-Befehlszyklen zu erhalten.
Zeitgeberregister 1, 2 und 3: diese Register stehen als Echtzeit-Taktgeber zur Verfügung, und vermindem einmal pro milli-sec, wenn sie »aktiv« sind. Ein Zeitgeberregister wird aktiviert, wenn es durch einen »LOAD«-Befehl des bitweise gesteuerten Rechners adressiert wird, und wird desaktiviert, wenn es durch einen »STOP«-Befehl des bitweise gesteuerten Rechners adressiert wird.
Das Befehlsrepertoire des bitweise gesteuerten Rechners besteht aus 16 Befehlen, die speziell zur Benutzung in Prozeß-Steuerprogrammen und -Anwendüngen entwickelt wurden. Es gibt drei Grundgruppen von Befehlen:
1-Bit-Befehle: in dieser Gruppe sind Befehle vorgesehen, welche der Bit-Adressierung innerhalb eines 16-Bit-Datenworts dienen und allgemein den Wert von digitalen 1-Bit-Daten steuern oder entsprechend dem Wert der digitalen 1-Bit-Daten Programmänderungen durchführen.
Mehr-Bit-Befehle: in dieser Gruppe sind sieben Befehle vorgesehen, die im allgemeinen auf 16-Bit-Datenworte arbeiten. Zwei Befehle in dieser Gruppe liefern zusätzlich Datenworte veränderlicher Länge zwischen einem und 16 Bits.
Folgesteuerungsbefehle: in dieser Gruppe sind drei Befehle vorgesehen, die die Folge der Ausführung der Befehle auf der Grundlage der jeweiligen Betriebsweise des Rechners steuern.
Im Zusammenhang mit dei vorliegenden Erfindung sind insbesondere die 1-Bit-Befehle und deren Durchführung von Interesse. Die nachstehende Be-Schreibung erläutert diese Befehlsgruppe im einzelnen:
»OUT- Wale, Ausgang,
Der Inhalt des N-Feldes des Befehlswortes wird algebraisch zum Inhalt des CRB addiert, um die effektive Adresse des Kommunikationsregisters zu erhalten. Das CRD wird mit dem Inhalt des 71-Feldes beladen, und es wird eine Übertragung von Daten am
digitalen Ausgang eingeleitet. In Abhängigkeit von der Betriebsart wird, entweder der Zählerstand des Programmzählers PC, oder der Zählerstand des Ereigniszählers EC um 2 erhöht.
DIDO- (digitaler Eingangsvergleich/
bedingte digitale Ausgabe)
Der Inhalt des M-Feldes des Befehlswortes wird algebraisch zum Inhalt des CRB addiert, um die effektive Adresse des Kommunikationsregisters zu erhalten. Eine Übertragung der digitalen Eingangsdaten wird eingeleitet (CRU DATA -» [CDR]), und der Inhalt des CDR wird mit dem Inhalt des 72-Feldes verglichen. Bei der Betriebsart MODE 1 wird der Zählerstand des Programmzählers PC um vier erhöht, wenn die Daten nicht gleich sind; wenn sie gleich sind, wird das CDR mit dem Inhalt des Tl-Feldes des Befehlswortes beladen, und es wird die Übertragung digitaler Ausgangsdaten zu dem Kommunikationsregister unter der effektiven Adresse, die durch das N-FeId und durch CRB bestimmt ist, eingeleitet. Ferner wird der Zählerstand des Programmzählers PC um zwei erhöht. Bei der Betriebsart MODE II wird der Zählerstand des Programmzählers PC um zwei erhöht, wenn die Daten nicht gleich sind, und es wird auf die Betriebsart MODE I übergegangen. Wenn die Daten gleich sind, wird die übertragung der digitalen Ausgangsdaten eingeleitet und der Zählerstand des Ereigniszählers EC wird um zwei erhöht.
DICJ- (digitaler Eingangsvergleich/
bedingter Sprung)
Der Inhalt des M-Feldes wird algebraisch zum Inhalt des CRB addiert, um die effektive Adresse des Kommunikationsregisters zu erhalten. Die Übertragung digitaler Eingangsdaten wird eingeleitet (CRU DATA —■ [CDR]) und der Inhalt von CDR wird mit dem Inhalt des r2-Feldes verglichen. Bei der Betriebsweise MODE I wird der Zählerstand des Programmzählers PC bei gleichen Daten um zwei erhöht. Wenn die Daten nicht gleich sind, wird der Programmzähler mit dem Inhalt des N-Feldes beladen. Bei der Betriebsweise MODE II wird der Zählerstand des Ereigniszählers EC bei gleichen Daten um zwei erhöht. Sind die Daten nicht gleich, wird der Ereigniszähler mit dem Inhalt des N-Feldes beladen.
stand des Programmzählers bei gleichen Inhalten um zwei erhöht. Sind die Inhalte nicht gleich, wird der Zählerstand des Programmzählers um vier erhöht. Bei der Betriebsweise MODE II wird der Zählerstand des Ereigniszählers um zwei erhöht, wenn die Inhalte gleich sind; sind sie nicht gleich, wird der Zählerstand des Programmzählers um zwei erhöht, und die Betriebsweise wird auf die Betriebsweise MODE I umgeschaltet.
10 TDIN- (Test der digitalen Eingangsdaten)
Der Inhalt des M-Feldes wird algebraisch zum Inhalt des CRB addiert, um die effektive Adresse des Kommunikationsregisters zu erhalten. Die Übertra-
1S gung der digitalen Eingangsdaten wird eingeleitet (CRU DATA -» [CDR]) und der Inhalt des CDR wird mit dem Inhalt des r2-Feldes verglichen. Bei der Betriebsweise MODE I wird der Zählerstand des Programmzählers um 2 erhöht, wenn die Daten gleich
»ο sind; sind sie nicht gleich, wird der Zählerstand um 4 erhöht. Bei der Betriebsart MODE II wird der Zählerstand des Ereigniszählers um 2 erhöht, wenn die Daten gleich sind; sind sie nicht gleich, wird der Zählerstand des Programmzählers um 2 erhöht, und es
a5 wird auf die Betriebsart MODE I umgeschaltet.
SFCJ- (Programmarkierungsvergleich/ bedingter Sprung)
Der Inhalt des N-Feldes wird algebraisch zum Inhalt des SFB addiert, um die effektive Adresse des Speicherwortes zu erhalten, welches das zu vergleichende Bit enthält. Der Inhalt des T2-Feldes wird mit dem Inhalt des Speicherwortes in der Bit-Stellung verglichen, die durch den Inhalt des ß-Feldes festge-
legt ist, wobei B = 0000 die Bit-Stellung »0« anzeigt. Bei der Betriebsart MODE I wird der Zählerstand des Programmzählers um 2 erhöht, wenn die Inhalte gleich sind; sind sie nicht gleich, wird der Programmzähler mit dem Inhalt des N-Feldes beladen. Bei der Betriebsart MODE II wird der Zählerstand des Ereigniszählers um 2 erhöht, wenn die Inhalte gleich sind: sinü bie nicht gleich, wird der Ereigniszähier mit dem Inhalt des N-Feldes beladen.
Die Gruppe der Mehr-Bit-Befehle wird in der nachfolgenden Beschreibung im einzelnen beschrieben.
SETF- (Setzen der Programmarkierungen)
Der Inhalt des N-Feldes des Befehlswortes wird algebraisch zum Inhalt des SFB addiert, am die effektive Adresse des Speicherwortes zu erhalten, welches das Bit enthält, welches zu ändern ist. Der Inhalt des 71-Feldes wird in das Speicherwort an der Bit-Stelle eingespeichert, die durch den Inhalt des B-Feldes bestimmt ist, wobei B = 0000 die Bit-Stellung »0« anzeigt. Je nach Betriebsart, wird der Zählerstand des Programmzählers oder des Ereigniszählers um zwei erhöht.
TSFF- (Prüfung der Programmarkierungen) go
Der Inhalt des M-Feldes wird algebraisch zum Inhalt des SFB addiert, um die effektive Adresse des Speicherwortes zu erhalten, welches das Bit enthält, welches zu prüfen ist. Der Inhalt des T2-Feldes wird mit dem Inhalt des Speicherwortes in der Eiit-Stellung verglichen, die durch den Inhalt des B-Feldes bestimmt ist, wobei B = 0000 die Bit-Stellung »0« anzeigt. Bei der Betriebsart MODE I wird der Zähler-AOUT-(analoger Ausgang)
Die Anzahl der Bits, die durch das G-FeId bestimmt ist (G= 00001 zeigt ein Bit an), wird bis zu einem Maximum von 16 Bits der Reihe nach nach CRU übertragen. Die zu übertragenden Daten sind unter der Kernspeicheradresse gespeichert, die durch die algebraische Summe des JV-Feldes und durch den Inhalt des MDB bestimmt wird. Die Bit-Position 15 wird zu dem CRU unter der CRU-Adresse (M) + (CRB) übertragen. Die Bit-Position 16 - (G] wird zu der CRU-Adresse (M) + (CRB) + 1 - (G] übertragen.
Wenn G= 00000 ist, dann werden die 10 Bits des N-Feldes als unmittelbare Daten behandelt und dei Reihe nach übertragen, und zwar von Bit 31, welches zu der CRU-Adresse (M) + (CRB) übertragen wird bis zu Bit 22., welches zu der CRU-Adresse ( M) + (CRB) - 9 übertragen wird.
In Abhängigkeit von der Betriebsart wird dabei entweder der Zählerstand des Programmzählers odei der Zählerstand des Ereigniszahlers um 2 erhöht.
INPF- (Eingabe einer festen Zahl von Bits)
Die Anzahl von Bits, die durch das G-FeId bestimmt wird (G=OOOOl zeigt 1 Bit an), wird der Reihe nach von dem CRU übertragen. Die Daten von der effektiven CRU-Adresse, die durch die algebraische Summe des Inhalts des M-Feldes und des Inhalts des CRB bestimmt wird, soll zu dem Kernspeicherwort übertragen werden, welches durch die algebraische Summe des N-Feldes und des MDB adressiert ist. Die Daten von der CRU-Adresse (M) + (CRB) + 1-(G) sollen zu der Bit-Stellung 16 —(G) übertragen werden. In Abhängigkeit von der Betriebsart wird entweder der Zählerstand des Programmzählers oder des Ereigniszählers erhöht. *5
LOAD- (Laderegister)
MODE I:
Refehlswortteil
Wenn P= 0, wird dei Inhalt der Speicherstellung N »° in das Register übertragen, das durch RBP bestimmt ist.
Wenn P — 1, wird der Inhalt der Speicherstellung N in das Speicherschutzregister (MPR) übertragen.
MODE H: a5
Der Inhalt der Speicherstellung («) + (MDB) wird in das Register übertragen, das durch RBP bestimmt ist. Auf diese Weise werden nur die 10 Bits von N mit dem niedrigsten Stellenwert ausgewertet.
In Abhängigkeit von der Betriebsart wird entweder der Zählerstand des Programmzählers oder des Ereigniszählers um 2 erhöht.
STOP- (Speicherregister)
MODE I:
Der Inhalt des Registers RBP wird in der Speicherstellung N eingespeichelt.
MODE II:
Der Inhalt des Registers RBP wird in der Speicherstellung eingespeichert, die durch (N) + (MDB) bestimmt ist. Bei dieser Betriebsart werden nur die 10 Bits von N benutzt, die die geringste Bedeutung haben.
CHNG- (Änderung der Speicherstellung)
Die Speicherstellung, die durch die algebraische Summe des M-Feldes und des MDB bestimmt ist, wird mit dem Inhalt der Speicherstelle beladen, die durch die algebraische Summe des N-Feldes und des MDB bestimmt ist.
Wenn (71) = 1, dann werden die 10 Bits des N-Feldes als unmittelbare Daten behandelt, wobei das S-FeId nach links verschoben wird, um ein mit einem Vorzeichen versehenes 16-Bit-Datenwort zu erhalten. Bei der Betriebsweise MODE I wird der Zählerstand des Programmzählers um 2 erhöht. Bei der Betriebsweise MODE Π und bei (;) = 0 wird der Zählerstand des Ereigniszählers um 2 erhöht; wenn (J) = 1, dann werden die Zählerstände des ProgTammzählers und des Ereigniszählers jeweils um 2 erhöht, und es wird auf die Betriebsweise MODE I übergegangen.
COMP- (Datenvergleich)
Der Inhalt der Speicherstelle, die durch die algebraische Summe des M-Feldes und des MDB bestimmt ist, wird vom Inhalt der Speicherstelle abgezogen, die durch die algebraische Summe des N-Feldes und des MDB bestimmt ist. Wenn die Differenz 0 ist, wird je nach Betriebsart entweder der Zählerstand des Programmzählers oder der des Ereigniszählers um 6 erhöht.
Wenn die Differenz positiv und nicht 0 ist, wird entweder der Zählerstand des Programmzählers oder der des Ereigniszählers um 2 erhöht. Wenn die Differenz negativ ist, wird der Zählerstand um 4 erhöht.
Wenn (71) gleich 1, dann werden die 10 Bits des N-Feldes als unmittelbare Daten behandelt, wobei das S-FeId nach links verschoben wird, um ein mit einem Vorzeichen versehenes 16-Bit-Datenwort zu erhalten.
TWTL- (Test innerhalb zweier Grenzen)
Die wirksame Adresse, die durch die algebraische Summe des Inhaltes des M-Feldes und des MDB festgelegt ist, wild selbst unter Ignorierung des LSB erzwungen. Die beiden 16-Bit-Wörter auf einem geraden und einem ungeraden Speicherplatz bilden jeweils die untere und die obere Testgrenze. Die zu untersuchenden Daten bestehen aus einem 16-Bit-Speicherwort, unter der effektiven Adresse, die durch die algebraische Summe des Inhaltes des N-Feldes und des MDB bestimmt ist.
In Abhängigkeit von der Betriebsweise wird entweder der Zählerstand des Programmzählers oder des Ereigniszählers erhöht. Wenn die algebraischen Daten gleich sind oder zwischen den Grenzen liegen, wird der Zählerstand des entsprechenden Zählers um 6 erhöht. Wenn die Daten weniger positiv sind als die untere Grenze, wird der Zählerstand des entsprechenden Zählers um 4 erhöht. Wenn die Daten positiver sind als die obere Grenze, wird der entsprechende Zählerstand um 2 erhöht. Diese Verhältnisse werden an Hand der Tabelle XIV noch näher erläutert.
Die Folgesteuerungsbefehle werden in der nachstehenden Beschreibung erläutert.
CHMD- (Wechselnde Betriebsart)
Der Inhalt des N-Feldeswird in den Programmzähler geladen, wenn die Betriebsart MODE II vorliegt. Von der einen Betriebsart wird zu der anderen Betriebsart gewechselt.
WAIT- (Warten auf Leerlauf [NO-OP])
Wenn (Pl) gleich 0, wirkt dieser Befehl als Leerlauf (NO-OP)-Befehl. Wenn (71) gleich 1, wird die Ausführung des Befehls wiederholt, bis der Wiederaufnahme-Schalter gedrückt wird. Wenn der Wiederaufnahme-Schalter gedrückt wird, wird der Zählerstand je nach Betriebsart entweder beim Programmzählei oder beim Ereigniszähler um 2 erhöht.
JUMP- (unbedingter Sprung)
MODE I:
Die Bits 16 bis 31 des Befehlswortes werden in dei Programmzähler geladen.
MODE II:
Wenn (71) gleich 1, wird der Inhalt des iV-Felde in den Ereigniszähler geladen.
Wenn (71) gleich 0, wird der Inhalt des Speicher platzes (n) + (MDB) in den Ereigniszähler gelader
Figur 2
Gewisse Beziehungen zwischen dem zentrale Speicher und den Registern, die oben im einzelne benannt und besprochen wurden, sollen an Hand d<
609 532/1S
Fig. 2 bildlich dargestellt werden, um weitere Einzelheiten hinsichtlich deren Ausführung und des Gebrauchs der Ein- und Mehr-Bit-Adressierung zu vermitteln.
Bei Betriebsart I wird der Speicher 11 in üblicher Weise benutzt. Beispielsweise wird entsprechend dem Zählerstand des Programmzählers 70 ein Befehl 71 ausgelesen und in das Befehlsregister 72 gegeben, welches einen Teil der Rechen- und Steuereinheit 10 bildet. Der auf dem Weg 73 ausgelesene und in das Register 72 eingespeicherte Befehl hat auf Grund seines OP-Codes eine Operation (z. B. Addition) zur Folge und identifiziert mittels eines Adreßcodes ein Datenwort 74 unter einer Speicheradresse. Das Datenwort 74 wird über den Weg 76 abgerufen und in einen Akkumulator 75 eingegeben, in dem die Addition-Operation erfolgt.
Für die Betriebsart MODE II ist ein Ereigniszähler 77 vorgesehen und bildet einen Teil der Rechen- und Steuereinheiten 20 in Fig. 1. Zusätzlich ist ein Maschinenvorgänge-Basisregister 76 vorgesehen. In Abhängigkeit von jeder Erhöhung des Zählerstandes des Ereigniszählers 77 wird der Inhalt des Maschinenvorgänge-Basisregisters (MPB) 76 zum Inhalt des Ereigniszählers (EC) 77 addiert, um die Stellung in dem Speicher 11 für den auszulesenden Befehl 78 festzulegen. Der Befehl 78 wird dann aus dem Speicher ausgelesen und in ein Befehlsregister 72 eingegeben, und zwar über den Weg 73.
Man erkennt, daß die Betriebsart MODE II von der Betriebsart MODE I dadurch unterschieden ist, daß nur eine relative Basisadressierung durchgeführt wird. Es ist ein Kommunikationsadressenregister (CAR) 79 vorgesehen, welches eine Adresse auf dem Bit-Niveau in der Kommunikationsregister-Einheit (CRU) 27 erzeugt. Ferner ist ein Programmarkierungs-Basisregister (SFB) 80 und ein Maschinendaten-Basisregister (MDB) 81 vorgesehen, um den Speicher 11 auf Bit- bzw. Wortniveau zu adressieren. Zur Adressierung des CRU 27 wird ein Teil des Befehlsregisters (IR) 72 zu dem Inhalt des CAR 79 addiert, um ein einzelnes Bit in der CRU 27 festzulegen, wie dies nachstehend noch genau an Hand der Fig. 2 bis 5 erläutert werden soll.
Wenn das MDB 81 benutzt wird, wird der Speicher 11 auf Wortbasis adressiert, indem ein Teil des Inhalts des IR 72 zu dem Inhalt des MDB 81 addiert wird, um das Wort 83 zu bestimmen, wie dies durch den Weg 84 angedeutet ist. Wenn das SFB 80 benutzt wird, wird der Speicher auf dem Bit-Niveau adressiert, indem ein Teil des Inhalts des IR 72 zu dem Inhalt des SFB 80 addiert wird, um das Bit 85 festzulegen, wie dies durch den Weg 86 engedeutet ist. Die vorliegende Erfindung umfaßt somit als einen wichtigen Aspekt die Möglichkeit zur Adressierung der CRU auf Bit-Niveau als auch die Möglichkeit der Adressierung des Speichers 11 auf Bit-Niveau.
Ein Wechsel von Betriebsart MODE I zu MODE II wird mittels des Befehls »Wechsle die Betriebsart (change MODE)« bewirkt. Der Wechsel von Betriebsart MODE II zu MODE I kann unter folgenden Bedingungen auftreten:
a) beim Testen eines Bits im Speicher 11
b) beim Testen eines Bits in CRU 27
c) beim Auftreten des Befehls »Wechsle die Betriebsart (change MODE)«
d) beim Auftreten des Befehls »Wechsle die Speicherstellung«
Es ist ein Festwertspeicher (ROM) 90 vorgesehen Gemäß einer bevorzugten Ausführungsform der Er findung enthält dieser Speicher 256 70-Bit-Worte Der Speicher 90 besitzt einen Programmzähler 91 zu
Durchführung der MikroSteuerung der Befehle, dit von dem System ausgeführt werden, was dem Fach mann ohne weiteres verständlich ist.
Es sollen nunmehr die Operationen, die die Adres sierung der CRU 27 auf Bit-Niveau betreffen, noch
»° näher an Hand der Fig. 3 erläutert werden.
Figur 3
In Fig. 3 wird die Einzel-Bit-Adressierung in dei CRU 27 gezeigt. Die 1- und Mehr-Bit-Adressieruni 1S sollen nachstehend einheitlich als Operationen in Abhängigkeit von einem Bit-Verarbeitungsbefehl behandelt werden. Bei dem Beispiel gemäß Fig. 3 wird das M-FeId des Befehls mit seinen 10 Bits algebraisch zum Inhalt des CAR 79 addiert, und zwar mittels eines *o Addierers 190, und wobei der Inhalt des CAR 79 die erste Adresse in der CRU 27 bestimmt. Der CAR 79 ist ein 16-Bit-Register, so daß es möglich ist, 216 Bits in der CRU 27 zu adressieren. Bei einer Ausführungsform der Erfindung werden 32 Register mit je
16 Bit benutzt, um einen Bandstraßenabschnitt zu steuern. Der Ausgang des Addierers 190 bestimmt ein spezifisches Bit innerhalb der CRU 27.
Bei dem dargestellten Ausführungsbeispiei wird das Bit durch Decodierung des Ausgangssignals des
Addierers 190 mittels Decodierern 150 und 151 über Leitungen 120 und 121 adressiert und ist in diesem j-alle das zweite Bit im vierten Viertel des Registers 4. L>as System erzeugt eine direkte Bit-Adresse. Durch Adressierung eines speziellen Bits wird dieses Bit an-
gesteuert, so daß es in Abhängigkeit von einem Datensigna! auf einer Datenleitung, die zu der CRU 27 hinfuhrt oder von dieser wegführt, zur Erzeugung eines Eingangssignals, eines Ausgangssignals oder einer Meuerfunktion gesetzt werden kann. Weitere Einzel-
ne.ten der Registerstruktur sind in Fig 4 gezeigt.
Figur 4
• !" Fl^o ist die Struktur eines Kommunikationsregisters (CR 4 in Fig. 3) dargestellt, die auch für sämt-
hche anderen Register repräsentativ ist. Die in Fig. 4 gezeigte Einheit wurde als integrierte Schaltung auf einer Schaltkarte aufgeführt.
Ausgangsleitungen 0a bis 15 α führen von CR 4 zu leicht zuganglichen Steckern (nicht dargestellt), zu
so welchen Steuerleitungen geführt werden können, die mit den Ein-ZAusgangseinrichtungen verbunden sind, um eine EnWAusgangssteuerung durch Änderung oes z,ustandes eines einzelnen Bits herbeizuführen.
« ν·ΙΓf?nfldtUngen ° bis 3 gehören zu dem ersten vierte , die Ausgangsleitungen 4 bis 7 zu dem zweiten Vierte , die Ausgangsleitungen 8 bis 11 zu dem dritten viertel und die Ausgangsleitungen 12 bis 15 zu dem vierten Viertel. Bei dem Ausführungsbeispiei gemäß rig. 3 erfolgt die Adressierung in der Weise, daß die Ausgangsleitung 13 erregt wird, um einen Spannungszustand auf ihr zu erzeugen, um eine damit verbunaene Maschine zu steuern, z. B. um einen Motor anzuwerfen oder anzuhalten.
Ober eine Leitung 132 wird ein Abtast- oder Taktsignal als Eingangssignal sämtlichen 16 bistabilen Ausgangselementen des CR 4 zugeführt. Die 4 Ausgangs-Flip-Flops 100, 101, 102 und 103, die sich im vierten Viertel des Registers CR 4 befinden, sind dar-
gestellt. Die Ausgangsleitung 13 wird von dem Flip-Flop 101 über einen Transistor 105 erregt. Das Flip-Flop ist ein D-Flip-Flop mit folgender Funktionstabelle (s. S. ΦΦ).
In dieser Tabelle bedeutet / den gegenwärtigen Zustand des Flip-Flops, f + 1 den Zustand des Flip-Flops bei dem nächsten Taktimpuls, £ den Zustand des Eingangs und Q den Zustand des Ausgangs.
Sämtliche logischen Schaltkreise in der Kommunikationsregistereinheit CRU sind identisch, so daß nur der Kreis, der mit dem Flip-Flop 101 verbunden ist, welches seinerseits der Ausgangsleitung 13 zugeordnet ist, beschrieben werden soll. Ein Daten-Signal wird dem System über die Leitung 110 zugeführt. Die Einheit 111 ist in dem Kanal 110 vorgesehen, um die Energie des Datensignals auf der Leitung 110 zu erhöhen. Ein Treibsignal auf der Leitung 112 wird an einen der Eingänge einer UND-Schaltung 113 gelegt, welche zusammen mit einem NAND-Gatter 114 und einer zweiten UND-Schaltung zur Steuerung des Flip-Flops 101 dient.
Das Wort wird durch eine Wortwahlleitung 120 adressiert, welche der Leitung 120 in Fig. 3 entspricht, und das Bit wird über eine Leitung 121 adressiert, die ebenfalls in Fig. 3 ebenso bezeichnet ist. Die Leitungen 120 und 121 sind an ein NAND-Gatter 122 geführt, dessen Ausgang den beiden Eingängen eines NAND-Gatters 123 zugeführt wird, dessen Ausgang wiederum einer UND-Schaltung 115 zugeführt wird. Der Ausgang des NAND-Gatters 122 wird ferner mit einem Eingang eines NAND-Gatters 124 verbunden, dessen Ausgang mit einer Ausgangsleitung 125 verbunden ist. Die Ausgangsleitung 125 dient zur Eingabe von Daten in den Rechner und führt zu einem Dateneingabekanal des Rechners. Die Leitung 13, die von einem Pufferverstärker 105 abgeht, dient für die Ausgabe von Daten zu einer externen Einrichtung.
Der zweite Eingang des NAND-Gatters 124 ist ebenfalls mit dem Ausgang des NAND-Gatters 122 verbunden, wie dies auch der eine Eingang der UND-Schaltung 113 ist. Der zweite Eingang der UND-Schaltung 115 wird durch einen Ausgang des Flip-Flops geliefert. Der zweite Ausgang des Flip-Flops ist mit der Basis des Transistors 105 mittels einer Leitung 126 verbunden. Der Ausgang des NAND-Gatters 114 ist mit dem Flip-Flop 101 verbunden. Eine Abtast- bzw. Taktleitung 130 ist über die Einheit 133 mit der Leitung 132 verbunden, die mit dem Takteingang sämtlicher Flip-Flops 100 bis 103 verbunden ist, sowie mit den Flip-Flops in den drei anderen Abschnitten des CR 4.
Um die Leitung 13 zu erregen, muß also Koinzidenz der Spannungszustände auf den Leitungen 120 und 121 vorliegen, wodurch über die vorstehend beschriebenen logischen Schaltungen eine Zustandsänderung des Flip-Flops eintritt.
Um über CR 4 Daten in den Rechner einzugeben,
1S wird die Leitung 140 erregt, die als Dateneingangsleitung dient, und zwar zugleich mit der Erregung der Leitungen 120 und 121, so daß ein Signal auf der Ausgangsleitung 125 erscheint. Die Leitung 140 ist mit dem System über einen Emitterfolger-Fuffertransistor
so 142 verbunden. Bei der Kontrolle einer Einrichtung außerhalb der Maschine ist das Bit vollständig durch den Zustand am Punkt 128 bestimmt. Es wird dann kombiniert mit dem Wert-Signal und einem Taktimpuls, um das Bit in den Zustand zu bringen, der durch die Spannung auf der Wert-Leitung 110 angezeigt ist. Der Wert jedes Flip-Flops, der durch ein logisches Eingangssignal nicht geändert ist, wird beispielsweise bei der Betätigung der UND-Schaltung 115 wieder eingesetzt.
Nur das vierte Viertel von CR 4 wurde in den Einzelheiten gezeigt. Es sind 16 Eingangsleitungen zur Bit-Auswahl in CR 4 und eine Leitung zur Wortauswahl vorgesehen. Es ist nur eine Leitung 110 für die Daten, die von dem Computer stammen, vorgesehen.
Es sind 16 Werteingabe-Leitungen, wie z. B. die Leitung 140 für Daten vorgesehen, die von einer externen Einrichtung zu dem Computer fließen. In dem System, wie es in Fig. 4 dargestellt ist, kann jede einzelne Speicherstelle so gesetzt werden, daß entweder Dater vom Computer empfangen, oder an ihn gesendet werden. Darüber hinaus kann jede Zahl von Speicherstellen selektiv gesetzt werden, indem nacheinander die Bit-Eingabe-Leitungen, wie beispielsweise die Lei tung 121, erregt werden.
Hierzu 3 Blatt Zeichnungen

Claims (5)

Patentansprüche:
1. Datenverarbeitungsanordnung zur Steuerung von Einzelgeräten eioer externen Vorrichtung, mit einem zentralen ersten Speicher zum Speichern von Befehlen, einer Zentraleinheit einschließlich einer Befehlsverarbeitungseinheit zum Decodieren der Befehle und mit einem zweiten Speicher mit Speicherstellen für binäre Informationseinheiten in der Datenübertragungsverbindung zu der externen Vorrichtung, wobei jede Speicherstelle einen von zwei stabilen Zuständen annehmen kann und mit einem externen Einzelgerät in Verbindung steht, gekennzeichnet durch eine erste Logikschaltung mit einem ersten Adressenregister (79) zum Speichern einer Basisedresse für den zweiten Speicher (27), einer Addiereinrichtung (190) zum Addieren des Adressenteils eines von der Befehlsverarbeitungseinheit decodierten einzelnen Befehls zum Inhalt des Adressenregisters (79), und einer Decodiereinrichtung (150, 151) zum Decodieren der Ausgangsinformation der Addiereinrichtung für eine Adressierung bestimmter Wort- und Bitspeicher-Stellen in dem zweiten Speicher (27), eine zweite Logikschaltung mit einem zweiten Adressenregi-Ster (80) zum Speichern von Basisadressen für den ersten Speicher (11), auf die der Adressenteil eines einzelnen Befehls zur Adressierung einzelner Bits in dem ersten Speicher (11) addierbar ist, einen Datenausgabeweg (Oa bis 15a) vom zweiten Speicher (27) zu den Einzelgeräten der externen Vorrichtung, einen Dateneingabevveg (140) von den Einzelgeräten zu den SDeicherstellen (100, ... 103), eine Datenausgabeverbindung (110) von der Zentraleinheit (19) zum zweiten Speicher (27) und einer Dateneingabeverbindung vom zweiten Speicher (27) zur Zentraleinheit (19).
2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Addiereinrichtung (190) derart ausgebildet ist, daß sie den Adressenteil eines einzelnen Befehls aus der Befehlsverarbeitungseinheit auch zum Inhalt des zweiten Adressenregisters (80) addiert.
3. Anordnung nach Anspruch 2, dadurch gekennzeichnet, daß eine Steuereinheit (20) vorgesehen ist, die wahlweise die. Adressierung von Speicherstellen in dem zweiten Speicher (CRU) ©der in dem zentralen ersten Speicher (11) freigibt.
4. Anordnung nach Anspruch 3, dadurch gekennzeichnet, daß die Zentraleinheit (19) Einrichtungen enthält, die abhängig vom Zustand der ausgewählten überprüften Speicherstelle in der in der Zentraleinheit ablaufenden Befehlsverarbeitung einen bedingten Sprungbefehl erzeugen.
5. Anordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Befehlsverarbeitungseinheit einen Ereigniszähler (77) und ein Basisregister (76) zum Speichern der Basisadresse von im ersten Speicher (11) gespeicherten Befehlen enthält und daß die Addiereinrichtung (190) derart ausgebildet ist, daß sie zum Abrufen eines 1-Bit-Verarbeitungsbefehls aus dem ersten Speicher (11) den Inhalt des Basisregisters (76) und den Stand des Ereigniszählers (77) addiert.
Die Erfindung bezieht sich auf eine Datenverarbeitungsanordnung nach dem im Oberbegriff des Patentanspruchs 1 angegebenen Art.
Aus »Elektronische Rechenanlagen«, 1966, Heft 2, Seiten 87 bis 101 ist bereits eine derartige Datenverarbeitungsanordnung bekannt, bei der die einzelnen Speicherstellen mit den externen Einzelgeräten zur Steuerung von Funktionen in Verbindung stehen. Diese Datenverarbeitungsanordnung arbeitet jedoch ίο mit einer wortweisen Einstellung der Speicher. Bei der wortweisen Organisation der als Prozeßrechner eingesetzten bekannten Datenverarbeitungsanordnung ist die kleinste zu übertragende und zu behandelnde Dateneinheit das Datenwort, das für die
»5 Steuerung von Einzelfällen zu groß ist. Da bei der Steuerung von Einzelgeräten oft nur ein Einschaltoder Ausschaltvorgang vorgenommen werden muß, genügt zur Speicherung der entsprechenden Information schon eine Bitspeicherstelle im Speicher. Bei ei-
a° nem Datenwort von beispielsweise 24 Bits wird also effektiv nur 1 Bit benötigt. Die übrigen 23 Bitspeicherstellen werden nicht ausgenutzt; die Folge davon ist eine schlechte Ausnutzung des zur Verfügung stehenden Speicherplatzes. Prinzipiell ist es zwar mög-
»5 lieh, durch komplizierte Programmierung in einer solchen bekannten Anordnung 1 Bit innerhalb eines Daienworts adressierbar zu machen, doch erfordert dies einen übermäßig großen Programmierungsaufwand. Es ist auch möglich, Ausblendprogramme ablaufen zu lassen, mit deren Hilfe aus einem Datenwort ein einzelnes Bit herausgenommen werden kann, doch erfordern diese Ausblendprogramme sehr viel Rechnerzeit.
Der Erfindung liegt die Aufgabe zugrunde, eine
Datenverarbeitungsanordnung der im Oberbegriff des Patentanspruchs 1 angegebenen Art so auszugestalten, daß einzelne Bitspeicherstellen im Speicher adressiert und die an diesen Bitspeicherstellen gespeicherten Informationen direkt zur Prozeßsteuerung verwendet werden können.
Diese Aufgabe wird mit dem im Kennzeichen des Patentanspruchs 1 angegebenen Merkmalen gelöst. Mit Hilfe der erfindungsgemäßen Datenverarbeitungsanordnung ist es möglich, unter bestmöglicher
Ausnützung des Speicherplatzes und der Rechnerzeit die bei der Prozeßsteuerung üblicherweise vorkommenden Steuerfunktionen ohne komplizierte Programmierungsmaßnahmen durchzuführen. So kann beispielsweise ein Motor dadurch ein- und ausge-
schaltet werden, daß ein einfaches Relais betätigt wird, das von der in einer Bitspeicherstelle des zweiten Speichers gespeicherten Information gesteuert wird. Da die einzelnen Bitspeicherstellen des zweiten Speichers unabhängig voneinander adressierbar sind, kann der Informationsinhalt dieser Speicherstellen auch entsprechend Daten eingestellt werden, die sich im Verlauf des zu steuernden Prozesses ergeben. Die Erfindung erfüllt also in optimaler Weise genau die Anforderungen, die bei der Prozeßsteuerung gegeben sind.
Die Erfindung wird nachstehend an Hand von in der Zeichnung dargestellten Ausführungsbeispielen näher erläutert. Es zeigt
Fig. 1 ein Rechnersystem gemäß der Erfindung, Fig. 2 die Bit-Adressierung;
Fig. 3 Einzelheiten des Rechnersystems einschließlich der Bit-Adressierung in einem Kommunikationsregisterfeld und
DE19702035640 1969-07-22 1970-07-17 Datenverarbeitungsanordnung zur Steuerung Von Einzelgeräten einer externen Vorrichtung Expired DE2035640C3 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US84361469A 1969-07-22 1969-07-22
US84361469 1969-07-22
US11986171A 1971-03-01 1971-03-01

Publications (3)

Publication Number Publication Date
DE2035640A1 DE2035640A1 (de) 1971-02-11
DE2035640B2 true DE2035640B2 (de) 1976-08-05
DE2035640C3 DE2035640C3 (de) 1977-03-31

Family

ID=

Also Published As

Publication number Publication date
NL174091C (nl) 1984-04-16
NL174091B (nl) 1983-11-16
NL7010625A (de) 1971-01-26
BE753681A (fr) 1970-12-31
UST843614I4 (de)
DE2035640A1 (de) 1971-02-11
US3720920A (en) 1973-03-13
GB1321851A (en) 1973-07-04
FR2065671B1 (de) 1973-01-12
FR2065671A1 (de) 1971-08-06

Similar Documents

Publication Publication Date Title
DE2755273C2 (de)
DE2743060C2 (de) Digitalrechner mit Ein-Bit-Verarbeitungseinheit
DE3751297T2 (de) Schaltung zur Programmsteuerung.
DE1931966C3 (de) Datenverarbeitungsanlage mit Assoziativspeichern
DE1499200B2 (de) Datenverarbeitungsanlage mit vorranggesteuerter programm unterbrechung
DE2230102A1 (de) Rechenwerk fuer variable wortlaengen
DE2630323B2 (de) Datenspeichereinrichtung mit einem Hauptspeicher, einem Hilfsspeicher und einer Vorausschaulogik
DE2910839A1 (de) Einrichtung zur ausfuehrung einer speziellen verzweigungsinstruktion
DE2714805A1 (de) Datenverarbeitungssystem
CH650600A5 (de) Zentralprozessoreinheit einer datenverarbeitungsanlage mit operationscode-erweiterungsregister.
DE1499193B2 (de) Speicher-adressierschaltung
DE3688232T2 (de) Datenverarbeitungssystem.
DE1285219B (de) Steuerwerk zur Ausfuehrung von Unterprogrammen
DE1549480A1 (de) Datenverarbeitungsanlage
DE1197650B (de) Parallel-Addierer
DE1801620B2 (de) Einrichtung zum ansteuern von speicherzellen eines rechenspeichers einer datenverarbeitungsanlage
DE2533737A1 (de) Datenprozessor
DE102018202446A1 (de) Verfahren zum Modularisieren einer Softwarearchitektur
DE2702722C2 (de) Einrichtung zur Verarbeitung nicht direkt ausführbarer Instruktionen
DE2336676B2 (de) Einrichtung zur Modifizierung von Mikroprogrammbefehlen
DE2035640C3 (de) Datenverarbeitungsanordnung zur Steuerung Von Einzelgeräten einer externen Vorrichtung
DE2035640B2 (de) Datenverarbeitungsanordnung zur steuerung von einzelgeraeten einer externen vorrichtung
DE1184122B (de) Addiervorrichtung
DE2237427C3 (de) Steueranordnung in einer Datenverarbeitungsanlage mit Mikroprogrammsteuerung
DE1549446A1 (de) Digitalrechner

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
E77 Valid patent as to the heymanns-index 1977