DE2032240A1 - Datenabtast und Decodiersystem - Google Patents

Description

THE NATIONAL CASH REGISTER COMPANY Dayton, Ohio (V.St.A.)

Patentanmeldung

Unser Az: 1203/Germany

DATENABTAST- UND DECODIERSYSTEM

Die Erfindung betrifft ein Datenabtast- und Decodiersystem, in dem auf einem Aufzeichnungsträger Daten durch seriell angeordnete verschiedene Bereiche dargestellt werden und in dem diese Daten durch Abtasten des Datenträgers gelesen und decodiert werden.

In bekannten Systemen der oben genannten Art werden die binären Daten auf einem Aufzeichnungsträger daduroh^dargestellt, daß eine erste binäre Information durch einen ersten erkennbaren Bereich und eine zweite binäre Information durch einen zweiten erkennbaren Bereich dargestellt wird. Die beiden erkennbaren Bereiche sind auf dem Aufzeichnungsträger voneinander beabstandet, wodurch der zwischen diesen Bereichen liegende Aufzeichnungsträgerabschnitt lediglich für die. TaktSignalgewinnung verwendet werden kann, und somit als Datenübertragungsfläche verloren geht.

In den bekannten Systemen ist es von Nachteil, daß die oben genannten Zwischenbereiche nicht für die Informationsaufzeichnung verwendet werden können, so daß für einen bestimmten zu übertragenden Informationsabschnitt ein relativ großer Aufzeichnungsträger erforderlich ist.

Es ist Aufgabe der Erfindung, ein Datenabtast- und Decodiersystem aufzuzeigen, das zur Übertragung einer Information mit einem kleineren Aufzeichnungsträger auskommt,

».6U970. 009884/1923

und in dem der Aufzeichnungsträger in einer ersten oder in einer zweiten entgegengesetzten Richtung abgetastet werden kann.

Die Erfindung ist dadurch gekennzeichnet, daß jeder Bereich in Abtastrichtung von jedem vorangehenden Bereich unterschiedlich ist, und daß jeder Übergang zwischen den erkennbaren Bereichen eine binäre Information darstellt, und daß ein Übergang in der Abtastrichtung von einem ersten zu einem zweiten, oder von einem zweiten zu einem dritten oder von einem dritten zu einem ersten Bereich eine erste binäre Information und ein Übergang in Abtastrichtung von einem ersten zu einem dritten, oder von einem dritten au einem zweiten oder von einem zweiten zu einem ersten Bereich jeweils eine zweite binäre Information darstellt.

12.6.1 970

009884/19

Alle übergänge, die beim Abtasten in einer ersten Richtung eine binäre "1" darstellen, stellen beim Abtasten in einer zweiten Richtung jeweils eine binäre ¹¹O" dar, d.h. wenn nicht in Vorwärtsrichtung sondern in Rückwärtsrichtung abgetastet wird, entsteht das Komplement der aufgezeichneten Information.

Da die Information nicht durch die Bereiche selbst sondern durch die Bereichsübergänge dargestellt wird, ist die Anforderung an das Zeitsystem in der vorliegenden Erfindung nicht sehr kritisch. Deshalb kann mit Vorteil ein Handabtaster verwendet werden, der mit unterschiedlichen Geschwindigkeiten über den Aufzeichnungsträger geführt werden kann. Ein weiterer Vorteil ist es, daß die Aufzeichnungsbereiche in der Abtastrichtung nicht gleich groß sein müssen.

Ein Ausführungsbeispiel der Erfindung wird im folgenden an hand von Zeichnungen beschrieben. In diesen zeigt:-

Flg. 1 einen Aufzeichnungsträger, auf dem Daten in codierter Form aufgebracht sind;

Fig. 2 eine prinzipielle Darstellung des Handabtasters, eines dichroitischen Spiegels und in Form eines Blockschaltbildes die Datenerkennungs- und Verarbeitungsvorrichtung;

Fig.3 eine Schnittansicht entlang der Linie 3-3 i*¹ Fig. 2j

Fig. 4 ein detailiertes Blockschaltbild der Erkennungsyorrichtung;' .

Fig. 5 einen Teil der Erkennungsschaltung gemäß Fig. zur Darstellung der Synchronisation für die Datenübertragung in den Speicherbereich;

Fig. 6a den ersten Teil eines Blockschaltbildes der Decodierschaltung;

Fig. 6b den zweiten Teil der Decodierschaltung; Fig. 7 eine Eingangsregisterschaltung;

Fig. 8 eine Schaltung zur Verarbeitung der an den Enden des Aufzeichnungsträgers aufgezeichneten Daten;

009884/1923

12.6.1970

Pig. 9 den ersten Teil einer Schaltung für die Synchronisation eines Speichereingangs;

Fig. 10 den zweiten Teil einer Schaltung für die Synchronisation des Speichereingangs; Flg. 11 eine Schaltung der Speichereinheit; Fig. 12 eine Schaltung der Vergleichseinheit; Fig. 13 eine Schaltung der Programmzahlereinheit; Fig. 14 eine Schaltung der Paritätsprüfeinheit; Fig. 15A den ersten Teil der Ausgangsregisterschaltung; Fig. 15B den zweiten Teil der Ausgangsregisterschaltung; Fig. 16 den ersten Teil einer Steuereinheit, und Fig. 17 den zweiten Teil der Steuereinheit.

In Fig. 1 ist ein Aufzeichnungsträger dargestellt, auf dem eine Mehrzahl von streifenförmlgen nebeneinanderliegenden verschiedenfarbigen Streifen aufgebracht sind. Nebeneinanderliegende der drei verwendeten verschiedenen Farbstreifen sind Jeweils unterschiedlich. Auf dem Aufzeichnungsträger gemäß Fig. 1 werden Streifen mit den Farben grün, schwarz und weiß verwendet. Die grünen und schwarzen Streifen werden auf den weißen Träger aufgedruckt, so daß überall da weiße Streifen entstehen, wo keine grünen oder schwarzen Streifen aufgedruckt sind. Das in der vorliegenden Erfindung beschriebene als Aufzeichnungsträger dienende Etikett wurde so mit den codierten Daten versehen, daß es sowohl in Vorwärts- als auch in Rückwärtsrichtung abgetastet werden kann. Die auf dem Träger aufgebrachten Codeabschnitte sind so zusammengefasst, daß auf einem Abschnitt vier Bits, die durch vier Übergänge dargestellt werden, jeweils zusammengefasst werden.

Anstelle des vorangehend beschriebenen Aufzeichnungsträgeraufbaues kann auch ein Aufzeichnungsträger verwendet werden, auf dem z.B. magnetische Bereiche mit unterschied-

12.6.1970 009884/1923

lichen Magnetisierungseigenschaften vorgesehen sind.

Im vorliegenden Beispiel wird angenommen, daß das in Fig. 1 dargestellte Etikett 20 von links nach rechts abgetastet werden soll, wie es durch den Pfeil 12 angedeutet ist. Der erste Farbübergang ist ein weiß-grün Übergang, und tritt an dem Streifen 22 auf. Dieser Übergang stellt ein Bit dar, dessen Wert durch die Links-Rechts richtung vorgegeben ist. Die nächsten vier Übergänge werden an den Streifen 24, 26, 28 und 30 entstehen. Es treten folgende Übergänge auf: von grün nach schwarz, von schwarz nach grün, von grün nach schwarz und von schwarz nach grün. Durch diesen Codeabschnitt wird die Anzahl der auf dem Etikett 20 aufgezeichneten Datenbits angegeben. Der Übergang von dem Streifen 22 zu dem Streifen 24 stellt ein Bit dar, das mit dem Gewicht sechzehn bewertet wird. Der Übergang von 28 nach JO stellt ein Datenbit dar, das mit dem Gewicht zwei versehen ist. Die Übergänge von 24 nach 26 und von 26 nach 28 sind demgemäß mit acht und vier bewertet. -

Der erste Farbübergang, der nach dem vorgenannten Aufzeiehnungsabschnitt abgetastet wird, ist ein erster Paritätsübergang vom Streifen 30 zum Streifen 32. Dieser Übergang ist ein Übergang von grün nach schwarz. Die nächsten vier Übergänge, die bei der Abtastung von links nach rechts auftreten,entstehen an den Streifen 34, 36, 38 und 40. Auch diese vier Übergänge/mTt entsprechenden Gewichten bewertet. Der Übergang von 32 nach 34 erfolgt von schwarz nach grün und wird mit dem Codegewicht eins versehen. Der Übergang von 38 nach 40 erfolgt von weiß nach schwarz und wird mit dem Gewicht acht bewertet. Die Bewertungsfolge der Übergänge steigt somit bei einer Abtastrichtung von links nach rechts an.

Die durch die Farbstreifen 42, 44, 46 und 48 entstehenden Übergänge stellen z.B.eine Zahl; mit dem niedrigsten

009884Π923 12.6.1970

Gewicht dar. Von 42 nach 44 tritt ein Übergang von schwarz nach weiß auf, der mit dem Codegewicht eins bewertet wird. Der Übergang von schwarz nach weiß der Farbstreifen 48 und 50 wird mit dem Codegewicht acht bewertet. Sowohl die Folge der einzelnen Bits als auch die Folge der einzelnen Bitabschnitte wird bei einer Abtastrichtung von links nach rechts mit einer aufsteigenden Gewichtsfolge bewertet. Der Übergang von dem Streifen 50 auf den Streifen 52 ist ein Übergang von weiß nach schwarz und ebenso wie der Übergang von 30 riach 32 stellt dieser ein Paritätsbit dar. Unabhängig von der Abtastrichtung werden Signale mit entgegengesetztem binärem Wert von diesen zwei übergängen unterschieden.

Die den Farbstreifen 52, 5^> 56 und 58 zugeordneten vier Übergänge werden somit auch durch die den Farbstreifen 24, 26, 28 und 30 zugeordneten Übergänge dargestellt. Jedoch stellen die den letzgenannten Streifen zugeordneten Informationen das Komplement zu den den erstgenannten Übergängen zugeordneten Informationen dar. Das dem Übergang von 52 nach 54 zugeordnete Codegewicht ist zwei und das dem Übergang von 58 nach 60 zugeordnete Codegewicht dagegen sechzehn. Daraus geht hervor, daß die Codegewichte der durch die Streifen 52, 54, 56 und 58 dargestellten Übergänge bei einer Abtastrichtung von links nach rechts abfallend sind. Der Übergang von 60 zu dem weißen Hintergrund des Etiketts 20 ist ein Übergang von schwarz nach weiß und stellt ein Bit dar, das durch die zweite Abtastrichtung definiert wird.

Die zwei Paritätbits sind so gewählt, daß die Gesamtzahl aller "O" Bits modulo 3 der Gesamtzahl der "1" Bits modulo 3 entspricht. Dadurch kann der weiße Hintergrund auf dem Etikett jeweils an den beiden Enden als erster Farbbereich verwendet werden.

Die durch die Farbübergänge dargestellten Datenbits sind unter dem Etikett in Fig. 1/SargestefIt. Durch die beiden

003884/1923 12.6.1970

2D322A0

Pfeile 12 und 14 werden die beiden möglichen Abtastrichtungen angedeutet. Wenn die Abtastung in Pfeilrichtung 14 erfolgt, werden die aufgezeichneten Bits in umgekehrter Richtung und invertiert abgetastet. Im folgenden wird beschrieben, wie in diesem Fall die abgetasteten Daten decodiert werden. Der Übergang von einem weißen Streifen auf einen schwarzen Streifen oder von einem schwarzen Streifen auf einen grünen Streifen oder von einem grünen Streifen auf einen weißen Streifen stellt die binäre Information "l" dar. Ein Übergang von einem weißen Streifen auf einen grünen Streifen oder von einem grünen Streifen auf einen schwarzen Streifen oder von einem schwarzen Streifen auf einen weißen Streifen stellt Jeweils die binäre Information "0" dar.

Aus der vorgenannten Definition geht hervor, daß alle bei einer ersten Abtastrichtung als "1" erkannten Informationen bei einer Abtastung in einer zweiten Richtung als "O" erkannt werden. Die bei einer ersten Abtastrichtung erkannten Zeichen stellen das Komplement zu den bei einer zweiten Abtastrichtung erkannten Zeichen dar.

In Fig. 2 ist eine Abtastvorrichtung dargestellt, die einen Abtaststift 62 aufweist, der z.B. durch eine Verkaufsperson an einer automatischen Registrierkassenabfertigungsstelle betätigt wird. Der Abtaststift 62 hat die Form eines Federhalter, so daß er leicht über ein Etikett geführt werden kann. Andere verwendbare Abtastvorrichtungen sind allgemein bekannt, und können ebenfalls mit Erfolg in der vorliegenden Erfindung verwendet werden. Es ist nicht unbedingt notwendig, daß der Abtaster über das Etikett bewegt wird. Es kommt lediglich darauf an, daß eine Relativbewegung zwischen dem Abtaster und dem Etikett zustande kommt.

Die Lichtquelle 64 ist in einem Gehäuse 68 auf herkömmliche Weise befestigt. In diesem Gehäuse befindet sich außerdem eine Sammellinse 70 und eine Sammellinse 72, die das von der Lichtquelle 64 erzeugte Licht in einen Zweig 78 einer aus

009884/1,923

12.6.1970

einem optischen Faserbündel bestehenden Übertragungsanordnung tibertragen. Die Sammellinsen können, falls es erwünscht ist, zusammen mit der Lichtquelle 64 als integrierter Baustein aufgebaut werden.

Der Abschnitt 78 der optischen Faseranordnung 74 leitet das von der Lichtquelle 64 erzeugte Licht durch den Abtaststift 62 auf das Etikett 20. Der Leitungsabschnitt 80 besteht ebenfalls aus optischen Fasern und leitet das von dem Etikett reflektierte Licht auf einen dichroitischen Spiegel 100, der in einem Gehäuse 76 angeordnet ist. Die optische Faseranordnung 74 ist von einer abriebfesten Schutzhülle umgeben. Das eine Ende des optischen Faserbündels ist bei 82 mit dem Abtaststift 62 verbunden.

In Fig. 3 ist der Abtaststift 62 entlang der Linie J5-J5 im Schnitt dargestellt. Bei 86 und 88 sind Epoxydschichten dargestellt, die das optische Faserbündel 90 umgeben. Die einzelnen optischen Fasern können z.B. einen Durchmesser von 0,076 mm aufweisen. Die kleinen weißen Kreise in Fig. J5 stellen die optischen Fasern dar, die auch im Abschnitt 78' verlaufen, während die kleinen schwarzen Kreise in Fig. J> die optischen Fasern andeuten, die von dem Abtaststift 62 über den Abschnitt 80 zu dem Gehäuse 76 führen.

Im Abtaststift 62 ist eine herkömmliche Objektivlinse 94 angeordnet, die das von der Lichtquelle 74 über den Abschnitt 78 der Übertragungsanordnung 74 empfangene Licht auf das Etikett 20 fokussiert. Der auf dem Etikett 20 entstehende Lichtfleck ist etwa so groß wie die Breite der auf dem Etikett 20 befindlichen Farbstreifen. Das von dem Etikett 20 reflektierte Licht gelangt über die Objektivlinse 94 in die optische Übertragungsvorrichtung 74 und den Abschnitt 80 auf den dichroitischen Spiegel 100 im Gehäuse 76.

Das Gehäuse 98, das den dichroitischen Spiegel 100 und die photoempfindlichen Elemente 102 und 104 umgibt ist lichtun-durchlässig. Der dichroitische Spiegel 100 reflektiert einen

009884/1923
12.6.1970 ■

Teil des empfangenen Lichtes auf das photoempfindliche Element 102, während der übrige Teil des Lichtes durch den Spiegel 100 hindurch auf das photoempfindliche Element gelangt. Der Spiegel ist für den Infrarotanteil des Lichtes transparent, so daß dieser auf das infrarotempfindliche Element 104 gelangen kann. Der übrige Anteil des Lichtes wird von dem Spiegel 100 auf das nicht infrarotempfindliche Element 102 reflektiert. Beide Komponenten der Strahlung werden von dem Etikett 20 reflektiert, wenn ein Lichtstrahl durch den Abtaststift 62 auf einen weißen Streifen gerichtet wird. Wenn der. Lichtstrahl auf einen schwarzen Streifen gerichtet wird, wird keine der Komponenten reflektiert. Gelangt der Lichtstrahl auf einen grünen Streifen, so wird lediglich der Infrarotanteil des Lichtes reflektiert. In der beschriebenen Vorrichtung werden auf dem Etikett 20 grüne, schwarze und weiße Streifen verwendet, es können jedoch auch andere Farbkombinationen aufgebracht werden. Wenn die infraroten und nicht-"infraroten Signalkomponenten zur Auswertung verwendet werden, kann ein weißer Streifen anstelle eines Farbstreifens verwendet werden, der sowohl nieht-d-nfrarote als auch infrarote oder in Nähe von Infrarot liegende Komponenten reflektieren müsste. Anstelle der grünen Streifen können auch Streifen verwendet werden, die nichtxlnfrarote Komponenten absorbieren,und infrarote oder in der Nähe der infraroten Bereiche liegenden Lichtkomponenten reflektieren oder für diese transparent sind. Anstelle der schwarzen Streifen können Farben verwendet werden, die sowohl infrarote als auch nicht infrarote Lichtkomponenten absorbieren.

Die Ausgangssignale der lichtempfindlichen Elemente und 104 gelangen in eine Verstärkervorrichtung 106, in der zwei separate Verstärker vorgesehen sind. Die verstärkten Signale gelangen über die Leitungen 108 und 110 in die Erkennungsvorrichtung 112. Diese Vorrichtung decodiert die

12.6.1970 00988A/T923

über die Leitungen 108 und 110 ankommenden Signale, und erzeugt ein binäres Datensignal entsprechend der auf diesen Leitungen ankommenden Signale. Diese Signale gelangen über die Leitung 113 in eine Datenverarbeitungsvorrichtung 114. Letztere ist mit einer Eingabevorrichtung oder mit einem Sichtgerät verbunden, das z.B. eine Registrierkasse sein kann.

In Fig. 4 ist eine Video-Verarbeitungseinheit 115 vorgesehen, an die über die Leitungen 108 und 110 die nicht infraroten Signalkomponenten und die infraroten Signalkomponenten angelegt werden. Die Video-Verarbeitungseinheit 115 ist im einzelnen in der mit dieser Anmeldung korrespondierenden deutschen Patentanmeldung , beschrieben, die unter der Bezeichnung "Datenabtastsystem" eingereicht wurde. Die auf den Leitungen 108 und 110 auftretenden binären Daten representieren die Farbübergänge der Farbstreifen weiß grün und schwarz. Entsprechend dieser Signale erscheinen auf den Leitungen 120, 122 und 124 Signale. Auf der Leitung entsteht ein Signal, wenn sowohl das lichtempfindliche Element 102 als auch das lichtempfindliche Element 104 ein Signal erzeugt hat. Auf der Leitung 122 entsteht dann ein Signal, wenn nur das lichtempfindliche Element 104 ein Signal erzeugt hat. Auf der Leitung 124 entsteht ein Signal wenn weder das Element 102 noch das Element 104 ein Signal erzeugt hat.

Eine Decodiereinheit 126 (Fig. 4) empfängt die Signale "weiß", "grün" und-"schwarz" von der Video-Verarbeitungseinheit II5. Entsprechend diesen Signalen werden Signale mit dem logischen Pegel "1" oder "0" erzeugt, die einem Eingangsregister 128 zugeführt werden. Im Eingangsregister 128 werden die Daten zeitweilig gespeichert nachdem sie in der Einheit 126 decodiert wurden. Von dem Eingangsregister 128 werden sie zu einer bestimmten Zeit, in einen Speicher 130 übertragen.

12.6.1970 009884/1923

Der Speicher 130 enthält ein 5-Bit Hilfsspeicherregister 152, dessen Eingang mit dem Ausgang des Eingangsregisters 128 verbunden ist. Zwischen dem HilfsSpeicherregister I32 und einem Ausgangsregister 148 ist ein Speicherregister 134 angeordnet. Das Speicherregister 134 kann aus einem 128-Bit-Metalloxydhalbleiterschieberegister oder aus einem anderen Schieberegistertyp bestehen. In dem Speicher können insgesamt I33 Bits gespeichert werden, die von dem Etikett abgetastet wurden. Somit können auf dem Etikett dreißig Ziffern zu je vier Bits aufgezeichnet werden. Der Speicher 1"5O ist so· aufgebaut, daß jeweils die neu-ankommenden Daten vom Hilfsspeicherregister 132 in das Speicherregister 134 übertragen werden. Die im Speicherregister befindlichen Daten können in diesem umlaufen.

Eine Speichereingangs-Synchronisiereinheit I36 ist mit dem Eingangsregister 128, einer Etikettende-Erkennungsvorrichtung 138, einer Vergleichseinheit 147 und einer Programmzählereinheit 140 verbunden. Sie empfängt Signale von der Etikettende-Erkennungsvorrichtung I38, von der Vergleichseinheit 147 und von der Programmzählereinheit 140. Sie steuert die Datenübertragung in das Hilfsspeicherregister 132 zu einer bestimmten Zeit.

Der Abtaststift 62 in Fig.2 kann mit verschiedener Geschwindigkeit über das Etikett 20 geführt werden. Die Geschwindigkeit kann z.B. für jede Ziffer.1520 mm/sec. oder mehr betragen. Deshalb ist es notwendig, daß festgestellt wird, wann der Abtaststift 62 das Etikett 20 komplett abgetastet hat. Diese Aufgabe wird durch die Etikettende-Erkennungsvorrichtung 138 erfüllt, indem diese ein Signal "Etikettende¹¹ erzeugt, wenn der Abtaststift 62 über einen weißen Streifen geführt Wird, der mindestens viermal so breit wie ein schwarzer oder grüner Farbstreifen ist. Nach dem "Farbendesignal", das durch die Farbendeerkennungseinheit I38 erzeugt wird, werden die im Speicher I30 und im

009884/1923 12.6.1970

Ausgaberegister 148 befindlichen Daten überprüft, wobei festgestellt wird, ob sie eine Wertinformation darstellen.

Die letzten fünf, der von dem Etikett abgelesenen Bits_; stellen einen aus vier Bit bestehenden Codeabschnitt und ein Richtungsbit dar. Diese Bits sind in dem Hilfsspeicherregister 152 gespeichert. Die zu dem Codeabschnitt gehörenden Bits, die sich nun in dem Hilfsspeicherregister 132 befinden, werden mit den einen Codeabschnitt darstellenden im Ausgangsregister 148 befindlichen Bits durch die Vergleichseinheit verglichen, wenn ein "Etikettendesignal" durch die Vorrichtung 138 erzeugt wird. Wenn zwei Nummern gleich sind, wird ein Signal an die Paritätprüfeinheit 146 angelegt, wodurch die Paritätsprüfung eingeleitet wird. Ein Paritätsprüfsignal tritt auf, wenn die Summe der "1" Bits gleich der Summe der ¹¹O" Bits ist. Die gespeicherten Bits werden nach modulo 3 aufaddiert (es dürfen nur die Ziffern O, 1 und 2 in der Summe entstehen, wenn 1 zu 2 addiert wird, entsteht das Resultat o).

Die Programmzählereinheit 14O enthält einen 7-Bit Programmzähler, der bis 128 zählen kann. Der Zählwert dieses Zählers wird jeweils erhöht, wenn die im Speicherregister befindlichen Daten um eine Position verschoben werden. Die

Programmzählereinheit legt ein Steuersignal an die Speichereingangs -Synchronisiereinheit, durch das sichergestellt wird, daß die vorn Eingangsregister 128 in das Hilfsspeicherregister zu übertragenden Daten nur in dem Zählbereich zwischen 127 und 007 übertragen werden können. Dem maximalen Zählerstand 127 folgt wieder der Zählerstand 000.

Der Eingang des Ausgangsregisters 148 ist mit dem Speicherregister 134 verbunden. Sein Ausgang führt zu der in Fig. 2 dargestellten Datenverarbeitungseinrichtung 114. Das Ausgangsregister 148 ist ein Schieberegister, an das die Datenbits in einer Richtung angelegt werden und das diese Datenbits in Vorwärts- oder Rückwärtsrichtung^in Abhängigkeit von der Richtung in der der Abtaststift 62 über das Etikett

009884/1923 12.6.1970

geführt wird, der Datenverarbeitungsanlage 114 zuführt.

manchmal Die zu übertragenden Daten werden somit/in ihrer Folge um- ' gekehrt, bevor sie weiter verarbeitet werden.

Als Taktgeber wird eine herkömmliche Schaltung verwendet, die zwei Haupttaktsignalzüge erzeugt. Der erste wird im folgenden als "Takt 1" und "Takt 3" gezeichnet. Beide Taktsignale weisen die gleiche Pulswiederholungsfrequenz auf, jedoch haben sie eine unterschiedliche zeitliche Lage innerhalb dieser Frequenz . Die beiden Taktsignale können in Abhängigkeit vom Haupttaktsignal auch durch die Datenverarbeitungsanlage 114 erzeugt werden. Sie werden am Speicherregister benötigt.

Die logische Schaltung des Erkennungssystems kann in einem separaten Funktionsblock untergebracht werden. Die Hauptfunktionen, die von der logischen Einheit durchgeführt werden, sind (1) Umwandlung der Videosignale in binäre Signale; (2) Speicherung der decodierten Bitsj (3) Identifizierung des Etiketts; (4) Bewertung der auf dem Etikett befindlichen Information und (5) Ausgabe der Daten an ein Sichtgerät, eine Registrierkasse oder eine Datenverarbeitungsanlage.

Die Decodiereinheit 126 in Fig. 4 wandelt die "schwarzen" "grünen" und "weißen" Signale in binäre "l" oder "θ" Signale um. Die Logik besteht aus Flipflopelementen, in denen gespeichert wird, ob ein erster oder zweiter Farbstreifen abgetastet wurde. Wenn eine erste Farbe gespeichert wurde, und eine zweite auftritt wird ein "Datenaust>lendimpuls" erzeugt, der anzeigt, daß ein Farbübergang aufgetreten ist. Der zweite festgestellte Farbstreifen wird wiederum in einem Flipflop solange gespeichert, bis ein nächster Farbstreifen festgestellt wird.

Jedesmal wenn ein "Datenausblendimpuls" erzeugt wird, wird das auf der Datenübertragungsleitung ankommende binäre Signal im Eingangsregister 128 gespeichert. Dieses Register wird benötigt, da die Daten asynchron abgetastet werden, jedoch zu einer bestimmten Zeit den Speicher 130 zugeführt

009884/1923

12.6.1970

werden sollen. Die Größe dieses Registers hängt von der Zugriffszeit des Hauptspeichers ab. In der hier beschriebenen Ausführung wird ein 8-Bit Register verwendet.

Die Programmzählereinheit 140 enthält einen Sieben-Stufen-Binärzähler, der den Datenfluß in den Speicher 1^0 steuert. Der Wert des Programmzählers wird jedesmal um eins erhöht, wenn die Daten im Speicher um eine Stelle verschoben werden. Wenn bereits neue Daten abgetastet wurden und sich noch vorangehend abgetastete Daten im Speicher befinden, werden die neuen Bits in den Stellen gespeichert, in denen sich zuvor die vorangehend abgetasteten Daten befanden. Der Programmzähler führt diese Steuerung zusammen mit der Speichereingangs -Synchronisiereinheit 136 durch.

Neue Daten können nur in dem Zeitabschnitt in das Speicherregister lj>k eingegeben werden, in dem der Programmzähler den Zählwert "O" aufweist. Wenn neue Datenbits in den Speicher eingegeben werden, wird der Programmzähler jedesmal auf "O" zurückgesetzt, nachdem das letzte Datenbit eingegeben wurde. Jedesmal wenn der Programmzähler den Zählwert "O" erreicht, wird das Eingangsregister 128 geprüft, um festzustellen,ob neue Datenbits im vorangehenden Zeitabschnitt abgetastet wurden, währenddem sich der Zähler in der * Zählerstellung "o" befand.

In Fig. 5 wurden drei neue Datenbits abgetastet, die in die ersten drei Stufen des Eingangsregisters 128 eingegeben wurden. Wenn der Programmzähler tien Zählwert "O" erreicht, werden die drei Datenbits in das Hilfsspeicherregister 132 eingegeben, und gleichzeitig werden die links im Eingangsregister 128 stehenden zuletzt abgetasteten drei Bits nach rechts verschoben. Die in den drei rechten Speicherstellen des Hilfsspeicherregisters Ij52 stehenden Bits werden in das Speicherregister \y\ geschoben. Wenn das Eingangsr.egister 128 keine Daten mehr speichert, wird der Programmzähler auf den Wert "O" zurückgesetzt. Die Zurücksetzung

12.6.1970 009884Z₁₉₂₃

des Programmzählers erfolgt in dem Moment, in dem das letzte Bit in das Speieherregister 134 eingeschoben wird und erfolgt automatisch durch die erforderliche Synchronisation. Die Datenübertragung vom Eingangsregister 128 in das Hllfsspeicherregister 132 und in das Speicherregister 134 erfolgt jeweils dann, wenn das Eingangsregister neue Datenbits enthält und der Procrammzähler den Zählwert ¹¹O" aufweist, aber das Ende des Etiketts noch nicht festgestellt wurde.

Das Hilfsspeicherregister 132 enthält jeweils die letzten fünf Pits, die durch den Abtaststift 62 abgetastet wurden. Der Wert, der in dem Hilfsspeicherregister 132 befindliehen Daten wird mit dem Zählerstand des Prograirmzählers verglichen, um die Zeit festzulegen, in der die Daten vom Speicherregister in das Ausgaberegister 148 übertragen werden. Anschließend wird der im Hilfsspeicherregister I32 gespeicherte Codeabschnitt mit dem im Ausgangsregister befindlichen Codeabschnitt verglichen, und wenn eine Übereinstimmung festgestellt wird, wird ein Etikettwertsignal erzeugt, das eine modulo 3 Paritätsprüfung einleitet.

Eine modulo 3 Paritätsprüfung wird jedesmal dann durchgeführt, wenn ein V/ertetiKettyfestgestellt wird. Gemäß des vorangehend erwähnten Prüfverfahrens muß die Summe aller "1" Bits gleich der Summe aller "0" Bits unter Berücksichtigung der modulo 3 Zählung » sein. Die nachstehende Tabelle gibt eine Übersicht des modulo 3 Paritätsprüfverfahrens für verschiedene Aufzeichnungsträger, die jeweils eine unterschiedliche Anzahl aufgezeichneter Datenbits enthalten.

009884/1923

12.6.1970 '

EAD ORlGSIsiÄL

MODULO 3 PARITÄTSPRÜFUNG

SiMUQe	Ziffern	Bits	Modulo 3 Zählung	Summe "O"
2	20	Summe "1"	1
4	28	1	2
6	36	2	0
8	44	0	1
IO	52	1	2
12	60	2	0
14	68	O	1
16	76	1	2
18	84	2	0
20	92	O	1
22	100	1	2
24	108	2	0
26	116	0	1
28	124	1	2
30	132	2	O
O

Mit dem vorangehend beschriebenen modulo Pari tatsprüfverfahren werden ⁿl^w Bit Fehler und Kehrfach-Fehler erkannt, die nicht aufgrund einer Multiplikation mit drei entstehen. Fehler können auch nicht festgestellt werden, die darauf beruhen, da® eine ⁿ0^ff als ^wl^w und gleichzeitig eine "l^w als "0™ gelesen wird.

Immer wenn die Werte eines Etiketts decodiert wurden, und durch die Paritätsprüfung festgestellt wurde, da® es sich um einen Mert bzw. Betrag handelt, werden die Datenbits einer Datenverarbeitungseinrichtung zugeführt. Das Ausgangsregister 148 besteht aus einem Acht_TStufen-5:chieberegister, in dem die Daten sowohl nach links als auch nach rechts verschoben werden können. Die Daten werden jeweils durch

12.6.1970

009884/1823

Rechtsverschiebung in das Ausgangsregister 148 eingegeben. Bei der Übertragung von dem Ausgangsregister 148 in die Datenverarbeitungsanlage wird die Schieberichtung durch den Wert des "Richtungsbits", das von dem Etikett abgetastet wurde, bestimmt. Wenn ein Etikett von rechts nach links anstatt von links nach rechts abgetastet wurde, wird von allen abgetasteten Bits das Komplement gebildet. Die Übertragung von dem Ausgangsregister 148 in die Datenverarbeitungsvorrichtung erfolgt in einer umgekehrten Reihenfolge, als sie erfolgen würde, wenn man von links nach rechts abtasten würde,

Decodierschaltung, Fig. 6A und 6b

Wenn die Fig. 6k und 6B entlang der Linie 6-6 zusammengebracht werden, entsteht die Decodierschaltung, die durch 126 in Fig. 4 angedeutet ist. Die Eingangsleitungen 120, und 124 sind mit Invertern 182, 184 und 186 verbunden. Ein NAND-Glied 188 weist einen ersten Eingang auf, der mit der Leitung 120 verbunden ist. Ein zweiter Eingang ist mit dem Ausgang des Inverters 184 und sein dritter Eingang mit dem Ausgang des Inverters 186 verbunden. Das NAND-Glied 188 erzeugt ein "0" Ausgangssignal wenn die Leitung 120 ein "Weiß-Signal" aufweist und die Leitungen 122 und 124 weder ein "Grün-Signal" noch ein "Schwarz-Signal" aufweisen. Der Inverter 190 invertiert das Ausgangssignal des NAND-Gliedes I88, d.h. er erzeugt ein Ausgangssignal mit dem Pegel "1" wenn nur ein "Weiß-Signal" am Eingang der Leitung 120 auftritt, ,Jedoch kein "Schwarz-Signal" und kein "Grün-Signal" auf den Leitungen 122 und 124 vorhanden ist.

Nach dem gleichen Prinzip erzeugt ein NAND-Glied 192 und ein Inverter 194 ein logisches "l" Ausgangssignal, wenn auf der Leitung 122 ein "Grün-Signal" auftritt, jedoch auf den Leitungen 120 und 124 kein "Schwarz-Signal" und "Weiß-Signal" vorhanden ist. Ein NAND-Glied 196 und ein Inverter

.197α 0098 8471923

erzeugen ein logisches "1" Signal, wenn ein "Schwarz-Signal" auf der Leitung 124 auftritt, jedoch auf den Leitungen 120 und 122 weder ein "Weiß-Signal" noch ein "Grün-Signal" vorhanden 1st.

Der Ausgang des Inverters 190 ist mit dem ersten Eingang eines NAND-Gliedes 200 verbunden, während sein zweiter Eingang mit dem Ausgang eines Inverters 267 (Pig· βΒ) verbunden ist. An den letzgenannten zv/eiten Eingang wird ein "Übertragungssperrsignal" angelegt. Das "Übertragungssperrsignal" verhindert, daß in den Speicher 130 bereits wieder neue Daten eingegeben werden, obwohl die Daten, die von einem vorangehenden Etikett abgetastet wurden, sich noch im Speicher I30 befinden, da diese noch nicht der Datenverarbeitungsanlage 114 (Pig. 2) zugeführt werden konnten. In diesem Fall wird die Eingabe neuer Daten für eine vorbestimmte Zeit (z.B. 100 Mikrosekunden) verzögert. Nach dieser Zeit sind auch die Übertragungsstörsignale abgeklungen.

Das Ausgangssignal des NAND-Gliedes 200 ist bei C mit dem unbedingten Löscheingang eines Flipflop 205 verbunden. Das Flipflop 205 ist etwas ausführlicher dargestellt und representiert die V/irkungsweise aller in der Schaltung verwendeten Flipflops. Nachstehend ist eine Wahrheitstabelle angegeben, die für das Flipflop 205 und für alle in der Schaltung verwendeten Flipflops Gültigkeit hat.

FLIP-FLOP WAHRHEITSTABELLE

^Jn ^Kn

0 0 Q_n (kein Wechsel)

10 1 (setzen)

0 1 0 (löschen)

1 1 Q +1 (Wechsel in Abhängig

keit von Zustand)

(n bedeutet eine Taktzeit, die durch die Taktimpulse, die an den Taktsignal T angelegt werden, definiert wird. Es wird angenommen, daß η = 0, 1, 2, 3 ».usw., sein kann).

009884/1923

12.6.1970

Die an J und K erscheinenden Signale bestimmen den Zustand des Flipflops entsprechend der vorgenannten Wahrheitstabelle. Wenn an C ein "θ" Signal angelegt wird, wird das Flipflop gelöscht. Wenn an P, oder an den Voreinstelleingang ein Signal mit dem Pegel ^WO^M angelegt wird, so wird das Flipflop gesetzt.

Wenn das Flipflop 205 bedingungslos gelöscht wird, entsteht an Q ein Signal mit dem Pegel "0" und an Q ein Signal mit dem Pegel ¹¹I". Das Flipflop 205 wird gelöscht, wenn am Ausgang des NAND-Gliedes 200 ein Signal mit dem Pegel "0" auftritt.'Die Ausgänge der NAND-Glieder 202 und 20¹I sind mit den C-Eingängen der Flipflops 206 und 207 in gleicher Weise verbunden. Die Taktsignaleingänge T der Flip* flops 205, 206 und 207 sind mit NAND-Gliedern 246, 252 und 256 verbunden, durch die «n sie die Signale " wgj^gesetzt" , "grün gesetzt" und "schwarz gesetzt" erhalten./3as "übertragungssperrslgnal" vom Inverter 267 den Wert "1" annimmt, entsteht am Ausgang des NAND-Gliedes 2CO dann ein Signal "O", wenn gleichzeitig der Ausgang des Inverters 190 ein "1" Signal aufweist. Wenn das "übertragungssperrsißnal^w den Wert ^w0" annimmt, können die NAND-Glieder 200, 202 und 20*1 an Ihrem Ausgang kein ¹¹O" Signal mehr erzeugen, das als Löschsignal den Flipflops 205, 206 und 207 zugeführt wird.

Der Eingang K des Flipflops 205 ist mit Kasse fest verbunden, so daß an ihm konstant ein "0" Signal anliegt. Der Eingang J wird nicht besetzt, was bedeutet, daß an diesem Eingang konstant ein"l" Signal anliegt. Wenn das signal "weiß gesetzt" den Wert "1" annimmt und gleichzeitig ein "1" Signal an den C Eingang angelegt wird, kann das Flipflop gesetzt werden. Das Q Ausgangssignal des Flipflops 205 wird zu "0" und an den Eingang J eines Flipflops 210 und an den Eingang C eines Flipflops 212 angelegt. Das Signal Q am Ausgang des Flipflops 205 wird als "weiß Verrlegelungssignal"bezeichnet.

009884/1923

12.6.1970

Bevor zu Beginn der Abtaststift 62 über einen weißen Streifen geführt wird,liegt am Eingang J des Flipflops 210 ein "0" Signal, das vom Ausgang Q des Flipflops 205 zugeführt wird. Das Flipflop,210 wird dann gelöscht, wenn gleichzeitig ein "1" Signal an seinen Taktsignaleingang gelegt wird. Das ist der Fall, da der Ausgang Q des Flipflops 205 über das NAND-Glied 200 gelöscht wird. Dadurch entsteht an seinem Ausgang Q ein "l" Signal, das an den Eingang J des Flip« flops 210 angelegt wird und, wenn der "Takt 1" Signalpegel zu "1" wird, wird gleichzeitig dieses Signal an das Flip_T flop 210 angelegt, wodurch dieses gesetzt wird. Wenn das Flipflop 210 gesetzt ist, entsteht an seinem Ausgang Q ein "1" Signal und an seinem Ausgang Q ein "o" Signal. Das am Ausgang Q des Flipflops 210 entstehende Signal wird als "Weißimpulse" bezeichnet.

Wenn das Flipflop 205 von dem NAi-JD-Glied 200 gelöscht wird, gelangt ein "1" Signal an den Eingang C des Flipflops 212. Der Eingang J des Flipflops 212, der mit dem Q Ausgang des Flipflops 210 verbunden ist, erhält ein "1" Signal, wenn das Flipflop 210 gesetzt ist. Da das Flipflop 212 zu Beginn durch das am Ausgang Q des Flipflops 205 auftretende "θ" Signal gelöscht wurde, entsteht am Ausgang Q des Flipflops 210, der mit dem Eingang K verbunden ist, zu Beginn ein "l" Signal. V/enn das "Takt 1" Signal den Wert "1" annimmt, wird das Flipflop 212 gesetzt. Wenn das Flipflop 212 gesetzt ist, entsteht an seinem Ausgang Q ein "o" Signal, das an den Eingang C des Flipflops 210 angelegt wird. Dadurch wird das Flipflop 210 wieder gelöscht. V/enn an den Taktsignaleingang des Flipflops 205 ein "1" Signal angelegt wird, wird dieses auf seinen Anfangszustand zurückgesetzt.

Wenn der Abtaststift 62 über einen grünen Streifen geführt wird, werden die Flipsflops 206, 214, und 216 in der gleichen Weise betätigt, wie die Flipflops 205, 210 und 212, wenn ein weißer Streifen durch den Abtaststift 62 abgetastet wird.

12.6.1970 009884/1923

Wenn der Abtaststift 62 einen schwarzen Streifen überquert, werden die Flipflops 207, 218 und 220 auf die gleiche Weise betätigt, wie die Flipflops 205, 210 und 212 wenn ein weißer Streifen abgetastet wird.

Die NAND-Glieder 222 bis 228 in Fig. OB empfangen die entsprechenden "Farbverriegelungssignale" und "Farbimpulse" von den Flipflops 205 bis 220. Beispielsweise empfängt das NAND-Glied 222 ein "Grünsignal" von dem Ausgang "Q des Flipflops 214 und ein "Schwarzsignal" von dem Ausgang Q des Flipflops 218. Ein "1" Signal am Ausgang des NAND-Gliedes zeigt an, daß entweder ein "Grünimpuls" oder ein "Schwarzimpuls" erzeugt wurde. In gleicher Weise erzeugt das NAND-Glied 224 ein "1" Signal, das anzeigt, daß ein "Weißsignal" oder ein "Schwarzsignal" erzeugt wurde. Das NAND-Glied 226 erzeugt dann ein "1" Signal, wenn ein "Weißsignal" oder ein "Grünsignal" erzeugt wurde.

Die Ausgangssignale der NAND-Glieder 222, 224 und werden an NAND-Glieder 240, 250 und 254 angelegt, um ein "Weiß-Rücksetzsignal" und ein "Schwarz-Rücksetzsignal" zu erzeugen. Der Ausgang des NAND-Gliedes 222 ist mit einem ersten Eingang des NAND-Gliedes 240, der Ausgang des NAND-Gliedes 224 ist mit dem ersten Eingang des NAND-Gliedes 250 und der Ausgang des NAND-Gliedes 226 ist mit dem ersten des NAND-Gliedes 254 verbunden. Jedes der genannten NAND-Glieder erhält ein "Wertübertragungssignal" von der Klemme 602, die mit der Kontrolleinheit 142 von Fig. 4 verbunden ist. Das "Wertübertragungssignal" nimmt den Pegel "1" ein, wenn Videosignale von der Videoverarbeitungseinheit 115 von Fig. 4 zu der Decodiereinheit 126 übertragen werden.

Während der Zeit, während der Signale von der Videoverarbeitungseinheit 115 zu der Decodiereinheit 126 übertragen werden, erzeugt das NAND-Glied 240 jeweils dann ein Signal mit dem Pegel "0", wenn ein "Grünsignal" oder ein "Schwarzsignal" auftritt. Der erste Eingang 6o4 eines NAND-Gliedes 242 erhält ein "Takt l" Signal und der zweite Eingang 606 ein "Wertübertragungssignal". Das NAND-Glied 242

009884/1923

12.6.1970

erzeugt ein Signal mit dem Pegel 1 , wenn Information von der Videoverarbeitungseinheit II5 zu der Decodiereinheit 126 übertragen wird/wenn keine Information zwischen den vorgenannten Einheiten Übertragen wird, erzeugt das NAND-Glied 242' ein "0" Signal während dem Auftreten eines "Takt 1" Signals mit dem Pegel "1".

Der Ausgang des NAND-Gliedes 240 ist mit dem ersten Eingang eines NAND-Gliedes 246 verbunden, dessen zweiter Eingang mit dem Ausgang des NAND-Gliedes 242 gekoppelt ist. Das

. NAND-Glied 242 veranlaßt die NAND-Glieder 246, 252 und 256 RUcksetzsignale für die Flipflops 210 bis 220 zu erzeugen, wenn der Abtaststift 62 das Etikett vollständig überquert hat. Der Abtaststift 62 hat dabei sowohl alle Farbstreifen als auch einen weißen Abschnitt überquert, der viermal so groß wie ein einzelner Farbstreifen ist.

Auf die gleiche Weise erzeugt das NAND-Glied 252 ein "Grünrücksetzsignal" mit dem Pegel "l", wenn ein "Weißsignal" oder ein "Schwarzsignal" mit dem Pegel "l" erzeugt wird und das "Wertübertragungssignal" ebenfalls den Pegel "l" aufweist. Auf die gleiche Weise erzeugt das NAND-Glied 256 ein "Schwarzrücksetzsignal" mit dem Pegel "1", wenn ein "Weißsignal" oder ein "Grünsignal" mit dem Pegel "1" erzeugt wird.

Wenn das Flipflop 205 durch das Auftreten eines "Weißsignals" auf der Leitung 120 gelöscht wird, bleibt es in seinem gelöschtem Zustand bis ein "Grünsignal" oder ein "Schwarzsignal" erzeugt wird und dadurch das NAND-Glied 246 ein "Weiß-Rücksetzsignal" mit dem Pegel "1" erzeugt. Dieses Signal wird an den Takteingang des Flipflops 205 angelegt, wodurch dieses, wenn gleichzeitig an seinen Eingang C ein "l" Signal angelegt wird, zurückgesetzt werden kann.

Die NAND-Glieder 222 bis 238 sind mit den Flipflops 205 bis 220 verbunden und erhalten die verschiedenen Farbverriegelungs- und Farbimpulse, die durch die genannten ' Flipflops erzeugt werden. Das NAND-Glied 228 hat die

12.6.1970 ' 0Q988Ä/1923

"Grünverriegelungs- und Schwarzimpulse", an seinen Eingängen liegen und erzeugt deshalb ein Signal mit dem Pegel "O" wenn beide Impulse gleichzeitig auftreten. Die "Weißverriegelungsund Grünsignale" gelangen an die Eingänge des NAND-Gliedes230 und die "Schwarzverriegelungs- und Weißsignale" an den Eingängen des NAND-Gliedes 232. Die beiden letztgenannten NAND-Glieder erzeugen jeweils dann ein Signal mit dem Pegel "1", wenn gleichzeitig an ihren Eingängen die jeweiligen Impulse auftreten. Die Ausgänge der NAND-Glieder 228, 230 und 232 sind mit den Eingängen eines NAND-Gliedes 25$ verbunden, dessen Ausgang dann ein "1" Signal erzeugt, wenn an seinen Eingängen drei "θ" Signale anliegen. Der Ausgang des NAND-Gliedes ist mit dem Eingang des Inverters 260 verbunden.

Wenn der Abtaststift 62 Über das Etikett 20 geführt wird, wird beim Abtasten eines grünen Streifens ein "GrünverriegelungsEignal" mit dem Pegel "1" erzeugt, und wenn ein schwarzer Streifen anschließend festgestellt wird, wird ein "Schwarzsignal" mit dem Pegel "1" erzeugt, wodurch ein aufgezeichnetes "θ" Bitsignal erkannt wird. Wenn ein aufgezeichnetes "ü" Bit erkannt wird, entsteht am Ausgang des Inverters 260 ein Signal mit dem Pegel ¹O". Die Ausgänge der NAND-Glieder 234, 236 und 238 sind nr.it drei Eingängen eines NAND-Gliedes 262 verbunden, dessen Ausgang mit dem Eingang eines Inverters 264 gekoppelt ist. Das "Weißverriegelungssignal" und das "Schwarzsignal" liegt somit an den Eingängen des NAND-Gliedes 234, während das "Schwarz-Verriegelungssignal" und das "Grünsignal" am Eingang des NAND-Gliedes 236 und das "Grünverriegelungssignal" und das "Weißsignal" an den Eingängen des NAND-Gliedes 238 auftreten. Am Ausgang des Inverters 264 tritt ein Signal mit dem Pegel "1" auf, wenn ein aufgezeichnetes "O" Bit erkannt wurde. Umgekehrt tritt am Ausgang des Inverters 260 ein Signal mit dem Pegel "1" auf und am Ausgang des Inverters 264 ein Signal mit dem Pegel "O", wenn ein aufgezeichnetes "1" Bit erkannt wurde.

12.6.1970 009884/1923

Die NAND-Glieder 266 und 268 sind kreuzweise miteinander verbunden, um einen Verriegelungskreis zu bilden. Wenn ein ¹¹I" Bit Signal erkannt wurde_; schaltet das ^Ml" Signal vom Ausgang des Inverters 260 und das "O" Signal vom Ausgang des inverters 264 das NAND-Glied 266 in den ¹¹O¹¹ Zustand und das NAND-Glied 268 in den "1" Zustand. Wenn das NAND-Glied 268 in den "1" Zustand geschaltet wurde, erscheint ein "l" Signal auf der Datenleitung und an der Ausgangsklemme 6o8„ Wenn ein "0" Bit erkannt wurde, schaltet das "1" Signal am Ausgang des Inverters 264 und das "O^w Signal vom Ausgang des Inverters das NAND-Glied 266 in den "1" Zustand und das NAND-Glied in den "θ" Zustand. Dadurch entsteht an der Ausgangsklemme 6o8 ein Signal mit dem Pegel "0". Die Ausgänge der Inverter 260 und 264 sind mit den Eingängen eines NAND-Gliedes 270 verr bunden, dessen Ausgang wiederum mit dem Eingang eines Inverters 272 gekoppelt ist. Jedesmal wenn ein ¹¹I" Bit oder ein ^Μ0" Bit erkannt wurde, tritt am Ausgang des NAND-Gliedes ein Signal mit dem Pegel "1" auf„das am Ausgang des Inverters als Signal mit dem Pegel "0" erscheint,, Wenn weder ein "1" Bit noch ein ¹¹O" Bit erkannt wurde, weisen die Ausgangsklemmen der Inverter und 260 und 264 Signale mit dem Pegel "1" auf. Der Ausgang des Inverters 272 stellt einen "Datenimpuls" · dar, der an der Klemme 610 abgegriffen werden kann.

Die NAND-Glieder 274 und 276 sind kreuzweise miteinander verbunden und bilden einen Sperrkreis. Das Ausgangssignal des NAND-Gliedes 274 gelangt an eine Ausgangsklemme und wird "Datenwertsignal" genannt. Das am Ausgang des NAND-Gliedes 276 entstehende Signal gelangt an eine Ausgangsklemme 614 und wird "Datenwertsignal" genannt. Wenn am Ausgang des Inverters 272 ein "0" Signal entsteht, wird das NAND-Glied in den "1" Zustand, und das NAND-Glied 276 in den "θ" Zustand geschaltet, wenn auch gleichzeitig das "Datenrücksetzv/ertsignal" an einem Eingang 616 des NAND-Gliedes 276 anliegt.

12.6.1970 009884/1923

Dieses Signal kommt von dem Eingangsregister 128 (Fig. 4). Das "DatenrUcksetzsignal" an der Klemme 616 wechselt auf einen "O" Pegel wenn das "Takt 1" Signal einen Pegel "1" aufweist.

Der Ausgang eines Inverters 308 ist mit dem Eingang eines NAND-Gliedes 261 verbunden,, das kreuzweise mit einem NAND-Glied 263 zusammengeschaltet ist und einen Sperrkreis bildet. Am Eingang des NAND-Gliedes 229 liegen die "Weißimpulse¹¹ , die "Grünimpulse" und die "Schwarz impuls e".An der Klemme 618 entsteht ein "Farbensignal" wenn die Verknüpf ungsbedingung für das NAND-Glied 229 erfüllt ist« Die vierte Stufe eines Zählers 310 in Fig. 8 erzeugt das "verzögerte Rücksetzsignal", das an der Klemme 629 auftritt und an den Eingang des NAND-Gliedes 263 gelangt. Immer wenn ara Ausgang des NAND-Gliedes 229 ein "1" Signal auftritt und gleichzeitig an der Klemme 623 das "Takt 1" Signal vorhanden ist, entsteht auf der Leitung 621 ein "Rücksetzsignal 310" durch ein NAND-Glied 306 (Fig. 8), das den Zähler 310 zurücksetzt. Wenn ein "Farbsignal" mit dem Pegel '¹I" auftritt, wird das NAND-Glied 261 in den "1" Zustand und das NAND-Glied in den "0" Zustand geschaltet, da das "verzögerte Rücksetzsignal" und das Signal an der Klemme 620 einen logischen Pegel "1" aufweisen.

Der Zähler 310 in Fig. 8 wird jeweils um eins erhöht, wenn am Ausgang des NAND-Gliedes 320 ein "1" Signal entsteht, das an den Werterhöhungseingang des Zählers 310 angelegt wird. Das "verzögerte RUcksetzsignal" an der Klemme 622 wird einen logischen Pegel "0" annehmen, nachdem das "Rücksetzsignal 310" den Wert "1" angenommen hat. Beispielsweise geschieht dies 100 Mikrosekunden nachdem das "Rücksetzsignal 310" auf der Leitung 621 den Wert "1" wieder angenommen hat. Wenn das "Farbsignal" durch das Verknüpfungsglied 229 erzeugt wurde, tritt am Ausgang des Inverters 308 ein ¹¹O" Signal auf, und wenn das "verzögerte Rücksetzsignal" an der Klemme 620 den

12.6.1970 0 0 98 8 4 / 1 923

Wert "I" aufweist, wird das NAND-Glied 263 in seinen "©" " Zustand und das NAND-Glied 261 in seinen "1" Zustand geschaltet. Der Ausgang des NAND-Gliedes ist mit dem Eingang des NAND-Gliedes 265 verbunden^ dessen zweiter Eingang mit der Kontrolleinheit 142 (Fig» 4) gekoppelt ist, üurQh die ein "Werübertragungssignal""an die Klemme 62h angelegt wird. Wenn zwei "1" Signale am Eingang use NAND-Gliedes 265 anliegen„ entsteht an seinem Ausgang ©in "0" Signal*, üüb als "Übertragungssperrsignal" beaeictoet nira tmü ISIbex³ den inverter 2β7 • an die Eingänge der NAND-Glieder SOO^ 2Q2 und 204 (Fig. 6A) * gelangt. Die Verzögerung des ^ftoertraguBgggpeirsign&ls⁸⁹ wird durch das "Verzögerungsrüeteefcasigaal⁸³ sm uew Klemme 62o hervorgerufen^ wodurch sichergestellt wircl^ übM ÜTöertragungs störsignale nicht in das irteMswagssysfeai gelangen^ wenn neue Informations Bits erkannt weröess«,

Eingangsregister» Pig« 7

Elm mit einem NAND-Glied §?8 verbimdene Eingangsklemme ist mit der Ausgangsklemme 612 des MMD-Gliedes 2?4 (Fig. 6B) gekoppelt, wodurch ^wDatenwertsignal©^w vqb dem NAND-Glied übertragen werden. An den zweiten Eingang 632 gelangen die . "Takt 1" Signale» An den dritten-Eingang 634 des NAND-Gliedes 278 gelangt der "THIsBlendunterdrücicungsimpuls" der Speiehereingangs-Synchronisiereinheit I36 (Pig. 4). Durch diesen Impuls wird verhindert, daß neue Daten in das Register 280 während der Zeit eingegeben werden, während der Daten vom Eingangsregister 280 in den Speicher 130 (Pig. 4) übertragen werden. Somit wird, wenn das "Takt 1" Signal an der Klemme 632 und das "Datenwertsignal" an der Klemme 630 und . das an der Klemme 634 anliegende "Äusbi^ndunterdrückungssignal" jeweils den Wert "1" aufweisen am Ausgang des NAND-Gliedes 2?8 ein "0" Signal entsteHeft.

12.6.1970 009884/1823

An eine Eingangsklemme 638 eines NAND-Gliedes 290 wird das "Takt 3" Signal angelegt, und an die zweite Eingangsklemme 640, die mit der Speichereingangs-Synchronisiereinheit 136 (Fig. 4) verbunden ist, wird das "Schnellverschiebungsverhinderungssignal¹¹ angelegt. Dieses Signal weist solange einen Pegel "1" auf, wie Daten im Eingangsregister 280 gespeichert werden, die anschließend in den Speicher 130 (Fig. 4) übertragen werden. Wenn gleichzeitig ein "Takt 3" Signal auftritt, erscheint am Ausgang des , NAND-Gliedes 290 ein "0^M Signal.

Die Ausgänge der NAND-Glieder 2?8 und 290, liegen an dem Eingang eines Verknüpfungsgliedes 292. Der Ausgang des NAND-Gliedes 292 ist mit dem Verschiebeeingang des Schieberegisters 280 verbunden. Jedesmal wenn das NAND-Glied ein ⁿl^M Signal erzeugt, werden die im Schieberegister gespeicherten Daten um eine Position in Richtung Ausgang verschoben. Das Verschiebesignal erscheint auch an der Klemme 642.

Die NAND-Glieder 284 und 286 sind kreuzweise miteinander verbunden und bilden einen Sperrkreis. Der Ausgang eines NAND-Gliedes 282 ist mit einem Eingang des NAND-Gliedes verbunden, während sein erster Eingang mit einer Klemme 644, an die das "Takt 1" Signall und dessen zweiter Eingang mit einer Klemme 646 verbundenen die von der Klemme 614 (Fig. 6B) das "Dafcenwertsignai" angelegt wird. Der Ausgang des NAND-Gliedes 282 weist nur ein ^M0^w Signal auf, wenn die beiden an den Eingängen liegenden Signale die Werte "lⁿ aufweisen.

Das an der Klemme 63O anliegende "Datenwertsignai" weist den Wert "O^w auf, wenn das "Datenwertsignäl", das an das NAND-Glied 282 wird, den Wert *.l* aufweist. Somit entsteht am Ausgang des NAND-Gliedes 278 ein "1" Signal wenn das NAND-Glied 286 in den ⁿ0" Zustand und das NAND-Glied 284 in den "I^H Zustand geschaltet wird.

12.6.1970 . »09884/1923

Wenn am Ausgang des NAND-Gliedes 282 ein "i" Signal entsteht, entsteht am Ausgang des NAND-Gliedes 278 ein "O" Signal, wobei des NAND-Glied 284 in den "O" Zustand, und das NAND-Glied 286 in den "1" Zustand geschaltet wird, wodurch am Ausgang des NAND-Gliedes 286 ein "1" Signal entsteht. Ein NAND-Glied 288 weist einen Eingang auf, der mit dem Ausgang des NAND-Gliedes 286 verbunden ist. Sein zweiter Eingang ist mit· einer Klemme 648 verbundene an die das "Takt 1" Signal angelegt wird. Wenn das "Takt 1" Signal den Wert "1" auf-

k weist und gleichzeitig am Ausgang des NAND-Gliedes 286 ein ^W1^M Pegel vorhanden ist, entsteht an der Klemme 650 ein ^wDatenrUcksetzwertsignalⁿ mit einem Pegel "0". Dieses Signal ist mit der Eingangsklemme 616 des NAND-Gliedes 276 in Pig. 6B verbunden.

An den ersten Eingang eines NAND-Gliedes 294 wird von der Ausgangsklemme 608 des NAND-Gliedes 268 (Fig. 6B) ein "Datenleitungssignal" angelegt, während an den zweiten Eingang, der mit der Speichersynchronisiereinheit I36 (Fig. 4) verbunden ist, das "Ausblendverhinderungssignal" angelegt wird. Der Ausgang des NAND-Gliedes 294 ist mit einem Eingang eines NAND-Gliedes 296 verbunden, dessen zweiter Eingang mit dem Ausgang eines NAND-Gliedes jJOO verbunden ist. Das NAND-Glied 296 erzeugt an seinem Ausgang ein "1" Datensignal, das an die Leitung 656 angelegt wird. Außerdem ist der Ausgang des NAND-Gliedes 296 mit dem Eingang der ersten Flipflop Stufe des Registers 280 verbunden. In diese Verbindung ist ein Inverter 204 geschaltet. Jedesmal wenn durch das Verknüpfungsglied 292 ein Verschiebeimpuls an das Schieberegister 280 angelegt wird, wird ein neues Datenbit in das Schieberegister eingegeben und die in ihm befindlichen Daten werden um eine Stelle in Richtung Ausgang verschoben.

Der Ausgang des NAND-Gliedes 300 ist mit dem einen Eingang des NAND-Gliedes 296 verbunden. Der eine Eingang des NAND-Gliedes 300 ist über 660 mit der letzten Flipflopstufe des Schieberegisters 280 gekoppelt und empfängt

009884/1923

12.6.1970

ein "Datenausgangssignal", während der andere Eingang mit einer Klemme 662 verbunden ist, an die das "Ausblendverhinderungssignal" von der Speichersynchronisiereinheit (Fig. 4) angelegt wird. Jedesmal wenn die Verknüpfungsbedingungen für das NAND-Glied 300 erfüllt sind, können die in dem Register 280 gespeicherten Daten umlaufen.

EtikettendeerkennunKSvorrichtung, Fig. 8

Ein NAND-Glied 306 in Fig. 8 erzeugt ein "Rücksetzsignal 31o", das über die Leitung 621 an den Rücksetzeingang eines Zählers 310 angelegt wird. Das "Warnsignal" gelangt über eine Klemme 67O an den ersten Eingang eines· NAND-Gliedes312. Die Klemme 670 ist mit dem Ausgang des NAND-Gliedes 229 (Fig. 6B-) verbunden. Das "Takt 3" Signal gelangt über eine Klemme 672 an den zweiten Eingang des NAND-Gliedes 312. Die in diesem erzeugten Ausgangssignale gelangen über einen Inverter 314 auf eine Leitung 674. Diese Leitung ist jeweils mit dem ersten Eingang einer NAND- ' GlMergruppe 316 verbunden. Von diesen Verknüpfungsgliedern ist' jeweils der zweite Eingang mit dem Ausgang einer Stufe des Zählers 310-verbunden, während ihre Ausgänge jeweils mit einem Eingang eines Zählers 318 verbunden sind. Durch die NAND-Glieder 316 werden die an den Ausgängen des Zählers 310 auftretenden Signale invertiert, wenn am Ausgang des NAND-Gliedes 312 ein "O" Signal auftritt.

An den ersten Eingang eines NAND-Gliedes 320 wird über eine Klemme 676 ein "Takt 5" Signal angelegt. Die Pulswiederholungsfrequenz dieses Signals ist kleiner als die des "Takt 1" und des "Takt 3" Signals. Sfekann beispielsweise um den Faktor vier kleiner sein. An den zweiten Eingang des NAND-Gliedes 320 wird über eine Klemme 678 das "Wertübertragungssignal" von der Kontrolleinheit 142 (Fig. 4) angelegt. Wenn am Ausgang des NAND-Gliedes 320 ein "0" Signal

009884/1923 12.6.1970

auftritt, wird der Wert des Zählers 310 jedesmal um eins erhöht .

Ein "Takt 6" Signal wird über eine Klemme 680 an ein Verknüpfungsglied 322 angelegt, das ebenfalls von der Kontrolleinheit 142 (Fig. 4) gelieferte "Wertübertragungssignal" wird dagegen an die zweite Eingangsklemme 678 angelegt. Die Impulswiederholungsfrequenz des "Takt 6" Signals ist wiederum kleiner als die Impulswiederholungsfrequenz des "Takt 5" Signals. Sie kann beispielsweise vm den Paktor fünf kleiner . sein. Die "Takt 2" und "Takt 4" Signale werden für das aus * Metalloxydhalbleitern bestehende Speieherregister 134 (Fig. 4) und die "Takt 5" und"Takt 6" Signale werden von den "Takt 1" und "iTakt 3" Signalen auf bekannte Art abgeleitet. Wenn, am Ausgang des NAND-Gliedes 322 ein "0" Signal auftritt, wird der Wert des Zählers 318 jeweils um eins erhöht.

Bedingt durch die Irapulswiederholungsfrequenz zählt der Zähler 310 sechsmal so schnell als der Zähler 318. Wenn sich alle Stufen des Zählers 318 in ihrem "1" Zustand befinden, bevor tieue Information vom Zähler 310 in den Zähler 318 übertragen wird, entsteht am Ausgang eines NAND-Gliedes ^24, dessen Eingänge mit den einzelnen Stufen des Zählers 318 verbunden sind, ein "O" Signal. Das am Ausgang ' des NAND-Gliedes 324 auftretende ⁸¹O" Signal zeigt an, daß von dem Abtaststift 62 ein Farbstreifen abgetastet wurde, der viermal so breit als der vorangehende Farbstreifen ist. Das letztgenannte Signal wird durch einen Inverter 325 invertiert.

Es kann somit festgestellt werden, wann der Abtaststift 62 das Etikett 26 überquert hat. Die Daten können mit einer Geschwindigkeit abgetastet werden, die nicht kleiner , als fünf Millisekunden pro Bit ist. Durch einige übung kann die Bedienungsperson die Bedingung ohne Schwierigkeit erfüllen. Die am NAND-Glied 320 anliegenden "Takt 5" Signale sind so bemessen, daß alle Stufen des 1 Zählers 310 innerhalb von sieben Millisekunden nach dem Rücksetzen des

009884/1923

12.6.1970

Zählers 310 in ihren ¹M" Zustand geschaltet werden, von dem sie durch das "Rücksetzsignal JlO" zurückgesetzt werden. Wenn während dieser sieben Millisekunden kein neues Datenbit abgetastet wurde, erscheint ein *0" Signal am Ausgang eines NAND-Gliedes 311, dessen Eingänge mit den Ausgängen des Zäh3s*s 310 verbunden sind. Das NAND-Glied erzeugt ein "Übertragungsendesignal", das über einen Inverter 313 an eine Ausgangsklemme 682 angelegt wird.

Der Ausgang des Inverters 325 1st mit dem Eingang eines NAND-Gliedes 326 verbunden, dessen zweiter Eingang mit dem Q Ausgang eines Flipflops 684 verbunden ist. Das Flipflop 328 erzeugt am Ausgang 684 ein Steuersignal, das auftritt, nachdem ein erster Farbstreifen abgetastet wurde. Der K Eingang dieses Flipflops ist mit Masse verbunden. Sein J Eingang ist nicht besetzt. An den Takteingang wird über eine Klemme 686 das "Datensignal" angelegt, das aus Flg. 6B von der Klemme 610 kommt. An den C Eingang wird über eine Klemme 688 das "Wertübertragungssignal" von der Kontrolleinheit 142 (FIg. 4) angelegt.

Wenn das ^wWertübertragungssignalⁿ an der Klemme 688 den Pegel ^M0^w nimmt, wird das Flipflop 328 gelöscht und an seinem Q Ausgang erscheint ein ¹¹O" Signal. Wenn an der Klemme 688 ein "1" Signal und an der Klemme 686 ebenfalls ein ^M1^M Signal auftritt, wird das Flipflop 328 gesetzt, wodurch am Q Ausgang ein ^wl" Signal entsteht. Wenn die Verknüpfungsbedingung für das NAND-Glied 326 erfüllt wird, gelangt ein Signal an den Eingang eines NAND-Gliedes 330. An eine Eingangsklemme 690 wird das "Etikettenderücksetzsignal" angelegt, das von der Kontrolleinheit 142 (Fig. 4) erzeugt wird.¹ Wenn am Ausgang des NAND-Gliedes 326 ein "O*¹ Signal und am Eingang der Klemme ein *I" Signal auftritt, so wird das NAND-Glied 330 ge-

18.6.1970 009884/1923

setzt und an seinem Ausgang entsteht ein "1" Signal. Das NAND-Glied 332 wird gleichzeitig in den "O" Zustand geschaltet. An der Ausgangsklemme 692 entsteht dadurch das "Etikettendesignal" mit einem "1" Pegel. Die Erzeugung des "EtikettenderUcksetzsignals" wird später im einseinen beschrieben. .

Speichereingangs-Synchronisiereinhelt, Flg. ft, Fig. 12

über eine Klemme 700 wird das "Wertübertragungssignal" von der Kontrolleinheit 142(Fig. 4) an den ersten Eingang eines NAND-Gliedes 334 angelegt. An seinen zweiten Eingang wird über eine Klemme 702 das "Programmzahlerrücksetzslgnal" angelegt. Der Ausgang des NAND-Gliedes 334 ist über einen Inverter 336 mit dem Eingang eines NAND-Gliedes 338 verbunden. Letzteres ist kreuzweise mit einem NAND-Glied 340 gekoppelt und bildet dadurch einen Sperrkreis. Außerdem ist der Ausgang des Inverters 336 mit dem Rücksetzeingang eines A-Zählers 352 verbunden. Am Ausgang des NAND-Gliedes entsteht ein "Datenschiebesignal", das an der Klemme 706 abgenommen werden kann. Am Ausgang des NAND-Gliedes 338,der mit einer Klemme 708 verbunden ist, entsteht das "Daten-Schiebesignal". Der A-Zähler 352 wird zurückgesetzt, wenn am Ausgang des Inverters 3?6 ein "o" Signal auftritt. Dieses tritt auf, wenn die Verknüpfungsbedingung für das Glied nicht erfüllt ist.

Der Ausgang des NAND-Gliedes 340 ist mit dem ersten Eingang eines NAND-Gliedes 342 verbunden, an dessen zweiten Eingang über eine Klemme 704 das "Takt 3" Signal angelegt wird. Der Ausgang des NAND-Gliedes 342 ist Über einen Inverter 344 mit der Ausgangsklemme 710 verbunden. Wenn am Ausgang des NAND-Gliedes 340 und am Eingang der Klemme 704 Jeweils ein "l" Signal auftritt, entsteht am Ausgang des NAND-Gliedes 342 ein "0" Signal, das durch den Inverter

12.6.1970 009884 /1923

in ein "1" Signal invertiert wird, das als "Datenschiebeimpuls" an die Ausgangsklemme 710 angelegt wird. Die Klemme 710 ist mit dem Hilfsspeicherregister 132 verbunden, das in Fig. 11 im einzelnen dargestellt ist.

An ein NAND-Glied 346 wird über eine erste Klemme 712 das "Takt 1" Signal, über eine Klemme 714 das "Ausblendverhinderungssignal", das von einem NAND-Glied 350 (Fig. 10) erzeugt wird, und an die dritte Eingangsklemme 716 ein A-8 Signal vom Decodierkreis 354, der mit dem A-Zähler 352 verbunden ist, angelegt. Der A-Zähler 352 ist ein 4-Bit Zähler, der die Anzahl der "A-Verschiebungen" zählt, die durch ein NAND-Glied 292 (Fig. 7) erzeugt werden, wenn das "Datenverschiebesignal" den logischen Pegel "1" annimmt. Als Decodierkreis 354 wird eine herkömmliche Schaltung verwendet, die ein ¹¹I" Signal an einer Ausgangsklemme 724 erzeugt, wenn im A-Zähler 352 der Zählwert acht erreicht wird. Dadurch wird angezeigt, daß das erste in das Eingaberegister 280 eingegebene Bit sich in der achten Stufe befindet.

Das NAND-Glied 346 erzeugt ein "θ" Signal, wenn an seinem Eingang drei "1" Signale gleichzeitig anliegen. Wenn am Ausgang des Inverters 336 gleichzeitig ein "1" Signal vorhanden ist, wird das NAND-Glied 340 in seinen "1" Zustand geschaltet und das NAND-Glied 338 in seinen "O" Zustand. Dadurch entsteht ein "Datenschiebesignal" am Ausgang des NAND-Gliedes 340. Der Ausgang des NAND-Gliedes 338 ist mit dem Eingang eines NAND-Gliedes 356 verbunden, dessen zweiter Eingang an einer Klemme "J18 liegt, die mit einer Klemme 642 (Fig. 7) gekoppelt ist, an die von dem NAND-Glied 292 ein "Verschiebe-

■felenn
signal A angelegt wird, /die Verknüpfungsbedingung für das Glied 356 erfüllt ist, entsteht an seinem Ausgang ein "0" Signal, das durch den Inverter 358 in ein "1" Signal invertiert wird und über eine Leitung 720 an den Werterhöhungseingang des A-Zählers 352 angelegt wird. Wenn an diesen Eingang ein "1" Signal angelegt wird, wird der Zählwert dieses Zählers jeweils

12.6.1970 009884/1923

um eins erhöht. Mit dem A-Zähler 352 ist außerdem ein De» codierkreis 36O verbunden, der ein "1" Signal an einer Klemme 722 erzeugt, wenn der A-Zähler 552 einen Zählwert aufweist, der nicht gleich null 1st. Dadurch wird angezeigt, daß im Eingangs register 128 nur noch das letzte Datenbifc vorhanden ist. Ein herkömmlicher Vergleichskreis 362 ist mit dem A-Zähler 552 und über eine Klemme 728 ro.lt dem Programmzähler 400 (Fig. 13) verbunden. Der Vergleichskreis erzeugt an der Klemme 726 ein Signal, wenn die beiden genannten Zähler den gleichen Wert aufweisen,"

Die Ausgangsklemme 726 des Vergleichskreises (Fig. 9) ist über eine Klemme 740 mit dem ersten Eingang eines WAND-■Gliedes 377 verbunden. Ein zweiter Eingang ist mit dem Ausgang eines NAND-Gliedes 350 verbunden, das ein "Ausblendverhinderungssignal"¹ erzeugt„ An einer drdiften Eingahgsklemme 742 liegt das "Programmsählsigna? PSFG" an, das vom Zähler 400 (Fig. 13) erzeugt wird» An, eine Eingangsklemme 744 wird das "Takt 1" Signal angelegt» Der Programmzähler 400 in Fig. 13 ist ein Sieben-stufiger Blnärzähler, der bis 128 zählen kamm* Die letzten vier Stufen dieses Zählers werden als DSFG-Stufen bezeichnet., Das an die Klemme 742 angelegte Signal ist ein Zeitsignal, das auftritt, wenn der Programmsähler 400 einen Zählwert zwischen 120 und 127 aufweist. Das NAND-Glied 377 erzeugt somit dann ein "1" Signal, wenn die Verknüpfungsbedingung an seinen Eingängen nicht erfüllt wird.

' Zwei NAND-Glieder 368 und 37O (Fig. 10) sind kreuzweise miteinander gekoppelt und bilden einen Sperrkreis. Der Ausgang des NAND-Gliedes 377 ist mit dem ersten Eingang des NAND-Gliedes 368 verbunden, wenn das Verknüpfungsglied 368 in seinem gesättigten und das Verknüpfungsglied 370 in seinem geöffneten Zustand ist, wird ein "0" Signal, das als "Verschiebesperrsignal" bezeichnet wird, auf der Leitung 746 erzeugt und gelangt an einen Eingang eines Verknüpfungsgliedes 368 und an den Rücksetzeingang eines 3-stufis

009884/1923 ■ 12.6.1970

Binärzählers 378. An den Zähleingang dieses Zählers werden über eine Klemme 754 die "Takt 3" Signale angelegt. Wenn an den Rücksetzeingang ein ¹¹O" Signal angelegt wird, wird der Zähler 378 wieder zurückgesetzt. Der Ausgang des NAND Gliedes 368 ist mit dem Eingang eines NAND-Gliedes 366 verbunden, an dessen zweiten Eingang über eine Klemme 748 ebenfalls das "Takt 3" Signal angelegt wird. Wenn das "Schiebesperrsignal" den Wert ¹¹O" aufweist, entsteht am Ausgang des NAND-Gliedes 366 ein Signal mit dem Pegel "1".

Der ζ Ausgang eines Flipflops 380 ist mit dem ersten Eingang eines NAND-tJliedes 382 verbunden, dessen zweiter Eingang über die Klemme 750 mit einem NAND-Glied 382 in der Kontrolleinheit 142 verbunden ist, über die "Datenwertübertragungssignale" empfangen werden. J und K Eingang des Flipflops sind nicht besetzt. Mit seinem Takteingang ist es Über eine Leitung mit der Ausgangsstufe des Zählers verbunden. An den C-Eingang werden über eine Klemme 752 die "Takt 1" Signale angelegt. Das Flipflop 38Ο bleibt solange in seinem gelöschten Zustand, bis das "Takt 2" Signal den Wert "1" annimmt und die letzte Stufe des Zählers 378 ebenfalls den Wert "1" aufweist. Der Zähler 378 wird zurückgesetzt, wenn das "Schiebeverhinderungssignal" den Pegel "O" aufweist. Der Q Ausgang des Flipflops 38Ο weist den Pegel "1" auf, wenn sich das Flipflop in seinem gelöschten Zustand befindet. Wenn das "WertÜbertragungssignal" gleichzeitig den Pegel "1" aufweist, entsteht am Ausgang des NAND-Gliedes 282 ein ¹¹O" Signal und am Ausgang des Inverters 384 sinngemäß ein ^Hl" Signal. Wenn am Ausgang des NAND-Gliedes 377 zur gleichen Zeit ein* "O" Signal anliegt, Kann das NAND-Glied 370 in seinen ^M0^H Zustand und das NAND-Glied 368 in seinen "1" Zustand geschaltet werden. Das "Schiebeverhinderungssignal¹¹ wird den Pegel "1" annehmen. Beim Auftreten eines "Takt 3" Signals wird am Ausgang eines NAND Gliedes 366 ein "0" Signal erzeugt. Nach acht "Takt 3" Signalen, die auch an die Klemme. 754 des Zählers 378 an-

009884/1923

12.6.1970 ·

gelegt werden, nimmt die letzte Stufe dieses Zählers den Wert "1" an. über den Rücksetzeingang werden diese vom Ausgang des NAND-Gliedes 746 her auf null gesetzt. Am Ausgang Q tritt ein "O" Signal auf, wodurch am Ausgang des Inverters 384 ebenfalls ein "O" Signal entsteht. Durch letzteres wird der Zähler 378 auf "θ".zurückgesetzt.

Der Ausgang des Inverters 384 ist mit dem ersten Eingang eines NAND-Gliedes 348 verbunden, das kreuzweise mit einem NAND-Glied 350 verbunden ist und einen Sperrkreis bildet. Das am Ausgang des NAND-Gliedes 35O entstehende Signal wird "Ausblendverhinderungssignal" genannt und kann an der Klemme 762 abgegriffen werden. Am Ausgang des NAND-Gliedes 548 entsteht demgemäß das "Ausblendverhinderungssignal", das an der Ausgangsklemme 764 abgegriffen werden kann. Das NAND-Glied wird in den "θ" und das NAND-Glied 350 In den "1" Zustand geschaltet, wenn durch den Inverter'384 ein "1" Signal und durch das NAND-Glied 386 ein "θ" Signal erzeugt wird. Über eine Klemme 756 wird an das NAND-Glied 386 das "Programmzählersignäl" 120 angelegt, das von der Programmsteuereinheit erzeugt wird. Eine Klemme 758 wird mit dem "Takt 1" Signal beaufschlagt, während an eine Eingangsklemme 76O,die mit der Klemme 722 des Decodierkreises 36O (Fig. 9) verbunden ist, ein Signal angelegt wird, das nicht "O" ist. \1enn somit der Programmzähler den Wert 120 aufweist, erzeugt das NAND- Glied 386 zur Zeit des "Takt 1" Signals zu der das letzte Datenbit im Eingangsregister 28o gespeichert wird, ein Signal mit dem Pegel "θ". An der Klemme 762 erschein ein "Ausblendverhinderungssignal" mit dem Pegel "1", wenn am Ausgang des Inverters 384 ein "1" Signal anliegt.

Das NAND-Glied 364 weist eine erste Eingangklemme 766 auf, die mit einer Ausgangsklemme 636 eines NAND-Gliedes 278 (Pig. 7) verbunden ist, von der ein "Datenausblendsignal" erzeugt wird. An eine zweite Eingangsklemme 768 des NAND-Gliedes 364 wird von einer Ausgangsklemme 692 (Fig. 8) das "Etikettendesignal" angelegt. Die Ausgänge der NAND-Glieder

009884/1923 12.6.1970

'364 und 366 liegen an dem Eingang eines NAND-Gliedes 372. Am Ausgang dieses NAND-Gliedes entsteht ein "1" Signal, wenn entweder das NAND-Glied 364 oder das NAND-Glied 366 ein "0" Signal aufweist. Der Ausgang des NAND-Gliedes 372 ist mit dem Werterhöhungseingäng eines 3-stufigen Binärzählers 374 verbunden. Wenn an diesen Eingang ein "1" Signal angelegt wird, erhöht der Zähler 374 jedesmalseinen Zählwert um eins. Zu dieser Zeit erzeugt der Inverter 384 jedesmal ein "1" Signal.

Der Q Ausgang eines Flipflops 376 ist mit dem Eingang eines Inverters 337 verbunden. Am Ausgang des letzteren wird ein "Programmzählerrücksetzsignal" erzeugt, das an eine Ausgangsklemme 770 gelangt. J und K Eingänge des Flipflops sind nicht besetzt,während der Löscheingang mit dem "Takt 1" Signal über eine Klemme 772 beaufschlagt wird. Das Flipflop 376 bleibt in dem gelöschten Zustand, bis die letzte Stufe des Zählers 374 in den "1" Zustand geschaltet wird. Wenn der Zähler 374 mit acht Zählimpulsen beaufschlagt wird, entsteht an seinem Ausgang ein "1" Signal, das dem Flipflop 376 zugeführt wird. Durch dieses Signal wird das Flipflop gesetzt, so daß an.seinem Q Ausgang ein "1" Signal entsteht, das als "0" Signal über die Klemme 770 an den Zähler 400 (Fig. 13) angelegt wird, wodurch dieser zurückgesetzt wird.

Wenn das "Etikettendesignal" und das "Datenausblendsignal" den Pegel "1" aufweisen, entsteht am Ausgang des NAND-Gliedes 364 ein "o" Signal. Es ist möglich, daß ein fehlerhaftes "Etikettendesignal" erzeugt wird, wenn der Abtaststift 62 über einen Behälter, der als Verkaufsgegenstand vorliegt^geführt wird oder wenn ein Etikett abgetastet wird, das auf einem Fahrzeug angeordnet ist. Dan "O" Signal am Ausgang des NAND-Gliedes 364 zeigt an, daß eine "Etikettendebedingung" von dem Abtaststift. 62 abgetastet wurde^, und daß auch das "Datenausblendsignal'' den Wert "1" aufweist. Wenn ein "Etikettendesignal" abgetastet wurde, entsteht am Ausgang des Inverter-s 384 ein "0" Signal, da das "Wertübertra-

009814/1923

I2.6.I97O ■■--=. .;■■■

38 - 2Ü32240

gungssignal" an der Klemme 382 den Wert "O" aufweist. Das "Ausblendverhinderungssignal" am Ausgang des NAND-Gliedes weist einen Pegel "1" auf.

Das Ausgangssignal des Verknüpfungsgliedes 364 ermöglicht die Einspeicherung neuer Daten in das Eingangsregister 280 in Fig. 7, nachdem ein "Etikettendesignal" erzeugt wurde (oder wenn ein "Mediumsendesignal" beim Abtasten eines anderen Aufzeichnungsträgers erzeugt wird). Dadurch können keine Daten verloren gehen, falls ein "Etikettendesignal" erzeugt wird, das z.B. zu früh auftritt oder durch einen anderen Fehler bedingt ist. Daten, die in das Eingangsregister 280 nach dem Auftreten des "Etikettendesignals" eingegeben werden, laufen in dem Register 28o um, und werden mit den vorangehend eingegebenen Daten kombiniert. Die kombinierten Daten werden geprüft^ wenn ein zweites "Etikettendesignal" erzeugt wird, durch das festgestellt wird, ob das erste ein Wertsignal war.

Speichereinheit _f Fig. 11

Die erste Stufe eines 5-Bit Hilfsregisters 132 in Fig. 11 erhält über die Eingangskiemmsi 78O und 782 "Datensignale" und "Datensignale", die von den Ausgangsstufen des Registers 280 in Fig. 7 über die Ausgangsklemmen 657 und 659 geliefert werden. Das "Datenschiebesignal" von einer Klenge 710a in Fig. 9 bewirkt die Verschiebung der in dem Hilfsregister 132 gespeicherten Daten in Richtung der Ausgangsstufe . Dieser Impuls■wird an den Schiebeeingang 784 angelegt. Dieser wird durch den Inverter J>kk in Fig. 9 erzeugt. Wenn das Hilfsspeicherregister 132 mit Daten gefüllt ist und an der letzten Stufe ein "l" Signal auftritt, wird dieses an den ersten Eingang eines NAND-Gliedes 390 geleitet. An den zweiten Eingang dieses NAND-Gliedes wird über eine Eingangsklemme 786 das "Datenschiebesignal" angelegt, das ebenfalls von dem NAND-Glied 3^0 über die Ausgangsklemme 706 in Fig, 9 geliefert wird» Wenn die beiden

8 8 4/1923 12.6«1970

Signale am Eingang des NAND-Gliedes 390 anliegen, entsteht an seinem Ausgang ein "O" Signal.

An den ersten Eingang eines NAND-Gliedes 394 wird über eine Klemme 788 das "Datenschiebesignal" angelegt, das von dem NAND-Glied 338 über die Ausgangsklemme 708 in Fig. 9 geliefert wird. Der zweite Eingang dieses NAND-Gliedes ist mit der letzten Stufe des Speicherregisters 134 verbunden, der auch an die Ausgangsklemme 790 angelegt ist. Wenn an der letzten Stufe des Speicherregisters 134 ein "1" Bit gespeichert wird, und an der Klemme 788 ein "1" Signal anliegt, erzeugt das NAND-Glied 394 ein "θ" Signal, das einem NAND-Glied 392 zugeführt wird. Der zweite Eingang dieses NAND-Gliedes ist mit dem Auegang des NAND-Gliedes 390 verbunden. Das Ausgangssignal des NAND-Gliedes 392 wird durch das NAND-Glied 390 gesteuert, wenn neue Daten in das Speicherregister 134 eingegeben werden, 'und von dem NAND-Glied 394 wenn die vorangehend in das Speicherregister 134 eingegebenen Daten in diesem umlaufen.

Der Ausgang des NAND-Gliedes 392 ist mit dem Eingang des Registers 134 verbunden, in das jedesmal ein Bit eingegeben werden kann, wenn am Ausgang des NAND-Gliedes 392 ein "1" Signal auftritt. PUr das Speicherregister können herkömmliche Konvertierkreise vorgesehen werden, die die Eingangs- und Ausgangssignale in gewünschte logische Signale umkehren können.

Vergleichseinheit, Fig. 12

Mit dem Vergleichskreis in Fig. 12 werden zwei Aufgaben erfüllt. Zuerst werden die im Hilfsspeicherregister (Fig. 11) gespeicherten "Codeabschnittebits" mit der umgestellten und invertierten Zählung in den letzten vier Stufen des Programmzählers 400 in Fig. 13 verglichen. Der Programmzähler 400 ist ein 7-Bit Modul 128 Zähler« Er besteht genau genommen aus einem modulo 8 und einem modulo 16 Zähler, wobei der modulo 8 Zähler aus den ersten drei Stufen oder den

009884/1923

12.6.1970

A, B und C Stufen und der modulo 16 Zähler aus den letzten vier Stufen oder den D, E, F und G Stufen besteht. Der Wert im Hilfsspeicher 132 und der Wert im modulo 16 Zählerteil des Programmzählers 400 werden verglichen, um die Daten vom Speicherregister 134 in das Ausgangsregister 148 zu einer bestimmten Zeit durchführen zu können.

Es wird als Beispiel angenommen, daß der "Codeabschnitt" den Wert 1011 aufweist, der die Dezimalzahl elf darstellt. Da angenommen werden kann, daß jede Stelle in dem Codeabschnitt zwei Werte darstellen kann, repräsentiert der als Beispiel genannte Codeabschnitt 1011 praktisch 22 Ziffern zu je vier Bits, so daß sich insgesammt 88 Bits ergeben. Zusätzlich zu den 88 Informationsbits sind noch zwölf weitere Bits in dem als Beispiel dargestellten Etikett in decodierter Form aufgezeichnet. Diese bestehen aus acht "Codeabschnittbits", zwei Richtungsbits und zwei Paritätbits. Die Gesamtsumme. der auf dem Etikett aufgezeichneten Bits beträgt somit 100. Von diesen 100 Bits werden fünf Bits im Hilfsspeicherregister 132 und 95 Bits im Speicherregister 134 gespeichert.

Um das erste abgetastete Bit, das decodiert werden soll, in die Ausgangsstufe des Speicherregisters 134 zu bringen, müssen die im Speicher befindlichen Daten in Richtung zur Ausgangsstufe des Speicherregisters 134 verschoben v/erden. Die Verschiebung muß über 128 minus 95 = 33 Stellen erfolgen, nachdem der Programmzähler 400 zurückgesetzt wurde. Jedesmal wenn die im Speicher I30 befindlichen Daten um acht Stufen in Richtung zur Ausgangsstufe des Speicherregisters 134 verschoben wurden, wird der modulo 16 Teil des Programmzählers um den Wert "1" erhöht. Nachdem die Information um 32 Stellen verschoben wurde, weicht der modulo 16 Zählerteil die Stellung 0010 auf.

Der im modulo 16 Zählerteil des Prograrnmzähiers 400 enthaltene Wert stellt den verschobenen und invertierten Wert des im Hilfsspeicherregister I32 befindlichen "Codeabschnittes" dar. Durch Vergleich der in den D, E, F und G

12.6.1970 009884/1923

Stufen des Programmzählers befindlichen Werte mit dem verschobenen und invertierten Wert des im Hllfsspeicherregister gespeicherten "Codeabschnittes" wird die Zeit für die Übertragung der Daten von dem Speicherregister 134 in das Ausgangsregister 148 festgelegt. In dem vorliegenden Beispiel beginnt diese Übertragung nach 33 Bitzeiten.In dem hier beschriebenen Beispiel ist es kein Problem, daß die Logik jeweils um ein Bit vorauseilt, wenn bei der Übertragung der Daten von dem Ausgaberegister 148 in die Datenverarbeitungsanlage 114 das erste Bit jeweils ignoriert wird. -

Die·ersten fünf Bits, die in das Äusgaberegister 148 übertragen werden, stellen die erste Gruppe eines "Codeabschnittes" dar, die von dem Etikett 20 abgelesen wurden. Die letzten fünf Bits, die in das Hilfsspeicherregister 132 eingegeben werden, stellen die von dem zweiten Codeabschnitt abgetasteten Werte dar.

Die Vergleichseinheit in Fig. 12 vergleicht dann die im Hilfsspeicherregister 132 gespeicherten Informationen mit denen im Ausgangsregister 148.

Die Ausgänge von den NAND-Gliedern 101, 103, 105* 107 und 109 in Fig. 12 sind mit den Eingängen eines NAND-Gliedes 111 verbunden. Dieses erzeugt ein Ausgangssignal mit dem Pegel "0"^ wenn an seinem Eingang ausschließlich ^wl" Signale anliegen.Der Ausgang des NAND-Gliedes 111 ist mit einem Inverter 113 verbunden, der ein Vergleichssignal mit dem Pegel "1" erzeugt, das an die Ausgangsklemme 800 angelegt wird. _v ■ ■

Die Ausgänge der NAND-Glieder 115, 117, 119 und 121 sind mit den Eingängen eines NAND-Gliedes 101 verbunden. An den ersten Eingang des NAND-Gliedes 115 wird über eine Klemme 802 ein Signal "falsche Seite" von der Stufe B des Hilfsspeieherregisters 132 angelegt. Dieser Eingang ist mit "A.R. Stufe B" bezeichnet. An die zweite Eingangsklemme 8θ4 von der Stufe G des Programmzählers 400 von Fig. 13 ist ein "falsche Seite" Signal angelegt. Dies ist mit "P.C. Stufe G" ■ ' bezeichnet. Mit einer dritten Eingangsklemme 8θβ Ist die

009884/1923

12.6.1970 ,

- ⁴² - 2Ü32240

Kontrollelnhelt 142 von Pig. 4 verbunden, die ein "E" Signal liefert. Dieses Signal ist ein Taktsignal, das auftritt, wenn der im Zähler 400 mit dem im Hllfsspeicherregister 132 befindlichen Wert verglichen werden soll«

An den Eingängen 808 und 810 eines NAND-Gliedes 1.17 liegt das "richtige Seite" Signalwn der Stufe B des Hilfsspeicherregisters 132 und das "richtige Seite" Signal von der Stufe G des Programmzählers 400. An dem dritten Eingang liegt ebenfalls das Signal "E". Die Bedingungsfunktion für dieses NAND-Glied kann anhand der vorangehenden Erläuterungen erkannt werden. Wenn die im Hilfsspeicherregister 132 gespeicherten Werte und die verschobenen und invertierten Werte im Prograrnmzähler 400 gleich sind und das "E" Signal vorhanden ist, erzeugen die NAND-Glieder 101, 103, 105 und ΙΟΥ ein "1" Signal.

Fii 1 fs

Die im/speicherregister I32 gespeicherten Informationen werden in Abhängigkeit von den im Ausgangsregister 148 gespeicherten Informationen verschoben. Dadurch wird, wie im vorangehenden beschrieben, die Abtastrichtung des Etiketts berücksichtigt. An das NAND-Glied II9 wird über die Eingangsklemme 808 das von der Stufe B des Hilfsspeicherregisters gewonnene Signal "richtige Seite" angelegt und an die Eingangsklemme 812 das von der Stufe D des Ausgangsregisters abgeleitete Signal "falsche Seite" angelegt. Das vom Ausgang des Registers 148 abgeleitete Signal wird "O.R. Stufen D Signal" genannt. Über die Klemme 802 wird an das NAND-Glied 121 das "falsche Seite" Signal von der Stufe B des Hilfsspeicherregisters 132 angelegt. Das "richtige Seite" Signal von der Stufe D des Ausgangsregisters 142 tritt an der Klemme 814 auf» Ein "F" Signal wird an die Klemme 816 an die NAND-Glieder II9 und 121 angelegt« Dieses Signal ist ein Zeitsignal, das auftaucht, wenn die im Hilfsspeicherregister 132 mit denen im Ausgangsregister 148 gespeicherten Werte verglichen werden sollen. Wenn die im Hilfsspeieherregister 132 und im Ausgangsregister 148 gespeicherten' Werte gleich sind, und das "P" Signal vorhanden ist, tritt ao den Ausgängen der NAND-Glieder

009884/1923 12.6.1970

101, 103, 105 und 107 ein "1" Signal auf.

An ein NAND-Glied 109 wird über eine Klemme 818 ebenfalls das "F" Signal angelegt. Der zweite und dritte Eingang dieses NAND-Gliedes 1st mit den Ausgängen der NAND-Glieder 123 und 125 verbunden, über den Eingang 820 wird an das NAND-Glied 123 ein "richtige Seite Signal" von der Stufe A des Hilfsspeicherregisters 132, und an die Klemme 822 das "falsche Seite" Signal von der Stufe E des Hilfsspeicherregisters 142 angelegt. An die Klemmen 824 und 826 des NAND-Gliedes 125 wird Jeweils ein "falsche Seite" Signal von der Stufe A des Hilfsspeicherregister 132 und ein "richtige Seite" Signal von der Stufe E des Ausgangsregister 142 angelegt, Die Stufe A des Hilfsspeicherregister 132 und die Stufe E des Ausgaberegisters 142 halten die "Richtungsbits". Wie aus Fig. ersichtlich, weisen die beiden Richtungsbits den gleichen logischen Wert auf, Je nach dem ob sie ein "Startbit" oder ein "Stopbit" darstellen. Beide "Richtungsbits" müssen entweder "1" Bits oder "θ" Bits sein. Deshalb wird ein Ausgang der NAND-Glieder 123 oder 125 ein ¹¹O" Signal und der Ausgang des NAND-Gliedes 121 ein "1" Signal aufweisen, da beide Richtungsbits den gleichen logischen Pegel aufweisen.

Wenn die Richtungsbits nicht den gleichen logischen Wert aufweisen, entsteht an beiden Ausgängen der NAND-Glieder 123 und 125 ein ¹¹I" Signal, wenn das "F" Signal an der Klemme 8l8 den Wert "1" und am Ausgang des NAliD-Gliedes 109 den Wert "O" aufweist. Ein Vergleichssignal mit dem Wert "θ" wird durch den Inverter 114 erzeugt, wenn die Richtungsbits unterschiedlich sind, d.h. wenn sie eineientgegengesetzten logischen Pegel aufweisen. Des Richtungsbit, das im Hilfsspeicherregister 132 gespeichert wird, wird in der Stufe A dieses Registers gespeichert. Das Codegewicht der in diesem Register invertiert vorliegenden Bits steigt in Richtung B, C, D ab. Das Richtungsblt im Ausgangsregister 148 wird in der "E" Stufe dieses Registers gespeichert. Das Codegewicht nimmt in diesem Register in Richtung der Stufen D, C, B und A ebenfalls ab.

».6.1970 00988V/.1923

Programmzählereinheit, Flg. 13

Der Programmzähler 400 in Fig. 13 ist mit dem Ausgang eines Inverters 4O4 verbunden. An den Eingang des Inverters wird über eine Klemme 130 das "Takt 3" angelegt. Der Programmzähler 400 erhöht jedesmal seinen Wert, wenn am Ausgang des Inverters 4o4 ein "θ" Signal auftritt. Der Ausgang des Inverters 337 ist über die Ausgangsklemme 770 in Fig. 10 mit der Eingangsklemme 132 verbunden, die den RUcksetzeingang des Zählers 400 darstellt, und diesen beim Auftreten eines "0" Signals an dieser Klemme zurücksetzt.

4O6 bis 422 sind herkömmliche Decodierkreise , die die Zählung des Programmzählers 440 auswerten. An den Decodierkreisen 406 bis 422 tritt an den einseinen Ausgängen jeweils dann ein "1" Signal auf, wenn der Zähler 400 einen bestimmten Zählwert aufweist. Der Decodierkreis 422 decodiert die D, E, F und G Stufen des Programmzählers 400 um ein "Programmzählersignal D, E, F, G" zu erzeugen, durch das angezeigt wird, daß alle Stufen des Programmzählers 400 im "1" Zustand sind. Die Decodierkreise 412, 414, 416, 418 und 420 sind den Stufen A, B und C hinzugeordnet, und die Decodierkreise 4o6, 408, 410 und 422 sind allen Stufen des Programmzählers 400 zugeordnet .

Paritätsprüfeinheit, Fig. 14

Durch die Zusammenschaltung der Flipflops 440 und 442 In Fig. 14 wird ein herkömmlicher modulo 3 Zähler gebildet. Das "Inkrement 0 Signal" wird über eine Klemme 840 an die Taktsignaleingänge der beiden Flipflops angelegt. Ein Paritätsrücksetzsignal mit dem Pegel "0" wird über eine Eingangs» klenune 842 an die Rücksetzeingänge der beiden Flipflops angelegt, das von der Kontrolleinheit 142 von Fig. 4 geliefert wird.Dem Flipflop 440 ist ein Codegewicht "1" und dsm Flip» flop 442 ein Codegewicht "2" zugeordnet. Die beiden Flipflops können niemals zur gleichen Zeit in den gleichen Zustand

009884/1923 12.6.1970

gesetzt werden, da die Rücksetzung jeweils beim Auftreten des Zählwertes zwei vorgenommen wird. Ein "Vorwählsignal O" gelangt Über eine Eingangsklemme 844 an das Flipflop 442 und bringt dieses in den Setzzustand, wenn eine Paritätsprüfung vorgenommen werden soll und wenn die im Hilfsspeicherregister 1J52 und im Ausgangsregister 148 befindlichen Daten den gleichen Wert aufweisen. 448 ist ein herkömmlicher Vergleichskreis, der ein "1" Signal erzeugt, wenn an der Eingangsklemme 848 ein "0" Signal anliegt und die Flipflops und 442 die gleiche Zählung wie die Flipflops 444 und 446 aufweisen. Die Flipflops 444 und 446 arbeiten in der gleichen Weise wie die Flipflops 440 und 442. An die Klemmen 848 und wird das Werterhöhungssignal "1" und das Voreinstellsignal "1" angelegt. Das Flipflop 442 wird voreingestellt, wenn das "erste Richtungsbit" oder das "Startbit" als ein "O" Bit erkannt wurde, und das Flipflop 446 wird voreingestellt wenn das"erste Richtungsbit" als "1" Bit erkannt wurde. Die Flipflops 444 und 446 werden durch das Rücksetzsignal, das an der Klemme 852 auftritt zurückgesetzt.

Ausgangsregister, Fig. I5A und 15B

Das komplette Blockschaltbild des Ausgangsregisters wird durch Zusammenfügen der Fig. 15A und I5B entlang der Linie 15-15 gebildet.

Von dem Speicherregister 1^4 werden die Daten in das Ausgangsregister 148 übertragen. Die Daten können in Abhängigkeitvon den abgetasteten und erkannten Informationen in das Ausgangsregister eingegeben werden. In Abhängigkeit davon, ob das Etikett von dem Handabtaststift 62 in Vorwärts- oder in Rückwärtsrichtung abgetastet wird, stellen die in das Ausgangsregister 148 eingegebenen Daten einmal die regulären und zum anderenmal die komplementären Werte der aufgezeichneten Informationen dar. Deshalb werden die Daten in Abhängigkeit von der Abtastrichtung beim Übertragen vom Ausgangsregister

₁₂.6.₁₉70 009884/1923

in die Datenverarbeitungsstation 114 (Fig. 2) entweder in Vorwärts- oder in Rückwärtsrichtung verschoben.

Die Ausgangsstufe des Speicherregisters 1}4 in Fig. 11 erzeugt ein "Speicherausgangssignal", das über eine Klemme an die Eingangs klemme 860 eines NAND-Gliedes 424 in Pig«, 15A angelegt wird. Das "Registervorwärtssignal" wird von der Kontrolleinheit 142 in Fig. 4 erzeugt und an den zweiten Eingang 862 des NAND-Gliedes 424 angelegt. An ein NAND-Glied wird über eine Klemme 864 das ebenfalls von der Kontrolleinheit 142 erzeugte "Registerrückwärtssignal" angelegt, das den Wert "0" aufweist, wenn das "Registervorwärtssignal" den Wert "1" aufweist. Somit sind die Ausgänge der NAND-Glieder 424 und jeweils entgegengesetzt und liegen beide an den Eingängen eines NAND-Gliedes 428. Durch ein "O" Signal vom Speicherregister wird am Ausgang des NAND-Gliedes,428 ein "0" Signal erzeugt. Ein "1" Signal vom Ausgang d6s Speicherregisters Ij54 erzeugt ein "1" Signal am Ausgang des NAND-Gliedes 428, wenn Daten in das Ausgangsregister 148 eingegeben werden.

Der Ausgang des: NAND-Gliedes 420 wird über einen Inverter 4j5O an den K Eingang einer Flipflopstufe 4j52 angelegt. Der J Eingang des Flipflops ist direkt mit dem Ausgang des NAND-Gliedes 428 verbunden. Der Takteingang ist mit dem "Registertaktsignal" über eine Klemme 866 beaufschlagt, das von der Kontrolleinheit 142 erzeugt wird. Wenn ein "0" Signal von dem Speicherregister 1J54 an den ersten Eingang eines NAND-Gliedes 424 angelegt wird und ein "l" Signal als "Registertaktsignal" gleichzeitig anliegt, wird das Flipflop gelöscht. Wenn am Ausgang des Speicherregisters 1^4 dagegen ein "1" Signal auftritt, wird das NAND-Glied 428 ein "1" Signal erzeugen, wodurch, da das "Registertaktsignal" gleichzeitig anliegt, das Flipflop 4^2 gesetzt wird. Dadurch tritt am Q Ausgang ein entsprechendes Signal auf.

Die restlichen sieben Stufen des Ausgangsregisters sind in der gleichen Weise aufgebaut. In dem dadurch gebildeten Schieberegister können die eingegebenen Daten in Richtung zur

18.6.1970 009884/1923

20322A0

Flipflopstufe 441 verschoben werden. Die letzte Fljfcflopstufe besitzt nur ein NAND-Glied, da ein NAND-Glied zur Einleitung einer Datenverschiebung In Rückwärtsrichtung nicht notwendig 1st, denn die in diese Stufe eingegebene Information kann nur in Vorwärtsrichtung verschoben werden.

Der erste Eingang eines NAND-Gliedes 4j54 in Fig. 15B 1st mit dem Q Ausgang der Flipflopstufe 441 verbunden, während an seinen zweiten Eingang über eine Klemme 862 das "Registervorwärtssignal" angelegt wird. Mit dem ersten Eingang eines NAND-Gliedes 4j6 ist der ζ Ausgang der Flipflopstufe 4J2 verbunden. An den zweiten Eingang dieses NAND-Gliedes wird das "RegisterrUckwärtssignal" angelegt. Die Ausgänge der NAND-Glieder 4J4 und 4)6 sind mit den Eingängen eines NAND-Gliedes verbunden. An der Ausgangsklemme 868 steht ein "Datenausgangssignal" mit dem Pegel "!",wenn entweder am Ausgang des NAND-Gliedes 4j>4 oder am Ausgang des NAND-Gliedes 4}6 ein "θ" Signal auftritt. Dieses Ausgangssignal wird der Datenverarbeitungseinheit 114 in Fig. 2 zugeführt.

Wenn das "Registervorwärtssignal" den Pegel "1" und das "RegisterrUckwärtssignal" den Pegel "o" aufweist, werden Daten vom Ausgangsregister 148 der Datenverarbeitungseinheit 114 zugeführt. Dies geschieht dadurch, daß die Daten im Ausgangsregister von dem Flipflop 4]J2 in Richtung auf das Flipflop 441 verschoben werden. Durch den im Flipflop 441 gespeicherten Wert wird der Ausgangszustand des NAND-Gliedes 454 bestimmt, wodurch festgelegt wird, ob am Ausgang des NAND-Gliedes 4j8 ein "0" Signal oder ein "l" Signal entsteht. Wenn der Abtaststift 62 das Etikett 20 in RUckwärtsrichtung überquert hat, müssen die Daten vom Ausgangsregister 148 in die Datenverarbeitungseinheit 114 in umgekehrter Folge übertragen werden. Deshalb weist das "Registerrückwärtssignal" den Pegel "I" und das "Registervorwärtssignal¹¹ den Pegel "0" auf. Dadurch werden die im Ausgangsregister 148 gespeicherten Daten von der Flipflopstufe 441 in Richtung zur Flipflopstufe 4^2 übertragen. In diesem Moment bestimmt der Zustand des Flip-

12.₆.₁₉7O 009884/1923

flops 4^2 den Ausgangszustand des NAND-Gliedes"436_β und somit den Ausgangszustand des NAND-Gliedes 438. Somit kann an der mit dem <§ Ausgang verbundenen Klemme des Flipflops "432.das Komplement der in RUckwärtsrlchtung gelesenen Information abgenommen werden. Durch die Verbindung mit dem Q Ausgang wird während der übertragung automatisch, das Komplement gebildet. .

Kontrolleinheit, Flg. 16 und 17

ψ Mit der ersten Eingangsklemme eines NAND-Gliedes 502 in Fig. 16 ist der Ausgang des Inverters 337 über eine Ausgangsklemme 770 in Fig. 10 verbunden. Letzterer erzeugt das "Programmzählerrücksetzsignal". An den zweiten Eingang wird über eine Klemme 882 von Fig. 8 das "Etikettendesignal" angelegt. Wenn an beiden Eingängen "1" Signale anliegen, erzeugt das NAND-Glied 505 ein "O" Signal, das als "Paritätsrücksetzsignal" an den Ausgang 884 gelangt. An den ersten Eingang eines NAND-Gliedes 504 wird über eine Eingangsklemme 886 von dem Decodierkreis 416 in Fig. 13 das "Programmzählersignal 7" angelegt, während an den zweiten Eingang über eine Klemme von der Ausgangsklemme 800 in Fig. 12 das "Vergleichssignal". angelegt wird. Am Ausgang des NAND-Gliedes 504 wird zu Beginn

' ein "1" Signal erzeugt, da das "Vergleichssignal"¹ vom Inverter den Pegel "0" aufweist, es sei denn, daß entweder das "E^ft Signal oder das "F" Signal von der Kontrolleinheit 142 in Pig. 4 den Pegel "l" aufweist, wodurch der gewünschte Vergleich ebenfalls erreicht wird. Das "E" Signal nimmt früher einen Pegel "1" an als das "F" Signal. Sobald das "E" Signal den Pegel ^Ml^w angenommen hat, werden in dem Vergleichskreis in •Fig. 12 das im Hilfsspeicherregister 132 befindliche Bit und der Zählwert des Programmzählers 400 verglichen, um die übertragung der Daten von dem Speicherregister 13^ in das Ausgangsregister 148 in der vorangehend beschriebenen Weise zu steuern.

009884/1923

12;6.1 970

Ein NAND-Glied 506 ist kreuzweise mit einem NAND-Glied 508 gekoppelt, wodurch ein Sperrkreis gebildet wird. Der erste Eingang des NAND-Gliedes 506 ist mit dem Ausgang des NAND-Gliedes 502 verbunden. Der zweite Eingang des NAND-Gliedes 508 ist mit dem Ausgang des NAND-Gliedes verbunden, während der erste Eingang über eine Klemme mit dem Ausgang des Inverters 510 i& Fig. 17 verbunden ist. An diesen Eingang gelangt das "Übertragungswertsignal"_Φ Dieses Signal weist zu Beginn den Pegel "1" auf. Auch am Ausgang des NAND-Gliedes 504 wird zu Beginn ein ¹¹I¹V Signal erzeugt, da das "Vergleichssignal" an der Klemme 888 zu dieser Zeit einen "O" Pegel aufweist. Wenn nun der Ausgang des NA^!ND-Gliedes .502 gleichzeitig ein "O" Signal aufweist,, werden die Paritätszähler-Flipflops Λ40 bis 446 in Fig.. zurückgesetzt, und das NAND-Glied, 508 wird in den "0" Zustand und das NAND-Glied 506 in den "1" Zustand gesetzt» Das "E" Ausgangssignal an einer Klemme 892 weist nun ein "1" Signal auf. ■

Wenn das "Wertübertragungssignal^u" den ■ "0^ir Pegel annimmt, wurden die abgetasteten decodiert und als Wertdaten erkannt« Wenn nun gleichzeitig an der Eingangsklemme 888 ■das-"Vergleichssignal¹¹ und an der Eingangslclemme 896 das "Programmsähler 7 Signal" den Pegel "l" annehmen, tritt am Ausgang des NAND-Gliedes 504 ein "o" Signal auf, und wenn das "Programinzählerrücksetzsignal" an der Klemme 88Ο ebenfalls gleichzeitig einen ¹¹O" Pegel aufweist, entsteht. * am Ausgang des NAND-Gliedes 502 ein "1" Signal. Dadurch wird das NAND-Glied 506 in den "0" Zustand und das NAND-Glied in den "1" Zustand gesetzt, wodurch an der Ausgangsklemme das "E" Signal den Pegel "0" annimmt. ·

Mit dem ersten Eingang eines NAND-Gliedes 512 ist der Ausgang des NAND-Gliedes 506 ebenfalls verbunden,, An den zweiten Eingang dieses Gliedes wird über die Klemme 894 das vom NAND-Glied 152 erzeugte und an die Ausgangsklemme 800 (Fig. 12) angelegte "Vergleichssignal" angelegt. An den

■■:.■■■ 009884/1S23 12.6.1970

dritten Eingang wird über di© Eingangsklemme 896 das von 'dem Decodierkreis 6X4 -in Fig* I3 erzeugte ^BProgrammsMhler 6 Signal" angelegt. Wenn somit der Progpammgänler' 4OQ den Zählerstand sechs erreicht, das ⁿEⁿ Signal an der Klemme und das ^a¥ergleiehssignalⁿ aa el@^ IClerosa© 89^ jeweils ©inen ¹¹I" Pegel aufweisen^ kann das NAND-Glied 512 ein ''O¹¹ Signal erzeugen.

Ein NAND-Gliod 51% ist tex-euswoise mit ©iraem NAND-Glied 516 verbunden, w@Äretr@ia Sgoxrkreis gebildet- wird. In den Eingang des NAND-Gliedes 516 wird über ©in© Klemme das von dem D®codierta§!s 4ö6. ta FIg₀ 13 erzeugte "Programmzählersignal OÖO angelegt _o Ifeön des» Programmzähler 400 nicht zurückgesetzt ist ^ isti?a aa d£© liag®agskl©roai© des MAMD-Gliedes 516 vom DeeoäS.©ste©is %O6 das "Tekt 3⁵⁸ Signal mit eiaem "1" Pegel angelegt, lisa ^w0-^w Signal wi?ä an den Eingang des lfIlB»Glied@s 51% ¥©sn iteggiag ö»s MÄMD-Gliedes angelegt, wem das ⁵⁵I⁵⁸ Sigaal yaä äas "forglelchssignal"-gleichiseifcig ©inea ^iSO^K F©g©l &uf^3®lB<BU .und wenn der Programmzähler 400 den _ZHsi?iSFiä s©ehs aufweist. Dadurch wird das NAND-Glied 516 la ä©a ^w0^M Ziastand w&d das NAND-Glied in den "1" Ziisfcaaä gosefeat^ woäurefe eia ¹¹I" "Signal an der Ausgangsklernme 900 erselieinfeo

Der Ausgang des NAND-Gliedes 52% ist mit den Eingängen der NAND-Gliedes» 518 und 520 verbunden. Das "Takt 1" Signal gelangt'ebenfall© aa öl® bei<ä©n NAND-Glieder über die Eiogangsklemm© 902 _o lia ineltew^r Eingang des NAND-Gliedes 5X8 ist raife dera Ausgang ©ines Inverters _522 verbunden» An ©inen weiteren limgaag des NAND-Gliedes 520 wird über eine Klemme 904 das in den Decodierkreis 4X2 in Fig. erzeugte "Programmzählersignal' l^iB angelegt« Das "Paritätssperrslgnal" ara Ausgang des NAND-Gliedes 5X4 bleibt solange auf seinem "1" Pegel« fels dasⁿPri%?atii6izählerslgnalⁿ (5ÖÜ einen Pegel "0^M und das Signal am Aufgang des NAND-Gliedes gleichzeitig einen Pegel ^W1^M

X2.6.1970

Ein NAND-Glied 524 ist kreuzweise mit einem NAND-Glied 544 gekoppelt, wodurch ein Sperrkreis gebildet wird. Der Ausgang des NAND-Gliedes 53¹* ist mit dem Eingang des NAND-Gliedes 524 verbunden. Ein weiterer Eingang des NAND-Gliedes* 526 ist Über eine Klemme 906 mit der Datenverarbeitungseinheit 114 in Fig. 2 verbunden, die an diesen Eingang ein "allgemeines RUeksetzsignal" anlegt. Zu Beginn, bevor ein Etikett abgetastet wird, befindet sich das NAND-Glied in einem V Zustand und das NAND-Glied 526 im "l" Zustand. Zu Beginn liegt somit am Ausgang des NAND-Gliedes 526 ein· "CodlerverEleichssignal" mit einem "l^M Pegel, das auf die Leitung 908 gegeben wird. Am Ausgang des NAND-Gliedes 524 entsteht das entsprechende Invertierte Signal, das auf die Leitung 910 gelangt. Mit dem ersten Eingang eines NAND-Gliedes 528 ist der Ausgang des NAND-Gliedes 526 verbunden. An dessen zweiten Eingang wird Über eine Klemme 928 das vom Decodierkreis 4l8 in Fig. 13 erzeugte "Programmzähler 0 Signal" angelegt. Das NAND-Glied 528 erzeugt ein ¹¹O" Signal, das durch einen Inverter 522 invertiert wird, wenn das "Programmzähler 0 Signal" einen "1" Pegel und das NAND-Glied 518 ebenfalls ein Signal mit einem "1" Pegel liefert. Das an das NAND-Glied 520 angelegte "Programmzähler 1 Signal" weist einen "0" Pegel auf, wenn das "Programmzähler O Signal" am Eingang des NAND-Gliedes 528 einen "1" Pegel aufweist. Während dieser Zeit entsteht am Ausgang des NAND-Gliedes ein "1" Signal,

Ein NAND-Glied 530 ist kreuzweise mit einem NAND-Glied gekoppelt,wodurch ein Sperrkreis gebildet wird. Mit dem ersten Eingang des NAND-Gliedes 530 ist der Ausgang des NAND-Gliedes verbunden. Der Auegang de* NAND-Gliedes 520 1st reit einem Eingang des NAND-Gliedes 532 gekoppelt. Somit besteht eine Verbindung zwischen dem Inverter 510 in Fig. 17 über eine EIngangsklemme 914 mit dem NAND-Glied 532, an das das "Wertübertragungssignal" angelegt wird. Wenn dieses Signal einen "1" Pegel aufweist und das NAND-Glied 520 ein "θ" Signal erzeugt und an die Eingangsklemme 914 ebenfalls ein "O" Signal an-

009884/1923

12,6.1970

gelegt wird, wird das NAND-Glied 532 in den "O" Zustand gesetzt. Gleichzeitig wird das NAND-Glied 530 in den "1" Zustand gesetzt, wodurch an der Ausgangsklemme. 916 ein ^MF" Signal entsteht.

An das NAND-Glied 534 wird über eine Klemme 918 ein "Vergleichssignal" angelegt, das durch den Inverter 113 in Pig. 12 erzeugt wird, und anzeigt, daß der im Hilf'sspeicherregister 132 befindliche Wert gleich dem im Ausgangsregister gespeicherten Wert ist, während das "F" Signal einen "1" Pegel aufweist, über die Eingangsklemme 920 wird an. das NAND-Glied 534 das "Takt 3" Signal angelegt» Ein weiterer Eingang dieses NAND-Gliedes ist mit dem Ausgang des NAND-Oliedes 530 verbunden. Da das "allgemeine Rücksetssignal" an der Klemme 906 zu Beginn einen "1" Pegel aufweist, wird das NAND-Glied 526 in den "©"Zustand und das NAND-Glied in den "1" Zustand gesetzt. Auf der Leitung 910 entsteht ein "Codiervergleichssignal" mit dem Pegel "1".

Der Ausgang des NAND-Gliedes 524 ist mit dem Eingang eines NAND-Gliedes 527 verbunden, das einen zweiten Eingang aufweist, an den über eine Klemme 922 das "Paritätsvergleichs-· signal" vom Vergleichskreis 448 in Fig. 14 angelegt wird» Wenn die Verknüpfungsbedingung für ein NAND-Glied 527 erfüllt ist, entsteht an seinem Ausgang ein "θ" Signal, das als "Dateninkorrektsignal" auf die Leitung 924 gelangt. Gleichzeitig gelangt es an einen Inverter 531 * der ein "Datenkorrektsignal" mit dem Pegel "1" erzeugt, das auf die Leitung 926 gelangt.

Der Ausgang des Inverters 531 ist mit dem ersten Eingang eines NAND-Gliedes 533 verbunden. An den zweiten Eingang dieses NAND-Gliedes wird das "Programmzählersignäl" I27 angelegt , das vom Decodierkreis 408 in Fig. 13 erzeugt wird. An den vierten Eingang gelangt das "Takt 3" Signal. Wenn am Ausgang des Inverters 53I ein "1" Signal auftritt, wird am Ausgang des NAND-Gliedes 533 ein "Paritätssperrsignal¹¹ erzeugt, das den Pegel "1" aufweist und das Über eine Klemme 932 als "Datenkorrektsignal" an eine Eingangsklemme 934 eines NAND-Gliedes 535 in Fig. I7 angelegt wird.

009884/1923

12.6.1970

Das NAND-Glied 535 ist mit dem NAND-Glied 536kreuzweise gekoppelt, wodurch ein Sperrkreis gebildet wird, über eine Klemme 938 wird dem NAND-Glied 536 das "allgemeine Rücksetzslgnal" von der Datenverarbeitungseinheit 114 zugeführt. Wenn dieses den Pegel "l" aufweist, wird das NAND-Glied 536 in den "O" Zustand und das NAND-Glied 535 in den "1" Zustand geschaltet. Das "Datenkorrektsignal" an der Klemme 934 muß jedoch gleichzeitig einen "0" Pegel aufweisen. Am Ausgang des NAND-Gliedes 535 entsteht ein "1" Signal, das als "Datenkorrektsperrsignal" der Ausgangsklemme 940 zugeführt wird. Der Ausgang des NAND-Gliedes 536 ist mit dem Eingang eines NAND-Gliedes 538 verbunden, an dessen zweiten Eingang ein Q Signal von einem Flipflop 546 angelegt wird. Wenn am Ausgang des NAND-Gliedes 536 ein ¹¹O" Signal und am Ausgang des NAND-Gliedes 538 ein "1" Signal vorhanden ist, entsteht am Ausgang des Inverters 5IO ein "0" Signal, das als "Datenwerts ignal" einer Eingangsklemme 942 zugeführt wird. An einer Eingangsklemme 944, a» das "Datenwertsignale"abgenommen werden, wenn von dem Etikett 20 echte Werte darstellende Daten abgetastet werden. Durch dieses Signal wird verhindert, daß neu abgetastete Daten erst in den Speicher I3Ö gelangen können, wenn die vorangehend abgetasteten noch im Speicher befindlichen Daten der Datenverarbeitungseinheit in Fig. 2 zugeführt wurden.

Der K Eingang des Flipflops 546 in Fig. 17 ist mit Masse verbunden. An den J Eingang wird das "Schwarzsignal" über eine Klemme 946 angelegt. Dieses Signal wird von der Decodiereinheit 126 in Fig. 4 erzeugt. An den Löscheingang C gelangt über eine Klemme 948 das "Weißsignal", das ebenfalls von der Decodiereinheit 126 geliefert wird. An den Takteingang gelangt über eine Klemme 950 das "Ubertragungsendesignal" von der Klemme 682 in Fig. 8. Wenn der erste weiße Farbstreifen abgetastet wird, erscheint am Eingang C des Flip» flops 546 ein "Weißsignal" mit dem Pegel ¹¹O", Durch dieses Signal wird das Flipflop 546 gelöscht. Wenn der Abtaststift

009884/1923

12.6.1970

von einem gerade abgetasteten Etikett 20 entfernt wird* wird über die Eingangsklemme 946 an dem J Eingang des Plipflops ein "Schwarzsignal'¹ mit dem Pegel ⁸⁹I'⁵ angelegte Gleichzeitig erscheint an der Klemme 950 am Talcteingang des Flipflops das "Übertragungsendesignal ⁿ ebenfalls mit einen Pegel "1^!8„ Durch diese beiden Signale wtvu das Flipflop gesatsfe« Am ^ Ausgang erscheint dadurch ein ⁿQⁿ Signal* das 'einem IAMD™aiied 538 zugeführt wird« Am Ausgang dieses NAMD-Gliedes entsteht ein "1" Signal, das durch den Inverter¹ 510 in ein ⁿQⁿ Signal umgewandelt wird. Dieses Signal liegt an de« Klemme 942 als ■"Wertübertragungssignal" .an.

Ein von der Decodiereinheit %08 in Pig_o 13 erzeugtes ''Programmzählersignal 127^W wird über <stae FtQgangsklerame 928 einem NAND-Glied 542 zugeführt. An einen weiteren Eingang wird über eine Klemme 930 das "falfc 3^M Signal angelegt.. Der 'dritte Eingang wird mit dem '"Parltätssperrsigna}⁸⁵ beaufschlagt, das durch das NAID-Glieö 514 ©rseugt wirö_a tfees" die Leitung 924 wird dem HAND-Glied 542 außeräeii da&ⁿDatenlnkorrektsignal" zugeführt. Menu dieses Signal den Pegel ^8SO" aufweist, erzeugt das NAND-Glied 542 ein "l" Signal» Ds am "WertÜbertragungssignal" an der Klemme 952,zu Beginn ebenfalls den Pegel "1" aufweist, erscheint am Ausgang des lAIB-ßliedes' 540 ein ¹¹O" Signal, wenn von dem Etikett 20 Daten abgetastet werden. Dieses Signal wird durch eiaett Inverter 544 In ein "1" Signal umge-

daß
wandelt, d.h./3as "EtlkettenderUcksetzsignal" .an der Äusgangsklemme 954 anliegt._Wenn am Ausgang des NAND-Gliedes 542 ein "0" Signal auftritt und das '"Werttibertragungssignai" gleichzeitig den Pegel "1" aufweist, entsteht an der Ausgangsklemme 954. ebenfalls ein "0^lf Signal, durch das angezeigt wird, daß das "Etikettendesignal" ein Fehlersignal war. Das "Etikettenderücksetzsignal" ist mit- der Klemme 690 in Fig. 8 verbunden. Der Ausgang des NAND-Gliedes 526 ist mit einem Inverter 548 verbunden, dessen Ausgang wiederum mit dem Eingang eines NAND-Gliedes 550 gekoppelt ist. Mit dem zweiten Eingang dieses NAND-Gliedes wird über die Klemme 9I6 eine Verbindung

I2.6.I970

mit der ersten Stufe des Hilfsspeieherregisters 132 in Fig. hergestellt, durch.die das "Richtungsbit" übertragen wird. Das am Ausgang des NAND-Gliedes 526 entstehende "O" Signal wird durch den Inverter 548 in ein "1" Signal umgewandelt. Wenn das "Richtungsbit*¹ den Pegel "1" aufweist, entsteht am Ausgang des NAND-Gliedes 550 ein ¹¹O" Signal.

Das NAND-Glied 552 1st mit dem NAND-Glied 554 kreuzweise verbünden, wodurch ein Sperrkreis gebildet wird. Mit dem Eingang des NAND-Gliedes 552 ist der Ausgang des NAND-Gliedes 550 verbunden, über eine Klemme 958 wird das "allgemeine RUcksetzsignal" dem NAND-Glied 554 zugeführt. Wenn das "Richtungsbit" und das "allgemeine RUcksetzsignal" gleichzeitig an dem NAND-Glied 554 anliegen, wird dieses in den "0" Zustand und das NAND-Glied 552 in den "1" Zustand gesetzt. Am Ausgang des NAND-Gliedes 552 entsteht ein "Umkehrsperrsignal" mit dem Pegel "1", das an der Ausgangsklemme 96O abgenommen werden kann. Am Ausgang des NAND-Gliedes 554 entsteht ein "Umkehrsperrsignal¹¹ mit einem Pegel "O", das an die Ausgangsklemme 962 gelangt. Wenn das "Richtungsbit" einen "0" Pegel aufweist, wird das NAND-Glied 552 in den "O" und das NAND-Glied 554 in den "1" Zustand geschaltet, wodurch die beiden an den Klemmen 960 und 962 auftretenden Signale ihre Pegel wechseln.

über eine Eingangsklemme 964 wird an einen Inverter von dem Hilfsspeicherregister .132 in Fig. 11 das "Richtungsbit" angelegt. Der Ausgang des Inverters 556 ist mit dem ersten Eingang eines NAND-Gliedes 558 verbunden. An einen weiteren Eingang dieses NAND-Gliedes wird das "Vergleichssignal" von der Ausgangsklemme 800 der Fig. 12 über eine Eingangsklemme 968 angelegt. Durch dieses Signal wird das Vergleichsergebnis zwischen dem Wert des Programmzählers und dem in dem Hilfsspeicherregister 132 gespeicherten Wert dargestellt. Ein dritter Eingang dieses NAND-Gliedes ist über eine Eingangsklemme 970 mit dem Decodierkrels 412 der

12.6.1970 009884/1923

Pig. 1J5 verbunden. Dieser Kreis erzeugt ein "Programmzähler Signal". An eine vierte Eingangsklemme 966 wird das "E" Signal angelegt. Wenn der in den Stufen D, E, P und G des Programmzählers 400 enthaltene Wert mit dem im Hllfsspeicherregister I32 gespeicherte Wert gleich ist, und das"Richtungsbit" einen ¹¹O" Pegel aufweist, erzeugt das NAND-Glied 558 ein "Vorwählsignal 0", das an die Ausgangsklemme 972 gelangt.

Vom Hilfsspeicherregister 132 gelangt das "Richtungsbitsignal" an die erste Eingangsklemme eines NAND-Gliedes 560. An die übrigen Eingänge dieses NAND-Gliedes gelangen über die Klemmen 974, 976 und 978 die gleichen Signale, wie an die entsprechenden Klemmen des NAND-Gliedes 558. Die an den Ausgängen 972 und 980 entstehenden Signale verhalten sich somit komplementär zueinander. Wenn das "Richtungsbit" den Pegel "1" aufweist, entsteht am Ausgang des NAND-Gliedes ein "O" Signal, und am Ausgang des NAND-Gliedes 558 ein "1" Signal. Diese beiden Signale gelangen an die Eingänge 85O und 844 der Flipflops 442 und 446, durch die die Paritätsprüfung der Speichereinheit I30 in vorgeschriebener Weise erfolgt, über eine Eingangsklemme 982 werden an einen Inverter 562 Daten von dem Speicherregister 1J4 in Fig. 11 über eine Ausgangsklemme 790 angelegt. Der Ausgang des Inverters 562 ist mit dem Eingang eines NAND-Gliedes 566 verbunden. An einen weiteren Eingang dieses NAND-Gliedes wird über eine Eingangsklemme 984 der "Takt 1" Impuls

angelegt. Die Eingangsklemme 986 ist mit einer Ausgangsklemme 900 von Fig. 16 verbunden, so daß an das NAND-Glied das "Paritätssperrsignal" gelangen kann. Der Eingang eines NAND-Gliedes 564 ist über eine Klemme 982 mit der Ausgangsstufe des Speicherregisters 1^4 verbunden. Der zweite Eingang dieses NAND-Gliedes erhält über die Eingangsklemme das "Takt 1" Signal, über eine dritte Eingangsklemme 990 gelangt das von der Ausgangsklemme 900 in Fig. 16 kommende "Paritätssperrsignal.

12.6.197c 009884/1923

Wenn In der letzten Stufe des Speicherregisters ein "O" Bit gespeichert wird, erzeugt das NAND-Glied 564 ein "1" Signal. Gleichzeitig entsteht am Ausgang des NAND-Gliedes 566, während der Zeit des "Takt l" Signals , ein "O" Signal, wenn das "Paritätssperrsignal¹¹ einen "1" Pegel aufweist. Wenn in der Ausgangsstufe des Speicherregisters ein "1" Bit gespeichert wird, entsteht am Ausgang des NAND-Gliedes 664 ein "O" Signal, und am Ausgang des NAND-Gliedes 566 ein "1" Signal. Der Ausgang des NAND-Gliedes 564 ist mit dem Eingang eines Inverters 568 verbunden,und durch das an diesem NAND-Glied entstehende Signal invertiert,an der Ausgangsklemme 992«anliegt. Dieses Signal wird "Inkrement Signal" genannt. Der Ausgang des NAND-Gliedes 566 ist mit einem Inverter 570 verbunden, der an die Ausgangsklemme ein "Inkrement Ö Signal" liefert. Der Ausgang des Inverters ist über die Klemme 992 mit den Takteingängen der Flipflops 444 und 446 verbunden. Der Ausgang des. Inverters 570 ist über die Ausgangsklemme 994 mit den Takteingängen der Flipflops 440 und 442 verbunden.

Der Ausgang des Decodierkreises 420 in Fig. 13 ist über eine Eingangsklemme 996 mit einem NAND-Glied 572 verbunden, wodurch an dieses das "Programmzähler 0-5" angelegt wird. Durch dieses Signal wird angezeigt, daß die Stufen A, B und G des Programmzählers 400 von null bis fünf gezählt haben. An den zweiten Eingang des NAND-Gliedes wird über eine Klemme 998 das "Vergleichssignal" von dem Inverter 113 in Fig. 12 angelegt. Im vorliegenden Falle weist dieses einen "1" Pegel auf, wenn der durch die D, E, F und G des Programmzählers 400 interpretierten Werte mit denen im Hilfsspelcherregister I32 gespeicherten Werten übereinstimmt. Über eine Eingangsklemme 1000 wird an das NAND-Glied 572 das "E" Signal vom Ausgang des NAND-Gliedes in Fig. 16 angelegt. Am Ausgang des NAND-Gliedes 572 entsteht somit ein "0" Signal, wenn das "Programmzählersignal 0-5"

12.6.1970 009884/1923

einen ¹¹O" Pegel aufweist und ein Vergleich zwischen den D, E, P und G Stufen des Programmzälilers und der in dem Hilfsspeicherregister 132 befindlichen Werte durchgeführt wurde, wodurch ein Codeabschnitt von dem Speicherregister 1354 in das Ausgangsregister I38 übertragen wurde. Der Ausgang des NAND-Gliedes 572 ist raife dem Eingang eines NAND-Gliedes 574 verbunden^, das das "'Registervorwärtssignal" an der Ausgangsklemme 1002 @rzeygt_o

über eine Eingangsklemme 1004 wird an das MAND-Glied das "Hegisterladesignal¹¹⁸ von der Datenverarbeitungseinheit angelegt, über eine zweite Eingangsfelemme 1006 wird an das gleiche NAND-Glied das "DatenlcorrektverriegQlungssignal" von dem NAND-Glied 535 über die Äusgangsklemme- 940 angelegt. Am Ausgang des IAND»Gliedes 573 entsteht ein ^M0^M Signal und am Ausgang des NAND-Gliedes 57% eie ¹¹I" Signal, das "Registervorwärtssignal" genannt wirdj, wenn Bn den beiden Eingängen des NAND-Gliedes 573 ein ⁹⁸I'⁸ SigfSiO. anliegt,. In diesem Falle werden die imSp©loherregister 134 gespeicherten Daten in das Ausgangsregister 148 übertragen.

über eine Klemme I008 wird an das NAND-Glied 576 von der Ausgangsklerame 962 der Pig«, 16' das "Rückwärtssperr-. signal" angelegt. An einen zweiten Eingang dieses NAND- . Gliedes wird von der Datenverarbeitungseinheit 114 in Pig. 2 über eine Eingangsklemme, 1010 das ^sttfto@rtragungssignal" angelegt. Ein dritter Eingang dieses Gliedes ist über eine Eingangsklemme 1012 mit einer Äusgangsklemme 940 des NAND-Gliedes 535 verbunden, wodurch an dieses das "Datenkorrektsperrsignal" angelegt wird. Wenn das Ausgangsregister 148 richtig geladen wurde, liefert die Datenverarbeitungseinheit . ein übertragungssignal mit dem Pegel "!" an das NAND-Glied über die Klemme 1010. Wenn das "Richtußgsbit" ein "θ" Bit ist, und das "Rückwärtssperrsignal" an der Klemme IOO8 einen Pegel "1" aufweist, entsteht am Ausgang des NAND-Gliedes 576

a "

I2.6.I97O

ein "O" Signal und am Ausgang des NAND-Gliedes 573 ein "1" Signal. Der Ausgang des NAND-Gliedes 962 in Fig. 16 ist mit einem ersten Eingang des NAND-Gliedes 578 Über eine Klemme 1014 verbunden, wodurch das "RUckwärtssperrsignal¹¹ an dieses NAND-Glied angelegt wird. Ein zweiter Eingang erhält über eine Eingangsklemme 1016 von der Datenverarbeitungseinheit 1014 das "Übertragungssignal"« über eine Eingangsklemme 1018 wird von dem NAND-Glied 535 über eine Ausgangsklemme 940 das ¹¹ Dat enkorrektsperrs ignal" ebenfalls an das NAND-Glied 578 angelegt. Der Ausgang des NAND-Gliedes 578 ist mit dem Eingang eines Inverters 580 verbunden, der an seinem Ausgang ein "RegisterrUckwärtssignal" erzeugt, das an die Ausgangsklemme 1020 gelangt.

Wenn an der Ausgangsklemme 1002 ein "l" Signal angelegt wird und das "übertragungssignal" ebenfalls einen logischen Pegel "l" aufweist, werden die im Ausgangsregister gespeicherten Daten von der Eingangsstufe in Richtung zur Ausgangsstufe verschoben. Wenn das "Registerrückwärtssignal" an der Ausgangsklemme 1020 anliegt, und das"Übertragungssignal" den logischen Pegel "1" aufweist, und das "Datenkorrektsignal" ebenfalls mit einem Pegel "1" vorhanden ist, werden die im Ausgangsregister 148 gespeicherten Werte von der Ausgangsstufe in Richtung zur Eingangsstufe verschoben. Somit können die jeweils in dem Ausgangsregister 148 gespeicherten D*aten in einer links-nach-rechts Richtung oder in einer rechts-nach-links Richtung verschöben werden, Je nachdem in welcher Richtung der Abtaststift 62 über das Etikett 20 geführt wird. .

Der Ausgang des NAND-Gliedes 574 ist mit dem Eingang eines NAND-Gliedes 5&2 verbunden, dessen zweiter Eingang über die Klemme 1022 das "Takt 1" Signal erhält. Der Ausgang des Inverters 58O ist mit einem Eingang des NAND-Gliedes 5&4 verbunden, an dessen zweiten Eingang über die Klemx.e 1022 ebenfalls das "Takt 1" Signal angelegt wird. Die Ausgänge der

009-884/1923

.12.6.1970

NAND-Glieder 582 und 584 liegen an den Eingängen eines NAND-Gliedes 586. Wenn beide Ausgänge der NAND-Glieder ein "1" Signal erzeugen, entsteht, am Ausgang des NAND-Gliedes 586 ein ¹¹O" Signal, das an die Klemme 1024 angelegt wird. Das Ausgangssignal an der Klemme 1024 wird "Registertaktsignal" genannt und wird an die Flipflops des Ausgangsregisters 148 in FIg. I5A und I5B angelegt.

12.6,1970 009884/1923

Claims (1)

1. -■ 61 -

   Patent ansprüohe .

   (T7. Vorrichtung zum seriellen Abtasten von Daten, die auf einem Aufzeichnungsträger durch drei unterschiedliche aneinandergrenzende Bereiche dargestellt werden und Mitteln zum Decodieren der abgetasteten Daten, dadurch gekennzeichnet, daß jeder Bereich in Abtastrichtung von jedem vorangehenden Bereich unterschiedlich ist, und daß jeder Übergang zwischen den erkennbaren Bereichen eine binäre Information darstellt, und daß ein übergang in der Abtastrichtung von einem ersten zu einem'zweiten, oder von einem zweiten zu einem dritten oder von einem dritten zu einem ersten Bereich eine erste binäre Information und ein Übergang in Abtastrichtung von einem ersten zu einem dritten, oder von einem dritten zu einem zweiten oder von einem zweiten zu einem ersten Bereich jeweils eine zweite binäre Information darstellt.

   2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Daten in Form eines Wortes auf dem Aufzeichnungsträger aufgezeichnet sind, das erste und zweite,für die Länge dieses Wortes charakteristische Codeabschnitte enthält, die die gleiche relative Position in bezug auf ein entsprechendes Ende des Datenwortes einnehmen, und daß die im zweiten Codeabschnitt enthaltenen Informationsbits eine umgekehrte Sequenz in bezug auf die im ersten Codeabschnitt aufgezeichneten Informationsbits aufweisen und das Komplement zu diesen bilden.

   3· Vorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß das aufgezeichnete Datenwort zwei Paritätsbits enthält, die so ausgewählt werden, daß die Gesamtzahl der binären "!" in dem Datenwort kongruent modulo j5 zu der Gesamtzahl der binären "O" in demgleichen Datenwort ist, und daß jedes

   12.6.1970 009884/18*4

   Paritätsbit die gleiche relative Lage in bezug auf das entsprechende Ende des aufgezeichneten Datenwortes einnimmt .

   4. Vorrichtung nach Anspruch 3# dadurch gekennzeichnet _s daß die zweiten und dritteln erkennbaren Bereich© auf einem Hintergrund dargestellt sind,, der den "ersten erkennbaren Bereich bildet, und ciaE in einer· ersten, Abt as t richtung der erste feststellbare Übergang durch ©in©a ersten und einen zweiten Bereich, und bei einer Abtastung in- entgegengesetzter Richtung der erste feststellbare übergang durch einen ersten und einen dritten Bereich gebildet wird,

   5. Vorrichtung nach. §inem oder mehreren der vorangehenden Ansprüche, dadurch .gekennzeichnet *, daß die Abtast- und Decodiervorrichtung einen Abtastkreis (115) enthält, der drei Ausgangsklemmen aufweist_f und' der so aufgebaut ist, daß an einer entsprechende» Ausgangislclemine jeweils ein von dem abgetasteten Bereich abgeleitetes Signal auftritt, und daß ein Decodierkreis (126) vorgesehen ist, der entsprechend den drei genannten Ausgangsklemmen drei Eingangsklemmen aufweist und eine Speichervorrichtung (210, 214, 218) enthält, die mit den drei Eingangsklemmen verbunden ist, wobei die Anordnung so aufgebaut ist, daß aufgrund eines abgetasteten Bereiches ein Signal an einer der entsprechenden Eingangsklemmen auftritt, das In einem entsprechenden Speicherteil solange gespeichert wird, bis ein Signal an einer anderen der genannten Eingangsklemmen auftritt, das in einem entsprechenden anderen Speicherteil gespeichert wird, und daß der Decodierkreis (126) Verknüpfungsglieder (226, 2^8, 258, 262) enthält, die mit den Speiehern (210, 214, 218) verbunden sind, wodurch diese entsprechend den durch Bereichsübergänge auf dem Aufzeichnungsträger gespeicherten Informationen binäre Ausgangssignale erzeugen.

   Ί
   12.6.1970

   6. Vorrichtung nach Anspruch 5» dadurch gekennzeichnet, daß die Ausgangssignale der VerknUpfungsglieder (226, 238, 258, 262) in einen Speicher(130) gegeben werden.

   7. Vorrichtung nach Anspruch6, dadurch gekennzeichnet, daß eine Taktimpulsquelle (127) vorgesehen 1st, durch deren Taktsignale ein Programmzähler (400) stufenweise weitergeschaltet wird, und daß der Speicher (130) ein Speicherregister (134) enthält, das die gleiche Anzahl Stufen wie . der Programmzähler (400) aufweist und als Umlaufschieberegister aufgebaut ist, das schrittweise durch Taktimpulse weitergeschaltet wird, die von der Taktsignalquelle (127) abgeleitet werden. .

   8. Vorrichtung nach einem oder mehreren der Ansprüche 2 bis 7» dadurch gekennzeichnet, daß ein Detektorkreis (138) vorgesehen ist, der ein Ausgangssignal erzeugt, wenn alle auf dem Aufzeichnungsträger (20) aufgezeichneten Daten abgetastet wurden, und daß ein Vergleichskreis (147) durch ein Ausgangssignal des Detektorkreises (I38) veranlaßt wird, einen Vergleich einzuleiten, bei dem ein im Speicher (I30) gespeicherter Codeabschnitt mit einem Teil des Programmzählerinhalts verglichen wird, und daß in Abhängigkeit von diesem Vergleich der Vergleichskreis (147) ein Ausgangssignal .erzeugt, durch das die Übertragung der in dem Speicherrecister (134) gespeicherten Daten in ein Ausgangsregister (148) bewirkt wird.

   9. Vorrichtung nach Anspruch 8, dadurch gekennzeichnet, daß der Detektorkreis (138) einen ersten Zähler (310) enthält, der mit Impulsen einer ersten Frequenz schrittweise weitergeschaltet wird und daß der Detektorkreis (I38) einen zweiten Zähler (3l8) enthält, der mit einer zweiten niedrigeren Frequenz beaufschlagt wird, und daß der Inhalt des ersten Zählers (310) als Komplement in den zweiten Zähler (318)

   Θ0988Α/Τ923

   12.6.19"⁷O

   in Abhängigkeit von einem erkannten Bereichsübergang übertragen wird, und daß die Ausgänge der Stufen des zweiten Zählers (318) mit einer Verknüpf ungsvorrichtung (j524) verbunden sind, die die Ausgangssignalerzeugung des Detektorkreises (138) steuert.

   10. Vorrichtung nach einem oder mehreren, der Ansprüche

   3 bis 9, dadurch gekennzeichnet, daß der Ausgang des Speicherregisters (1?4) mit einer Paritätsprüfeinhe'it (146) verbunden ist, die Zähler (440, 442, 444, 446) enthält, die so aufgebaut sind, daß für alle binäre "1" und für alle binäre "O" eines gespeicherten Wortes eine modulo 3 Zählung vorgenommen wird, und daß eine Vergleichsvorrichtung (448) die entsprechenden Zählwerte der genannten Zähler miteinander vergleicht.

   11. Vorrichtung nach einem oder mehreren der Ansprüche 7 bis 10, dadurch gekennzeichnet, daß die Ausgangssignale der genannten VerknUpfungsglieder einem Pufferregister (128) zugeführt werden, das dem Speicher (I30) Daten in einer Folge zuführt, die durch die Taktsignale, die von der Taktimpulsquelle (127) erzeugt werden, gesteuert wird.

   12. Vorrichtung nach einem oder, mehreren der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die erkennbaren Bereiche auf dem Aufzeichnungsträger aus Bereichen unterschiedlicher Farbe bestehen.

   13. Vorrichtung nach Anspruch 12, dadurch gekennzeichnet, daß die Abtast- und Decodiervorrichtung einen manuell betätigbaren Abtaststift (62) enthält, der über den Aufzeichnungsträger geführt werden kann und eine Vorrichtung (78) aufweist, durch die ein Lichtstrahl auf den Aufzeichnungsträger

   009884/1923

   12.6.1970 ■

   gerichtet wird, und der eine weitere Vorrichtung (8O) besitzt, durch die das vom Aufzeichnungsträger reflektierte Licht empfangen und einer lichtempfindlichen Vorrichtung (76) zugeführt wird.

   12.6.1970

   009884/1923