DE2029058A1 - Halbleiteranordnung mit einem Feld effekttransistor mit isolierter Torelek trode - Google Patents

Halbleiteranordnung mit einem Feld effekttransistor mit isolierter Torelek trode

Info

Publication number
DE2029058A1
DE2029058A1 DE19702029058 DE2029058A DE2029058A1 DE 2029058 A1 DE2029058 A1 DE 2029058A1 DE 19702029058 DE19702029058 DE 19702029058 DE 2029058 A DE2029058 A DE 2029058A DE 2029058 A1 DE2029058 A1 DE 2029058A1
Authority
DE
Germany
Prior art keywords
zone
conductivity type
area
field effect
zones
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19702029058
Other languages
English (en)
Other versions
DE2029058C2 (de
Inventor
Teunis Nijmegen Brand (Nieder lande)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE2029058A1 publication Critical patent/DE2029058A1/de
Application granted granted Critical
Publication of DE2029058C2 publication Critical patent/DE2029058C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

"Halbleiteranordnung mit einem Feldeffekttransistor mit isolierter Torelektrode".
Die Erfindung bezieht sich auf eine Halbleiteranordnung mit einem Feldeffekttransistor mit isolierter Torelektrode, wobei ein Halbleiterkörper ein substratgebiet vom einen Leitfähigkeitstyp enthält, das im Halbleiterkörper zwei voneinander getrennte an die Oberfläche des Substratgebietes grenzende Zonen vom anderen Leitfaliigkeitstyp umgibt, welche Zonen zusammen mit einem zwischen ihnen liegenden Kanalgebiet an der Oberfläche:Ides Substratgebietes ein ununterbrochenes Oberflächengebiet bilden, wobei auf der Oberfläche eine Isolierschicht angebracht ist, auf der sich eine Torelektrode erstreckt, die wenigstens teilweise oberhalb des Kanalgebietes liegt, und wobei die Isolierschicht auf die angrenzende Oberflächenschicht des Substratgebietes eine anreichende Wirkung ausübt.
0Q9882/H53
Bekanntlich tritt bei derartigen Halbleiteranordnungen häufig unerwünschte Kanalbildung an der Oberfläche auf, insbesondere an Stellen unter der Torelektrode oder unter deren Zmführungsleiter, insofern dieser sich auf der Isolierschicht erstreckt und z.B. unterschiedliche in einem Halbleiterkörper integrierte Schaltungselemente miteinander verbindet. Infolgedessen können unerwünschte elektrische Verbindungen zwischen verschiedenen Schaltungselementen gebildet werden, wodurch die Wirkung der Schaltung beeinträchtigt wird.
Der Deutlichkeit halber sei noch bemerkt, dass dio obenerwähnten Feldeffekttransistoren üblicherweise vom Anreicherungstyp sind, bei denen Kanalbildung nur unter dem Einfluss der beim Betrieb angelegten Potentialunterschiede auftritt, wobei durch Inversion an der Oberfläche Kanäle gebildet werden. In diesem Zusammenhang ist unter "unerwünschter Kanalbildung" diejenige Kanalbildung zu verstehen, bei der ausserhalb des Gebietes, in dem der von der Torelektrode gesteuerte Strom zwischen der Quelle und der Senke fliesst, durch Inversion störende Leckwege gebildet werden.
Es wurde bereits vorgeschlagen, in derartigen Halbleiteranordnungen örtlich unter den verschiedene Schaltungselemente miteinander verbindenden Leiterbahnen Oberflächenzonen im Substratgebiet anzubringen, die den gleichen Leitfähigkeitstyp wie das Substratgebiet und eine höhere Dotierungskonzentration als dieses Substratgebiet aufweisen. Dadurch werden unerwünschte Oberflächenkanäle, die sich unter den Leiter-
009882/1453
2Ü20058
bahnen im Substratgebiet leicht bilden können, an der Stelle der erwähnten Oberflächenzonen unterbrochen.
Wegen des für diese höher dotierten Oberflächenzonen benötigten Raumes müssen die Schaltungselemente aber in einem verhältnismässig grossen gegenseitigen Abstand angebracht werden, wodurch die Schaltung als Ganzes eine verhältnismässig grosse Oberfläche in Anspruch nimmt. Ferner hat sich herausgestellt, dass auch an Stellen, die nicht unter einer Leiterbahn liegen, störende Kanalbildung auftreten kann, wodurch die beschriebene Lösung mit höher dotierten Zonen unter den Leiterbahnen nicht immer befriedigend ist.
Bei einer anderen bekannten Lösung werden die Feldeffekttransistoren völlig von einer in einem gewissen Abstand liegenden höher dotierten Zone umgeben. Auf diese Weise werden auch die ausserhalb der unter den Leiterbahnen liegenden Gebiete auftretenden Oberflächenkanäle unterbrochen, so dass die Bildung unkontrollierter Leckwege zwischen den Halbeiterzonen der verschiedenen Schaltungselemente praktisch völlig vermieden wird. Es ist aber einleuchtend, dass bei dieser Lösung die Anzahl Schaltungselemente pro Oberflächeneinheit im Vergleich zu dem obenbeschriebenen Verfahren noch weiter herabgesetzt wird.
Die Erfindung bezweckt, eine besonders einfache Lösung zur Hemmung unerwünschter Kanalbildung zu schaffen, bei der die erwähnten Nachteile des beschriebenen bekannten Verfahrens völlig oder wenigstens in erheblichem Masse vermieden werden.
009882/ 1 A53
ORIGINAL INSPECTED
-k-
2U29058
Der Erfindung liegt u.a. die Erkenntnis zugrunde, dass es für eine gute Transistorwirkung erwünscht ist, dass ein hochohmiges Substrat verwendet wird, in dem leicht Oberflächenkanäle gebildet werden können. In diesem Falle wird die Durchschlagspannung zwischen den Zonen der Quelle und der Senke und dem Substrat meistens höher sein als mit Rücksicht auf die beim Betrieb der Anordnung auftretenden elektrischen Potentialunterschiede erforderlich ist.
Ferner liegt der Erfindung die Erkenntnis zugrunde, dass die Tatsache, dass die erwähnte Durchschlagspannung den erforderlichen Wert überschreitet, ausgenutzt werden kann, um einer unerwünschten Kanalbildung auf zweckmässige Weise entgegenzuwirken, so, dass an der Oberfläche des Substrats praktisch kein zusätzlicher Raum in Anspruch genommen wird.
Die Halbleiteranordnung der in der Einleitung erwähnten Art ist nach der Erfindung dadurch gekennzeichnet, dass das ununterbrochene Oberflächengebiet an der Oberfläche von einer zu dem Substratgebiet gehörigen Zone vom einen Leitfähigkeitstyp umgeben ist, wobei die erwähnte Zone an mindestens eine der beiden erwähnten Zonen des Feldeffekttransistors grenzt und eine höhere Dotierungskonzentration als das Kanalgebiet und der an die erwähnte Zone grenzende Teil des Substratgebietes aufweist.
Auf diese Weise wird einer unerwünachter Kanalbildung dadurch entgegengewirkt, dass das Substratgebiet örtlich niederohmiger gemacht wird, wobei die Tatsache, dass die Durchschlagspannung zwischen den Elektrodenzonen und dem
009882/U53
Substrat im allgemeinen den erforderlichen Wert überschreitet, dadurch ausgenutzt"wird, dass dafür gesorgt wird, dass die höher dotierte Substratzone, wo nötig, an die Elektrodenzone grenzt. Dabei kann der Fachmann auf übliche Weise feststellen, wie hoch die Dotierung der Substratzone gewählt werden kann, ohne dass die Durchschlagspannung der Elektrodenzonen einen zu niedrigen Wert annimmt, während andererseits die unerwünschte Kanalbildung dennoch auf zweckmässige Weise, gehemmt wird.
Durch Anwendung dieser höher dotierten Oberflächenzone wird die Schwellwertspannung für parasitäre Kanalbildung, d.h. Kanalbildung ausserhalb des eigentlichen Kanalgebietes des Transistors erhöht. Erforderlichenfalls kann z.B. zur Steigerung der Schwellwertspannung des Transistors auch die Doterungskonzentration im Kanalgebiet gesteigert werden, Solange die letztere Konzentration niedriger als die der erwähnten Oberflächenzone ist, wird in dieser Oberflächenzone nicht so leicht wie im Kanalgebiet durch Inversion Kanalbildung auftreten. Für einen befriedigenden Schutz ist es nur erforderlich, dass der SchwellwertSpannungsunterschied zwischen dem Kanalgebiet und der Oberfläohönaone derart gross ist, dass bei den im Betriebszustand auftretenden Potentialunterschieden ausserhalb des Kanalgebietes keine Kanalbildung auftritt.
Neben der Tatsache, dass die Lösung nach der Erfindung für das Problem der unerwünschten Kanalbildung sich auf einfache Weise verwirklichen lässt, ist es wichtig, dass diese
009882/U53
2029G58
Lösung eine besonders grosse natürliche Stabilität ergibt, so dass höhere Temperaturen und eine lange Betriebszeit der integrierten Schaltung - wenigstens in bezug auf die unerwünschte Kanalbildung - die Wirkung der Anordnung praktisch nicht beeinträchtigen. Diese natürliche Stabilität ist der Tatsache zuzuschreiben, dass die Kanalbildung mit Hilfe
dotierter Halbleitergebiete verhindert wird. Z.B. könnte die Leitfähigkeit der Oberfläche des Substratgebietes auch mit Hilfe in die auf der Oberfläche liegende Isolierschicht
eingebauter elektrischer Ladungen beeinflusst werden. Ohne Berücksichtigung der Tatsache, dass solche Isolierschichten mit eingebauten Ladungen sich schwer auf reproduzierbare
Weise herstellen lassen, können diese eingebauten Ladungen sich unter dem Einfluss elektrischer Felder bereits bei einer verhältnismässig geringen Temperaturerhöhung leicht verschieben. Dagegen sind übliche Halbleiterdotierungen bis zu erheblich höhere Temperaturen praktisch unbeweglich.
Die Erfindung ist von besonderer Bedeutung für integrierte Halbleiteranordnungen mit einem Feldeffekttransistor mit
isolierter Torelektrode und mindestens einem weiteren
Schaltungselement, wobei im Substratgebiet mindestens eine dritte Zone vom anderen Leitfähigkeitstyp angebracht ist,
die zu dem weiteren Schaltungselement gehört. Eine derartige integrierte Halbleiteranordnung ist nach der Erfindung dadurch gekennzeichnet, dass die zu dem Substratgebiet gehörige Zone vom einen Leitfähigkeitstyp sowohl an mindestens eine der
beiden erwähnten Zonen des Feldeffekttransistors als auch
an die dritte Zone grenzt.
009882/UB3
ORIGINAL INSPECTED
Derartige integrierte Halbleiteranordnungen weisen den wesentlichen Vorteil auf, dass die Kanalunterbrechende Substratzone praktisch keinen zusätzlichen Raum in Anspruch nimmt, wodurch die Anzahl Schaltungselemente pro Oberflächeneinheit verhältnismässig gross sein kann·
Vorzugsweise ist das weitere Schaltungselement gleichfalls ein Feldeffekttransistor mit isolierter Torelektrode mit zwei voneinander getrennten Zonen vom anderen Leitfähigkeit styp und einem dazwischen liegenden Kanalgebiet. Es dürfte einleuchten, dass die Erfindung auch bei Anwendung von Feldeffekttransistoren mit mehr als einer isolierten Torelektrode, wie eines Tetroden-Feldeffekttransistors, von Bedeutung ist. Eine Halbleiteranordnung mit einem derartigen Transistor ist dadurch gekennzeichnet, dass das Kanalgebiet des Feldeffekttransistors aus mindestens zwei Teilen besteht, wobei diese beiden Teile durch eine weitere zu dem Feldeffekttransistor gehörige Zone vom anderen Leitfähigkeitstyp voneinander getrennt sind und sich oberhalb jedes dieser Teile eine Torelektrode befindet. Ein derartiger Feldeffekttransitor mit mehreren isolierten Torelektroden kann auch als eine Reihenschaltung zweier oder mehrerer Feldeffekttransistoren betrachtet werden, die je eine Torelektrode besitzen, wobei die weitere Zone vom anderen Leitfähigkeitstyp sowohl die Senke des einen Transistors als auch die Quelle des auffolgenden Transistors bildet. Dabei kann es für verschiedene Anwendungen erforderlich sein, dass die weitere Zone vom
009882/H53
ORIGINAL INSPECTED
anderen Leitfähigkeitstyp mit einem Anschlusslieter versehen ist.
Eine besondere Ausführungsform der Halbleiteranordnung nach der Erfindung ist dadurch gekennzeichnet, dass die Zone vom einen Leitfähigkeitstyp auf allen Seiten an das ununterbrochene Oberflächengebiet des Feldeffekttransistors grenzt. Vorzugsweise beansprucht die Zone vom einen Leitfähigkeitstyp die ganze Oberfläche des Substratgebietes, wobei diese Zone an der Oberfläche mindestens eine Oeffnung aufweist, deren Grosse gleich dem ununterbrochenen Oberflächengebiet des Feldeffekttransistors ist und die von diesem Feldeffekttransistor eingenommen wird.
Auf diese Weise werden besonders stabile Halbleiteranordnungen erhalten, bei denen - mit Ausnahme des Kanalgebietes des Feldeffekttransistors - die ganze Oberfläche des Substrats vor Kanalbildung geschützt ist. Ferner ergibt die vollständig angrenzende Umschliessung des ununterbrochenen Oberflächengebietes des Feldeffekttransistors den wesentlichen Vorteil, dass die Grosse des Kanalgebietes genau definiert ist, wodurch Randeffekte vermieden werden können. Das Kanalgebiet kann auf einen Teil des von der Torelektrode abgedeckten Gebietes beschränkt werden, wobei die Feldlinien zwischen den Zonen der Quelle und der Senke praktisch völlig parallel verlaufen. Insbesondere bei Feldeffekttransistoren mit einer verhältnismässig geringen Kanallänge wird durch die Verhinderung des Auftretens von Randeffekten, durch deren Vorhandensein an den Rändern des Kanalgebietes die Feld-
009882/ U53
2C2D058
linien nicht mehr gerade und parallel verlaufen, eine Verbesserung der elektrischen Eigenschaften des Feldeffekttransistors erhalten.
Die.erwähnte vollständig angrenzende Umschliessung ist
insbesondere bei Feldeffekttransistoren mit mehreren Torelektroden von Bedeutung.
Bei einer weiteren besonderen Ausführungsform der Halbleiteranordnung nach der Erfindung ist die Oberflächendotierungskonzentration der Zone vom einen Leitfähigkeitstyp niedriger als die der angrenzenden Zonen vom anderen
Leitfähigkeitstyp.
Auf diese Weise ist die Durchschlagspannung zwischen den Elektrodenzonen des Feldeffekttransistors und dem Substratgebiet im wesentlichen durch die Dotierungskonzentration der Substratzone bestimmt, so dass die Dotierung der Elektrodenzonen völlig an die gewünschten Eigenschaften, insbesondere an den gewünschten geringen Reihenwiderstand, angepasst
werden kann.
Bei einer weiteren bevorzugten Ausführungsform erstreckt sich die Zone vom einen Leitfähigkeitstyp in einer Richtung quer zur Oberfläche von dieser Oberfläche her über die
angrenzende(n) Zone(n) vom anderen Leitfähigkeitstyp hinweg und in einer zu der Oberfläche parallelen Richtung bis unterhalb der erwähnten angrenzenden Zone(n). Vorzugsweise ist
die Zone vom anderen Leitfähigkeitstyp grösstenteils in
die Zone vom einen Leitfähigkeitstyp eingebettet.
Bei der Herstellung hat diese Struktur den Vorteil, dass
009882/1453
ORIGINAL INSPECTED
2Ü2DÜ58
die Ausri chtung der Masken für die Anbringung von Fenstern in einer Maskierungsschicht nicht mit besonders grosser Genauigkeit zu erfolgen braucht. Dank der gegenseitigen Ueberlappung der Substratzone und der Elektrodenzonen ist auch bei einer ungenauen Ausrichtung eine vollständig angrenzende Umschliessung gesichert.
Weiterhin wird bei dieser Struktur infolge der erwähnten Ueberlappung die Kapazität zwischen den Elektrodenzonen und dem Substratgebiet verhältnisraässig gross sein, was häufig im Zusammenhang mit dem Auftreten von Störspannungen vorteilhaft ist und wodurch ein günstigeres elektrisches Verhalten bei höheren Temperaturen erhalten wird, Z.B. ist in vielen Schaltungen die Senke eines ersten Feldeffekttransistors mit der Torelektrode eines zweiten Feldeffekttransistors verbunden. Wenn nun an der Senke des zweiten Transistors eine Störspannung erscheint, wird diese über die im allgemeinen geringe Kapazität zwischen der Senke und der Torelektrode dieses Transistors auch die Torelektrode erreichen. Im vorliegenden Falle ergibt sich dabei eine Spannungsteilung infolge der Reihenschaltung der erwähnten * Kapazität zwischen der Senke und der Torelektrode und der Kapazität zwischen der Senke des ersten Transistors und dem Substratgebiet. Je nachdem die letztere Kapazität grosser ist, wird nur ein geringerer Teil der Störspannung an der Torelektrode erscheinen. Diese herabgesetzte Störanfälligkeit ist z.B. bei logischen Schaltungen von Bedeutung, in denen Feldeffekttransistoren mit einer niedrigen Schwell-
009882/1453
' . ORIGINAL INSPECTED
wert spannung angewandt werden.
Bei einer weiteren Ausführungsform der Halbleiteranordnung nach der Erfindung weist die auf der Oberfläche liegende Isolierschicht einen dicken und einen dünnen Teil auf, wobei der oberhalb des Kanalgebietes liegende Teil der Isolierschicht zu dem dünnen Teil dieser Schicht gehört.
Auf diese Weise können höhere DurchAchlagspannungen zwischen den Elektrodenzonen und dem Substratgebiet erzielt werden. Ausserhalb der Kanalgebiete wird die Kanalbildung nun sowohl durch die grössere Dicke der Isolierschicht als auch durch das Vorhandensein der höher dotierten Substratzone gehemmt. Dadurch kann die Dotierungskonzentration der Substratzone niedriger gewählt werden, so dass die Elektrodenzonen eine höhere Durchschlagspannung aufweisen können.
Weiterhin bezieht sich die Erfindung auf ein Verfahren zur Herstellung von Halbleiteranordnungen mit einem Feldeffekttransistor mit isolierter Torelektrode, das dadurch gekennzeichnet ist, dass ein Substratgebiet vom einen Leitfähigkeitstyρ eines Hälbleiterkörpers an einer Oberfläche mit einer Zone vom einen leitfähigkeitstyp mit einer höheren Dotierungskonzentration als der angrenzende Teil des Substratgebietes versehen wird, welche Zone eine Oeffnung aufweist, und dass über mindestens zwei Fenster in einer Maske örtlich Verunreinigungen im Substratgebiet angebracht werden, damit zwei voneinander getrennte Zonen vom anderen Leitfähigkeitstyp des Feldeffekttransistors gebildet werden und ein zwischen diesen Zonen liegendes Kanalgebiet
00 98 8 2/ U53
ORIGINAL INSPECTED
2028058
erhalten wird, wobei das Kanalgebiet völlig in der bei der zuerst erwähnten Bearbeitung anzubringenden Oeffnung liegt und diese Oeffnung ferner höchstens die gleiche Grosse wie das ununterbrochene Oberflächengebiet des Feldeffekttransistors hat.
Es sei bemerkt, dass die Zone vom einen Leitfähigkeitstyp angebracht werden kann, wenn die Zonen vom anderen Leitfähigkeitstyp bereits im Halbleiterkörper vorhanden sind. Vorzugsweise wird die Reihenordnung aber umgekehrt gewählt und werden die Zonen vom anderen Leitfähigkeitstyp angebracht, nachdem die Zone vom einen Leitfähigkeitstyp erhalten ist.
Das Verfahren nach der Erfindung hat den Vorteil, dass auf einfache Weise ohne eine genaue Ausrichtung von Masken der Feldeffekttransistor von der Zone vom einen Leitfähigkeitstyp dadurch vollständig angrenzend umschlossen wird, dass die Teile der Oberfläche, über die Verunreinigungen vom einen bzw. vom anderen Leitfähigkeitstyp im Halbleiterkörper angebracht werden, sich überlappen.
Vorzugsweise werden die Oberflächenkonzentrationen an Verunreinigungen derart gewählt, dass die Teile des Halbleiterkörpers, die die beiden Type von Verunreinigungen enthalten, zu den Elektrodenzonen des Feldeffekttransistors gehören.
Eine weitere Au s führung s. form des erfindungsgemässen Verfahrens ist daher dadurch gekennzeichnet, dass bei der Bildung der Zonen vom anderen Leitfähigkeitstyp Verunreinigungen im Halbleiterkörper bis zu einer die Verunrei-
009882/U53
■ ORIGINAL !MSPECTEi:
-13- : ..:■■■■■ :■ :■■'. ■ y'.'.. /
2Ö290 58
nigungskonzentration der Zone vom einen Leitfähigkeitstyp überschreitenden Konzentration angebracht werden.
Einige Ausführungsformen der Erfindung sind in der Zeichnung dargestellt und werden im folgenden näher beschrieben. Es zeigen:
Fig. 1 ein Schaltbild einer Anordnung mit Feldeffekttransistor mit isolierter Torelektrode;
Fig. 2 schematisch einen Teil einer Draufsicht auf eine Halbleiteranordnung nach der Erfindung, die die Schaltung nach Fig. T in integrierter Form enthält; und
Fig. 3 schematisch einen Querschnitt durch diese Anordnung längs der Linie III-III der Fig. 2;
Fig. h schematisch einen Querschnitt durch einen Teil einer weiteren Ausführungsform der Halbleiteranordnung nach der Erfindung;
Fig. 5 schematisch einen Teil einer Draufsicht auf eine dritte Ausführungsform der Halbleiteranordnung nach der Erfindung, und
Fig. 6 schematisch einen Querschnitt durch diese Anordnung längs der Linie VI-VI der Fig. 5.
Die Erfindung lässt sich sowohl bei Feldeffekttransistoren als auch bei integrierten Schaltungen mit einem oder mehreren Feldeffekttransistoren anwenden. Beispielsweise wird eine integrierte Ausführung einer bekannten Schaltung mit Feldeffekttransistoren beschrieben, von der in Fig. 1 das Schaltbild dargestellt ist. Diese Schaltung kann z.B. als Speicherelement in einem Schieberegister verwendet werden, das aus
00 98 8 2 /U53
ORIGINAL. 5NSPECTED
einer aus einigen dieser Elemente bestehenden Schaltungseinheit aufgebaut werden kann. Das Speicherelement enthält sechs Feldeffekttransistoren mit isolierter Torelektrode
T1 bis IV, von denen die Transistoren T0 und T^- als Be-Io 3 ο
lastungsimpedanzen geschaltet sind. Zu diesem Zweck sind die Torelektroden dieser Transistoren T„ und T^ mit den respektiven Senken verbunden. Das Speicherelement wird mit Hilfe von vier Taktimpulsen 0.. bis 0. gesteuert, wobei die dem Eingang 10 zugeführte Information zu dem Ausgang TT des Speicherelements fortgeschoben werden kann.
Da die Wirkung der Schaltung für die Erfindung weiter nicht wesentlich ist, wird darauf nicht naher eingegangen. Es ist wohl von Bedeutung, dass die Transistoren T1 bis TV gut gegeneinander isoliert sein müssen und dass bei Integration in einem Halbleiterkörper keine unerwünschte elektrische Verbindungen infolge von Kanalbildung auftreten sollen.
Figuren 2 und 3 zeigen, wie die Schaltung nach Fig. 1 z.B. in einem Halbleiterkörper integriert werden könnte.
Die Halbleiteranordnung nach den Figuren 2 und 3 enthält einen Feldeffekttransistor T1, T_, T„ mit isolierter Torelektrode 10, 0 und 0.., wobei in einem Substratgebiet vom einen Leitfähigkeitstyp eines Halbleiterkörpers 21 eine Anzahl voneinander getrennter und an die Oberfläche 22 des Substratgebietes 20 grenzender Zonen 12, I3 und Ik vom anderen Leitfähigkeitstyp angebracht sind, welche Zonen 12, 13 und zusammen mit dem zwischen diesen Zonen liegenden Kanalgebiet 23, 26, 27 an der Oberfläche 22 des Substratgebietes 20 ein zusammenhängendes ununterbrochenes Oberflächengebiet bilden, wobei auf der Oberfläche 22 eine Isolierschicht 2k liegt,
009882/U53
ORIGINAL INSPECTED
auf der sich die Torelektroden 10, 0' und 02 erstrecken, die wenigstens teilweise oberhalb des Kanalgebietes 23, 26, 27 liegen.
Nach der Erfindung ist das ununterbrochene Oberflächengebiet an der Oberfläche 22 von einer zu dem Substratgebiet 20 gehörigen Zone 25 vom einen Leitfähigkeitstyp umgeben, wobei diese Zone 25 an mindestens eine der erwähnten Zonen 12, 13 und I^ des Feldeffekttransistors T1, T3, T3 grenzt und eine höhere Dotierungskonzentration als der an diese Zone 25 grenzende Teil des Substratgebietes 20 aufweist. Als Isolierschicht kann z.B. Siliciumdioxid verwendet werden. Da in eine solche Schicht praktisch immer eine gewisse positive Ladung, z.B. in Form von Natriumionen, eingebracht ist, wird an der Oberfläche des Substratgebietes unter der Isolierschicht bei Anwendung von n—leitendem Halbleitermaterial die Isolierschicht eine Anzugswirkung auf die Majoritätsladungsträger ausüben. Da diese angereicherte Schicht sowohl ausserhalb des Kanalgebietes als auch in dem Kanalgebiet vorhanden ist, schützt diese angereicherte Schicht nicht vor unerwünschter Kanalbildung, aber wird wohl die Schwellwertspannung des Transistors beeinflusst. Ein Schutz vor unerwünschter Kanalbildung erfordert die Anbringung einer Zone rings um den Transistor, wobei die Dotierungskonzentration dieser Zone grosser als die des Kanalgebietes ist.
Der Transistor T1, T2, T_, dessen Senke 12 zugleich als Quelle wirkt, bildet eine Ringschaltung dreier Feldeffekt-
009882/U53
ORIGINAL !MSPECTED
transistoren mit drei Elektrodenzonen 12, 13 und I**, wobei stets die Senke eines Transistors zugleich die Quelle des auffolgenden Transistors der Ringschaltung bildet, während ferner drei durch die Zonen 12, 13 und 1Ί voneinander getrennte Kanalgebiete 23, 2.6 und 27 vorgesehen sind, über
jedem von denen sich eine Torelektrode 10, 0„ bzw. jZL erstreckt .
In der Halbleiteranordnung nach der Erfindung ist vorzugsweise mindestens ein weiteres Schaltungselement, z.B. eine mit der Torelektrode des Feldeffekttransistors verbundene Schutzdiode, integriert. Im vorliegende Ausführungsbeispiel ist z.B. eine zweite Ringschaltung von drei Feldeffekttransistoren Tl, T_ und T^ in demselben Halbleiterkörper angebracht, wobei in dem Substratgebiet mindestens eine dritte Zone, z.B. eine der Zonen 15» 16, 17» vom anderen Leitfähigkeitstyp angebracht ist, welche dritte Zone einen Teil des weiteren Schaltungselements bildet.
Nach der Erfindung grenzt dabei die Zone .25 vom einen
Leitfähigkeitstyp auch an die dritte Zone 15» 16 oder 17·
Insbesondere im vorliegenden Beispiel, bei dem eine Anzahl Transistoren miteinander in Reihe geschaltet sind, ist es wichtig, dass die Reihenschaltung, die als ein einziger
Feldeffekttransistor mit mehreren Torelektroden betrachtet werden kann, vollständig von einer an das ununterbrochene Oberflächengebiet der Reihenschaltung grenzenden Zone 25
vom einen Leitfähigkeitstyp umgeben ist, wodurch auch die unterschiedlichen Elektrodenzonen 12, 13 und 14 ausserhalb
009882/U53
ORIGINAL INSPECTED
der gesteuerten Kanalgebiete" 26, 27 und 23 gut gegeneinander isoliert sind. Insbesondere ist es bei in einer Ringschaltung angeordneten Transistoren erwünscht, dass auch der innerhalb, der Ringschaltung an die Oberfläche grenzende Teil des Substratgebietes zu der höher dotierten Zone 25 gehört.
Die Senken 12 und 16 der Transistoren T~ bzw. T^ sind über Fenster 18 in der Isolierschicht Zh mit den respektiven Torelektroden 0- und jZL verbunden. Ferner ist die Zone 14, die die Senke von T2 und zugleich die Quelle von T„ bildet, über ein Fenster 19 mit einem Anschlussleiter verbunden, der zugleich als Torelektrode 28 des Transistors T. der zweiten Ringschaltung dient. Als elektrischer Ausgang des Speicherelements dient die Leiterbahn 11, die über ein Fenster 19 in der Isolierschicht 2k mit der Zone 17 verbunden ist, während die Torelektrode 10 des Transistors T1 den elektrischen Eingang des Elements bildet.
Die zone 25 vom einen Leitfähigkeitstyp beansprucht die ganze Oberfläche des Substratgebietes 20 und weist eine Anzahl, in diesem Falle ringförmige, Oeffnungen auf, deren Grosse gleich dem ununterbrochenen Oberflächengebiet der ringförmigen Transistoren ist, welche Oeffnungen von diesen Transistoren eingenommen werden.
Die Erfindung schafft durch die Anwendung der Zone 25 eine besonders einfache und zweckmässige Lösung für das Problem unerwünschter Kanalbildung, wobei diese Lösung völlig durch in der Halbleitertechnik übliche Verfahren verwirklicht werden kann. Ein wesentlicher Vorteil dieser
009882/1453
ORfGiNALlNSPECTED
Lösung ist der, dass die Zone 25 keinen oder praktisch r s keinen zusätzlichen Raum beansprucht, während dennoch eine vollständige Umschliessung der Elektrodenzonen erzielt werden kann, wodurch praktisch keine unerwünschte Kanalbildung mehr auftreten kann. Man muss sich zwar mit einer niedrigeren Durchschlagspannung zwischen den Elektrodenzonen und dem Substratgebiet zufriedenstellen, aber dies ist für viele Anwendungen, u.a. viele logische Schaltungen, durchaus unbedenklich.
Ferner wird mit der Zone 25 ein sehr stabiler Schutz vor unerwünschter Kanalbildung erhalten, weil die üblichen Halbleiterverunreinigungen bis zu verhältnismässig hohen Temperaturen praktisch unbeweglich sind, im Gegensatz zu Ladungen, die in die Isolierschicht eingebaut sind und die namentlich beim Vorhandensein elektrischer Spannungen sich bereits bei einer verhältnismässig geringen Temperaturerhöhung verhältnismässig leicht bewegen können. Obgleich der Einfluss derartiger eingebauter Ladungen auf die Leitfähigkeit des an die Isolierschicht grenzenden Teiles des Substrats zur Hemmung von Kanalbildung benutzt werden könnte, ist eine solch* Lötetrag wegen"der erwähnten vgrhäitnisraässig grossen Beweglichkeit der Ladungen sowie wegen der Tatsache, dass sich Schichten mit eingebauten elektrischen Ladungen schwer auf reproduzierbare Weise herstellen lassen, weniger geeignet.
Eine'andere Ausführungsform eines Feldeffekttransistors, die z.B. statt des Transistors T„ nach den Figuren 2 und 3
009882/1453
OriiGiNAL IfMSPECTi
angewendet werden könnte, ist in Fig. 4 im Querschnitt dargestellt. Dabei sind entsprechende Teile mit den gleichen Bezugsziffern wie in den Figuren 2 und 3 bezeichnet.
In dieser Ausführungsf orrn erstreckt sich die Zone 29 vom einen Leitfähigkeitstyp in einer Richtung quer zur Oberfläche 22 von dieser Oberfläche her über die angrenzenden Zonen und Ik hinweg vom anderen Leitfähigkeitstyp und reicht diese Zone 29 in einer zu der Oberfläche 20 parallelen Richtung bis unterhalb der angrenzenden Zone 1*4. Vorzugsweise ist die Zone 1*1 in dem Substratgebiet 20 grösstenteils - mit Ausnahme des an das Kanalgebiet 23 grenzenden Teiles - in die Zone 29 vom einen Leitfähigkeitstyp eingebettet.
Hei dieser Ausführungsform, bei der wegen des benötigten Raumes meistens die Verunreinigungskonzentration der Zone niedriger als die der Zone 1*4 gewählt wird, kann die Kapazität zwischen der Elektrodenzone \k und dem Substrat auf einfache Weise gross gemacht werden, während ferner durch eine weitgehende gegenseitige Ueberlappung der Elektrodenzonen und der Zone 29 die Herstellung auch vereinfacht wird. Es sei bemerkt, dass, weil bei den Halbleiteranordnungen nach der Erfindung die Zone vom einen Leitfähigkeitstyp an eine oder mehrere Elektrodenzonen grenzt, die Kapazität zwischen diesen Elektrodenzonen und dem Substrat verhältnismässig gross ist. Die Grosse dieser Kapazität, die auf obenbeschriebene Weise weiter gesteigert werden kann, ist im Zusammenhang mit der Störanfälligkeit der Schaltung von Bedeutung. Wenn z.B. eine Störspannung an der Elektrodenzone 15 des Transistors Tr der Fig. k erscheint, wird diese Spannung über die
009882/U53
ORIGINAL INSPECTED
Kapazität zwischen der Zone 15 und der Torelektrode 28 auch die Torelektrode 28 erreichen. Dadurch kann z.B. der Transistor Tr, wenn er sich im nichtleitenden Zustand befindet, zu einem unerwünschten Zeitpunkt durch die erwähnte Störspannung leitend gemacht werden. Die Störspannung an der Torelektrode 28 bildet nur einen Teil der Störspannung an der Elektrodenzone 15i weil eine Spannungsteilung über die Reihenschaltung der erwähnten, meistens kleinen, Kapazität zwischen der Zone 15 und der Torelektrode 28 und der Kapazität zwischen der Torelektrode 28 und dem Substratgebiet stattfindet. Die letztere Kapazität wird im wesentlichen durch die Kapazität zwischen dem Substrat und der mit der Torelektrode 28 verbundenen Elektrodenzone 14 bestimmt. Es ist einleuchtend, dass daher die Empfindlichkeit des Transistors Tl für Störsignale an seinen Elektrodenzonen kleiner wird, je nachdem die Kapazität zwischen der Elektrodenzone 14 und dem Substratgebiet 20 zunimmt.
Weiter zeigt diese Ausführungsform eine Isolierschicht 2k mit einem dicken Teil 24a und einem dünnen Teil 24b, wobei der oberhalb des Kanalgebietes 23 liegende Teil der Isolierschicht zu dem dünnen Teil 24b gehört. Im allgemeinen kann bei Anwendung einer derartigen Isolierschicht mit variierender Dicke die Dotierungskonzentration der Zone 29 niedriger gewählt werden, weil eine dicke Isolierschicht die Kanalbildung bereits hemmt und der günstigen Einfluss der höheren Dotierungskonzentration an der Oberfläche des Substratgebietes noch vergrössert. Dies bedeutet, dass eine höhere
009882/U53
ORIGINAL INSPECTED
Durchschlagspannung zwischen den Elektrodenzonen und dem
Substratgebiet erzielt werden kann.
Die Ausführungsform nach den Figuren 5 und 6 zeigt einen Feldeffekttransistor, der z.B. statt T_ der Figuren 2 und 3 angewandt werden könnte. In dieser Ausführungsform ist eine Zone 30 vom einen Leitfähigkeitstyp angebracht, die weniger tief als die Elektrodenzonen 15 und 17 in das Substratgebiet 20 reicht, wobei ferner die Dotierung der Zone 30
derartr gewählt ist, dass die Konzentration grosser als die Verunreinigungskonzentration in den Elektrodenzonen 15 und 17 ist.
Ferner ist bei dieser Ausführungsform das Kanalgebiet 31 auf ein Gebiet beschränkt, das völlig zwischen zwei praktisch parallelen einander zugewandten Seiten der Elektrodenzonen 15 und 17 liegt, indem die Zone 30, deren Begrenzung in
Fig. 5 mit einer gestrichelten Linie 32 angedeutet ist, bis zwischen die beiden Elektrodenzonen reicht. Auf diese Weise werden Randeffekte vermieden. In dem völlig von der Torelektrode gesteuerten Kanalgebiet verlaufen die Feldlinien praktisch gerade und zueinander parallel. Feldlinien, die
sich nur zum Teil durch das von der Torelektrode abgedeckte Gebiet erstrecken, wie dies bei einer weniger engen Umschliessung des Kanalgebietes der Fall sein kann, werden
völlig vermieden,wodurch eine Verbesserung der elektrischen Eigenschaften erhalten wird. Diese Verbesserung ist von
besonderer Bedeutung für Feldeffekttransistoren mit einem
relativ geringen Länge-Breite-Verhältnis des Kanalgebietes.
009882/ "1 4-5 3
Die Erfindung ist besonders wichtig für Halbleiteran-. Ordnungen mit einem η-leitenden Substratgebiet und p-leitenden Quellen- und Senkenelektrodenzonen, weil die am meisten verwendeten Isolierschichten eine positive Ladung aufweisen und also auf eine n-leitende Schicht eine anreichernde Wirkung ausüben. Durch Anwendung besonderer Massnahmen, z.B. durch Anwendung von Aluminiumoxyd, kann aber auch in die Isolierschicht negative Ladung eingebaut werden, in welchem Falle ein p-leitendes Substrat benutzt werden könnte.
Die beschriebenen Ausführungsformen lassen sich völlig mit in der Halbleitertechnik bekannten Verfahren herstellen. Z.B. kann von einem n—leitenden Siliciumkörper mit einem spezifischen Widerstand von 8 bis TO /L.cm ausgegangen werden.
Obgleich die Reihenordnung, in der die n- und p«* le it enden Oberflächenzonen angebracht werden, beliebig gewählt werden kann, wird vorzugsweise zunächst die n-leitende Kanalunterbrechende Substratzone angebracht. Dabei können die Verunreinigungen z.B. durch eine übliche Diffusionstechnik, wie Diffusion aus der Dampfphase, z.B. mit als Quelle einem dotierten Pulver, .oder Diffusion aus auf der Halbleiteroberfläche angebrachten dotierten Isolierschichten, oder durch Ionenbeschuss im Halbleiterkörper angebracht werden.
Bei einem praktischen Verfahren wird das Substratgebiet an der ganzen Oberfläche mit einer η-leitenden Zone versehen, deren Dotierungskonzentration.höher als die des
009882/1453
2029D58
Substratsgebietes ist und die eine oder mehrere Oeffnungen besitzt. Die Begrenzung derartiger Oeffnungen ist in Fig. 2 mit der gestrichelten Linien 33 und in Fig. 5 mit den getrichelten Linien 32 angedeutet. Z.B. wird die höher dotierte Zone durch Diffusion von Arsen erhalten, wobei in der
17 Zone z.B. eine Oberflächenkonzentration von etwa 1.10 Atomen/cm angebracht wird. Die η-leitende Zone erstreckt sich z.B. bis zu einer Tiefe von etwa 2 ,um in dem Substrat.
In der nach der obenerwähnten Diffusionsbearbeitung geschlossenen Diffusionsmaske können durch übliche photoätztechniken dann Fenster angebracht werdei , über die örtliche Verunreinigungen zur Bildung der Elektrodenzone vom anderen Leitfähigkeitstyp eingeführt werden können. Durch die Anbringung dieser p-leitenden Zonen wird auch die Lage des Kanalgebietes,das ja zwischen den Elektrodenzonen liegt, festgelegt. Die erwähnten Fenster werden nun derart angebracht, dass jedenfalls dag ganze Kanalgebiet in der Oeffnung einer η-leitenden Zone zur Anlage kommt, während diese Oeffnung weiter durch die Elektrodenzonen ausgefüllt wird. Dabei können sich die erwähnten Fenster bis oberhalb der η-leitenden Zone erstrecken. In der Praxis ist eine derartige gegenseitige Ueberlappung der Fenster und der η-leitenden Zone erwünscht, weil dadurch die Ausrichtung der Maske zum Erhalten der Fenster mit einer weniger grossen Genauigkeit erfolgen kann. In diesem Falle ist nämlich auch bei einer geringen Verschiebung der Maske sicher gestellt, dass die ganze Oeffnung von dem Feldeffekttransistor eingenommen wird.
0098 82/ U S3
Durch die Fenster wird z.B. Bor mit einer Oberflächenkonzentration von etwa 5·10 - 10 Atomen/cm diffundiert. Die Dicke der Elektrodenzonen ist z.B. etwa 2 /Um. Vorzugsweise wird diese Borkonzentration höher als die Arsenkonzentration der η-leitenden Zone gewählt. In diesem Falle beansprucht die η-leitende Zone sehr wenig, und zwar nahezu keinen zusätzlichen Raum, so dass pro Oberflächenheit eine möglichst grosse Anzahl Schaltungselemente angebracht werden kann. Ferner wird dann die Durchschlagspannung im wesentlichen durch die Dotierung der η-leitenden Zone bestimmt, so dass ψ die Dotierungskonzentration der Elektrodenzonen völlig an die verlangten Eigenschaften, insbesondere an den verlangten geringen Reihenwiderstand, angepasst werden kann.
In den Ausführungsformeη nach den Figuren 2, 3 und h, bei denen die Dotierung der Elektrodenzonen höher als die der Substratzone ist, sind die Oeffnungen in der Substratzone nicht viel grosser als das Kanalgebiet, während ferner an den Kontaktierungsstellen der Elektrodenzonen zur Vermeidung eines Reihenwiderstandes am Uebergang zwischen der Leiterbahnen und der Elektrodenzone gleichfalls Oeffnungen in der Substratzone vorgesehen sind.
Die beispielsweise genannten Konzentrationen für die Substrat- und Elektrodenzonen können vom Fachmann auf übliche Weise an die der herzustellenden Halbleiteranordnung zu stellenden Anforderungen angepasst werden, insbesondere in bezug auf die erforderliche Durchschlagspannung der Elektrodenzonen.
009882/U53
Die Erfindung kann sowohl bei ^. 111 *>" - als auch bei <^1OÖ^ -Material vorteilhaft verwendet werden. Weiter kann der spezifische Widerstand des Substratgebietes innerhalb sehr weiter Grenzen, z.B. zwischen etwa 1 Sh .cm und 10 -iL.cm, gewählt werden. Insbesondere können also Feldeffekttransistoren mit sehr niedrigen Schwellwertspannungen erhalten werden. Die' Oberflächenfconzentration der zu dem Substrat gehörigen höher dotierten Zone wird - in Abhängigkeit von den erwünschten Durchschlagspannungen und der etwaigen Anwendung einer Isolierschicht, die oberhalb des Kanalgebietes dünn und zum übrigen Teil dick ist - vorzugsweise zwischen etwa 10 und etwa 5·10 Atomen/cm gewählt,
Schliesslich kann die Anordnung auf übliche Weise mit Anschlussleitern, z.B. in Form von Leiterbahnen, versehen werden, wobei erforderlichenfalls die Isolierschicht an der Stelle der Kanalgebiete dünn gemacht werden kann, wonach die Anordnung in einer üblichen Umhüllung untergebracht werden kann.
Es dürfte einleuchten, dass sich die Erfindung nicht auf die beschriebenen Ausführungsformen beschränkt, sondern dass für den Fachmann im Rahmen der Erfindung viele Abarten möglich sind. Z.B. können andere Halbleitermaterialien, wie
III V
Germanium und A -B -Verbindungen verwendet werden. Als Isolierschicht kann z.B. auch Aluminiumoxyd, Siliciumnitrid oder eine z.B. teilweise aus Siliciumoxyd und teilweise aus Siliciumnitrid bestehende Schicht Anwendung finden. Bei Anwendung einer Isolierschicht mit einem dicken und einem
009882/1453
dünnen Teil ist die Dicke des dünnen Teiles z.B. O,OBbis . 0,3 /van, während die Dicke des übrigen Teiles z.B. 0,5 bis 2 /mn beträgt. Die Anschlussleiter können z.B. aus Aluminium, einem anderen gut leitenden Material oder aus Kombinationen derartiger Materialien bestehen» Als Datierungsmittel eignen sich alle üblichen Verunreinigungen, wobei diese bei Anwendung von Diffusionsvorgängen vorzugsweise derart gewählt werden, dass bei den angewandten Diff usionstemperatüren der Diffusionskoeffizient der η-leitenden Verunreinigung erheblich kleiner als der der p-leitenden Verunreinigung ist, oder umgekehrt, wobei die Verunreinigung mit dem kleinsten Diffusionskoeffizienten zuerst im Halbleiterkörper angebracht wird. Dabei kann bei der Wahl der Reihenordnung, in der die Diffusionsvorgänge durchgeführt werden, auch ein Unterschied im Ausscheidungskoeffizienten der zu verwendenden Verunreinigungen an der Grenzfläche zwischen Halbleiter und Isolierschicht eine Rolle spielen.
00 9-8 82/1453

Claims (1)

  1. Patentansprüche:
    1* Halbleiteranordnung mit einem Feldeffekttransistor mit isolierter Toerelektrode, vobei ein Halbleiterkörper ein Substratgebiet vom einen Leitfähigkeitstyp enthält, das im Halbleiterkörper zwei voneinander getrennte und an die Oberfläche des Substratgebietes grenzende Zonen vom anderen Leitfähigkeitstyp umschliesst, welche Zonen zusammen mit einem zwischenliefenden Kanalgebiet an der Oberfläche des Subetratgebietes ein ununterbrochenes Oberflächengebiet bilden, wobei auf der Oberfläche eine Isolierschicht liegt, auf der sich eine Torelektrode erstreckt, die wenigstens teilweise oberhalb des Kanalgebietes liegt, und wobei die Isolierschicht auf die angrenzende Oberflächenschicht des Substratgebietes eine anreichernde Wirkung ausübt, dadurch gekennzeichnet, dass das ununterbrochene Oberflächengebiet an der Oberfläche von einer zu dem Substratgebiet gehörigen Zone vom einen Leitfähigkeitstyp umgeben ist, wobei die erwähnte Zone an mindestens eine der beiden erwähnten Zonen des Feldeffekttransistors grenzt und eine höhere Dotierungskonzentration als das Kanalgebiet und der an die erwähnte Zone grenzende Teil des Substratgebietes aufweist. 2« Halbleiteranordnung nach Anspruch 1, in der mindestens ein weiteres Schaltungselement integriert ist, wobei im Substratgebiet mindestens eine dritte Zone vom anderen Leitfähigkeit styp angebracht ist, die einen Teil des weiteren Schaltungselements bildet, dadurch gekennzeichnet, dass die zu dem Substratgebiet gehörige Zone vom einen Leitfähigkeitstyp
    G09882/U53
    auch an die dritte Zone grenzt.
    3· Halbleiteranordnung nach Anspruch 1 oder.2, dadurch gekennzeichnet, dass das Kanalgebiet des Feldeffekttransistors aus zwei Teilen besteht, wobei diese Teile durch eine weitere zu dem Feldeffekttransistor gehörige Zone vom anderen Leit— fähigkeitstyp voneinander getrennt sind ,während sich oberhalb jedes dieser Teile eine Torelektrode befindet.
    4. Halbleiteranordnung nach Anspruch 3, dadurch gekennzeichnet, dass -die weitere Zone vom anderen Leitfähigkeitstyp mit einem Anschlussleiter versehen ist.
    5· Halbleiteranordnung nach Anspruch 2, oder Anspruch 2 und einem der Ansprüche 3 und k, dadurch gekennzeichnet, dass das weitere Schaltungselement gleichfalls ein Feldeffekttransistor mit isolierter Torelektrode mit zwei voneinander getrennten Zonen vom anderen Leitfähigkeitstyp und einem zwischenliegenden Kanalgebiet ist.
    6. Halbleiteranordnung nach einem oder mehreren der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Zone vom einen Leitfähigkeitstyp das ununterbrochene Oberflächengebiet vollständig angrenzend umschliesst.
    7. Halbleiteranordnung nach Anspruch 6, dadurch gekennzeichnet, dass die Zone vom einen Leitfähigkeitstyp die ganze Oberfläche des Substratgebietes beansprucht, wobei diese Zone wenigstens eine Oeffnung aufweist, deren Grosse gleich dem ununterbrochenen Oberflächengebiet des Feldeffekttransistors ist und die von diesem Transistor eingenommen wird.
    009882/U53
    8. Halbleiteranordnung nach, einem oder mehreren der vor- · stehenden Ansprüche,:dadurch gekennzeichnet, dass die Ober- flachenkonzentration der Dotierung der Zone vom einen Leitfähigkeit styp niedriger als die der Dotierung der angrenzenden Zone(n) vom anderen Leitfähigkeitstyp ist. 9· Halbleiteranordnung nach Anspruch 8, dadurch gekennzeichnet, dass die Zone vom einen Leitfähigkeitstyp sich in . einer Richtung quer zur Oberfläche von dieser Oberfläche· herüber die angrenzende Zone vom anderen Leitfähigkeitstyp hinweg im Substratgebiet erstreckt und in einer zu der Oberfläche parallelen Richtung bis unterhalb dieser angrenzenden Zone reicht.
    10. Halbleiteranordnung nach Anspruch 9» dadurch gekennzeichnet, dass die Zone vom anderen Leitfähigkeitstyp im Substratgebiet grösstenteils in die Zone vom einen Leitfähig, keitstyp eingebettet ist. · '
    11. Halbleiteranordnung nach einem oder mehreren der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die auf der Oberfläche liegende Isolierschicht einen dicken und einen dünnen Teil aufweist, wobei der oberhalb des Kanalgebietes liegende Teil der Isolierschicht zu dem dünnen Teil dieser Schicht gehört.
    12. Halbleiteranordnung nach einem oder mehreren der vorstehenden Ansprüche, dadurch gekennzeichnet, dass das Substratgebiet η-leitend ist und die Zonen vom anderen Leitfähigkeitstyp p-leitend sein.
    009882/1453
    13. Halbleiteranordnung nach Anspruch 12, dadurch gekennzeichnet, dass die Isolierschicht wenigstens teilweise aus Siliciumdioxyd besteht.
    1^. Verfahren zur Herstellung einer Halbleiteranordnung nach einem oder mehreren der vorstehenden Ansprüche, dadurch gekennzeichnet, dass ein Sufebtratgebiet vom einen Leitfähigkeitstyp in einem Halbleiterkörper an einer Oberfläche mit einer Zone vom einen Leitfähigkeitstyp versehen wird, die eine höhere Dotierungskonzentration als der angrenzende Teil des Substratgebietes aufweist und die eine Oeffnung besitzt, und dass über mindestens zwei Fenster in einer Maske örtlich Verunreinigungen im Substratgebiet zur Bildung der voneinander getrennten Zonen vom anderen Leitfähigkeitstyp des Feldeffekttransistors und zum Erhalten eines zwischen diesen Zonen liegenden Kanalgebietes angebracht werden, wobei das Kanalgebiet völlig in der bei der als erstere erwähnten Bearbeitung anzubringenden Oeffnung liegt und diese Oeffnung ferner höchstens eine gleiche Grosse wie das ununterbrochene Oberflächengebiet des Feldeffekttransistors hat. 15· Verfahren nach Anspruch '\k, dadurch gekennzeichnet, dass bei der Bildung der Zonen vom anderen Leitfähigkeitstyp Verunreinigungen im Halbleiterkörper angebracht werden, und zwar bis zu einer konzentration, die höher als die Verunreinigungskonzentration der Zone vom einen Leitfähigkeitstyp ist. 16. Verfahren nach Anspruch \h oder 15, dadurch gekennzeichnet, dass die Zonen vom anderen Leitfähigkeitstyp angebracht werden, nachdem die Zone vom einen Leitfähigkeitstyp erhalten ist.
    009882/1453"
    ORIGINAL INSPECTED
    Leerseife
DE19702029058 1969-06-26 1970-06-12 Halbleiteranordnung mit mindestens zwei Feldeffekttransistoren mit isolierter Gateelektrode und Verfahren zu ihrer Herstellung Expired DE2029058C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NL6909788A NL165005C (nl) 1969-06-26 1969-06-26 Halfgeleiderinrichting bevattende veldeffecttransistors met geisoleerde stuurelektrode en werkwijze voor het vervaardigen van de halfgeleiderinrichting.

Publications (2)

Publication Number Publication Date
DE2029058A1 true DE2029058A1 (de) 1971-01-07
DE2029058C2 DE2029058C2 (de) 1983-06-23

Family

ID=19807307

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19702029058 Expired DE2029058C2 (de) 1969-06-26 1970-06-12 Halbleiteranordnung mit mindestens zwei Feldeffekttransistoren mit isolierter Gateelektrode und Verfahren zu ihrer Herstellung

Country Status (8)

Country Link
AT (1) AT336080B (de)
BE (1) BE752480A (de)
CH (1) CH514937A (de)
DE (1) DE2029058C2 (de)
FR (1) FR2047958B1 (de)
GB (1) GB1325332A (de)
NL (1) NL165005C (de)
SE (1) SE365905B (de)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2262943A1 (de) * 1971-12-28 1973-07-05 Western Electric Co Verfahren zur verhinderung einer unerwuenschten inversion
JPS48101086A (de) * 1972-03-31 1973-12-20
JPS551189A (en) * 1979-05-07 1980-01-07 Nec Corp Semiconductor device
JPS5528229B1 (de) * 1971-03-19 1980-07-26
JPS55102274A (en) * 1980-01-25 1980-08-05 Agency Of Ind Science & Technol Insulated gate field effect transistor

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2123605A (en) * 1982-06-22 1984-02-01 Standard Microsyst Smc MOS integrated circuit structure and method for its fabrication

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3226612A (en) * 1962-08-23 1965-12-28 Motorola Inc Semiconductor device and method
US3400383A (en) * 1964-08-05 1968-09-03 Texas Instruments Inc Trainable decision system and adaptive memory element
GB1129200A (en) * 1966-09-26 1968-10-02 Itt High frequency field effect transistor
GB1131675A (en) * 1966-07-11 1968-10-23 Hitachi Ltd Semiconductor device
US3417464A (en) * 1965-05-21 1968-12-24 Ibm Method for fabricating insulated-gate field-effect transistors
US3440502A (en) * 1966-07-05 1969-04-22 Westinghouse Electric Corp Insulated gate field effect transistor structure with reduced current leakage
FR1569617A (de) * 1967-01-10 1969-06-06
GB1155578A (en) * 1965-10-08 1969-06-18 Sony Corp Field Effect Transistor

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1145092A (en) * 1965-06-09 1969-03-12 Mullard Ltd Improvements in insulated gate field effect semiconductor devices

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3226612A (en) * 1962-08-23 1965-12-28 Motorola Inc Semiconductor device and method
DE1295094B (de) * 1962-08-23 1969-05-14 Motorola Inc Halbleiterbauelement
US3400383A (en) * 1964-08-05 1968-09-03 Texas Instruments Inc Trainable decision system and adaptive memory element
US3417464A (en) * 1965-05-21 1968-12-24 Ibm Method for fabricating insulated-gate field-effect transistors
GB1155578A (en) * 1965-10-08 1969-06-18 Sony Corp Field Effect Transistor
US3440502A (en) * 1966-07-05 1969-04-22 Westinghouse Electric Corp Insulated gate field effect transistor structure with reduced current leakage
GB1131675A (en) * 1966-07-11 1968-10-23 Hitachi Ltd Semiconductor device
GB1129200A (en) * 1966-09-26 1968-10-02 Itt High frequency field effect transistor
FR1569617A (de) * 1967-01-10 1969-06-06

Non-Patent Citations (9)

* Cited by examiner, † Cited by third party
Title
DE-Z.: Internationale Elektronische Rundschau, 1964, Nr. 8, S. 425 *
US-Z.: Electronics, 3.2.1969, S. 96-100 *
US-Z.: Electronics, 30.11.1964, S. 50-61 *
US-Z.: IBM Technical Disclosure Bulletin, Bd. 7, 1964, S. 7 *
US-Z.: IBM Technical Disclosure Bulletin, Bd. 8, 1965, S. 659, 660 *
US-Z.: IEEE International Convention Record, Part 5, 1965, S. 44-52 *
US-Z.: IEEE J. Solid-State Circuits, Bd. SC-4, Nr. 3, Juni 1969, S. 122-130 *
US-Z.: RCA Review, Band 24, 1963, S. 656 *
US-Z.: The Bell System Technical Journal, Band 47, 1968, S. 195-208 *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5528229B1 (de) * 1971-03-19 1980-07-26
DE2262943A1 (de) * 1971-12-28 1973-07-05 Western Electric Co Verfahren zur verhinderung einer unerwuenschten inversion
JPS48101086A (de) * 1972-03-31 1973-12-20
JPS559834B2 (de) * 1972-03-31 1980-03-12
JPS551189A (en) * 1979-05-07 1980-01-07 Nec Corp Semiconductor device
JPS5528553B2 (de) * 1979-05-07 1980-07-29
JPS55102274A (en) * 1980-01-25 1980-08-05 Agency Of Ind Science & Technol Insulated gate field effect transistor
JPS5641184B2 (de) * 1980-01-25 1981-09-26

Also Published As

Publication number Publication date
CH514937A (de) 1971-10-31
SE365905B (de) 1974-04-01
NL165005B (nl) 1980-09-15
GB1325332A (en) 1973-08-01
ATA564470A (de) 1976-08-15
FR2047958A1 (de) 1971-03-19
NL165005C (nl) 1981-02-16
DE2029058C2 (de) 1983-06-23
AT336080B (de) 1977-04-12
BE752480A (fr) 1970-12-24
NL6909788A (de) 1970-12-29
FR2047958B1 (de) 1975-09-26

Similar Documents

Publication Publication Date Title
DE3881304T2 (de) MOS-Transistor.
DE2853736C2 (de) Feldeffektanordnung
DE2706623C2 (de)
DE2735651C2 (de)
DE1234856B (de) Festkoerper-Kippschaltung
DE2554296A1 (de) Integrierte schaltung mit komplementaeren feldeffekttransistoren
DE2903534A1 (de) Feldeffekttransistor
DE2160462C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2902368A1 (de) Komplementaer-mos-inverter
DE2341899C3 (de) Integrierte Halbleiterschaltung und Verfahren zu ihrem Betrieb
DE2832154C2 (de)
DE19735425B4 (de) Mosfet
DE2432352C3 (de) MNOS-Halbleiterspeicherelement
DE2503864B2 (de) Halbleiterbauelement
DE1614300B2 (de) Feldeffekttransistor mit isolierter Steuerelektrode
DE2504088A1 (de) Ladungsgekoppelte anordnung
DE2201028B2 (de) Verfahren zum Betrieb eines Feldeffekttransistors und Feldeffekttransistor zur Ausübung dieses Verfahrens
DE2953931C2 (de)
DE2727944C2 (de)
DE2029058A1 (de) Halbleiteranordnung mit einem Feld effekttransistor mit isolierter Torelek trode
DE3139169C2 (de)
DE69629456T2 (de) Feldeffekttransistor mit verminderter Verzögerungsänderung
DE2261250A1 (de) Als integrierte schaltung ausgebildeter negator
DE2160687C3 (de) Halbleitervorrichtung
DE69834451T2 (de) Schutzvorrichtung für einen integrierten MOS-Transistor gengen Spannungsgradienten

Legal Events

Date Code Title Description
8126 Change of the secondary classification

Free format text: H01L 27/08 H01L 21/18 H01L 21/72

D2 Grant after examination
8363 Opposition against the patent
8365 Fully valid after opposition proceedings
8380 Miscellaneous part iii

Free format text: ES ERFOLGT NEUDRUCK DER PATENTSCHRIFT NACH AUFRECHTERHALTUNG