DE102014116522B4 - Strukturen zum Schutz vor Lötbrücken bei Leiterplatten, Halbleiterpaketen und Halbleiteranordnungen - Google Patents

Strukturen zum Schutz vor Lötbrücken bei Leiterplatten, Halbleiterpaketen und Halbleiteranordnungen Download PDF

Info

Publication number
DE102014116522B4
DE102014116522B4 DE102014116522.5A DE102014116522A DE102014116522B4 DE 102014116522 B4 DE102014116522 B4 DE 102014116522B4 DE 102014116522 A DE102014116522 A DE 102014116522A DE 102014116522 B4 DE102014116522 B4 DE 102014116522B4
Authority
DE
Germany
Prior art keywords
conductive substrate
metal lines
circuit board
pads
corner
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102014116522.5A
Other languages
English (en)
Other versions
DE102014116522A1 (de
Inventor
Carlo Marbella
Fabian Schnoy
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102014116522A1 publication Critical patent/DE102014116522A1/de
Application granted granted Critical
Publication of DE102014116522B4 publication Critical patent/DE102014116522B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452Solder masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09045Locally raised area or protrusion of insulating substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09909Special local insulating pattern, e.g. as dam around component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10734Ball grid array [BGA]; Bump grid array
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3436Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

Leiterplatte (100) zum mechanischen Unterstützen und elektrischen Verbinden elektronischer Komponenten, wobei die Leiterplatte (100) umfasst:ein nicht leitendes Substrat (106);mehrere elektrisch leitende Bahnen (102) und Pads (104', 104), die auf dem nicht leitenden Substrat (106) angeordnet sind;eine Lötmaske (210), die auf dem nicht leitenden Substrat (106) angebracht ist und die elektrisch leitenden Bahnen (102) bedeckt undMetallleitungen (110), die auf dem nicht leitenden Substrat (106) unter der Lötmaske (210) und entlang von zumindest zwei Seiten der Pads (104'), die in den Ecken (108) des nicht leitenden Substrates (106) angeordnet sind, angeordnet sind, so dass eine Metallleitung (110) zwischen den Pads (104') in den Ecken (108) des nicht leitenden Substrates (106) und an jedem benachbarten Pad (104) eingefügt ist, wobei über den Metallleitungen (110) ein erhöhter Bereich der Lötmaske (210) entlang der Metallleitungen (110) gebildet ist.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung bezieht sich auf Leiterplatten und Halbleiterpakete, insbesondere auf den Schutz vor Lötbrücken auf Leiterplatten und Halbleiterpaketen.
  • Hintergrund
  • Lötbrücken sind unbeabsichtigte elektrisch leitende Verbindungen zwischen zwei Leitern, die durch einen kleinen Lötpunkt entstehen. Bei der Herstellung von Halbleiterpaketen und bei der Leiterplattenmontage stellen Lötbrücken zwischen einer Halbleiterpackung und einer Leiterplatte bei der Herstellung einer Lötverbindung ein erhebliches Problem dar. Eine Verwerfung des Halbleiterpakets und/oder der Leiterplatte erhöht das Risiko von Lötbrücken bei Lötverbindungen zwischen dem Chip und dem Paket oder dem Paket und der Leiterplatte. Eine Verwerfung ist im Allgemeinen umso stärker, je weiter sie vom neutralen Punkt (d. h. von der Mitte der Packung aus) entfernt ist. Insofern ist die Gefahr von Lötbrücken an den Pads in den Eckbereichen oder Eckverbindungen am größten. Konventionelle Ansätze zur Vermeidung von Lötbrücken beinhalten eine Optimierung des Paket- und Leiterplatten-Designs und eine Auswahl von Paket- und Leiterplattenmaterialien, um die Verwerfung des Pakets und der Leiterplatte zu verhindern. Diese konventionellen Ansätze vermögen die Verwerfung jedoch nur im Rahmen gewisser Grenzen zu reduzieren. Hinzu kommt die hohe Komplexität, die mit dem Erreichen einer optimalen Lösung verbunden ist, z. B. aufgrund der Vielzahl möglicher Leiterplatten-Designs je nach Kundenwunsch, was wiederum zu einer Kostensteigerung von Leiterplatte und Paket führt.
  • US 2004 / 0 132 230 A1 offenbart ein Ballgrid Array Substrat, welches ein Substrat 101 umfasst, auf dem Metallpads 102 und eine damit verbundene Leitung 103 gebildet sind. Die Metallpads 102 und die Leitung 103 werden mit einer Lötmaske 104 bedeckt, welche anschließend teilweise mittels Laserbohrens entfernt wird, um eine Lötmaskenöffnung 106 über der Leitung 103 zu bilden.
  • WO 2008 / 094 714 A1 offenbart ein Ballgrid Array Substrat mit variierenden Öffnungsdurchmessern. Das Substrat umfasst ein Trägersubstrat 20, durch welches leitfähige Vias 21 gebildet sind.
  • Kontaktpads 23, 24 sind auf beiden Hauptoberflächen des Trägersubstrats 20 angeordnet und mittels einer Lötmaskenschicht 28 voneinander beabstandet. Öffnungen 25, 26 in der Lötmaskenschicht 28 sind so dimensioniert, dass ihre Durchmesser in einem Außenbereich des Trägersubstrats 20 kleiner sind als in einem zentralen Bereich des Trägersubstrats 20.
  • DE 10 2004 046 699 A1 offenbart eine Anordnung von zwei sich gegenüberliegenden Kontaktflächen 2, 3 welche mittels einer sich verfestigenden Flüssigkeit 1, beispielsweise Lot, verbunden werden. Die Kontaktflächen 2, 3 können an den Kontaktflächenrändern unterschiedliche Abstände D1, D2 aufweisen. Dadurch wird bei einem Zusammendrücken der Kontaktflächen 2, 3 verhindert, dass eine übermäßige Menge der Flüssigkeit 1 an der Stelle mit dem geringeren Abstand D2 austritt.
  • US 6 323 045 B1 offenbart eine Vorrichtung zum Ersetzen defekter Verbindungen durch alternative Verbindungen. Ein Dünnfilm 44, welcher eine defekte Verbindung 52 enthält, wird mit einem Keramiksubstrat 46 so verbunden, dass Lötpads 56 des Dünnfilms 44 mit Erfassungspads 60 des Keramiksubstrats 46 mittels einer Lötkugelverbindung 66 verbunden sind. Ein Reparaturpfad 58 stellt eine alternative Verbindung zu der defekten Verbindung 52 her.
  • Zusammenfassung
  • Es ist eine Aufgabe der vorliegenden Erfindung, einen Schutz vor unerwünschten Lötbrücken bereitzustellen. Diese Aufgabe wird gelöst durch die Ausführungsformen der Erfindung, die im Folgenden beschrieben sind.
  • Gemäß einer Ausführungform einer Leiterplatte zur mechanischen Unterstützung und elektrischen Verbindung elektronischer Komponenten umfasst die Leiterplatte ein nicht leitendes Substrat, mehrere elektrisch leitende Bahnen (traces) und Pads auf dem nicht leitenden Substrat und eine Lötmaske auf dem nicht leitenden Substrat, die die elektrisch leitenden Bahnen bedeckt. Metallleitungen sind so auf dem nicht leitenden Substrat unter der Lötmaske und entlang von zumindest zwei Seiten der Pads in den Ecken des nicht leitenden Substrats angeordnet, dass jeweils eine Metallleitung zwischen den Pads in den Ecken des nicht leitenden Substrates und jedem benachbarten Pad eingefügt ist. Die Metallleitungen bilden einen erhöhten Bereich in der Lötmaske entlang der Metallleitungen. Der erhöhte Bereich in der Lötmaske verhindert Lötbrücken in den Ecken des nicht leitenden Substrats beim Lötmittelrückfluss.
  • Gemäß der Ausführungform eines Halbleiterpakets umfasst das Halbleiterpaket ein nicht leitendes Substrat, einen Halbleiterchip, der auf einer ersten Seite des nicht leitenden Substrates angebracht ist, mehrere elektrisch leitende Bahnen und Pads, die auf einer zweiten Seite des nicht leitenden Substrates der ersten Seite gegenüberliegend angeordnet sind, und eine Lötmaske, die auf dem nicht leitenden Substrat angebracht ist und die elektrisch leitenden Bahnen bedeckt. Die Metallleitungen sind so auf der zweiten Seite des nicht leitenden Substrates unter der Lötmaske und entlang von zumindest zwei Seiten der Pads in Ecken des nicht leitenden Substrates angeordnet, dass eine Metallleitung zwischen den Pads in den Ecken des nicht leitenden Substrates und jedem benachbarten Pad eingefügt (interposed) ist. Die Metallleitungen bilden einen erhöhten Bereich in der Lötmaske entlang der Metallleitungen. Der erhöhte Bereich in der Lötmaske verhindert Lötbrücken in den Ecken des nicht leitenden Substrats beim Lötmittelrückfluss (solder reflow).
  • Gemäß der Ausführungform einer Halbleiteranordnung umfasst die Halbleiteranordnung eine Leiterplatte einschließlich eines nicht leitenden Substrates mit mehreren elektrisch leitenden Bahnen und Pads und eine Lötmaske, die die elektrisch leitenden Bahnen bedeckt, und ein Halbleiterpaket, das an der Leiterplatte befestigt ist. Die Halbleiterplatte umfasst einen Halbleiterchip, der an einer Seite eines nicht leitenden Substrates, welche der Leiterplatte abgewandt ist, angebracht wird, und mehrere elektrisch leitende Bahnen und Pads und eine Lötmaske, die die elektrisch leitenden Bahnen auf einer Seite des nicht leitenden Substrates auf der der Leiterplatte zugewandten Seite des nicht leitenden Substrates bedeckt. Mehrere Lötkontakthügel (solder bumps) verbinden die Pads der Leiterplatte mit den Pads des Halbleiterpakets. Metallleitungen sind auf dem nicht leitenden Substrat auf zumindest einer Leiterplatte und dem Halbleiterpaket unter der Lötmaske und entlang von zumindest zwei Seiten der Pads in den Ecken des nicht leitenden Substrates angeordnet, so dass eine Metallleitung zwischen den Pads in den Ecken des nicht leitenden Substrates, auf dem die Metallleitungen angeordnet sind, und an jedem benachbarten Pad eingefügt ist. Die Metallleitungen bilden einen erhöhten Bereich in der Lötmaske entlang der Metallleitungen. Der erhöhte Bereich in der Lötmaske verhindert Lötbrücken in den Ecken des nicht leitenden Substrats beim Lötmittelrückfluss.
  • Fachleute auf diesem Gebiet erkennen zusätzliche Merkmale und Vorteile beim Lesen der nun folgenden ausführlichen Beschreibung und Betrachten der beiliegenden Zeichnungen.
  • Figurenliste
  • Die Elemente der Zeichnungen sind untereinander nicht notwendigerweise maßstabsgerecht. Gleiche Bezugsziffern bezeichnen ähnliche Teile. Die Merkmale der diversen, dargestellten Ausführungen können kombiniert werden, sofern sie sich nicht gegenseitig ausschließen. Die Ausführungen sind in den Zeichnungen dargestellt und werden in der folgenden Beschreibung detailliert beschrieben.
    • 1 zeigt die Draufsicht einer Ausführung mit einer Leiterplatte mit Strukturen zum Schutz vor Lötbrücken.
    • 2 ist eine vergrößerte Darstellung der oberen linken Ecke der Leiterplatte in 1.
    • 3 zeigt die Draufsicht einer Ausführung mit einer Leiterplattenecke und Strukturen zum Schutz vor Lötbrücken.
    • 4 zeigt die Draufsicht einer anderen Ausführung mit einer Leiterplattenecke und Strukturen zum Schutz vor Lötbrücken.
    • 5 zeigt die Draufsicht einer weiteren Ausführung mit einer Leiterplattenecke und Strukturen zum Schutz vor Lötbrücken.
    • 6 zeigt eine weitere Draufsicht einer Ausführung mit einer Leiterplattenecke und Strukturen zum Schutz vor Lötbrücken.
    • 7, die die 7A und 7B einschließt, zeigt die Draufsicht einer Leiterplattenecke vor und nach Ausführung von Strukturen zum Schutz vor Lötbrücken gemäß einer Ausführung.
    • 8, die die 8A und 8B einschließt, zeigt die Draufsicht einer Leiterplattenecke vor und nach Ausführung von Strukturen zum Schutz vor Lötbrücken gemäß einer anderen Ausführung.
    • 9, die die 9A und 9B einschließt, zeigt die Draufsicht einer Leiterplattenecke vor und nach Ausführung von Strukturen zum Schutz vor Lötbrücken gemäß einer weiteren Ausführung.
    • 10 zeigt die Draufsicht einer Ausführung einer Halbleiteranordnung einschließlich Halbleiterpakets, das an einer Leiterplatte angebracht ist, und Strukturen zum Schutz vor Lötbrücken in den Ecken der Leiterplatte.
    • 11 zeigt die Draufsicht einer Ausführung einer Halbleiteranordnung einschließlich Halbleiterpakets, das an einer Leiterplatte angebracht ist, und Strukturen zum Schutz vor Lötbrücken in den Ecken des Pakets.
    • 12 zeigt die Draufsicht einer Ausführung einer Halbleiteranordnung einschließlich Halbleiterpakets, das an einer Leiterplatte angebracht ist, und Strukturen zum Schutz vor Lötbrücken in den Ecken der Leiterplatte und an der Packung.
  • Ausführliche Beschreibung
  • Die in dieser Spezifikation beschriebenen Ausführungen sehen ein Halbleiterpaketsubstrat und/oder eine Leiterplatte mit zusätzlichen Metallleitungen vor, die zwischen den Eingangs-/Ausgangspads oder in deren Bereich angeordnet sind, um die Bildung von Lötbrücken zu verhindern. Das Layout kann direkt auf das Halbleiterpaketsubstrat und/oder die Leiterplatte übertragen werden, ohne dass zusätzliche variable Kosten oder Verfahrenskosten - außer den Kosten einer einmaligen Designänderung oder Implementierung - zu erwarten sind.
  • 1 zeigt die Draufsicht einer Ausführung mit einer Leiterplatte 100, z. B. eine gedruckte Schaltung (Printed Circuit Board =PCB) zur mechanischen Unterstützung und elektrischen Verbindung elektronischer Komponenten unter Verwendung elektrisch leitfähiger Bahnen 102 und Pads 104, welche aus einem oder mehreren Metallblechen (z. B. Kupfer) bestehen, welche auf ein nicht leitendes Substrat 106 laminiert, geätzt oder anderweitig strukturiert werden. Die Leiterplatte 100 kann einseitig (z. B. eine Kupferschicht), zweiseitig (z. B. zwei Kupferschichten) oder mehrlagig (multi-layer) sein. Leiter auf verschiedenen Schichten können mit durchkontaktierten Löchern verbunden sein, die als Kontaktlöcher bezeichnet werden. Die Leiterplatte 100 kann in das Substrat 106 eingebettete Komponenten wie Kondensatoren, Widerstände oder aktive Bauelemente aufnehmen. Ein Halbleiterpaket mit einem Halbleiterchip kann auf der Leiterplatte 100 befestigt werden, wobei die Überlagerung des Halbleiterchips durch das gestrichelte Viereck mit der Bezeichnung ‚X‘ in 1 angegeben ist.
  • Eine Lötmaske ist auf dem nicht leitenden Substrat 106 angebracht und bedeckt die elektrisch leitenden Bahnen 102. Die Lötmaske wird in 1 nicht gezeigt, so dass die elektrisch leitenden Bahnen 102 und andere Metallstrukturen auf dem Substrat 106 gut sichtbar sind. Einige der elektrisch leitenden Verbindungen auf der Leiterplatte 100 werden zwecks Vereinfachung der Darstellung ebenfalls nicht gezeigt. Die Lötmaske - auch üblicherweise als Lötresist oder Lötstopplack bezeichnet -, ist eine dünne Schicht Polymer, die auf die elektrisch leitenden Bahnen 102 auf der Leiterplatte 100 aufgetragen wird, um vor Oxidation zu schützen und zu verhindern, dass sich während des Lötmetallrückflusses Lotbrücken zwischen eng beabstandeten Lötpads 104 bilden. Trotzdem können Lötbrücken auftreten, da die Lötmaske dünn ist (normalerweise zwischen 10 µm und 30 µm).
  • Um einen stärkeren Schutz gegen Lötbrücken zu gewährleisten, besonders in den Ecken 108 der Leiterplatte 100, wo das Problem der Lötbrücken erwartungsgemäß am größten ist, werden Metallleitungen 110 auf das nicht leitende Substrat 106 der Leiterplatte 100 unter der Lötmaske und entlang von zumindest zwei Seiten der Pads 104 in den Ecken 108 des Substrates 106 angeordnet, so dass eine Metallleitung 110 zwischen den Pads 104 in den Ecken 108 der Substrates 106 und jedem benachbarten Pad 104 eingefügt ist. Die Metallleitungen 110 können geätzt sein oder aus demselben Metallblech bestehen wie die elektrisch leitenden Bahnen 102 und Pads 104. Die Metallleitungen 110 bilden einen erhöhten Bereich in der Lötmaske entlang der Metallleitungen 110. Der erhöhte Bereich der Lötmaske fungiert als Damm oder Barriere, um Lötbrücken in den Ecken 108 des Substrats 106 während des Lötmetallrückflusses zu verhindern.
  • 2 ist eine vergrößerte Draufsicht der oberen linken Ecke der Leiterplatte 100, die in 1 gezeigt ist. Zwecks Vereinfachung der Darstellung werden die elektrisch leitenden Bahnen (Metallbahnen) 102 und die Lötmaske in 2 nicht gezeigt. Eine Metallleitung 110 ist zwischen dem am weitesten in der Ecke gelegenen Pad 104' und jedem benachbarten Pad 104 eingefügt, um Lötbrücken zwischen diesen Pads 104', 104 in den Ecken 108 während des Lötmetallrückflusses zu verhindern. Zusätzliche Metallleitungen 110 können zwischen einander benachbarten Pads 104, welche dem am weitesten in der Ecke (cornermost) gelegenen Pad 104' am nächsten liegen, vorgesehen werden, wie in 2 gezeigt.
  • 3 ist eine Draufsicht der unteren linken Ecke einer Leiterplatte 100 mit Metallleitungen 110, um zu verhindern, dass sich Lötbrücken in den Ecken 108 der Leiterplatte 100 bilden, wie eine andere Ausführung zeigt. Bei dieser Ausführung sind die Metallleitungen 110 elektrisch von den elektrisch leitenden Bahnen 102 und Pads 104, die auf dem nicht leitenden Substrat 106 angeordnet sind, isoliert.
  • 4 ist eine Draufsicht der unteren linken Ecke einer Leiterplatte 100 mit Metallleitungen 110, um zu verhindern, dass sich Lötbrücken in den Ecken 108 der Leiterplatte 100 bilden und entspricht einer weiteren Ausführung. Bei dieser Ausführung ist das am weitesten in der Ecke gelegene Pad 104' mit einem benachbarten Pad 104 durch eine Bahn 102 verbunden.
  • 5 ist eine Draufsicht der unteren linken Ecke einer Leiterplatte 100 mit Metallleitungen 110, um zu verhindern, dass sich Lötbrücken in den Ecken 108 der Leiterplatte 100 bilden, was einer weiteren Ausführung entspricht. Bei dieser Ausführung sind zumindest zwei Metallleitungen 110 zwischen dem am weitesten in der Ecke gelegenen Pad 104' und jedem benachbarten Pad 104 eingefügt.
  • 6 ist eine Draufsicht der unteren linken Ecke einer Leiterplatte 100 mit Metallleitungen 110, um zu verhindern, dass sich Lötbrücken in den Ecken 108 der Leiterplatte 100 bilden, was wiederum einer weiteren Ausführung entspricht. Bei dieser Ausführung sind zumindest einige der Metallleitungen 110 mit dem Pad 104', 104 in der Nähe der Metallleitung 110 oder der Bahn 102 verbunden, die mit Pad 104', 104 verbunden ist oder mit beiden. Auch enden gemäß dieser Ausführung zumindest einige der Metallleitungen 110 an einer Kante 112 des nicht leitenden Substrates 106, und dem am weitesten in der Ecke gelegene Pad 104' ist auf allen Seiten umgeben von benachbarten Metallleitungen 110 und der Kante 112 des Substrates 106. Die Metallleitungen 110, die sich in der Nähe dem am weitesten in der Ecke gelegenen Pad 104' befinden, können senkrecht zueinander und an einem Ende 114 verbunden sein, wie in 6 gezeigt. Diese benachbarten Metallleitungen 110, die an einem Ende 114 verbunden sind, können ebenfalls an der Kante 112 des nicht leitenden Substrates 106 enden. Ein Eckbereich 116 des nicht leitenden Substrats 106 zwischen der Kante 112 des Substrats 106 und dem am weitesten in der Ecke gelegenen Pad 104', das in dieser Ecke 108 des Substrats 106 angeordnet ist, kann frei von Metallleitungen 110 sein, wie in dem von der gestrichelten Linie eingegrenzten Bereich in 6 gekennzeichnet. Auch kann sich jede Metallleitung 110 in einem kürzeren Abstand zu einem Pad 104', 104 in den Ecken 108 des nicht leitenden Substrates 106 befinden als zu den benachbarten Pads 104', 104. Das heißt, dass die Metallleitungen 110 nicht genau in der Mitte zwischen benachbarten Pads 104', 104 liegen. Einige der Metallleitungen 110 können an beiden Enden mit den benachbarten Pads 104', 104 und/oder mit einer Bahn 102, welche mit einem Pad 104', 104 verbunden ist, verbunden sein, wie in der unteren rechten Ecke der 6 gezeigt.
  • 7, welche die 7A und 7B umfasst, zeigt eine Ausführung mit einer Ecke 108 eines vorhandenen Leiterplatten-Layouts nach einer Änderung der Metallleitungen 110, die die Bildung von Lötbrücken in der Ecke 108 der Leiterplatte 100 während des Lötmetallrückflusses verhindern. 7A zeigt das Leiterplatten-Layout vor der Änderung, und 7B zeigt das Leiterplatten-Layout nach der Änderung mit zusätzlichen Metallleitungen 110. Gemäß dieser Ausführung ist jede Metallleitung 110 mit dem Pad 104', 104, welches sich in der Nähe dieser Metallleitung 110 oder der Bahn 102 befindet, die mit dem Pad 104', 104 oder mit beiden verbunden ist, verbunden und bildet einen Damm oder eine Barriere, um Lötbrücken zu verhindern.
  • 8, welche die 8A und 8B umfasst, zeigt eine weitere Ausführung einer Ecke 108 eines vorhandenen Leiterplatten-Layouts nach der Änderung der Metallleitungen 110, die Lötbrücken in der Ecke 108 der Leiterplatte 100 während des Lötmetallrückflusses verhindern. 8A zeigt das Leiterplatten-Layout vor der Änderung, und 8B zeigt das Leiterplatten-Layout nach der Änderung mit zusätzlichen Metallleitungen 110. Die in 8 gezeigte Ausführung ist ähnlich der Ausführung in 7, allerdings haben die Metallleitungen 110 zum Schutz vor Lötbrücken ein unterschiedliches Layout.
  • 9, die die 9A und 9B umfasst, zeigt noch eine weitere Ausführung einer Ecke 108 eines vorhandenen Leiterplatten-Layouts nach der Änderung der Metallleitungen 110, die die Bildung von Lötbrücken in der Ecke 108 der Leiterplatte 100 während des Lötmetallrückflusses verhindern. 9A zeigt das Leiterplatten-Layout vor der Änderung, und 9B zeigt das Leiterplatten-Layout nach der Änderung mit zusätzlichen Metallleitungen 110. Die in 9 gezeigte Ausführung ist ähnlich der in 7 und 8 gezeigten Ausführungen; allerdings haben die Metallleitungen 110 zum Schutz vor Lötbrücken wiederum ein unterschiedliches Layout. In allen Fällen können die elektrisch leitenden Bahnen 102 eine Breite (WT) an der Kante des nicht leitenden Substrats 106 aufweisen, die schmaler als eine Breite (WML) der Metallleitungen 110 ist. In einer Ausführung haben die elektrisch leitenden Bahnen 102 eine Mindestbreite, die gemäß den Designregeln des Leiterplatten-Layouts an der Kante 112 des nicht leitenden Substrates 106 zulässig ist, und die Metallleitungen 110 haben die maximal zulässige Breite.
  • 10 zeigt im Querschnitt eine Teilansicht einer Halbleiteranordnung 200 und eines Halbleiterpakets 202, das auf einer Leiterplatte 204 befestigt ist. Der Teil der Halbleiteranordnung 200, der in 10 gezeigt wird, ist ein Eckbereich der Halbleiteranordnung 200. Die Leiterplatte 204 umfasst ein nicht leitendes Substrat 206 mit mehreren elektrisch leitenden Bahnen (in 10 nicht sichtbar) und Pads 208 sowie eine Lötmaske 210, die die elektrisch leitenden Bahnen bedeckt, wie beispielsweise oben beschrieben. Das Halbleiterpaket 202 umfasst einen Halbleiterchip, der an einer Seite 211 eines nicht leitenden Substrates 212, z. B. eines keramischen Substrats oder Laminats, welches der Leiterplatte 204 abgewandt ist, angebracht ist. Der Halbleiterchip ist auf 10 nicht sichtbar, kann aber die Leiterplatte 204 z. B. in der durch das gestrichelte Viereck mit der Bezeichnung ‚X‘ in 1 bezeichneten Weise überlagern. Das Halbleiterpaket 202 umfasst ferner mehrere elektrisch leitende Bahnen (in 10 nicht sichtbar) und Pads 214 sowie eine Lötmaske 216, die die elektrisch leitenden Bahnen auf einer Seite 213 des nicht leitenden Substrates 212 auf der der Leiterplatte 204 zugewandten Seite bedeckt. Lötkontakthügel (Lötmittelkugeln) 218 verbinden die Pads 208 der Leiterplatte 204 mit den Pads 214 des Halbleiterpakets 202.
  • Gemäß der Ausführung in 10 sind Metallleitungen 220, z. B. der oben beschriebenen Art, auf dem nicht leitenden Substrat 206 der Leiterplatte 204 unter der Lötmaske 210 und entlang von zumindest zwei Seiten der Pads 208 in den Ecken 222 des nicht leitenden Substrats 206 vorgesehen, so dass, wie oben beschrieben, eine Metallleitung 220 zwischen den Pads 208 in den Ecken 222 des nicht leitenden Substrats 206 der Leiterplatte 204 und jedem benachbarten Pad 208 eingefügt ist. Die Lötmaske 210 ist konform, daher bilden die Metallleitungen 220 einen erhöhten Bereich 224 in der Lötmaske 210 entlang den Metallleitungen 220. Der erhöhte Bereich 224 der Lötmaske 210 fungiert als Damm oder Barriere und verhindert, dass sich während des Rückflusses der Lötkontakthügel Lötbrücken in den Ecken 222 des Substrats 206 bilden.
  • Wie in 10 gezeigt, kann sich die Leiterplatte 204 und/oder das Halbleiterpaket 202 verwerfen. Wie in dieser Spezifikation oben erklärt, ist die Verwerfung häufig in den Ecken 222 der Halbleiteranordnung 200 am größten. Durch solche Verwerfungen können benachbarte Lötkontakthügel 218 während des Lötmittelrückflusses (d.h. wenn das Lötmittel flüssig ist) nach innen gedrückt werden. Das flüssige Lötmittel muss eine hohe Energie besitzen, um die Barriere, die der erhöhte Bereich 224 der Lötmaske 210 bildet, zu überwinden, was die Entstehung von Lötbrücken in den Ecken 222 des Substrats 206 wesentlich erschwert. Ohne die Metallleitungen 220 in den Eckbereichen 222 der Halbleiteranordnung 200 benötigt das flüssige Lötmittel weitaus weniger Energie, um die nur von der Lötmaske 210 gebildete Barriere ohne den durch die Metallleitungen 220 verursachten erhöhten Bereich 224, zu überwinden.
  • Zum Beispiel beträgt die Höhe (HSM) der Lötmaske 210 normalerweise zwischen 10 µm und 30 µm. Die Metallleitungen 220, die zum Schutz vor Lötbrücken in das Layout der Halbleiteranordnung aufgenommen werden, haben eine ungefähre Höhe (HML) zwischen 30 µm und 50 µm. Somit beträgt in dem erhöhten Bereich 224 der Lötmaske 210 die gesamte Höhe (HC), die sich aus der Lötbrücken-Barriere mit den Metallleitungen 220 und der Lötmaske 210 ergibt, zwischen 40 µm und 80 µm . Ohne diese zusätzliche Höhe wäre die Entstehung von Lötbrücken in den Ecken 222 der Halbleiteranordnung 200 wahrscheinlicher. Die Metallleitungen 220 können alle Konfigurationen, die oben in dieser Spezifikation unter Bezugnahme auf 1 bis 9 beschrieben wurden, aufweisen, um die Bildung vonLötbrücken zu verhindern.
  • 11 zeigt eine Querschnittsansicht einer weiteren Ausführung eines Eckbereichs einer Halbleiteranordnung 300, die eine Halbleiterpackung 202 umfasst, welche auf einer Leiterplatte 204 befestigt ist. Die in 11 gezeigte Ausführung ist ähnlich der in 10 gezeigten Ausführung, allerdings sind die Metallleitungen 302 auf dem nicht leitenden Substrat 212 der Halbleiterpackung 202 anstatt auf der Leiterplatte 204 angebracht. Die Metallleitungen 302 verlaufen unter der Lötmaske 216 und entlang von zumindest zwei Seiten der Pads 214, welche in den Ecken 304 des nicht leitenden Substrats 212 der Halbleiterpackung 202 angeordnet sind, so dass, wie oben beschrieben, eine Metallleitung 302 zwischen den Pads 214 in den Ecken 304 der Substrats 212 und jedem benachbarten Pad 214 eingefügt ist. Die Metallleitungen 302 bilden einen erhöhten Bereich 306 in der Lötmaske 216 entlang der Metallleitungen 220. Der erhöhte Bereich 306 der Lötmaske 216 fungiert als Damm oder Barriere, wie oben beschrieben, und verhindert während des Lötmittelrückflusses die Entstehung von Lötbrücken in den Ecken 304 des Halbleiterpakets 202. Die Metallleitungen 302 des Halbleiterpalets 202 sind normalerweise dünner als die auf der Leiterplatte 204, so dass die Gesamthöhe (HC) der Lötbrücken-Barriere, die durch die Metallleitungen 302 und die Lötmaske 216 erreicht wird, auf der Packung 202 geringer ist als auf der Leiterplatte 204, jedoch immer noch wirksam genug, um die Entstehung von Lötbrücken in den Ecken 304 des Pakets 202 zu verhindern. Die Metallleitungen 302 können alle Konfigurationen, die oben in dieser Spezifikation unter Bezugnahme auf 1 bis 9 beschrieben wurden, aufweisen, um die Bildung von Lötbrücken zu verhindern.
  • 12 zeigt die Querschnittsansicht einer weiteren Ausführung eines Eckbereichs einer Halbleiteranordnung 400, die ein Halbleiterpaket 202 umfasst, welches auf einer Leiterplatte 204 angebracht ist. Die in 12 gezeigte Ausführung kombiniert die Ausführungen der 10 und 11 insofern, als die Metallleitungen 220, 302 sowohl auf dem nicht leitenden Substrat 206, 212 der Leiterplatte 204 als auch auf dem Halbleiterpaket 202 angeordnet werden. Gemäß dieser Ausführung werden die Metallleitungen 220, 302 unter der Lötmaske 210, 216 und entlang von zumindest zwei Seiten der Pads 208, 214, die in den Ecken 222, 304 des nicht leitenden Substrats 206, 212 der Leiterplatte 204 und des Halbleiterpakets 202 angeordnet sind, verlegt. Die entstehenden erhöhten Bereiche 306 in der Lötmaske 216 des Halbleiterpakets 202 werden ausgerichtet auf die erhöhten Bereiche 224 in der Lötmaske 210 der Leiterplatte 204 und befinden sich gegenüber diesen Bereichen, wie in 12 gezeigt, wodurch die Höhe der Barriere zum Schutz vor Lötbrücken, die durch den Damm oder die Barriere in der Lötmaske 210, 216 sowohl auf der Leiterplatte 204 als auch auf dem Paket 202 entsteht, weiter ansteigt. Die Metallleitungen 220, 302 können alle Konfigurationen, die oben in dieser Spezifikation mit Bezug auf 1 bis 9 beschrieben wurden, aufweisen, um die Entstehung von Lötbrücken zu verhindern. Metallleitungen, die die Entstehung von Lötbrücken verhindern, können in anderen (nicht-Eckbereichen) Bereichen der Halbleiterpakete und Leiterplatten, die oben beschrieben wurden, vorgesehen werden.
  • Räumliche Begriffe, wie „unterhalb“, „unter“, „unterer“, „oberhalb“, „oberer“ und dergleichen werden zur Vereinfachung der Beschreibung verwendet, um die Positionierung eines Elementes relativ zu einem zweiten Element zu erklären. Diese Begriffe sollen verschiedene Ausrichtungen des Bauelements zusätzlich zu anderen Ausrichtungen als den in den Figuren beschriebenen erklären. Ferner werden auch Ausdrücke wie „erste“, „zweite“ und dergleichen verwendet, um verschiedene Elemente, Bereiche, Gebiete usw. zu beschreiben, die gleichfalls nicht einschränkend gemeint sind. In der gesamten Beschreibung beziehen sich gleiche Begriffe auf gleiche Elemente.
  • Wie in dieser Spezifikation verwendet, sind die Begriffe „aufweisend“, „beinhaltend“, „einschließlich“, „umfassend“ und dergleichen offene Begriffe, die das Vorhandensein der angegebenen Elemente oder Merkmale bezeichnen, aber nicht weitere Elemente oder Merkmale ausschließen. Die Artikel „ein/einer/eine“, und „der/die/das“ sollen Einzahl und Mehrzahl umfassen, sofern der Kontext nicht eindeutig etwas anderes angibt.
  • Angesichts der obigen Variationen und Anwendungen ist die vorliegende Erfindung weder durch die vorstehende Beschreibung noch durch die begleitenden Zeichnungen als eingeschränkt anzusehen. Stattdessen ist beabsichtigt, dass diese Erfindung einzig durch die folgenden Ansprüche und deren rechtliche Äquivalente beschränkt wird.

Claims (20)

  1. Leiterplatte (100) zum mechanischen Unterstützen und elektrischen Verbinden elektronischer Komponenten, wobei die Leiterplatte (100) umfasst: ein nicht leitendes Substrat (106); mehrere elektrisch leitende Bahnen (102) und Pads (104', 104), die auf dem nicht leitenden Substrat (106) angeordnet sind; eine Lötmaske (210), die auf dem nicht leitenden Substrat (106) angebracht ist und die elektrisch leitenden Bahnen (102) bedeckt und Metallleitungen (110), die auf dem nicht leitenden Substrat (106) unter der Lötmaske (210) und entlang von zumindest zwei Seiten der Pads (104'), die in den Ecken (108) des nicht leitenden Substrates (106) angeordnet sind, angeordnet sind, so dass eine Metallleitung (110) zwischen den Pads (104') in den Ecken (108) des nicht leitenden Substrates (106) und an jedem benachbarten Pad (104) eingefügt ist, wobei über den Metallleitungen (110) ein erhöhter Bereich der Lötmaske (210) entlang der Metallleitungen (110) gebildet ist.
  2. Leiterplatte (100) gemäß Anspruch 1, wobei die Metallleitungen (110) elektrisch von den elektrisch leitenden Bahnen (102) und den Pads (104', 104) isoliert sind.
  3. Leiterplatte (100) gemäß Anspruch 1, wobei zumindest einige der Metallleitungen (110) mit den Pads (104', 104) verbunden sind, die sich in der Nähe der Metallleitungen (110) oder der elektrisch leitenden Bahnen (102) befinden, welche mit den Pads (104', 104) oder mit beiden verbunden sind.
  4. Leiterplatte (100) gemäß Anspruch 1, wobei zumindest zwei Metallleitungen (110) zwischen dem am weitesten in der Ecke (108) gelegenen Pad (104') in jeder Ecke (108) des nicht leitenden Substrates (106) und den benachbarten Pads (104) eingefügt sind.
  5. Leiterplatte (100) gemäß Anspruch 1, wobei zumindest einige der Metallleitungen (110) an einer Kante des nicht leitenden Substrates (106) enden.
  6. Leiterplatte (100) gemäß Anspruch 1, wobei das am weitesten in der Ecke (108) gelegene Pad (104')in jeder Ecke (108) des nicht leitenden Substrates (106) von allen Seiten von benachbarten Metallleitungen (110) und einer Kante des nicht leitenden Substrats (106) umgeben ist.
  7. Leiterplatte (100) gemäß Anspruch 6, wobei in jeder Ecke (108) des nicht leitenden Substrats (106) die Metallleitungen (110), die sich benachbart der am weitesten in der Ecke (108) gelegenen Pads (104') befinden, rechtwinklig zueinander erstrecken und an einem Ende verbunden sind.
  8. Leiterplatte (100) gemäß Anspruch 7, wobei die Metallleitungen (110), die sich benachbart der am weitesten in der Ecke (108) gelegenen Pads (104') befinden, an der Kante des nicht leitenden Substrates (106) enden.
  9. Leiterplatte (100) gemäß Anspruch 1, wobei ein Eckbereich des nicht leitenden Substrats (106) zwischen einer Kante des nicht leitenden Substrats (106) und dem am weitesten in der Ecke (108) gelegenen Pad (104') in jeder Ecke (108) des nicht leitenden Substrats (106) frei von den Metallleitungen (110) ist.
  10. Leiterplatte (100) gemäß Anspruch 1, wobei die elektrisch leitenden Bahnen (102) an einer Kante des nicht leitenden Substrates (106) eine Breite aufweisen können, die schmaler ist als eine Breite der Metallleitungen (110).
  11. Leiterplatte (100) gemäß Anspruch 1, wobei ein Abstand der Metallleitungen (110) zu den Pads (104') in den Ecken (108) des nicht leitenden Substrats (106) kleiner ist als zu den benachbarten Pads (104).
  12. Halbleiterpaket (202), umfassend: ein nicht leitendes Substrat(106); einen Halbleiterchip, der an einer ersten Seite des nicht leitenden Substrats (106) angebracht ist; eine Mehrzahl von elektrisch leitenden Bahnen (102) und Pads (104', 104), die an einer zweiten Seite des nicht leitenden Substrates (106) der ersten Seite gegenüberliegend angebracht ist; eine Lötmaske (210), die auf dem nicht leitenden Substrat (106) angebracht ist und die elektrisch leitenden Bahnen (102) bedeckt und Metallleitungen (110), die so auf der zweiten Seite des nicht leitenden Substrates (106) unter der Lötmaske (210) und entlang von zumindest zwei Seiten der Pads (104') in den Ecken (108) des nicht leitenden Substrates (106) angeordnet sind, dass eine Metallleitung (110) zwischen den Pads (104') in den Ecken (108) des nicht leitenden Substrats (106) und jedem benachbarten Pad (104) eingefügt ist, wobei über den Metallleitungen (110) ein erhöhter Bereich der Lötmaske (210) entlang der Metallleitungen (110) gebildet ist.
  13. Halbleiteranordnung (400), umfassend: Leiterplatte (100) mit einem nicht leitenden Substrat (106) und einer Mehrzahl von elektrisch leitenden Bahnen (102) und Pads (104', 104) und einer Lötmaske (210), die die elektrisch leitenden Bahnen (102) bedeckt; Halbleiterpaket (202), das an der Leiterplatte (100) angebracht ist, mit einem Halbleiterchip, der an einer Seite eines nicht leitenden Substrats (106) angebracht ist, die der Leiterplatte (100) abgewandt ist, und einer Mehrzahl von elektrisch leitenden Bahnen (102) und Pads (104', 104) und einer Lötmaske (210), die die elektrisch leitenden Bahnen (102) auf einer der Leiterplatte (100) zugewandten Seite des nicht leitenden Substrats (106) bedeckt; eine Mehrzahl von Lötkontakthügel, die die Pads (104', 104) der Leiterplatte (100) mit den Pads des Halbleiterpakets (202) verbinden, und Metallleitungen (110), die so auf zumindest einem von der Leiterplatte (100) und dem Halbleiterpaket (202) unter der Lötmaske (210) und entlang von zumindest zwei Seiten der Pads (104') in den Ecken (108) des nicht leitenden Substrats (106) angeordnet sind, dass eine Metallleitung (110) zwischen den Pads (104') in den Ecken (108) des nicht leitenden Substrates (106), auf denen die Metallleitungen (110) angeordnet sind, und jedem benachbarten Pad (104) eingefügt ist, wobei sich über den Metallleitungen (110) entlang der Metallleitungen (110) ein erhöhter Bereich der Lötmaske (210) bildet.
  14. Halbleiteranordnung (400) gemäß Anspruch 13, wobei die Metallleitungen (110) auf dem nicht leitenden Substrat (106) sowohl des Halbleiterpakets (202) als auch der Leiterplatte (100) angeordnet sind.
  15. Halbleiteranordnung (400) gemäß Anspruch 14, wobei die erhöhten Bereiche in der Lötmaske (210) der Halbleiterpackung auf die erhöhten Bereiche in der Lötmaske (210) der Leiterplatte (100) ausgerichtet sind und diesen gegenliegen.
  16. Halbleiteranordnung (400) gemäß Anspruch 13, wobei die Metallleitungen (110) von den elektrisch leitenden Bahnen (102) und Pads (104', 104) des nicht leitenden Substrats (106), auf dem die Metallleitungen (110) angeordnet sind, elektrisch isoliert sind.
  17. Halbleiteranordnung (400) gemäß Anspruch 13, wobei zumindest zwei Metallleitungen (110) zwischen dem am weitesten in der Ecke (108) gelegenen Pad (104') in jeder Ecke (108) des nicht leitenden Substrates (106), auf dem die Metallleitungen (110) angeordnet sind, und den benachbarten Pads (104) eingefügt sind.
  18. Halbleiteranordnung (400) gemäß Anspruch 13, wobei das am weitesten in der Ecke (108) gelegene Pad (104') in jeder Ecke (108) des nicht leitenden Substrates (106), auf dem die Metallleitungen (110) angeordnet sind, von allen Seiten von benachbarten Metallleitungen (110) und einer Kante des nicht leitenden Substrates (106) umgeben ist.
  19. Halbleiteranordnung (400) gemäß Anspruch 18, wobei die Metallleitungen (110), die dem am weitesten in der Ecke (108) gelegenen Pad (104') in jeder Ecke (108) des nicht leitenden Substrates (106), auf dem Metallleitungen (110) angeordnet sind, benachbart sind, sich senkrecht zueinander erstrecken und an einem Ende verbunden sind.
  20. Halbleiteranordnung (400) gemäß Anspruch 19, wobei die Metallleitungen (110), die dem am weitesten in der Ecke (108) gelegenen Pad (104') in jeder Ecke (108) des nicht leitenden Substrats (106), auf dem die Metallleitungen (110) angeordnet sind, benachbart sind, an der Kante des nicht leitenden Substrats (106) enden.
DE102014116522.5A 2013-11-12 2014-11-12 Strukturen zum Schutz vor Lötbrücken bei Leiterplatten, Halbleiterpaketen und Halbleiteranordnungen Active DE102014116522B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/077,642 US10085353B2 (en) 2013-11-12 2013-11-12 Solder bridging prevention structures for circuit boards and semiconductor packages
US14/077,642 2013-11-12

Publications (2)

Publication Number Publication Date
DE102014116522A1 DE102014116522A1 (de) 2015-05-13
DE102014116522B4 true DE102014116522B4 (de) 2021-10-14

Family

ID=52991067

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014116522.5A Active DE102014116522B4 (de) 2013-11-12 2014-11-12 Strukturen zum Schutz vor Lötbrücken bei Leiterplatten, Halbleiterpaketen und Halbleiteranordnungen

Country Status (3)

Country Link
US (1) US10085353B2 (de)
CN (1) CN104637906B (de)
DE (1) DE102014116522B4 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105355575A (zh) * 2015-11-17 2016-02-24 常州市武进区半导体照明应用技术研究院 半导体封装过程中保护焊点免受污染的方法
US20190067232A1 (en) * 2017-08-31 2019-02-28 Micron Technology, Inc. Method for Solder Bridging Elimination for Bulk Solder C2S Interconnects
US11508669B2 (en) * 2019-08-30 2022-11-22 Nxp B.V. Method and apparatus for improved circuit structure thermal reliability on printed circuit board materials

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6323045B1 (en) 1999-12-08 2001-11-27 International Business Machines Corporation Method and structure for top-to-bottom I/O nets repair in a thin film transfer and join process
US20040132230A1 (en) 2002-12-23 2004-07-08 Dong-Hern Kim Ball grid array substrate and method for preparing the same
DE102004046699A1 (de) 2004-09-24 2006-04-13 Infineon Technologies Ag Anordnung zum Verbinden von Kontaktflächen durch eine sich verfestigende Flüssigkeit
WO2008094714A1 (en) 2007-01-30 2008-08-07 Freescale Semiconductor Inc. Varied solder mask opening diameters within a ball grid array substrate

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0555229A (ja) 1991-08-23 1993-03-05 Nec Corp 半導体装置
TWI241702B (en) * 2003-07-28 2005-10-11 Siliconware Precision Industries Co Ltd Ground pad structure for preventing solder extrusion and semiconductor package having the ground pad structure
CN1747157A (zh) 2004-09-07 2006-03-15 日月光半导体制造股份有限公司 高密度布线的覆晶封装基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6323045B1 (en) 1999-12-08 2001-11-27 International Business Machines Corporation Method and structure for top-to-bottom I/O nets repair in a thin film transfer and join process
US20040132230A1 (en) 2002-12-23 2004-07-08 Dong-Hern Kim Ball grid array substrate and method for preparing the same
DE102004046699A1 (de) 2004-09-24 2006-04-13 Infineon Technologies Ag Anordnung zum Verbinden von Kontaktflächen durch eine sich verfestigende Flüssigkeit
WO2008094714A1 (en) 2007-01-30 2008-08-07 Freescale Semiconductor Inc. Varied solder mask opening diameters within a ball grid array substrate

Also Published As

Publication number Publication date
CN104637906A (zh) 2015-05-20
US20150131249A1 (en) 2015-05-14
DE102014116522A1 (de) 2015-05-13
US10085353B2 (en) 2018-09-25
CN104637906B (zh) 2017-10-13

Similar Documents

Publication Publication Date Title
DE69200500T2 (de) Gestufte Mehrlagenverbindungsplatte und Herstellungsmethoden.
DE102004045719B4 (de) Gedruckte-Schaltungsplatine-Testzugangspunktstrukturen und Verfahren zum Herstellen derselben
DE102006001398A1 (de) Eingebetteter Mehrschichtchipkondensator und Leiterplatte mit einem solchen Kondensator
DE102015102528B4 (de) Ein Verfahren zum Verbinden eines Halbleiter-Package mit einer Platine und ein Halbleiter-Package
DE102005014665A1 (de) Substrat zur Herstellung einer Lötverbindung mit einem zweiten Substrat
DE112011100650T5 (de) Trägerplatine und struktur von dieser
DE102012020477A1 (de) Gedruckte Schaltung und elektronische Vorrichtung mit der gedruckten Schaltung
DE102015202256B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung und Positionslehre
DE102007029713A1 (de) Leiterplatte und Verfahren zu deren Herstellung
DE102016218867A1 (de) Elektronische Schaltungsvorrichtung
DE69637246T2 (de) Leiterplatte zur montage elektronischer bauelemente
DE102014116522B4 (de) Strukturen zum Schutz vor Lötbrücken bei Leiterplatten, Halbleiterpaketen und Halbleiteranordnungen
DE10259881A1 (de) Chippaket und Verfahren zu seiner Herstellung
DE60034948T2 (de) Wärmedurchgangslöcher in einer Leiterplatte, um Wärme von oberflächenmontierten elektronischen Bauteilen weg durch die Leiterplatte zu leiten
DE4417670A1 (de) Verbessertes TAB-Band
DE102014222601B4 (de) Vorrichtung mit montierten elektronischen Komponenten und Halbleitervorrichtung mit derselben
DE102019128915A1 (de) Verbund-durchkontaktierungs-hf-übergangsstruktur in einer mehrschichtigen hochdichten verschaltung
AT398876B (de) Zwei- oder mehrlagige leiterplatte
DE102011004543B4 (de) Widerstand, Leiterplatte und elektrisches oder elektronisches Gerät
DE10260005A1 (de) Chippaket und Verfahren zu seiner Herstellung
EP2260511B1 (de) Bauelementanordnung und verfahren zur herstellung einer bauelementanordnung
DE102013221120A1 (de) Steuerungseinrichtung
DE69019713T2 (de) Impedanz-angepasste vertikalen leiter in einem Metall-Dielektrikum-Mehrschichtsubstrat.
DE102016101757A1 (de) Schaltungsmodul mit oberflächenmontierbaren unterlagsblöcken zum anschliessen einer leiterplatte
DE102020116233A1 (de) Schaltungsträger mit Anschlussflächenfeld und Verfahren zum Herstellen eines Anschlussflächenfelds auf einem Schaltungsträger

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative