DE2017172C3 - Halbleiteranordnung, die eine Passivierungsschicht an der Halbleiteroberfläche aufweist - Google Patents
Halbleiteranordnung, die eine Passivierungsschicht an der Halbleiteroberfläche aufweistInfo
- Publication number
- DE2017172C3 DE2017172C3 DE2017172A DE2017172A DE2017172C3 DE 2017172 C3 DE2017172 C3 DE 2017172C3 DE 2017172 A DE2017172 A DE 2017172A DE 2017172 A DE2017172 A DE 2017172A DE 2017172 C3 DE2017172 C3 DE 2017172C3
- Authority
- DE
- Germany
- Prior art keywords
- layer
- semiconductor
- collecting electrode
- per
- semiconductor arrangement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 title claims description 40
- 238000002161 passivation Methods 0.000 title claims description 12
- 239000012535 impurity Substances 0.000 claims description 10
- 239000004020 conductor Substances 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 5
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 claims description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 2
- 238000009792 diffusion process Methods 0.000 claims description 2
- 239000011574 phosphorus Substances 0.000 claims description 2
- 229910052698 phosphorus Inorganic materials 0.000 claims description 2
- 239000000463 material Substances 0.000 description 11
- 150000002500 ions Chemical class 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 239000002800 charge carrier Substances 0.000 description 6
- 238000005538 encapsulation Methods 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 239000011521 glass Substances 0.000 description 5
- 230000005669 field effect Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 238000009826 distribution Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- -1 can Substances 0.000 description 2
- 239000002775 capsule Substances 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052708 sodium Inorganic materials 0.000 description 2
- 239000011734 sodium Substances 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- DLYUQMMRRRQYAE-UHFFFAOYSA-N tetraphosphorus decaoxide Chemical compound O1P(O2)(=O)OP3(=O)OP1(=O)OP2(=O)O3 DLYUQMMRRRQYAE-UHFFFAOYSA-N 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- ZLMJMSJWJFRBEC-UHFFFAOYSA-N Potassium Chemical compound [K] ZLMJMSJWJFRBEC-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910052783 alkali metal Inorganic materials 0.000 description 1
- 150000001340 alkali metals Chemical class 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000005247 gettering Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 229910052744 lithium Inorganic materials 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229910052700 potassium Inorganic materials 0.000 description 1
- 239000011591 potassium Substances 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
- Electrodes Of Semiconductors (AREA)
- Semiconductor Memories (AREA)
Description
Die Erfindung betrifft eine Halbleiteranordnung, die eine Passivierungsschicht aus thermisch gewachsenem
Oxid sowie eine ladungsstabilisierende Phosphorsilikatschicht an der Halbleiteroberfläche aufweist.
Die Ladungsstabilisierung von SiO2-Passivierungsschichten
durch Phosphorsilikatschichten ist aus IBM Journal, Bd. 8 (1964), H. 4, Seiten 376 bis 384 bekannt
geworden.
Bei der Herstellung stark verkleinerter integrierter
Schaltungen und insbesondere bei der Erstellung der Parallelität der Bit-Leiter einer großen Anzahl monolithischer
Speichervorrichtungen ergeben sich besondere Schwierigkeiten durch das Auftreten übermäßig großer
Leckströme und bei integrierten Schaltungen tritt besonders ein Muster aus leitenden und zwischenverbindenden
metallischen Gebieten hervor, die sich über die mit «inem Oxid bedeckten Oberfläche des
monolithischen Chips ausbreiten. Diese Schicht ist eine dielektrische Schicht, z. B. Glas. Das zwischenliegende
Metall liegt dabei in der Zwischenzone zwischen einer Schicht aus thermischen Oyidmaterial und einer Schicht
aus einkapselndem oder isolierendem Glas. Durch das Glas sind Löcher geätzt, um elektrische Verbindungen
zwischen verschiedenen Gebieten und den Paketklemmen herzustellen. Die Gesamtvorrichtung ist außerdem
in eine Kapsel, Dose, Plastik oder dgl. eingeschlossen.
Es ist experimentell gefunden worden, daß Verunreinigungen aus Alkalimetall, zum Beispiel Natrium, das im
Prozeßmaterial oder im Kapselmaterial enthalten ist,
durch die Passivierung hinabwandern und das Halbleitermaterial verunreinigen. Diese Verunreinigungen
wirken wie bewegliche positive Ladungszentren, welche die relativ niedrig dotierten Halbieitergebiete vom
P-Typ im monolithischen Chip zum entgegengesetzten N-Typ-Bereich invertieren. Dies führt zu einer merklichen
Steigerung des Leckstromes der Halbleiteranordnung, wie bereits in der US-Patentschrift 33 35 340
erörtert wurde.
Es ist bekannt, daß durch Bildung einer oberen Oberfläche aus Phosphorsilikat über der Schicht aus
thermisch hergestelltem Oxid vor dem Metallisieren bewegliche Ladungen an der Grenzfläche der Oxidschicht
und der Oberfläche aus Phosphorsilikat abgefangen werden können.
Durch die US-Patentschrift 33 63 152 ist es bereits bekanntgeworden, eine leitende Schicht über der
passivierenden Schicht eines Einzeltransistors anzuordnen und dabei ein negatives Potential anzuwenden. Bei
dieser bekannten Halbleiteranordnung wurde jedoch nicht das Problem der Verhütung von Ladungsinversion
in Betracht gezogen.
Die der Erfindung zugrunde liegende Aufgabe besteht nun darin, P-Typ-Inversionen im N-Typ-Bereich
bei mit einer dielektrischen, passivierten Deckschicht bekapselter, integrierten, monolythisch-integrierten und
anderen Halbleiteranordnungen zu vermeiden oder zumindest erheblich einzudämmen.
Für eine Halbleiteranordnung mit PN-Obergängen, die eine Passivierungsschicht aus thermisch gewachsenem
Oxid sowie einer ladungsstabilisierende Phosphorsilikatschicht an der Halbleiteroberfläche aufweist,
besteht danach die Erfindung darin, daß eine negativ geladene Auffangelektrode auf der Phosphorsilikatschicht
gegebenenfalls unter Zwischenfügung einer Isolierschicht so angeordnet ist, daß sie sich flächenhaft
über das Gebiet des PN-Überganges erstreckt und daß die Auffangelektrode eine Schichtdicke von 500 bis
700 nm aufweist
Die negativ aufgeladene Auffangelektrode nach der Erfindung kann auch bei der Herstellung von Feldeffekttransistoren
verwendet werden. Sie kann dagegen verwendet werden, um Leckströme zwischen Halbleiteranordnungen
zu isolieren oder zu verhindern. Sie kann weiterhin dazu verwendet werden, um Verunreinigungen
aus positiven Ionenmetallen abzufangen.
Durch Anbringen einer metallischen, leitenden oder abfangenden Elektrode über der passivierenden Schicht
und durch Verbindung der Elektrode mit der negativen Klemme einer Stromquelle wird die Elektrode bewegliche
positive Ladungszentren anziehen und einfangen. Solange wie die Elektrode mit negativer Spannung
gespeist ist, können positive Ladungszentren die Oberfläche des Halbleitermaterials nicht erreichen, um
auf diese Weise eine Inversion herbeizuführen.
Die aufgeladene Auffangelektrode hindert bewegliche Ladungsträger an der Bewegung durch die
Phosphorsilikatschicht zu den P-Typ-Flächen der Oberfläche des Halbleitermaterials. Die Phosphorsilikatschicht
und die Auffangelektrode arbeiten somit zusammen, um eine Inversion in den P-Typ-Bereichen
oder eine Verstärkung der N -Typ- Bereiche zu verhindern.
Die Erfindung sei nachstehend anhand der Zeichnung für eine beispeilsweise Ausführungsform näher erläutert:
F i g. 1 ist eine isometrische Darstellung einer Halbleiteranordnung, welche gemäß der Erfindung eine
Auffangelektrode enthält.
Fig.2 ist eine Querschnittsdarstellung einer Feldeffektanordnung,
welche eine Elektrode gemäß der Erfindung zum Auffangen von Ladungen und/oder eine
isolierende Vorrichtung enthält.
F i g. 3 ist ehe andere Ausführungsform der Erfindung
nach F i g. 2.
Fig.4 ist eine logarithmische Darstellung des
Auffangelektrodenpotentiales, normalisiert auf 100 nm der Dicke des Siliciumdioxids zur Inversionsverhinderung
bei verschiedenen Konzentrationen der Verunreinigungen pro cm3 im Halbleitermaterial.
In F i g. I ist mit 1 eine Schicht aus halbleitendem
Material bezeichnet Diese schließt eine Fläche 2 ein, welche die üblichen monolithischen Schaltungen mit
ihren PN-Übergängen zwischen Zonen verschiedenen Leitungstyps enthält. Obgleich derartige Halbleiterschaltungen
meist mit vielen Schaltungen in benachbarten Bereichen eines Halbleiterplättchens hergestellt
werden, ist in F i g. 1 zur Erleichterung der Erklärung nur ein Chip mit einer einzelnen Schaltung dargestellt
Unmittelbar über oder daneben enthält die Halbleiterschicht 1 eine Schicht 3 aus isolierendem Material.
Dieses Material besteht insbesondere aus thermisch hergestelltem Oxidmaterial mit einer Schicht 4 aus
Phosphorsilikat
Die Bildung einer solchen Phosphorsilikatschicht ist an sich bereits durch die US-Patentschrift 33 43 049
bekanntgeworden. Die Phosphorsilikatschicht ist eine Mischung des thermischen Oxides mit Phosphorpentoxid.
Auf der Schicht 4 befindet sich eine Anzahl metallischer Gebiete oder leitender Bereiche 5, 6 und 7
wie man sie bei der Herstellung integrierter Schaltungen verwendet Diese Bereiche werden von den
Schichten 3 und 4 getragen und sind, was nicht besonders gezeigt ist, mit dem Halbleiter 2 entsprechend
der zu konstruierenden Schaltung verbunden.
Unmittelbar über und neben der Schicht 4 und den Gebieten ist eine Schicht 8 für die Einkapselung
und/oder Isolation des Halbleiterkörpers und des metallischen Materials, insbesondere aus Glas oder
Siliciumnitrid vorgesehen. Die Glasschicht kann durch das in der US-Patentschrift 32 47 428 beschriebene
Verfahren hergestellt werden. Eine Anzahl von äußeren Kontaktverlängerungen oder Kontaktklemmen 9, 10
und 11 sind vorgesehen. Die Herstellung geschieht mit den üblichen photolithographischen Verfahren und
Ätzmethoden. Zusätzliche, in der Zeichnung nicht besonders dargestellte Schichten, die der Schicht 3
ähnlich sind, können auf die Schicht 8 aufgetragen werden und schließen leitende Teile zum Anschluß an
die Stromkreisteile 5, 6 und 7 durch geeignete, nicht besonders gezeigte Mittel ein.
In dieser Anordnung dient die Schicht 8 als isolation zwischen den leitenden Teilen. Die Auffangelektrode ist
demgemäß nicht auf ein einzelnes Niveau der Passivierung und Einkapselung beschränkt.
Im Falle dieses Ausführungsbeispieles ist angenommen, daß die Schaltung derart konstruiert ist, daß der
Kontaktanschluß 9 ein negatives Potential, welches vorzugsweise das am stärksten negative Potential beim
Anschluß der Halbleiteranordnung ist, aufnimmt. Es kann jedoch eine getrennte negative Potentialquelle
verwendet werden. Eine leitende Elektrode 12 ist als Auffang auf der oberen Oberfläche der Schicht 6
angeordnet, welche über den Leiter 13 mit dem Anschluß 9 verbunden ist und sich über die gesamte
Fläche oder einen Teil des Bereiches 2 in der Schicht 1
erstreckt
Der Leiter 13 kann einen hohen Widerstand haben. Der Widerstand kann in den Halbleiterkörper 1 durch
die Diffusion hergestellt werden und in geeigneter Weise mit dem Leiter 13 verbunden sein. Die negativ
geladene Auffangelektrode 12 zieht dann die beweglichen positiven Ladungen an.
Die Auffangselektrode 12 kann zusätzlich die Phosphorsilikatschicht 4 ergänzen, indem sie die beweglichen Verunreinigungen innerhalb der thermischen Schicht 3 anzieht, und zwar insbesondere dort wo die Schicht 4 in ihrer Dicke und/oder Dotierungskonzentration entsprechend ihrem konstruktiven Aufbau beschränkt ist Die beweglichen Ladungen erreichen
Die Auffangselektrode 12 kann zusätzlich die Phosphorsilikatschicht 4 ergänzen, indem sie die beweglichen Verunreinigungen innerhalb der thermischen Schicht 3 anzieht, und zwar insbesondere dort wo die Schicht 4 in ihrer Dicke und/oder Dotierungskonzentration entsprechend ihrem konstruktiven Aufbau beschränkt ist Die beweglichen Ladungen erreichen
deshalb nicht den P-Typ-Bereich in der PN-Übergangszone2,
und die Ladungsträgerinversion wird vermieden.
Die Auffangelektrode 12 muß eine Dicke haben, die
groß genug ist damit diese als Äquipotentialfläche dienen kann. Nach einer vorteilhaften Ausführungsform
ist diese Dicke etwa 500 bis 700 nm. Die Auffangelektrode 12 kann irgendeine Form haben und braucht nicht
notwendig die in F i g. 1 gezeigte Form aufzuweisen. Die Lage der Auffangelektrode 12 liegt über den Bereichen,
die gegen eine Ladungsträgerinversion oder Verstärkung anfällig sind. Es können auch mehrere Auffangelektroden
in verschiedenen Niveaus angeordnet werden.
Die Kontaktklemmen 10 und 11 würden normalerweise durch einen Metallniederschlag und durch einen Ätzprozeß in konventioneller Weise über Öffnungen in der Einkapselungsschicht 8 hergestellt werden. Die Auffangelektrode 12 kann während deselben Verfahrensintervalles aufgebracht werden wie das Kontaktmetall. Wenn zum Beispiel eine Chrom-Kupfer-Gold-Elektrode als Kontaktmetall bevorzugt wird, könnte diese auch als Elektrodenmetall dienen. Andererseits kann Molybdän oder Aluminium als Material für die Elektrode verwendet werden.
Die Kontaktklemmen 10 und 11 würden normalerweise durch einen Metallniederschlag und durch einen Ätzprozeß in konventioneller Weise über Öffnungen in der Einkapselungsschicht 8 hergestellt werden. Die Auffangelektrode 12 kann während deselben Verfahrensintervalles aufgebracht werden wie das Kontaktmetall. Wenn zum Beispiel eine Chrom-Kupfer-Gold-Elektrode als Kontaktmetall bevorzugt wird, könnte diese auch als Elektrodenmetall dienen. Andererseits kann Molybdän oder Aluminium als Material für die Elektrode verwendet werden.
Die F i g. 2 zeigt eine Feldeffektanordnung mit einem P-Typ-Substrat 1' sowie mit den N-Typ-Zonen 2a und
26. Diese Zonen arbeiten als Source- bzw. Drain-Zone. Die Schicht 3' repräsentiert die Passivierungsschichten
und schließt eine aktive Gate-Oxidzone ein. Sie enthält auch die Passivierung für die metallische Zwischenverbindung.
Eine Einkapselungsschicht 8', vorzugsweise aus Glas, Nitrid oder dergleichen, bedeckt die Passivierung und
das Verbindungsmetall. Auf der Einkapselungsschicht ist, wie in F i g. 1 beschrieben, eine Auffangelektrode 12'
gebildet. Diese zieht die beweglichen positiven Ladungen in der Schicht 8' in Ergänzung mit der Wirkung der
Phosphorsilikatschicht 4' an. In der Schicht 8' sind geeignete Durchgangsöffnungen gebildet, um Verbindüngen
mit Stromquellen und Schaltungsteilen herstellen zu können. Der negative Anschluß für die
Auffangselektrode 12' kann, wie in Verbindung mit Fig. 1 bereits beschrieben, eine getrennte Zufuhr sein.
Eine andere Feldeffektstruktur ist in F i g. 3 gezeigt.
Eine andere Feldeffektstruktur ist in F i g. 3 gezeigt.
Hierbei ist die Auffangelektrode 12" auf die Passivierungsschichten
3" und 4" aufgebracht. Diese wird durch die Einkapselungsschicht 8" bedeckt. Die Auffangelektrode
12" kann den gesamten Zwischenraum oder einen Teil des Zwischenraumes zwischen der Source-Elektrode
unH der Gain-Elektrode bedecken. Der Elektrode
kann ein negatives Potential durch geeignete, in der Zeichnung nicht besonders dargestellte Mittel, wie in
den Fig. 1 und 2 vorgeschlagen, zugeführt werden. Im
Falle der F i g. 3 zieht die Auffangelektrode bewegliche
Ladungen aus der darüberliegenden Schicht 8" ab, während im Falle der Fig.2 die auffangende Schicht
von der darunterliegenden Schicht 8' Ladungen abzieht. Die Fig.4 veranschaulicht den Mechanismus der
Ladungsansammlung in der Einkapselungsschicht 8, der Phosphorsilikatschicht 4, der Passivierungsschicht 3 und
dem Halbleiter 1 für den Fall einer Metalloxid-Halbleiter-Kapazitanz.
Die Ladungen pro cm2 im Halbleiter 1 sind in Fig.4 Abszissenwerte. Es gilt hierfür die
folgende Gleichung 1:
In dieser Gleichung sind
Nm = Gesamtzahl der Ionen pro cm2 in den verschiedenen
Oxidschichten 3,4 und 8 in F i g. 1;
ΛΛ.// = Effektive Zahl der induzierten Ionen-Ladungen
pro cm2 in der Silciumschicht 1 von Fig. 1;
q = Einheitsbetrag der in Coulomb gemessenen Ladungen;
χ = Dicke des Dielektrikums, gemessen gegenüber der Siliciumschicht 1 nach F i g. 1 von der
Auffangpotentialbelegung (Schicht 12 in F i g. 1) in cm;
to = Messung an der oberen Oberfläche der Schicht
8incm;
Ii = Messung am Abschnitt zwischen dem unteren Teil der Oberfläche der Schicht 8 und der
oberen Oberfläche der Schicht 4 in F i g. 1 in cm;
f2 = Messung am Abschnitt zwischen der unteren
Oberfläche der Schicht 4 und der oberen Oberfläche der Schicht 3 nach F i g. 1 in cm;
tr = Messung am Abschnitt zwischen der unteren Oberfläche der Schicht 4 und der oberen
Oberfläche der Schicht 1 in F i g. 1 in cm;
η = Ionenladungsverteilung in der SiO2-Schicht 8
der F i g. 1 in Coulomb pro cm3;
I = Ladungsverteilung der Ionen in der Phosphorsilikatschicht
4 der F i g. 1 in Coulomb pro cm3;
ζ = Ladungsverteilung in der thermischen SiO2-Schicht
3 nach F i g. 1 in Coulomb pro cm3.
Sowohl die Schicht 8 als auch die Schicht 3 enthalten Verunreinigungen, zum Beispiel Natrium. Blei. Lithium
und Kalium sowie Protonen, welche positiv geladen sind. Die Schicht 4 hilft beim Auffangen und beim
Gettern dieser Ionen. Die Wirkung der Schicht 8 ist jedoch, infolge ihrer Verunreinigung, der Wirkung der
Schicht 4 entgegengesetzt Die Anwendung eines negativen Potentials an einer Auffangelektrode ergänzt
den Mechanismus der Schicht 4.
Das Auffangspotential, welches in F i g. 4 in der Ordinatenachse aufgetragen ist, wird durch die Gleichung
2 berechnet:
In dieser Formel sind:
V = Das Potential pro Einheit der Dicke des Dielektrikums, welches auf die metallische
Auffangelektrodenschicht 12 nach F i g. 1 aufgetragen ist in Volt pro cm;
q — Der Einheitsbetrag der Ladung in Coulomb;
ε =
= Die Oberflächenladungsdichte, welche gleich der Anzahl von Ladungen pro cm2 ist, die man
braucht, um soeben die Oberfläche der Halbleiterschicht 1 nach Fig. 1 mit einer Bulk-Dolierungskonzentration
Mim Halbleitermaterial zu invertieren;
= Die Anzahl der Bildladungen pro cm2, gegeben durchdieGleichungO);
Die Dielektrizitätskonstante in Farad pro cm2.
Die Dielektrizitätskonstante in Farad pro cm2.
In Gleichung (2) ist die Größe /V5 durch die Gleichung
(3) bestimmt:
N=\ 2, KTN,q-l\n —'-
In dieser Gleichung (3) sind:
M = Die Anzahl der Substratladungseinheiten pro
M = Die Anzahl der Substratladungseinheiten pro
cm*;
= Einheitsbetrag der Ladung in Coulomb;
— Dielektrizitätskonstante in Farad pro cm;
— Dielektrizitätskonstante in Farad pro cm;
K = Boltzmann-Konstante in Elektronenvolt pro
Kelvin;
T = Absolute Temperatur in Kelvin;
Ni = Verunreinigungskonzentration im Halbleitersubstrat
in Einheiten der Verunreinigung pro cm3:
n, = Intrinsic-Trägerkonzentration pro cm3.
Fig.4 zeigt, daß für den Wert Nat von 1,5χ 10 pro
cm2 ein P-Substrat, welches eine Verunreinigungskonzentration von 1015 Atomen pro cm3 aufweist, an der
Auffangelektrode 12 eine Spannung von 0,3VoIt pro 100 bm verlangt um die Ladungsträgerinversion zu
verhindern. In einer anderen Weise angegeben, braucht
so man zum Beispiel bei einer Dicke von 2000 nm in den Schichten 3, 4 und 8 ein negatives Potential von 6 Volt
als Minimum, um die Ladungsträgerinversion im Halbleiterkörper zu verhindern.
Es wurde gefunden, daß bei wachsender Umgebungstemperatur am Halbleiterkörper größere Ladungsmengen
in den Schichten 3 und 8 den Halbleiter 1 invertieren. Demgemäß wird das Auffangspotential
weiterhin negativ erhöht um die Ladungsträgerinversion zu verhindern. Die höheren Temperaturen führen
jedoch zur Steigerung der Beweglichkeit der Ionen. Die in den Schichten 3 und 8 entwickelten Ionen werden
daher durch die Auffangelektrode 12 in einer kürzeren Zeitperiode angezogen als dies bei niedren Temperaturen
der Fall ist
Hierzu 2 Blatt Zeichnuneen
Claims (5)
1. Halbleiteranordnung mit PN-Übergängen, die eine Passivierungsschicht aus thermisch gewachsenem
Oxid sowie eine ladungsstabilisierende Phosphorsilikatschicht an der Halbleiteroberfläche aufweist,
dadurch gekennzeichnet, daß eine negativ geladene Auffangelektrode (12) auf der Phosphorsilikatschicht (4) gegebenenfalls unter
Zwischenfügung einer Isolierschicht (8) so angeordnet ist, daß sie sich flächenhaft über das Gebiet des
PN-Übergangs erstreckt und daß die Auffangelektrode (12) eine Schichtdicke von 500 bis 700 nm
aufweist
2. Halbleiteranordnung nach Anspruch I1 dadurch
gekennzeichnet, daß mehr als eine Auffangelektrode (12) in verschiedenen Niveaus in Verbindung mit
entsprechenden Phosphorsilikatschichten (4) vorgesehen sind.
3. Halbleiteranordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Leiter (13) zur
Auffangelektrode (12) einen hohen Widerstand hat.
4. Halbleiteranordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der
Widerstand des Leiters (13) für die Auffangelektrode (12) durch eine Diffusionszone im Halbleiterkörper
(1) gebildet und mit einem metallischen Leiter (13) verbunden ist.
5. Halbleiteranordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die
Spannung an der Auffangelektrode (12) pro 100 nm ihrer Schichtdicke 0,3 Volt beträgt, wenn das
P-leitende Substrat eine Störstoffkonzentration von etwa 1015 Atomen pro cm3 aufweist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US81498069A | 1969-04-10 | 1969-04-10 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2017172A1 DE2017172A1 (de) | 1970-10-15 |
DE2017172B2 DE2017172B2 (de) | 1980-12-11 |
DE2017172C3 true DE2017172C3 (de) | 1981-08-20 |
Family
ID=25216525
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2017172A Expired DE2017172C3 (de) | 1969-04-10 | 1970-04-10 | Halbleiteranordnung, die eine Passivierungsschicht an der Halbleiteroberfläche aufweist |
Country Status (4)
Country | Link |
---|---|
US (1) | US3611071A (de) |
DE (1) | DE2017172C3 (de) |
FR (1) | FR2038361B1 (de) |
GB (1) | GB1263042A (de) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS547196B2 (de) * | 1971-08-26 | 1979-04-04 | ||
US4035829A (en) * | 1975-01-13 | 1977-07-12 | Rca Corporation | Semiconductor device and method of electrically isolating circuit components thereon |
DE3137914A1 (de) * | 1981-09-23 | 1983-04-07 | Siemens AG, 1000 Berlin und 8000 München | Anordnung zur kompensation von korrosionseffekten inintegrierten halbleiterschaltkreisen |
SE465193B (sv) * | 1989-12-06 | 1991-08-05 | Ericsson Telefon Ab L M | Foer hoegspaenning avsedd ic-krets |
EP1876443A3 (de) | 1998-09-17 | 2008-03-12 | Advion BioSciences, Inc. | Integriertes monolithisches, auf Mikrobasis hergestelltes Elektrospray sowie System und Verfahren zur Flüssigkeitschromatographie |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3363152A (en) * | 1964-01-24 | 1968-01-09 | Westinghouse Electric Corp | Semiconductor devices with low leakage current across junction |
GB1127629A (en) * | 1964-12-03 | 1968-09-18 | Csf | Improved semi-conductor element |
US3454844A (en) * | 1966-07-01 | 1969-07-08 | Hughes Aircraft Co | Field effect device with overlapping insulated gates |
US3470610A (en) * | 1967-08-18 | 1969-10-07 | Conductron Corp | Method of producing a control system |
US3473032A (en) * | 1968-02-08 | 1969-10-14 | Inventors & Investors Inc | Photoelectric surface induced p-n junction device |
-
1969
- 1969-04-10 US US814980A patent/US3611071A/en not_active Expired - Lifetime
-
1970
- 1970-01-30 GB GB4505/70A patent/GB1263042A/en not_active Expired
- 1970-04-03 FR FR7012248A patent/FR2038361B1/fr not_active Expired
- 1970-04-10 DE DE2017172A patent/DE2017172C3/de not_active Expired
Also Published As
Publication number | Publication date |
---|---|
US3611071A (en) | 1971-10-05 |
DE2017172A1 (de) | 1970-10-15 |
DE2017172B2 (de) | 1980-12-11 |
FR2038361A1 (de) | 1971-01-08 |
GB1263042A (en) | 1972-02-09 |
FR2038361B1 (de) | 1973-10-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2214935C2 (de) | Integrierte MOS-Schaltung | |
DE2352762C2 (de) | Verfahren zur Herstellung einer monolithischen Halbleiterschaltungsanordnung mit komplementären Feldeffekt-Transistoren | |
DE4013643C2 (de) | Bipolartransistor mit isolierter Steuerelektrode und Verfahren zu seiner Herstellung | |
DE3413829C2 (de) | ||
DE3877533T2 (de) | Eine halbleiteranordnung mit einem feldeffekttransistor und einer schutzdiode zwischen source und drain. | |
DE2754229A1 (de) | Leistungsbauelement vom mosfet-typ und zugehoeriges herstellungsverfahren | |
DE3019850A1 (de) | Halbleitervorrichtung und verfahren zu ihrer herstellung | |
DE1489893B1 (de) | Integrierte halbleiterschaltung | |
DE1918222B2 (de) | Isolierschicht-Feldeffekttransistor | |
DE69215389T2 (de) | Leistungshalbleiteranordnung mit einer Graben-Gateelektrode | |
DE2705503A1 (de) | Halbleiteranordnung | |
DE3051063C2 (de) | ||
DE2832154C2 (de) | ||
CH495633A (de) | Halbleiteranordnung | |
DE3650638T2 (de) | Integrierte Halbleiterschaltung mit Isolationszone | |
DE1514017A1 (de) | Halbleiteranordnung | |
DE2017172C3 (de) | Halbleiteranordnung, die eine Passivierungsschicht an der Halbleiteroberfläche aufweist | |
DE1946302A1 (de) | Integrierte Halbleiterschaltung | |
DE2541651A1 (de) | Ladungsuebertragungsvorrichtung | |
DE2218680C2 (de) | Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
DE1297762B (de) | Sperrschicht-Feldeffekttransistor | |
DE68916156T2 (de) | Verfahren zum Herstellen eines Transistors aus Polysilicium. | |
DE2316208A1 (de) | Integrierte mos-schaltung hohen feldspannungsschwellwerts und verfahren zur herstellung derselben | |
DE2253614B2 (de) | ||
DE2216060A1 (de) | Ladungsgekoppelte Baueinheit mit tiefgelegtem Kanal |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |