DE19955601C2 - Verfahren zur Durchführung von Auto-Refresh-Sequenzen an einem DRAM - Google Patents
Verfahren zur Durchführung von Auto-Refresh-Sequenzen an einem DRAMInfo
- Publication number
- DE19955601C2 DE19955601C2 DE19955601A DE19955601A DE19955601C2 DE 19955601 C2 DE19955601 C2 DE 19955601C2 DE 19955601 A DE19955601 A DE 19955601A DE 19955601 A DE19955601 A DE 19955601A DE 19955601 C2 DE19955601 C2 DE 19955601C2
- Authority
- DE
- Germany
- Prior art keywords
- auto
- refresh
- memory
- pulse
- command
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Description
Die vorliegende Erfindung bezieht sich auf ein Verfahren zur
Durchführung von Auto-Refresh-Sequenzen an einem in Speicher
bänke unterteilten DRAM, bei dem während einer auf eine Spei
cheradresse wirkenden Auto-Refresh-Sequenz von einem Befehls
decoder ein Aktivierungsimpuls zum Lesen und Neueinschreiben
und ein den ursprünglichen Zustand anzeigender Vorladungsim
puls (Precharge-Impuls) geliefert werden, und bei der der
DRAM mit einem Takt beaufschlagt ist.
Um einen Datenverlust zu vermeiden, müssen bekanntlich die
Speicherzellen von DRAMs (dynamische Schreib/Lesespeicher)
regelmäßig ausgelesen und sodann mit ihrem Inhalt neu einge
schrieben werden, was als "Refresh" der Speicherzellen be
zeichnet wird. Um die Verwendung von DRAMs in der Praxis zu
erleichtern, besitzen diese daher eine Logik für einen Auto-
Refresh-Befehl: dieser löst einen Vorgang aus, bei dem in dem
DRAM selbständig eine Speicheradresse ausgesucht und der
Speicherinhalt der zu dieser Speicheradresse gehörenden Spei
cherzelle ausgelesen wird; sodann wird bei diesem Vorgang der
Speicherinhalt wieder in die Speicherzelle zurückgeschrieben
und die Speicherzelle in ihren, dem Auto-Refresh-Befehl vor
hergehenden Zustand, den sogenannten "Precharge-Zustand" bzw.
Urzustand zurückversetzt.
Um den obigen Vorgang abzuarbeiten, wird in einer Auto-
Refresh-Sequenz nach einem Auto-Refresh-Befehl zunächst ein
Aktivierungsimpuls erzeugt, bei dem die der ausgesuchten
Speicheradresse zugeordnete Speicherzelle ausgelesen und neu
eingeschrieben wird. Diesem Aktivierungsimpuls folgt nach ei
niger Zeit ein Precharge-Impuls, der die Wiederherstellung
des Urzustandes der Speicherzelle angibt.
Speicheradressen, auf die eine solche Auto-Refresh-Sequenz
eingewirkt hat, werden in einem Zähler erzeugt. Am Ende jeder
Auto-Refresh-Sequenz wird der Zähler um Eins erhöht, so daß
nacheinander alle Speicherzellen des Speichers einem Refresh
unterworfen sind.
In den neueren synchronen DRAMs (SDRAMs) werden die einzelnen
Befehle synchron zu einem Takt gesendet, wobei allerdings der
Auto-Refresh-Befehl ohne Bezug auf diesen Takt abläuft und
nur auf internen Zeitverzögerungen beruht.
Fig. 3 zeigt schematisch den Signalverlauf während einer sol
chen Auto-Refresh-Sequenz ARS mit einem Takt (CLK) a, einem
Auto-Refresh-Befehl b, einem Aktivierungsimpuls c, einem Vor
ladungsimpuls d und einem Zählerstand e mit Werten N bzw. N + 1
eines Auto-Refresh-Zählers.
Wie aus der Fig. 3 zu ersehen ist, folgt dem Auto-Refresh-
Befehl b ein Aktivierungsimpuls c, der das Auslesen und neu
Einschreiben des Speicherinhaltes einer Speicherzelle be
wirkt. Der Precharge-Impuls d stellt schließlich den Urzu
stand der Speicherzelle wieder her. Nach Ablauf dieser Auto-
Refresh-Sequenz ARS wird der Inhalt e des Auto-Refresh-Zäh
lers von N auf N + 1 hochgesetzt.
Um einen schnelleren Speicherzugriff und so eine Optimierung
zu erreichen, können DRAMs aus mehreren Speicherbänken A, B,
C aufgebaut werden, wie dies in Fig. 4 dargestellt ist. Ist
dies der Fall, so werden neben den sonst in einem DRAM übli
chen Befehlen auch noch Bank-Wähl-Signale bank sel. A, bank
sel. B und bank sel. C übertragen, die die jeweils angesteuer
ten Speicherbänke A, B bzw. C auswählen. Alle Speicherbänke
A, B und C erhalten von einem Befehlsdecoder 1, der durch ei
nen externen Befehl "command" angesteuert ist, die gleichen
Befehlssignale, so daß jeweils ein Befehl auf mehrere Spei
cherbänke A, B bzw. C einwirken kann.
Wird in einem DRAM ein Auto-Refresh-Befehl gesendet, so darf
wegen des dann folgenden komplizierten Ablaufes der anschlie
ßenden Befehle, wie Aktivierungsimpuls und Vorladungsimpuls,
kein weiterer Befehl eingegeben werden. Bei einer Betriebs
frequenz von 200 MHz entsprechen diese 40 ns etwa 8 Takten
(CLK), was maximal 8 Befehle bedeutet. Während dieser 8 Takte
kann auf den DRAM nicht zugegriffen werden. Dies bedeutet
aber auch, daß ein Zugriff selbst auf solche Speicherbänke
nicht möglich ist, die von dem Auto-Refresh-Befehl überhaupt
nicht angesprochen sind.
In US 5 796 669 A ist ein integrierter Speicher von Typ SDRAM
beschrieben, der mehrere Speicherbänke aufweist. In einem er
sten Refresh-Betrieb werden verschiedene Speicherbänke alter
nativ einem Refresh unterworfen. In einem zweiten Refresh-
Betrieb wird in einer ausgewählten Speicherbank ein Refresh
von Speicherzellen für verschiedene Reihen sequentiell vorge
nommen.
Es ist daher Aufgabe der vorliegenden Erfindung, ein Verfah
ren zur Durchführung von Auto-Refresh-Sequenzen zu schaffen,
bei dem ein Zugriff durch Befehle auf solche Speicherbänke
möglich ist, die gerade keiner Auto-Refresh-Sequenz unterwor
fen sind.
Diese Aufgabe wird bei einem Verfahren der eingangs genannten
Art erfindungsgemäß dadurch gelöst, daß die Auto-Refresh-
Sequenz auf den Takt synchronisiert ist, der Aktivierungsim
puls und der Vorladungsimpuls zu wenigstens einer durch ein
Wählsignal ausgewählten Speicherbank gespeist und weitere Be
fehle nur für die wenigstens eine, durch die Auto-Refresh-
Sequenz angewählte Speicherbank nicht durchgeführt werden,
und der Vorladungsimpuls während einer Betriebspause gesendet
oder aus einem Vorladungsimpuls einer anderen Speicherbank
abgezweigt wird.
Bei dem erfindungsgemäßen Verfahren werden also während einer
Auto-Refresh-Sequenz weitere Befehle, die von dem Auto-
Refresh-Befehl und dem Aktivierungsimpuls verschieden sind,
nur für solche Speicherbänke verboten, die gerade durch den
Auto-Refresh-Befehl angewählt sind.
Wird ein Auto-Refresh-Befehl für eine ausgewählte Speicher
bank gesendet, so folgt diesem Auto-Refresh-Befehl ein Akti
vierungsimpuls für diese Speicherbank mit einer entsprechenden
Refresh-Adresse, die von dem Zähler geliefert ist. Im
Beispiel von Fig. 3 folgt die Speicheradresse für den Zähler
stand N + 1 der Speicheradresse für den Zählerstand von N. Eine
in dem Befehlsdecoder 1 enthaltene oder mit diesem verbundene
Auto-Refresh-Logik registriert die ausgewählten Speicherbän
ke. Bei einem folgenden Takt CLK können bereits andere Spei
cherbänke mit anderen Befehlen bearbeitet werden. Nach bei
spielsweise 30 ns oder 6 Takten hat die Speicherbank einen
Refresh erfahren. Anstelle 6 Takten können auch einige Takte,
beispielsweise 20 Takte, gewählt werden. Zu dieser Speicher
bank muß nun noch ein Precharge-Impuls gesendet werden. Da
aber nur ein Befehlsdecoder 1 und auch nur eine Precharge-
Leitung vorhanden ist, kann dieser Precharge-Impuls nicht un
mittelbar nach Ablauf der 30 ns oder 6 Takte abgegeben wer
den. Es wird daher gewartet, bis ein Anwender keinen Befehl
mehr abgibt: die dadurch auftretende Pause wird intern in dem
DRAM genutzt, um die gerade dem Auto-Refresh ausgesetzte
Speicherbank zu selektieren und dieser einen Precharge-Impuls
zu liefern.
Alternativ kann auch der Precharge-Impuls genutzt werden, der
nach Beendigung einer Auto-Refresh-Sequenz an einer Speicher
bank anschließend zu einer anderen Speicherbank gespeist ist.
Das heißt, bei diesem Ausführungsbeispiel werden beide Spei
cherbänke mit dem gleichen Precharge-Impuls versorgt.
Das erfindungsgemäße Verfahren bietet den Vorteil, daß der
DRAM nur für den einen Takt blockiert ist, in welcher der Au
to-Refresh-Impuls anliegt. Während der folgenden Takte kann
der DRAM für andere Befehle voll genutzt werden, obwohl in
der ausgewählten Speicherbank gerade die Auto-Refresh-Sequenz
abläuft.
Besteht ein DRAM aus beispielsweise zwei Bänken und sind die
se abwechselnd mit dem synchronen Auto-Refresh-Befehl bear
beitet, so würden bei einer solchen Struktur in der einen
Speicherbank nur die geraden Adressen und in der anderen
Speicherbank nur die ungeraden Adressen einen Refresh erfah
ren, da der Auto-Refresh-Adreßzähler bei jedem Befehl erhöht
wird. Daher ist es zweckmäßig, zwei Auto-Refresh-Befehle von
dem Befehlsdecoder 1 zu implementieren, wobei bei einem Auto-
Refresh-Befehl der Zähler erhöht und beim anderen Auto-
Refresh-Befehl nicht erhöht wird.
Nachfolgend wird die Erfindung anhand der Zeichnungen näher
erläutert. Es zeigen:
Fig. 1 den zeitlichen Ablauf von Befehlen bei einem er
sten Ausführungsbeispiel der Erfindung,
Fig. 2 den zeitlichen Ablauf von Befehlen bei einem
zweiten Ausführungsbeispiel der Erfindung,
Fig. 3 den zeitlichen Ablauf von Befehlen bei einer be
stehenden Anordnung und
Fig. 4 ein vereinfachtes Blockschaltbild eines DRAMs.
Die Fig. 3 und 4 sind bereits eingangs erläutert worden. In
den Fig. 1 und 2 werden für einander entsprechende Bauteile
die gleichen Bezugszeichen wie in den Fig. 3 und 4 verwendet.
Wie zunächst aus Fig. 1 zu ersehen ist, sind die Befehle
"command", nämlich auto-refresh, activate und NOP (No opera
tion) auf den Takt (CLK) a synchronisiert.
Im Beispiel von Fig. 1 wird nun während eines Speicherbank-
Wählsignales bank sel. A zum Wählen der Speicherbank A (vgl.
Fig. 4) ein Aktivierungsimpuls c in der Auto-Refresh-Sequenz
abgegeben. Dadurch wird ein Auto-Refresh für die Speicherbank
A eingeleitet. Während dieses Auto-Refresh-Impulses, also
während des Taktes "0" ist kein Zugriff von weiteren Befehlen
auf die Speicherbänke möglich. Nach Ablauf des Taktes "0",
also beim nächsten Takt "1" können aber bereits andere Speicherbänke
außer der Speicherbank A mit weiteren Befehlen be
arbeitet werden.
Nach beispielsweise 30 ns oder 6 Takten hat die Speicherbank
A einen Refresh erfahren, so daß diese Aktivierung abge
schlossen bzw. erfolgt ist. Nun muß zur Speicherbank A noch
ein Precharge-Impuls gesendet werden. Hierzu wird gewartet,
bis ein Anwender keinen Befehl ("NOP") sendet. Die dadurch
gegebene Pause wird intern genutzt, um die der Auto-Refresh-
Sequenz unterworfene Speicherbank A zu selektieren und einen
Precharge-Impuls d zu liefern.
In Fig. 1 sind die durch Pfeile D gekennzeichneten Impulse
durch die Auto-Refresh-Sequenz erzeugt und werden durch die
nach erfolgter Aktivierung auftretende NOP-Pause terminiert.
Fig. 2 zeigt ein weiteres Ausführungsbeispiel der vorliegen
den Erfindung, bei dem nach erfolgter Aktivierung der Spei
cherbank A der Precharge-Befehl für die Speicherbank C auch
für die Speicherbank A mitbenutzt wird, um so die Auto-
Refresh-Sequenz für diese Speicherbank A zu beenden.
Claims (4)
1. Verfahren zur Durchführung von Auto-Refresh-Sequenzen an
einem in Speicherbänke unterteilten DRAM, bei dem während
einer auf eine Speicheradresse wirkenden Auto-Refresh-Se
quenz von einem Befehlsdecoder (1) ein Aktivierungsimpuls
zum Lesen und Neueinschreiben und ein den ursprünglichen
Zustand anzeigender Vorladungsimpuls geliefert werden,
und bei dem der DRAM mit einem Takt (CLK) beaufschlagt
ist, wobei die Auto-Refresh-Sequenz auf den Takt synchro
nisiert ist und der Aktivierungsimpuls und der Vorla
dungsimpuls zu wenigstens einer durch ein Wählsignal an
gewählten Speicherbank (A) gespeist wird,
dadurch gekennzeichnet, daß
weitere Befehle nur für die wenigstens eine, durch die
Auto-Refresh-Sequenz angewählte Speicherbank nicht durch
geführt werden und der Vorladungsimpuls während einer Be
triebspause einer auf den Speicher zugreifenden Anwendung
gesendet oder aus einem Vorladungsimpuls einer anderen
Speicherbank abgezweigt wird.
2. Verfahren nach Anspruch 1,
dadurch gekennzeichnet, daß
bei zwei Speicherbänken zwei Auto-Refresh-Befehle vorge
sehen werden, wobei bei dem einen Auto-Refresh-Befehl ein
Zählerstand erhöht wird und bei dem anderen Auto-Refresh-
Befehl ein Zählerstand unverändert bleibt.
3. Verfahren nach Anspruch 1 oder 2,
dadurch gekennzeichnet, daß
die Speicherbänke nur während des einem Auto-Refresh-Be
fehl zur Einleitung einer Auto-Refresh-Sequenz zugeordne
ten Taktes blockiert werden.
4. Verfahren nach einem der Ansprüche 1 bis 3,
dadurch gekennzeichnet, daß
für eine Auto-Refresh-Sequenz einige Takte, insbesondere
etwa 6 Takte (CLK), vorgesehen werden.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19955601A DE19955601C2 (de) | 1999-11-18 | 1999-11-18 | Verfahren zur Durchführung von Auto-Refresh-Sequenzen an einem DRAM |
| US09/716,871 US6363024B1 (en) | 1999-11-18 | 2000-11-20 | Method for carrying out auto refresh sequences on a DRAM |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19955601A DE19955601C2 (de) | 1999-11-18 | 1999-11-18 | Verfahren zur Durchführung von Auto-Refresh-Sequenzen an einem DRAM |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE19955601A1 DE19955601A1 (de) | 2001-05-31 |
| DE19955601C2 true DE19955601C2 (de) | 2001-11-29 |
Family
ID=7929543
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19955601A Expired - Fee Related DE19955601C2 (de) | 1999-11-18 | 1999-11-18 | Verfahren zur Durchführung von Auto-Refresh-Sequenzen an einem DRAM |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6363024B1 (de) |
| DE (1) | DE19955601C2 (de) |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5257233A (en) * | 1990-10-31 | 1993-10-26 | Micron Technology, Inc. | Low power memory module using restricted RAM activation |
| US6894917B2 (en) * | 2003-01-17 | 2005-05-17 | Etron Technology, Inc. | DRAM refresh scheme with flexible frequency for active and standby mode |
| US6862238B1 (en) | 2003-09-25 | 2005-03-01 | Infineon Technologies Ag | Memory system with reduced refresh current |
| US6914841B1 (en) | 2004-01-30 | 2005-07-05 | Infineon Technologies Ag | System and method for refreshing a dynamic memory device |
| KR100596443B1 (ko) * | 2004-04-27 | 2006-07-05 | 주식회사 하이닉스반도체 | 다수 뱅크 구조 디램을 위한 리프레시 제어회로 및 그 방법 |
| US7164615B2 (en) * | 2004-07-21 | 2007-01-16 | Samsung Electronics Co., Ltd. | Semiconductor memory device performing auto refresh in the self refresh mode |
| US7158434B2 (en) * | 2005-04-29 | 2007-01-02 | Infineon Technologies, Ag | Self-refresh circuit with optimized power consumption |
| US7330391B2 (en) * | 2005-10-17 | 2008-02-12 | Infineon Technologies Ag | Memory having directed auto-refresh |
| US7433261B2 (en) * | 2005-10-17 | 2008-10-07 | Infineon Technologies Ag | Directed auto-refresh for a dynamic random access memory |
| US20070086261A1 (en) * | 2005-10-17 | 2007-04-19 | Freebern Margaret C | Directed auto-refresh for a dynamic random access memory |
| KR102433093B1 (ko) * | 2016-06-01 | 2022-08-18 | 에스케이하이닉스 주식회사 | 리프레쉬 제어 장치 및 이를 포함하는 메모리 장치 |
| US10490251B2 (en) | 2017-01-30 | 2019-11-26 | Micron Technology, Inc. | Apparatuses and methods for distributing row hammer refresh events across a memory device |
| WO2019222960A1 (en) | 2018-05-24 | 2019-11-28 | Micron Technology, Inc. | Apparatuses and methods for pure-time, self adopt sampling for row hammer refresh sampling |
| US10573370B2 (en) | 2018-07-02 | 2020-02-25 | Micron Technology, Inc. | Apparatus and methods for triggering row hammer address sampling |
| US10685696B2 (en) | 2018-10-31 | 2020-06-16 | Micron Technology, Inc. | Apparatuses and methods for access based refresh timing |
| WO2020117686A1 (en) | 2018-12-03 | 2020-06-11 | Micron Technology, Inc. | Semiconductor device performing row hammer refresh operation |
| CN111354393B (zh) * | 2018-12-21 | 2023-10-20 | 美光科技公司 | 用于目标刷新操作的时序交错的设备和方法 |
| US10957377B2 (en) | 2018-12-26 | 2021-03-23 | Micron Technology, Inc. | Apparatuses and methods for distributed targeted refresh operations |
| US11615831B2 (en) | 2019-02-26 | 2023-03-28 | Micron Technology, Inc. | Apparatuses and methods for memory mat refresh sequencing |
| US11227649B2 (en) | 2019-04-04 | 2022-01-18 | Micron Technology, Inc. | Apparatuses and methods for staggered timing of targeted refresh operations |
| US11069393B2 (en) | 2019-06-04 | 2021-07-20 | Micron Technology, Inc. | Apparatuses and methods for controlling steal rates |
| US10978132B2 (en) | 2019-06-05 | 2021-04-13 | Micron Technology, Inc. | Apparatuses and methods for staggered timing of skipped refresh operations |
| US11302374B2 (en) | 2019-08-23 | 2022-04-12 | Micron Technology, Inc. | Apparatuses and methods for dynamic refresh allocation |
| US11302377B2 (en) | 2019-10-16 | 2022-04-12 | Micron Technology, Inc. | Apparatuses and methods for dynamic targeted refresh steals |
| US11309010B2 (en) | 2020-08-14 | 2022-04-19 | Micron Technology, Inc. | Apparatuses, systems, and methods for memory directed access pause |
| US11380382B2 (en) | 2020-08-19 | 2022-07-05 | Micron Technology, Inc. | Refresh logic circuit layout having aggressor detector circuit sampling circuit and row hammer refresh control circuit |
| US11348631B2 (en) | 2020-08-19 | 2022-05-31 | Micron Technology, Inc. | Apparatuses, systems, and methods for identifying victim rows in a memory device which cannot be simultaneously refreshed |
| US11557331B2 (en) | 2020-09-23 | 2023-01-17 | Micron Technology, Inc. | Apparatuses and methods for controlling refresh operations |
| US11222686B1 (en) | 2020-11-12 | 2022-01-11 | Micron Technology, Inc. | Apparatuses and methods for controlling refresh timing |
| US11264079B1 (en) | 2020-12-18 | 2022-03-01 | Micron Technology, Inc. | Apparatuses and methods for row hammer based cache lockdown |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5796669A (en) * | 1997-03-03 | 1998-08-18 | Mitsubishi Denki Kabushiki Kaisha | Synchronous semiconductor memory device |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2638869B1 (fr) | 1988-11-10 | 1990-12-21 | Sgs Thomson Microelectronics | Dispositif de securite contre la detection non autorisee de donnees protegees |
| US5404402A (en) | 1993-12-21 | 1995-04-04 | Gi Corporation | Clock frequency modulation for secure microprocessors |
| US5533123A (en) | 1994-06-28 | 1996-07-02 | National Semiconductor Corporation | Programmable distributed personal security |
| FR2745099B1 (fr) | 1996-02-19 | 1998-03-27 | Sgs Thomson Microelectronics | Procede de sequencement d'un circuit integre |
| JP4000206B2 (ja) * | 1996-08-29 | 2007-10-31 | 富士通株式会社 | 半導体記憶装置 |
| US6134168A (en) * | 1997-04-25 | 2000-10-17 | Texas Instruments Incorporated | Circuit and method for internal refresh counter |
| DE19829288C2 (de) * | 1998-06-30 | 2001-03-01 | Siemens Ag | Dynamische Halbleiter-Speichervorrichtung und Verfahren zur Initialisierung einer dynamischen Halbleiter-Speichervorrichtung |
| US6208577B1 (en) * | 1999-04-16 | 2001-03-27 | Micron Technology, Inc. | Circuit and method for refreshing data stored in a memory cell |
-
1999
- 1999-11-18 DE DE19955601A patent/DE19955601C2/de not_active Expired - Fee Related
-
2000
- 2000-11-20 US US09/716,871 patent/US6363024B1/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5796669A (en) * | 1997-03-03 | 1998-08-18 | Mitsubishi Denki Kabushiki Kaisha | Synchronous semiconductor memory device |
Also Published As
| Publication number | Publication date |
|---|---|
| DE19955601A1 (de) | 2001-05-31 |
| US6363024B1 (en) | 2002-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE19955601C2 (de) | Verfahren zur Durchführung von Auto-Refresh-Sequenzen an einem DRAM | |
| DE69104498T2 (de) | Synchrone auffrischung eines dynamischen ram-speichers. | |
| DE69832455T2 (de) | Halbleiterspeicheranordnung | |
| DE4141892C2 (de) | Halbleiterspeichereinrichtung und Verfahren zum Speichern von Daten in einer Halbleiterspeichereinrichtung | |
| DE10304673B4 (de) | Auffrischschaltung für dynamische Speicher | |
| DE10214707B4 (de) | Auffrisch-Mechanismus in dynamischen Speichern | |
| DE102009020758B4 (de) | Halbleiterspeicherbauelement und zugehöriges Zugriffsverfahren | |
| DE19526411A1 (de) | Programmierbarer dynamischer Direktzugriffsspeicher (DRAM) | |
| DE68920419T2 (de) | Verfahren und Anordnung für eine leistungsfähige DRAM-Steuerung. | |
| DE60305409T2 (de) | Synchroner Halbleiterspeicher mit dynamischen Speicherzellen und Refresh-Verfahren | |
| DE10339665B3 (de) | Halbleiter-Speicherbauelement, mit Steuereinrichtung zum Aktivieren von Speicherzellen und Verfahren zum Betrieb eines Halbleiter-Speicherbauelements | |
| DE3928902A1 (de) | Halbleiterspeicher und verfahren zum betreiben desselben | |
| DE2703578A1 (de) | Videospeicher | |
| DE4222273A1 (de) | Zweikanalspeicher und verfahren zur datenuebertragung in einem solchen | |
| DE19951677B4 (de) | Halbleiterspeichervorrichtung | |
| DE102004053497A1 (de) | Halbleiterspeicherbauelement und Wiederauffrischverfahren | |
| DE19645437A1 (de) | Synchronhalbleiterspeichereinrichtung mit einer internen Schaltungseinrichtung, die nur dann betriebsberechtigt ist, wenn in normaler Reihenfolge Befehle angelegt sind | |
| DE4022149C2 (de) | ||
| DE19740223C2 (de) | Verfahren zum Prüfen einer Speichersteuerung | |
| DE102005003903A1 (de) | System und Verfahren zumn Auffrischen einer dynamischen Speichervorrichtung | |
| DE10057275C1 (de) | Schaltung und Verfahren zum Auffrischen von Speicherzellen in einem DRAM | |
| DE19752664C2 (de) | Synchrone Halbleitervorrichtung mit Speicherchips in einem Modul zur Steuerung eines Freigabesignals als Auslöser beim Lesen von Daten | |
| DE10258131B4 (de) | Halbleiterspeicherbauelement und zugehöriges Schreib-/Leseverfahren | |
| DE10227806A1 (de) | Halbleiterspeichereinrichtung mit Hochgeschwindigkeitsbetrieb und Verfahren zum Verwenden und Entwerfen derselben | |
| DE69823601T2 (de) | Hierarchische Spaltenleitungsauswahl für Multi-Bank-DRAM-Speicher und Verfahren dazu |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| D2 | Grant after examination | ||
| 8380 | Miscellaneous part iii |
Free format text: DER VERTRETER IST ZU AENDERN IN: EPPING, HERMANN & FISCHER, 80339 MUENCHEN |
|
| 8364 | No opposition during term of opposition | ||
| 8339 | Ceased/non-payment of the annual fee |