DE19939852A1 - Stacked Via mit besonders ausgebildetem Landing Pad für integrierte Halbleiterstrukturen - Google Patents

Abstract

Bei der Herstellung von Stacked Vias werden zur Kontaktierung zwischen übereinander angeordneten Vias als Landing Pads bezeichnete Metallinseln eingebracht, die aufgrund des Line Shortening-Effekts seitlich wesentlich über die Vias hinausragen. Erfindungsgemäß werden in übereinanderliegenden Schichten angeordnete Vias gegeneinander lateral versetzt. Das erfindungsgemäße Landing Pad wird im wesentlichen als zwischen den Vias verlaufende Leitbahn gestaltet. An den Enden der Leitbahn vorgesehene Kontaktflächen müssen aufgrund des für längere Bahnen unkritischeren Line Shortening-Effekts nicht so groß gewählt werden wie die quadratischen Kontaktflächen herkömmlicher Metallinseln und lassen sich daher platzsparender auf einem zu miniaturisierenden Schaltungslayout unterbringen; der Shrinkfaktor einer solchen Halbleiterstruktur erhöht sich.

Description

Die Erfindung betrifft eine integrierte Halbleiterstruktur mit mindestens einem sich durch mehrere Schichten erstrecken­ den Kontakt zum elektrischen Kontaktieren von Bereichen der Halbleiterstruktur, wobei der Kontakt in einer ersten Schicht eine erste Kontaktlochfüllung (A) und in einer zweiten Schicht eine zweite Kontaktlochfüllung (C) sowie in einer zwischen der ersten und der zweiten Schicht befindlichen Zwi­ schenschicht eine Zwischenstruktur (B) zum Verbinden der er­ sten Kontaktlochfüllung mit der zweiten aufweist.

Solche in derartige Schichtenfolgen eingebrachte Kontakte werden als Stacked Via bezeichnet und dienen zum elektrischen Anschließen von unter solchen Strukturen vergrabenen Berei­ chen durch die darüberliegenden Schichtenfolgen hindurch. Insbesondere bei Mehrlagen-Metallisierungen müssen die Kon­ takte durch die einzelnen Metallagen und die dazwischen be­ findlichen isolierenden Oxidschichten hindurchgeführt werden. Dazu wird nach der Abscheidung jeder Ebene eine lithogra­ phisch geformte Öffnung (Via) freigeätzt und anschließend mit einem leitfähigen Material gefüllt. In den zwischen den Oxid­ schichten befindlichen Metallebenen werden auf ebenfalls li­ thographischem Wege Metallinseln erzeugt. Diese als Landing Pads bezeichneten Metallinseln dienen zum elektrischen Ver­ binden des in der darunterliegenden Oxidschicht eingebrachten Vias mit dem über diesem in der nächsten abzuscheidenden Oxidschicht einzubringenden Via. Die auf diese Weise herge­ stellten Kontaktfolgen aus Vias und Landing Pads sind auf­ grund ihrer lithographischen Herstellungsweise anfällig für Fehleinstellungen vor allem bei der Maskenbelichtung. Haupt­ sächlich eine falsche Einstellung des Steppers, eine Defokus­ sierung, eine falsche Belichtungsdosis und der je nach Be­ lichtungsfeldgröße unterschiedlich große Abstand äußerer Strukturen von der optischen Achse der Maskenbelichtung füh­ ren zu dem als Line Shortening bekannten Effekt, daß Struktu­ relemente zu klein und z. B. Linien zu kurz abgebildet wer­ den. Aus diesem Grund werden die Metallinseln zur Via- Kontaktierung größer als eigentlich notwendig dimensioniert, damit auch bei nicht exakt übereinanderliegenden Vias oder bei einem seitlichen Versatz oder zu klein geratener Abmes­ sungen der Metallinsel das Stacked Via dennoch elektrisch leitet.

Bei dem Design des Verlaufs von Metallisierungsbahnen in der Metallebene wird in der Regel ein periodisches Grundraster aus Punkten bzw. Linien zugrundegelegt, die entsprechend den Kanten bzw. Ecken eines Quadrats angeordnet sind. Auf diesem Grundraster werden die Metallinseln, die lediglich in verti­ kaler Richtung senkrecht zur Metallisierungsebene leiten sol­ len, als möglichst kleines Quadrat markiert, damit es von be­ nachbarten Punkten des Grundrasters einen möglichst großen Abstand einhält. Angesichts des Line Shortenings jedoch, das bei der quadratischen Metallinsel in beiden Abmessungen kri­ tisch ist, sind der Kontaktverkleinerung enge Grenzen ge­ setzt. In der Praxis werden Landing Pads nach Abschluß des Layout-Designs noch einmal nachträglich vergrößert. Jedoch ist spätestens dann, wenn das einmal entwickelte Design um einen gewissen Shrink-Faktor verkleinert wird, schnell die Grenze erreicht, bei der der durch die Design-Regeln vorge­ schriebene minimale Abstand zu benachbarten Metallbahnen un­ terschritten oder die sichere Kontaktierung übereinander lie­ gender Vias nicht mehr gewährleistet ist.

Ein weiterer Nachteil besteht darin, daß sich Lackstrukturen zum Erzeugen herkömmlicher Landing Pads von dem Untergrund lösen können. Durch mit der Substratfläche größer werdende Fokusschwankungen werden Lackstrukturen mit schräg geneigten Seitenwänden erzeugt. Insbesondere Lackstrukturen mit nach oben hin zunehmender Querschnittsfläche werden beim Abschleu­ dern leicht von der Metallisierungsschicht gelöst und über das Substrat verstreut.

Es ist die Aufgabe der vorliegenden Erfindung, eine inte­ grierte Halbleiterstruktur bereitzustellen, in denen elektri­ sche Kontakte, die sich durch mehrere Schichten hindurch er­ strecken, trotz zunehmender Miniaturisierung mit ausreichen­ der Fehlersicherheit elektrisch leite, ohne daß durch De­ sign-Regeln vorgeschriebene laterale Abstände unterschritten werden. Es ist ferner Aufgabe der vorliegenden Erfindung, ei­ ne derartige Halbleiterstruktur bereitzustellen, die aufgrund ihrer Struktur ohne die oben beschriebene Nachbearbeitung in Form eines nachträglichen Aufblähens von Landing Pads her­ stellbar ist. Schließlich soll die bereitzustellende Halblei­ terstruktur mit geringerem Risiko eines Abplatzens von Lack­ strukturen während des Abschleuderns herstellbar sein.

Diese Aufgabe wird gemäß dem Kennzeichen des Anspruchs 1 da­ durch gelöst, daß die Zwischenstruktur eine in der Zwischen­ schicht verlaufende Leitbahn aufweist.

Erfindungsgemäß wird ausgenutzt, daß sich der Effekt des Line Shortenings bei einer Linie weniger stark auswirkt als bei einer kleinen, fast punktförmigen Kontaktfläche. Daher wird auf der Basis des verwendeten Grundrasters kein Punkt, son­ dern eine Linie als Grundmuster für eine Kontaktfläche ausge­ wählt, so daß an der Verbindung zwischen Via und Landing Pad nicht zwei Punkte, sondern ein Punkt und eine Linie aufeinan­ der treffen. Erfindungsgemäß werden die Kontaktlochfüllungen in den Oxidschichten oberhalb und unterhalb der Metallisie­ rungsebene aus der Draufsicht betrachtet lateral gegeneinan­ der versetzt angeordnet. Die mit den erfindungsgemäß geform­ ten Landing Pads versehenen Halbleiterstrukturen sind bis zu einem Grade shrinkfähig, bei dem herkömmliche quadratische Metallkontakte nicht mehr fertigungstauglich sind. Da sich das Line Shortening auf die als Leitbahn geformte Metallinsel schwächer auswirkt, kann die herkömmlich eingesetzte Nachbe­ arbeitung nach Abschluß des Layout-Designs entfallen. Die Er­ findung hat ferner den Vorteil, daß mehrere nebeneinander verlaufende gestapelte Vias dicht nebeneinander, nämlich in Abstand von je einer Länge des Grundrasters in jeder Ebene verlaufen können, wohingegen herkömmliche quadratische und nachträglich aufgeblähte Metallkontakte aufgrund von Design- Regelverletzungen im Abstand von zwei Grundlängen voneinander oder von weiteren Metallisierungsbahnen verlaufen mußten. Da­ durch gibt sich trotz einer Vergrößerung der ursprünglich punktförmigen Kontakte zu Leitbahnen einer Vergrößerung des Shrink-Faktors der gesamten Struktur.

Eine bevorzugte Ausführungsform sieht vor, daß die Leitbahn zwei nächstgelegene Punkte eines periodischen Grundrasters miteinander verbindet.

Eine Weiterbildung der Erfindung sieht vor, daß die Zwischen­ struktur an jedem Ende der Leitbahn eine quadratische Kon­ taktfläche aufweist. Auch bei anders geformten Kontaktflächen an beiden Enden der Leitungsbahn ergibt sich eine in etwa knochenähnlich aussehende Form der Zwischenstruktur bzw. Me­ tallinsel.

Die Metallinsel besteht zweckmäßigerweise aus demselben leit­ fähigen Material, aus dem auch die Metallisierungsebene be­ steht. Die Vias in den benachbarten, vorzugsweise oxidischen Schichten enthalten vorzugsweise überwiegend Wolfram.

Eine auf Mehrlagenverdrahtungen gerichtete Weiterbildung der Erfindung sieht vor, daß der ersten und/oder der zweiten Schicht mindestens eine weitere Metallisierungsschicht be­ nachbart ist.

Als integrierte Halbleiterstrukturen mit den erfindungsgemäß ausgestalteten Stacked Vias kommen jegliche Halbleiterstruk­ turen, vorzugsweise jedoch DRAMs, insbesondere Embedded DRAMs, in Betracht.

Die Erfindung wird nachstehend anhand der Fig. 1 bis 3 er­ läutert.

Fig. 1 zeigt eine Querschnittansicht eines Modells eines in vorbekannter Weise geformten Stacked Vias vor der Layout- Nachbearbeitung und

Fig. 2 eine Draufsicht auf die darin enthaltene Metallisie­ rungsinsel vor und nach der Layout-Nachbearbeitung.

Fig. 3 zeigt eine Draufsicht auf eine erfindungsgemäß ge­ formte Metallisierungsinsel.

Wie Fig. 1 zeigt, erstreckt sich ein herkömmliches quadrati­ sches Landing Pad um einen Rand der Breite o zu allen vier Seiten über die Abmessungen b am Boden eines Vias hinaus. Das mit einer Abmessung von l = b + 2 o ausreichende Abstände zu benachbarten Metallisierungsbahnen wahrende und daher design­ regelkonformel Landing Pad wird im Rahmen der Layout- Nachbearbeitung entsprechend Fig. 2 vergrößert.

Bei dieser Größe werden zwar die vertikal benachbarten Vias kontaktiert, allerdings sind Kurzschlüsse innerhalb der Me­ tallisierungsebene zu befürchten.

Abb. 3 zeigt ein erfindungsgemäßes Landing Pad in Kno­ chenform, gebildet aus einer Leitbahn der Breite w und der Länge s + l, an beiden Enden durch quadratische Endkontakte der Abmessung l verstärkt. Diese Quadrate werden anders als die­ jenigen in Fig. 2 nicht mehr vergrößert. Aus diesem Grunde gliedert sich die dargestellte Knochenstruktur, obwohl sie zwei Punkte des Grundrasters einnimmt, besser in das Raster- Layout ein und führt auch bei einer nachträglichen Miniaturi­ sierung der Schaltung eine zuverlässigere Via-Kontaktierung als die in Fig. 2 rechts dargestellte aufgeblähte quadrati­ sche Metallinsel.

Selbstverständlich liegt es im Rahmen der vorliegenden Erfin­ dung, die erfindungsgemäße Form des Metallkontaktes zu verän­ dern, zu erweitern oder einem verändertem Grundraster anzu­ passen, so bietet es sich zum Beispiel an, der in Fig. 3 dargestellten Knochenform eine vertikal verlaufende Leitbahn mit abschließender quadratischer Kontaktfläche hinzuzufügen. Auch in diesem Fall nimmt das Landing Pad in jeder Dimension lediglich zwei benachbarte Punkte des Grundrasters ein, wo­ hingegen ein herkömmlich gestaltetes quadratisches und durch Nachbearbeitung vergrößertes Landing Pad in jeder Richtung die Mindestabstände zum benachbarten Punkt des Grundrasters überschreitet und daher effektiv eine Grundfläche von 3 mal 3 Gitterpunkten beansprucht.

Claims (9)

1. Integrierte Halbleiterstruktur mit mindestens einem sich durch mehrere Schichten erstreckenden Kontakt zum elektri­ schen Kontaktieren von Bereichen der Halbleiterstruktur, wo­ bei der Kontakt in einer ersten Schicht eine erste Kontakt­ lochfüllung (A) und in einer zweiten Schicht eine zweite Kon­ taktlochfüllung (C) sowie in einer zwischen der ersten und der zweiten Schicht befindlichen Zwischenschicht eine Zwi­ schenstruktur (B) zum Verbinden der ersten Kontaktlochfüllung mit der zweiten aufweist, dadurch gekennzeichnet, daß die Zwischenstruktur eine in der Zwischenschicht verlau­ fende Leitbahn (s) aufweist.

2. Integrierte Halbleiterstruktur nach Anspruch 1, dadurch gekennzeichnet, daß die Leitbahn zwei nächstgelegene Punkte eines periodi­ schen Grundrasters miteinander verbindet.

3. Integrierte Halbleiterstruktur nach Anspruch 2, dadurch gekennzeichnet, daß die Zwischenstruktur an jedem Ende der Leitbahn eine qua­ dratische Kontaktfläche aufweist.

4. Integrierte Halbleiterstruktur nach Anspruch 3, dadurch gekennzeichnet, daß die Kontaktflächen und die Leitbahn eine knochenähnliche Form der Zwischenstruktur bilden.

5. Integrierte Halbleiterstruktur nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Zwischenschicht eine Metallisierungsebene ist und daß die Zwischenstruktur aus einem leitfähigen Material der Me­ tallisierungsebene besteht.

6. Integrierte Halbleiterstruktur nach, einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Kontaktlochfüllungen Wolfram enthalten.

7. Integrierte Halbleiterstruktur nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die erste und die zweite Schicht Oxidschichten sind.

8. Integrierte Halbleiterstruktur nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß der ersten und/oder der zweiten Schicht mindestens eine weitere Metallisierungsschicht benachbart ist.

9. Integrierte Halbleiterstruktur nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß die integrierte Halbleiterstruktur ein Embedded DRAM ist.