DE19936424B4

DE19936424B4 - Treiberschaltung

Info

Publication number: DE19936424B4
Application number: DE1999136424
Authority: DE
Inventors: Toru Hamamatsu Nakamori
Original assignee: Yamaha Corp
Current assignee: Yamaha Corp
Priority date: 1998-08-07
Filing date: 1999-08-03
Publication date: 2006-06-29
Anticipated expiration: 2019-08-04
Also published as: DE19936424A1; JP3319400B2; JP2000059196A

Abstract

Treiberschaltung, die folgendes aufweist:
– eine Brückenschaltung (1), die durch vier Transistoren (N1 bis N4) konfiguriert wird, die zur Stromschaltung verwendet werden und die miteinander in einer Brückenform mit zwei Ausgangsknoten (A, B), zwischen denen eine Last anzuschließen ist, verbunden sind, wobei ein erstes Paar von Transistoren, die diagonal zueinander angeordnet sind, gleichzeitig angeschaltet wird, während ein zweites Paar von Transistoren, die diagonal zueinander angeordnet sind, gleichzeitig ausgeschaltet wird, so daß die an der Last angelegte Ausgangsspannung in der Polarität umgewechselt wird;
– eine Konstantstromquelle (P11) zum Liefern von elektrischem Strom an die Brückenschaltung (1);
– eine Bootstrap-Schaltung zum Treiben der Brückenschaltung (1), umfassend
– Trennungstransistoren (N23, N26), von denen jeder zwischen einem Bootstrap-Knoten (F) und einem entsprechenden Steuereingangsknoten (D) zum Anlegen von Steuerspannungen an den jeweiligen Bootstrap-Knoten (F) geschaltet ist, wobei der jeweilige Bootstrap-Knoten (F) mit einem Gate von einem derjenigen zwei Transistoren (N1, N2)...

Description

Hintergrund der Erfindung
Gebiet der Erfindung
Diese Erfindung bezieht sich auf Treiberschaltungen, die für S/T-Punkt Treiber verwendet werden, die als Anwendernetzwerkschnittstellen von beispielsweise ISDN-Systemen eingesetzt werden.
Beschreibung des Standes der Technik
Treiberschaltungen, wie beispielsweise S/T-Punkt Treiber (oder Linien- bzw. Leitungstreiber) die als Anwendernetzwerkschnittstellen von ISDN-Systemen verwendet werden (wobei "ISDN" eine Abkürzung für "integrated services digital network" ist) sind so ausgelegt, daß eine konstante Spannung, deren Polarität über eine vorgeschriebene Zeit verändert wird, an einer Last über beispielsweise zwei Ausgangsanschlüsse angelegt wird.
3 zeigt ein auf Kenntnissen der Anmelderin beruhendes Beispiel des S/T-Punkt-Treibers (oder Leitungstreibers), der für das ISDN-System verwendet wird. In 3 ist eine Brückenschaltung 1, die von einer Konstantstromquelle I1, nachfolgend auch als konstanten Stromquelle bezeichnet, getrieben wird, durch 4 N-Kanal-MOS-Transistoren N1 bis N4 konfiguriert (auf die im folgenden als "NMOS-Transistoren" Bezug genommen wird, wobei "MOS" eine Abkürzung für "Metal-Oxid-Semiconductor" = Metalloxid-Halbleiter ist). Die Brückenschaltung 1 hat zwei Brückenausgangsknoten A und B, die mit zwei Leitungsausgangsanschlüssen OUT1 bzw. OUT2 verbunden sind. Eine Last Z ist zwischen den Ausgangsanschlüssen OUT1, OUT2 verbun den bzw. angeschlossen. Die NMOS-Transistoren N1 – N4 der Brückenschaltung 1 werden durch eine Auswahlschaltung 3 gesteuert. D.h. die NMOS-Transistoren N1, N4 werden mit einer gewissen Zeitsteuerung simultan angeschaltet, während die NMOS-Transistoren N2, N3 mit einer anderen Zeitsteuerung simultan angeschaltet werden. Somit ist es möglich, die Last Z mit der Ausgangsspannung der Brückenschaltung 1 zu versorgen, deren Polarität durch die Auswahlschaltung 3 umgewechselt wird. Im übrigen wird die konstante Stromquelle I1 so konfiguriert, daß ein elektrischer Strom fließt, dessen Ausmaß größer ist als die Strommenge, die zum Antrieb der Last Z erforderlich ist.
Eine Spannungsbegrenzungsschaltung 2 ist vorgesehen, um die Ausgangsspannung aufrecht zu erhalten, die an die Last Z durch die Ausgangsanschlüsse OUT1, OUT2 geliefert wird, und zwar auf der Referenzspannung V_Ref, die konstant ist. Die Spannungsbegrenzungsschaltung 2 ist im Grunde genommen aus einem NMOS-Transistor N7 und einer Differenzverstärkerschaltung, nachfolgend auch als Differentialverstärkerschaltung bezeichnet, konfiguriert. Der NMOS-Transistor N7 ist vorgesehen, um einen übermäßigen Strom der konstanten Stromquelle I1 ansprechend auf die Ausgangsspannung überzuleiten. Der Differentialverstärker führt eine Rückkoppelungssteuerung der Leitfähigkeit des NMOS-Transistors N7 aus. Der Differentialverstärker wird durch eine Stromspiegelaktivlast konfiguriert, und zwar bestehend aus zwei NMOS-Transistoren N5, N6 und einem Differentialtransistorpaar, welches aus einem Paar von p-Kanal-MOS-Transistoren P1, P2 besteht. Im folgenden werden die p-Kanal-MOS-Transistoren als "PMOS-Transistoren" abgekürzt. Die Referenzspannung VREF wird an einem ersten Eingang des Differentialtransistorpaares angelegt, während die High-Level-Ausgangsspannung bzw. Ausgangsspannung auf hohem Niveau an einem zweiten Eingang angelegt wird. Hier entspricht die Ausgangsspannung mit hohem Niveau einer der Ausgangsgrößen der Brückenausgangsknoten A und B der Brückenschaltung 1, die einer Spannungssteuerung unterworfen werden sollte. D.h. eine der Ausgangsspannungen der Brückenausgangsknoten A, B wird selektiv an die Spannungsbegrenzungsschaltung 2 geliefert. Um dies zu tun, werden zwei NMOS-Transistoren N8, N9 als Transfergatter vorgesehen.
Es sei eine Situation angenommen, wo die NMOS-Transistoren N2, N3 die Brückenschaltung 1 sind, während die NMOS-Transistoren N1, N4 aus sind. In einer solchen Situation wird der Ausgangsanschluß OUT2 geerdet, während der Ausgangsanschluß OUT1 die Ausgangsspannung liefert. Gleichzeitig wird der NMOS-Transistor N8, der als das Transfergatter dient, eingeschaltet, so daß die Ausgangsspannung des Ausgangsanschlusses OUT1 zurück zur Spannungsbegrenzungsschaltung 2 geleitet wird. Somit überbrückt der NMOS-Transistor N7 den übermäßigen Strom der konstanten Stromquelle I1, der über der erforderlichen Strommenge zum Antrieb der Last Z ist, bis die Ausgangsspannung mit der Referenzspannung VREF identisch wird.
Wenn andererseits die NMOS-Transistoren N1, N4 an sind, wird die Ausgangsspannung zur Spannungsbegrenzungsschaltung 2 über den NMOS-Transistor N9 zurückgeleitet. Somit ist es möglich, die Ausgangsspannungssteuerung auszuführen, die ähnlich der Ausgangsspannungsteuerung ist, die in der vorangegangenen Situation ausgeführt wurde.
In letzter Zeit tendieren die Anschlußvorrichtungen dazu, in tragbarer Form konfiguriert zu werden, so daß es immer stärker verlangt wird, daß die Leitungstreiber wie die S/T-Punkt Treiber in LSI-Vorrichtungen gebaut werden, die sowohl mit hohen als auch mit niedrigen Leistungsquellen arbeiten können, und zwar entsprechend 5 Volt bzw. 3,3 Volt. Jedoch kann der Leitungstreiber der 3 nicht ausreichend die Gate (nachfolgend auch als "Gatter" bezeichnet)-Spannungen der "stromschaltenden" NMOS-Transistoren N1, N2 steigern, wenn die Source (nachfolgend auch als "Quelle" bezeichnet)-Spannung von 5 Volt auf 3,3 Volt verringert wird. Dies kommt daher, daß wenn die Quellenspannung sinkt, es unmöglich ist, auf einen Schwellenwert V_TH zurückzugehen, der für jeden der NMOS-Transistoren N1, N2 eingestellt ist. Wenn, anders gesagt, die Gatter-Quellen-Spannung, die ausreichend den Schwellenwert V_TH unter der Quellenspannung von 5 Volt überschreitet, an jeden der NMOS-Transistoren N1, N2 angelegt wird, ist es unmöglich, eine ausreichende Gatter-Quellen-Spannung anzulegen, die ausreichend den Schwellenwert V_TH überschreitet, und zwar an jedem der NMOS-Transistoren N1, N2 unter der Quellenspannung von 3,3 Volt. Aus diesem Grund sollte die Ausgangsspannung klein sein im Vergleich mit einem erwarteten Wert, der proportional zur Quellenspannung ist.
Zusätzlich leidet der Leitungstreiber der 3 unter einem anderen Problem, wobei wenn die Quellenspannung verringert wird, die NMOS-Transistoren N8, N9, die als die Transfergatter dienen, nicht die erwünschten Spannungstransfervorgänge ausführen können. Die NMOS-Transistoren N8, N9, werden als die Transfergatter verwendet, bei denen Source-Anschlüsse (nachfolgend auch als "Quellen" bezeichnet) und Drain-Anschlüsse (nachfolgend auch als "Abläufe" bezeichnet) auf Zwischenpotentialen sind. Der Leitungstreiber der 3 ist so ausgelegt, daß die Quellen der NMOS-Transistoren N8, N9 mit einem Gatter des PMOS-Transistors P2 verbunden sind, wobei die Quellenspannung V_DD dem Schwellenwert V_TH entspricht, der für jeden der NMOS-Transistoren N8, N9 eingestellt ist. Wenn die Gatter der NMOS-Transistoren N8, N9 mit der Quellen spannung V_DD angetrieben werden, können die Potentiale der Quellen bis auf einen Wert von (V_DD – V_TH) steigen. Unter den Umständen, wo gilt VDD = 5V, V_TH = 2V, VREF = 2V kann die Quelle beispielsweise bis auf 3V ansteigen. So gibt es kein Problem, wenn der Leitungstreiber dahingehend wirkt, daß er die Ausgangsanschlüsse OUT1, OUT2 auf der Referenzspannung VREF hält. Jedoch im Fall von VDD = 3V sollten die NMOS-Transistoren N8, N9 abgeschaltet werden, wenn die Potentiale der Quellen bis auf einen Wert von (V_DD – V_TH) ansteigen, d.h., auf 1V, auch wenn der Ausgangsanschluß OUT1 oder OUT2 über 2V ist. In dem Fall können die NMOS-Transistoren N8, N9 keine Spannungen zur Differentialverstärkerschaltung 2 übertragen, die für die Ausgangsrückkoppelungssteuerung erforderlich sind.

Aus der US 5 512 845 ist eine Halb-Brückenschaltung mit zwei Transistoren. Dabei ist ein mit dem Gate eines der beiden Transistoren verbundener Bootstrap-Knoten vorhanden, und es ist ein Trennungstransistor vorgesehen, der mit dem Bootstrap-Knoten verbunden ist.

Zusammenfassung der Erfindung

Es ist ein Ziel der Erfindung, eine Treiberschaltung vorzusehen, die eine ausreichende Ausgangsspannung bei niedriger Quellenleistung erzeugt.

Es ist ein weiteres Ziel der Erfindung, eine Treiberschaltung vorzusehen, die eine gewisse Spannungsrückkoppelungssteuerung bei geringer Quellenleistung ausführen kann.

Eine Treiberschaltung dieser Erfindung wird hauptsächlich konfiguriert durch eine Brückenschaltung zur Umwechslung der Polarität ihrer Ausgangsspannung, durch eine konstante Stromquelle zur Lieferung von elektrischem Strom an die Brückenschaltung und durch eine Bootstrap-Schaltung zum Treiben der Brückenschaltung. Die Brückenschaltung enthält vier Transistoren, die miteinander in einer Brückenform verbunden sind, und zwar mit zwei Ausgangsknoten zwischen denen eine Last anzuschließen ist. In der Brückenschaltung wird ein erstes Paar von Transistoren, die diagonal zueinander angeordnet sind, simultan angeschaltet, während ein zweites Paar von Transistoren, die diagonal zueinander angeordnet sind, simultan ausgeschaltet wird, so daß die Polarität mit Bezug auf die Ausgangsspannung umgeschaltet bzw. gewechselt wird, die an die Last über die Ausgangsknoten zu liefern ist. Die Gatter von zwei Transistoren, die direkt mit der konstanten Stromquelle verbunden sind, werden als Bootstrap-Knoten bezeichnet. Trennungstransistoren sind zwischen den Bootstrap-Knoten und den Steuereingangsknoten angeschlossen, um Steuerspannungen an den jeweiligen Bootstrap-Knoten anzulegen. Zusätzlich sind Widerstände zwischen dem Leistungsanschluß und den Trennungstransistoren angeschlossen.

Die zwei Transistoren werden abwechselnd angeschaltet, so daß die Polarität der Ausgangsspannung der Brückenschaltung umgeschaltet wird. Wenn die Treiberschaltung die Last durch Einschalten von einem von zwei Transistoren antreibt, deren Gatter den Bootstrap-Knoten entsprechen, wird die Steuerspannung an dem Trennungstransistor angelegt, so daß die Gatterspannung des Trennungstransistors zeitweise hochgezogen wird, um die Quellenspannung zu überschreiten. Daher wird der Trennungstransistor temporär in einen "starken" AN-Zustand gebracht, so daß ein ausreichendes Ausmaß von Ladungen an den Bootstrap-Knoten geliefert wird, der mit dem Gatter des Transistors ver bunden ist, der innerhalb der zwei Transistoren angeschaltet wird. Dann werden Ladungen, die auf dem Gatter des Trennungstransistors gesammelt wurden, zum Leistungsanschluß mittels des Widerstandes entladen, so daß der Trennungstransistor ausgeschaltet wird, was eine Trennung des Bootstrap-Knotens zur Folge hat. Aufgrund des Betriebes der konstanten Stromquelle zur Lieferung des Stromes an die Brückenschaltung wird danach die Gatterspannung des Transistors, dessen Gatter mit dem Bootstrap-Knoten verbunden ist, heraufgezogen, um die Quellenspannung zu überschreiten. Dies macht den Leitungszustand des Transistors gut. Somit ist es möglich, eine ausreichend große Quellenspannung zu erhalten, und zwar ungeachtet der Verringerung der Quellenspannung.

Wie oben beschrieben ist diese Erfindung so ausgelegt, daß die Gatter der zwei Transistoren, die direkt mit der konstanten Spannungsquelle verbunden sind, und die abwechselnd angeschaltet werden, um die Polarität der Ausgangsspannung der Brückenschaltung umzuschalten, ausreichend in den Potentialen hochgezogen wird. Es ist somit möglich, die erwünschte Ausgangsspannung ungeachtet der Verringerung der Quellenspannung zu erhalten. Zusätzlich ist es möglich, einen elektrischen Leistungswirkungsgrad der Antriebsschaltung gut zu machen.

Kurze Beschreibung der Zeichnungen

Diese und andere Ziele, Aspekte, und ein Ausführungsbeispiel der vorliegenden Erfindung werden detaillierter mit Bezugnahme auf die folgenden Zeichnungsfiguren beschrieben, in denen die Figuren folgendes darstellen:

1 ein Schaltungsdiagramm, welches eine Konfiguration eines Leitungstreibers zeigt, der auf das ISDN-System gemäß eines Ausführungsbeispiels der vorliegenden Erfindung anwendbar ist;

2A zeigt eine Wellenform eines Stromquellenbetriebssignals SWI;

2B zeigt eine Wellenform eines Rücksetz- bzw. Resetsignals RES;

2C zeigt eine Wellenform eines Polaritätsauswahlsignals SWB;

2D zeigt eine Wellenform eines Polaritätsauswahlsignals SWA;

2E ist eine Kurvendarstellung, die potentielle Variationen von Knoten zeigt, die vom Leitungstreiber der 1 ausgewählt werden; und

3 ist ein Schaltungsdiagramm, welches ein Beispiel einer Konfiguration eines Leitungstreibers zeigt, der auf das ISDN-System anwendbar ist.

Beschreibung des bevorzugten Ausführungsbeispiels
Diese Erfindung wird im Detail beispielhaft mit Bezugnahme auf die beigefügten Zeichnungen beschrieben.
1 ist ein Schaltungsdiagramm, welches eine Konfiguration eines S/T-Punkt Treibers (oder Leitungstreibers) zeigt, der bei dem ISDN-System gemäß des Ausführungsbeispiels der Erfindung verwendet wird, wobei Teile, die jenen der 3 äquivalent sind, durch die gleichen Bezugszeichen bezeichnet werden.
Der Leitungstreiber der 1 enthält die vorangegangene Brückenschaltung 1, die aus den vier NMOS-Transistoren N1 – N4 zur Stromumschaltung besteht. Die zwei Ausgangsknoten A, B der Brückenschaltung 1 sind jeweilig mit den Ausgangsanschlüssen OUT1, OUT2 verbunden. Zusätzlich ist eine Last (wie beispielsweise ein Transformator, der nicht gezeigt ist) zwischen den Ausgangsanschlüssen OUT1, OUT2 angeschlossen. Die Ausgangsknoten A, B werden auf ein Erdungs- bzw. Grundniveau durch die Widerstände R1, R2 heruntergezogen, und zwar derart, daß sie auf 0V in einem schwebenden Zustand sind.
Ein PMOS-Transistor P11, der als eine konstante Stromquelle dient, ist zwischen der Brückenschaltung 1 und dem einen Leistungsanschluß "VDD" angeschlossen. Der PMOS-Transistor P11 wird in einem Stromwert durch eine Stromsteuerschaltung 11 gesteuert. Die Stromsteuerschaltung 11 wird hauptsächlich durch eine Stromspiegelaktivlast konfiguriert, die aus PMOS-Transistoren P12, P13 und einer Differentialverstärkerschaltung 11a besteht, die durch ein Differentialtransistorpaar konfiguriert wird, welches aus NMOS-Transistoren N12, N13 und einem NMOS-Transistor N15 besteht. Hierbei dient der NMOS-Transistor N15 als eine Stromquelle für das Differentialtransistorpaar. Die erste Referenzspannung V_REF1 wird an einem ersten Eingang der Differentialverstärkerschaltung 11a angelegt, um einen Treiberstromwert einzustellen. Ein Wert des Stromes, der durch die Differentialverstärkerschaltung 11a fließt (d.h. ein Stromwert, der über den NMOS-Transistor N15 fließt) wird durch ein Paar eines PMOS-Transistors P14 und eines NMOS-Transistors N14 bestimmt, die miteinander in einer Diodenverbundenen Weise verbunden sind. Ein Ausgang der Differentialverstärkerschaltung 11a treibt ein Gatter eines PMOS-Transistors P15 an. Ein Strom, der über dem PMOS-Transistor P15 fließt, fließt auch über einen Widerstand R3, um eine gewisse Spannung zu erzeugen, die an einem zweiten Eingang der Differentialverstärkerschaltung 11a über einen Widerstand R4 angelegt wird. Der Ausgang der Differentialverstärkerschaltung 11a wird auch an einem Gatter eines PMOS-Transistors P11 angelegt. Wenn somit eine Kanalbreite des PMOS-Transistors P11 auf 100 Mal so groß wie die Kanalbreite des PMOS-Transistors P15 eingestellt wird, fließt ein Strom, dessen Wert 100 Mal so groß ist wie der Strom, der über den Widerstand R3 fließt, über den PMOS-Transistor P11.
In dem Fall, wo gilt: R3 = 33,3kΩ, V_DD = 3,3V, wobei die Last eine Äquivalenz des Widerstandes von 50Ω ist, ist eine Ablauf-Quellen-Spannung bzw. Drain-Source-Spannung des PMOS-Transistors P11 identisch der Ablauf-Quellen-Spannung des PMOS-Transistors P15, so daß die zuvor erwähnte Stromquelle sehr genau arbeitet. Hierbei fällt eine Amplitude nicht ab, auch wenn der PMOS-Transistor P11 in seinem Widerstandsbereich arbeitet. In identischer Weise ist es möglich, die Präzision zu steigern, indem man den Widerstand R3 als eine externe Komponente vorsieht, die extern mit dem Leitungstreiber verbunden ist. Die obige Stromquelle hat eine hohe Präzision, und somit ist es möglich, einen Wert eines Stromes zu verringern, der über den NMOS-Transistor N7 fließt, und zwar ansprechend auf die Last von 50Ω. Somit ist es möglich eine Störung in der Wellenform aufgrund einer Verzögerung zu vermeiden, die durch die Spannungsbegrenzungsschaltung 12 bewirkt wird.
Es ist vorzuziehen, daß ein Wert eines Stroms, der über den PMOS-Transistor P11 fließt, auf einen maximalen Wert eines Stromes eingestellt wird, der zum Antrieb der Last erforderlich ist. Dies kommt daher, daß ein großer Strom, der den eingestellten Wert überschreitet, auch nicht fließt, wenn ein Kurzschlußereignis an den Ausgangsanschlüssen auftritt. Im Fall eines kleinen Stromes, der unter dem eingestellten Wert ist, leitet ein NMOS-Transistor N7 einen übermäßigen Strom vorbei, der an die Brückenschaltung 1 geliefert wird. Somit ist es möglich, die Ausgangsspannung der Ausgangsanschlüsse OUT1, OUT2 auf einem konstanten Wert zu halten. Um dies zu tun, wird die Spannungsbegrenzungsschaltung 12 für den Leitungstreiber vorgesehen. Die Spannungsbegrenzungsschaltung 12 wird hauptsächlich konfiguriert durch den "Bypass-" bzw. "Überleitungstransistor" N7 und eine Differentialverstärkerschaltung 12a, die den Transistor N7 antreibt. Die Differentialverstärkerschaltung 12a ist konfiguriert durch eine Stromspiegelaktivlast, bestehend aus PMOS-Transistoren P16, P17, ein Differentialtransistorpaar, bestehend aus NMOS-Transistoren N16, N17, und einen Satz aus einem PMOS-Transistor P18 und NMOS-Transistoren N18, N19. Diese Transistoren P18, N18 und N19 dienen als eine Stromquelle für das Differentialtransistorpaar. Die zweite Referenzspannung V_REF2 wird an einem ersten Eingang der Differentialverstärkerschaltung 12a angelegt, um die Ausgangsspannung zu bestimmen. Zusätzlich wird die Ausgangsspannung entweder aus dem Ausgangsknoten A oder B der Brückenschaltung 1 herausgezogen, bei der ein "positiver (+)" Ausgang erscheint, und wird zurückgeleitet zum zweiten Eingang der Differentialverstärkerschaltung 12a über einen NMOS-Transistor N8 oder N9, der als ein Transfergatter wirkt. Die NMOS-Transistoren N8, N9 sind jeweils mit den NMOS-Transistoren N1, N2 der Brückenschaltung 1 verbunden bzw. verriegelt, die nahe ihrer Stromquelle angeordnet sind. D.h., die NMOS-Transistoren N8, N9 werden gesteuert, um in Verbindung mit den NMOS-Transistoren N1 bzw. N2 abgeschaltet oder angeschaltet zu werden. Ein Ausgang der Differentialverstärkerschaltung 12a steuert die Leitfähigkeit des NMOS-Transistors N7 derart, daß die "Rückkoppelungsausgangsspannung", die entweder aus dem Ausgangsknoten A oder B der Brückenschaltung 1 herausgezogen wird, identisch mit der zweiten Referenzspannung V_REF2 wird.
Der Leitungstreiber empfängt Signale von Außen (nicht gezeigt), wie beispielsweise ein Stromquellenbetriebssignal SWI, ein Rücksetz- bzw. Resetsignal RES, der Brückenschaltung 1 und Polaritätsauswahlsignale SWA, SWB der Brückenschaltung 1. Das Stromquellenbetriebssignal SWI wird an einen CMOS-Inverter geliefert (wobei "CMOS" eine Abkürzung für "Complementary Metal-Oxide Semiconductor" ist) der aus einem PMOS-Transistor P20 und einem NMOS-Transistor N20 besteht, und zwar über einen Inverter 13. Zusätzlich führt das Stromquellenbetriebssignal SWI die AN/AUS-Steuerung an einem PMOS-Transistor P21 mittels des CMOS-Inverters aus. Im AUS-Zustand des PMOS-Transistors P21 wird der PMOS-Transistor P11, der als die Stromquelle dient, in einen Betriebszustand gesetzt.
Das Rücksetz- bzw. Reset-Signal RES führt eine AN/Aus-Steuerung am NMOS-Transistor N21 mittels eines Inverters 14 aus. Somit ist ein Knoten C, der einem Verbindungspunkt zwischen der Stromquelle und der Brückenschaltung 1 entspricht bezüglich der Spannung auf 0V bei einem ausgewählten Zeitpunkt verringert. Das Polaritätsauswahlsignal SWA wirkt als ein Steuersignal, welches an ein Gatter des NMOS-Transistors N2 der Brückenschaltung 1 über einen Inverter 16 und einen CMOS-Inverter geliefert wird, der aus einem PMOS-Transistor P2 und einem NMOS-Transistor N22 besteht, genauso wie aus einem NMOS-Transistor N23, der ein Trennungstransistor ist. Zusätzlich wirkt das Polaritätsauswahlsignal SWA als ein Steuersignal, welches an ein Gatter des NMOS-Transistors N3 der Brückenschaltung 1 über den Inverter 16 geliefert wird, und an einen CMOS-Inverter, der aus einem PMOS-Transistor P24 und einem NMOS-Transistor N24 besteht. Das Polaritätsauswahlsignal SWB wirkt als ein Steuersignal, welches an ein Gatter des NMOS-Transistors N1 der Brückenschaltung 1 geliefert wird, und zwar über einen Inverter 15 und einen CMOS-Inverter, der aus einem PMOS-Transistor P25 und einem NMOS-Transistor N25 besteht, genauso wie aus einem NMOS-Transistor N26, der ein Trennungstransistor ist. Zusätzlich wirkt das Polaritätsauswahlsignal SWB als ein Steuersignal, welches an ein Gatter des NMOS-Transistors N4 der Brückenschaltung 1 über den Inverter 15 und einen CMOS-Inverter geliefert wird, der aus einem PMOS-Transistor P27 und einem NMOS-Transistor N27 besteht. Weiter sind die Widerstände R5, R6 jeweils mit den Gattern der NMOS-Transistoren N23, N26 verbunden, die Trennungstransistoren sind. D.h. der Widerstand R5 ist zwischen dem Leistungsanschluß VDD und dem Gatter des NMOS-Transistors N23 angeschlossen, während der Widerstand R6 zwischen dem Leistungsanschluß VDD und dem Gatter des NMOS-Transistors N26 angeschlossen ist.
Als nächstes wird der Betrieb des Leitungstreibers der 1 mit Bezugnahme auf eine Situation beschrieben, wo die NMOS-Transistoren N2, N3 angeschaltet sind, so daß "positive (+)" Ausgangsimpulse an dem Ausgangsanschluß OUT1 herauskommen.
Die 2A bis 2E zeigen Wellenformen von Steuersignalen und Knotenspannungen, die in dem Leitungstreiber der 1 verwendet werden, der mit der Stromquelle VDD = 3,0V arbeitet. Übrigens gibt der Leitungstreiber Impulse unter Anfangszuständen aus wo alle Knoten A, B und C auf 0 Volt sind. Die Ausgangsknoten A, B werden schwach auf das Grund- bzw. Erdungsniveau durch die Widerstände R1 und R2 heruntergezogen. Wenn somit alle NMOS-Transistoren N1 bis N4 in den AUS-Zustand gesetzt werden, sind die Ausgangsknoten A und B auf 0 Volt. Es ist möglich, den Knoten C auf 0V zu setzen, indem man das Reset-Signal RES auf einen niedrigen (L- = Low-) Pegel setzt, was den NMOS-Transistor N21 anschaltet.
Unter den zuvor erwähnten Umständen wird ein Ausgangsknoten D (d.h. der Steuereingangsknoten) des CMOS-Inverters, der aus den Transistoren P20 und N22 besteht, bezüglich des Niveaus oder Pegels von einem L-Pegel bzw. tiefen Pegel auf einen H-Pegel bzw. hohen Pegel gesteigert, was durch eine charakteristische Kurve "D" gezeigt wird, wie in 2E gezeigt, wenn das Polaritätsauswahlsignal SWA (siehe 2D) auf einen hohen (H- = High-) Pegel eingestellt wird. Zu diesem Zeitpunkt wird ein Potential eines Knotens E, der einem Gatter des NMOS-Transistors N23 entspricht, sofort und bemerkbar auf SV oder so gesteigert, was die Quellenspannung V_DD überschreitet. Dies wird gezeigt durch eine charakteristische Kurve "E", wie in 2E gezeigt ist. Eine solche sofortige und merkliche Steigerung des Potentials des Knotens E wird bewirkt durch Ladungen, die in dem NMOS-Transistor N23 gesammelt werden, und zwar gemäß seiner Gatterkapazität (oder Aufnahmefähigkeit bis zum zuvor erwähnten Zeitpunkt). Somit wird der NMOS-Transistor N23 "stark" angeschaltet. Dann wird ein Potential eines Knotens F (d.h, eines Bootstrap-Knotens) entsprechend einem Gatter des NMOS-Transistors N2 auf die Quellenspannung VDD oder so heraufgezogen, die durch eine charakteristische Kurve "F" gezeigt wird, wie in 2E gezeigt. Zu diesem Zeitpunkt sind sowohl der Ablauf (drain) als auch die Quelle (source) des NMOS-Transistors N1 auf 0V, so daß Ladungen in dem NMOS-Transistor N2 gemäß seiner Gatterkapazität (oder Aufnahmefähigkeit) akkumuliert bzw. gesammelt werden. Ladungen, die am Gatter des NMOS-Transistors N23 gesammelt werden, werden zum Leistungsanschluß (VDD) über den Widerstand R5 entladen. Somit wird das Potential des Knotens E, welches dem Gatter des NMOS-Transistors N23 entspricht, auf die Quellenspannung VDD gesenkt, so daß der NMOS-Transistor N23 ausgeschaltet wird. In diesem Fall jedoch bleiben die Ladungen am Knoten F immer noch am Gatter des NMOS-Transistors N2.
Als nächstes fließt unter Bedingungen, unter denen die Stromquelle einen Strom in die Brückenschaltung 1 fließen läßt, und zwar durch Einstellung des Rücksetz- bzw. Reset-Signals RES in einen AUS-Zustand (d.h. auf einen hohen bzw. H-Pegel, siehe 2B) während das Stromquellenbetriebssignal SWI auf einen EIN-Zustand (d.h. den H-Pegel bzw. hohen Pegel, siehe 2A) gesetzt wird, ein gewisser Strom über die Last, und zwar mittels der NMOS-Transistoren N2, N3, die in AN-Zuständen sind, und die Ausgangsanschlüsse OUT1, OUT2. Aufgrund des Spannungsabfalls der an der Last auftritt, werden die Knoten A, C bezüglich der Potentiale gesteigert. Zu diesem Zeitpunkt gibt es keinen Weg, über den die auf dem Gatter des NMOS-Transistors N2 gesammelten Ladungen entweichen. Somit steigt der Knoten F, der dem Gatter des NMOS-Transistors N2 entspricht, bezüglich der Spannung auf etwa 5V, was die Quellenspannung überschreitet. Daher wird der NMOS-Transistor N2 stark in einen AN-Zustand gebracht. Somit ist es möglich, eine Ausgangsspannung mit einer ausreichend großen Amplitude zu erreichen. In diesem Fall bleibt der NMOS-Transistor N2 in dem AN-Zustand, außer wenn der Trennungstransistor N23 angeschaltet wird. Zusätzlich wird ein Gatter des NMOS-Transistors N18, der zur Spannungsrückkoppelung verwendet wird, auch auf eine hohe Spannung gezogen, die die Quellenspannung überschreitet, und wird stark in einen AN-Zustand gebracht. Dies läßt die Spannungsbegrenzungsschaltung 12 einen guten Rückkoppelungsvorgang ausführen.
Wenn das Stromquellenbetriebssignal SWI (siehe 2a) in einen AUS-Zustand gebracht wird (d.h. ein L-Pegel bzw. niedriger Pegel) wird ein Knoten G entsprechend eines Gatters des PMOS-Transistors P11 auf einen H-Pegel bzw. hohen Pegel eingestellt (siehe charakteristische Kurve "G" wie in 2E gezeigt), so daß der PMOS-Transistor P11 ausgeschaltet wird. Somit sinken die Knoten A und C bezüglich der Potentiale auf 0V. Durch solche Potentialabsenkungen der Knoten A und C begleitet sinkt der Knoten F, der dem Gatter des NMOS-Transistors N2 entspricht, auf die Quellenspannung VDD oder so, was durch die in 2E gezeigte charakteristische Kurve "F" gezeigt wird. Zusätzlich sinkt der Knoten D bezüglich des Potentials ansprechend auf eine nachlaufende Kante des Polaritätsauswahlsignals SWA (siehe 2D), so daß der NMOS-Transistor N23 angeschaltet wird. Somit werden die beim Gatter des NMOS-Transistors N2 gesammelten Ladungen mittels des NMOS-Transistors N23 entladen, so daß der Knoten F auf einen L- bzw. tiefen Pegel sinkt (siehe die in 2E gezeigte charakteristische Kurve "F"). Zu diesem Zeitpunkt wird das Rücksetz- bzw. Reset-Signal RES in einen AN-Zustand gebracht (d.h. den L-Pegel bzw. tiefen Pegel, siehe 2B) was sicher einen Zustand einrichtet, das Impulse nicht ausgegeben werden. Somit ist es möglich, eine Serie von Ausgangsimpulsen des Leitungstreibers zu beenden.
In einer anderen Situation, wo die NMOS-Transistoren N1 und N4 angeschaltet sind, so daß die Ausgangsimpulse beim Ausgangsanschluß OUT2 herauskommen, arbeitet der Leitungstreiber der 1 ähnlich wie in der vorangegangenen Situation. In dieser Situation wirken die NMOS-Transistoren N1 und N9 als ein Bootstrap-Knoten mittels des Trennungstransistors N26 und des Widerstandes R6. Somit ist es möglich eine ausreichende Amplitude der Aus gangsspannung und einen guten Spannungsrückkoppelungszustand zu erhalten.
Im übrigen ist es möglich, den Leitungstreiber der 1 derart zu modifizieren, daß Kondensatoren zusätzlich zu den NMOS-Transistoren N1, N2 eingeführt werden, wobei jeder Kondensator zwischen dem Gatter und der Quelle des NMOS-Transistors angeschlossen ist. Wenn jedoch die Gattergröße des NMOS-Transistors (N1, N2) auf das 100- bis 150-fache der Gattergrößen der anderen Transistoren vergrößert wird, ist es unnötig, zusätzlich solche speziellen Kondensatoren einzuführen. D.h, es ist möglich, die Gatterkapazitäten der NMOS-Transistoren wirkungsvoll zu verwenden, ohne die Kondensatoren zu verwenden.
Zuletzt hat diese Erfindung eine Vielzahl von Effekten und technischen Merkmalen, die wie folgt zusammengefaßt werden:

(1) In der Treiberschaltung werden Steuerspannungen über Trennungstransistoren jeweils an Gatter von zwei Transistoren (N1, N2) angelegt, die direkt an die konstante Stromquelle (P11) angeschlossen sind. Die Trennungstransistoren (N23, N26) sind jeweils mit den Gattern der zwei Transistoren innerhalb der Brückenschaltung verbunden. Insbesondere wird die Steuerspannung an dem Trennungstransistor angelegt, so daß die Gatterspannung des Trennungstransistors heraufgezogen wird, um die Quellenspannung gemäß der Gatterkapazität zu überschreiten. Dies sorgt dafür, daß der Trennungstransistor in einem "starken" AN-Zustand ist. Somit wird eine ausreichende Menge von Ladungen an einen der Bootstrap-Knoten (F) geliefert, der den Gattern der zwei Transistoren entspricht, die direkt mit der konstanten Stromquelle verbunden sind. Dann werden die Ladungen, die am Gatter des Trennungstransis tors (N23) gesammelt werden, zum Leistungsanschluß mittels des Widerstandes (R5) entladen. Somit wird der Trennungstransistor ausgeschaltet, so daß der Bootstrap-Knoten abgetrennt wird. Die konstante Stromquelle liefert einen Strom zum Antrieb der Brückenschaltung, was die Anschlussspannungen der zwei Transistoren steigert, die direkt mit der konstanten Stromquelle verbunden sind. Somit werden die Spannungen der Gatter der zwei Transistoren, die mit den Bootstrap-Knoten verbunden sind, heraufgezogen, um die Quellenspannung (VDD) zu überschreiten, was die Leitungszustände der zwei Transistoren gut macht. Als eine Folge ist es möglich, eine ausreichend große Ausgangsspannung zu erhalten.
(2) Auch wenn die Quellenspannung verringert wird, ist es möglich, eine erwünschte Ausgangsspannung zu erhalten. Dies zeigt einen guten elektrischen Leistungswirkungsgrad der Treiberschaltung an.
(3) Die Bootstrap-Knoten sind jeweils mit Gattern der Transfergatter (N8, N9) verbunden, und zwar verwendet für die Spannungsbegrenzungsschaltung, die die Ausgangsspannung der Brückenschaltung begrenzt. Dies macht die Leitungszustände der Transfergatter gut. Daher wird die Ausgangsspannung der Brückenschaltung zur Differentialverstärkerschaltung (12a) übertragen, und zwar ohne Dämpfung und ungeachtet der Quellenspannung. Wenn somit die Quellenspannung verringert wird, ist es möglich, eine Rückkoppelungssteuerung auszuführen, um die Ausgangsspannung konstant zu halten.

Claims

Treiberschaltung, die folgendes aufweist: – eine Brückenschaltung (1), die durch vier Transistoren (N1 bis N4) konfiguriert wird, die zur Stromschaltung verwendet werden und die miteinander in einer Brückenform mit zwei Ausgangsknoten (A, B), zwischen denen eine Last anzuschließen ist, verbunden sind, wobei ein erstes Paar von Transistoren, die diagonal zueinander angeordnet sind, gleichzeitig angeschaltet wird, während ein zweites Paar von Transistoren, die diagonal zueinander angeordnet sind, gleichzeitig ausgeschaltet wird, so daß die an der Last angelegte Ausgangsspannung in der Polarität umgewechselt wird; – eine Konstantstromquelle (P11) zum Liefern von elektrischem Strom an die Brückenschaltung (1); – eine Bootstrap-Schaltung zum Treiben der Brückenschaltung (1), umfassend – Trennungstransistoren (N23, N26), von denen jeder zwischen einem Bootstrap-Knoten (F) und einem entsprechenden Steuereingangsknoten (D) zum Anlegen von Steuerspannungen an den jeweiligen Bootstrap-Knoten (F) geschaltet ist, wobei der jeweilige Bootstrap-Knoten (F) mit einem Gate von einem derjenigen zwei Transistoren (N1, N2) aus den vier Transistoren (N1–N4) der Brückenschaltung (1) verbunden ist, welche direkt mit der Konstantstromquelle (P11) verbunden sind; und – Widerstände (R5, R6), von denen jeder zwischen einem Versorgungsanschluß (V_DD) und einem der Gates der Trennungstransistoren (N23, N26) angeschlossen ist; wobei das Gate-Potential der Trennungstransistoren (N23, N26) aufgrund der Widerstände (R5, R6) und der Gate-Kapazitäten der Trennungstransistoren (N23, N26) zeitweise über die Versorgungsspannung (V_DD) hinaus erhöht werden kann.
Treiberschaltung nach Anspruch 1, die weiter eine Spannungsbegrenzungsschaltung (12) aufweist, um die Ausgangsspannung der Brückenschaltung zu begrenzen, wobei die Spannungsbegrenzungsschaltung folgendes aufweist: eine Differenzverstärkerschaltung (12a) mit einem ersten Differenzeingang, an dem die Referenzspannung V_REF2 zur Regulierung der Ausgangsspannung der Brückenschaltung angelegt wird, ein Paar von als Transfergatter dienenden Transistoren (N8, N9), deren Gates jeweils mit einem entsprechenden Bootstrap-Knoten (F) verbunden sind, so daß das Paar von Transfergattern selektiv eine der Spannungen an den zwei Ausgangsknoten der Brückenschaltung zu einem zweiten Differenzeingang der Differenzverstärkerschaltung (12a) überträgt, und zwar gemäß einer Umschaltung der Polarität der Ausgangsspannung der Brückenschaltung, und eine Bypass- bzw. Umleitschaltung (N7), deren Leitfähigkeit durch eine Ausgangsgröße der Differenzverstärkerschaltung (12a) gesteuert wird, wobei die Bypass- bzw. Umleitschaltung (N7) die elektrische Stromausgangsgröße aus der Konstantstromquelle (P11) umleitet, so daß die Ausgangsspannung der Brückenschaltung (1) identisch mit der Referenzspannung wird.
Treiberschaltung nach Anspruch 1 oder 2, die weiter einen Reset- bzw. Rücksetz-Transistor (N21) auf weist, um einen zwischen der Konstantstromquelle (P11) und der Brückenschaltung (1) angeordneten Verbindungsknoten (C) zu erden, wenn die Brückenschaltung (1) nicht die Last treibt.
Treiberschaltung nach einem der Ansprüche 1 bis 3, wobei diejenigen zwei Transistoren (N1, N2) aus den vier Transistoren (N1–N4) der Brückenschaltung (1), die direkt mit der Konstantstromquelle (P11) verbunden sind, im Vergleich mit den anderen Transistoren eine größere Gattergröße besitzen.
Treiberschaltung nach Anspruch 1, die weiter eine Stromsteuerschaltung (11) aufweist, um die Konstantstromquelle (P11) zu steuern.
Treiberschaltung nach Anspruch 1, wobei alle der vier Transistoren (N1–N4) der Brückenschaltung (1) und die Trennungstransistoren (N23, N26) durch n-Kanal-MOS-Transistoren konfiguriert sind, während die Konstantstromquelle (P11) durch einen p-Kanal-MOS-Transistor konfiguriert ist.
Treiberschaltung nach Anspruch 2, wobei die Transfergatter (N8, N9) durch n-Kanal-MOS-Transistoren konfiguriert sind, deren Gates mit einem jeweiligen Bootstrap-Knoten (F) verbunden sind, während die Bypass- bzw. Umleitschaltung (N7) durch einen n-Kanal-MOS-Transistor konfiguriert ist, dessen Gate durch die Ausgangsgröße der Differenzverstärkerschaltung (12a) gesteuert wird.