DE19932635A1 - Synchronisierverfahren für eine Empfangseinheit und hiermit korrespondierende Empfangseinheit - Google Patents
Synchronisierverfahren für eine Empfangseinheit und hiermit korrespondierende EmpfangseinheitInfo
- Publication number
- DE19932635A1 DE19932635A1 DE19932635A DE19932635A DE19932635A1 DE 19932635 A1 DE19932635 A1 DE 19932635A1 DE 19932635 A DE19932635 A DE 19932635A DE 19932635 A DE19932635 A DE 19932635A DE 19932635 A1 DE19932635 A1 DE 19932635A1
- Authority
- DE
- Germany
- Prior art keywords
- clock
- synchronization
- signals
- phase
- synchronization method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 19
- 230000001360 synchronised effect Effects 0.000 title description 4
- 230000010354 integration Effects 0.000 claims description 16
- 230000010363 phase shift Effects 0.000 claims description 2
- 230000003111 delayed effect Effects 0.000 abstract 2
- 230000005540 biological transmission Effects 0.000 description 4
- 125000002015 acyclic group Chemical group 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 230000001934 delay Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000003340 mental effect Effects 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/08—Speed or phase control by synchronisation signals the synchronisation signals recurring cyclically
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
- H04J3/0652—Synchronisation among time division multiple access [TDMA] nodes, e.g. time triggered protocol [TTP]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
Eine Empfangseinheit (2) wird mit einer Sendeeinheit (1) dadurch genauer synchronisiert, daß anhand von von der Sendeeinheit (1) ausgesandten Synchronisationssignalen (S) ein Taktgeber (7) einer phasenverriegelten Schleife (6) nachgeregelt wird, wobei ein Phasenregler (5) momentanen Phasenfehler (z) zu einem Integrationswert (I) aufintegriert und der Integrationswert (I) nur zu einem Integrationsbruchteil (ki) ausgeregelt wird, der kleiner als eins ist.
Description
Die vorliegende Erfindung betrifft ein Synchronisierverfahren
für eine Empfangseinheit,
- - wobei der Empfangseinheit von einer Sendeeinheit zyklisch ausgesandte Synchronisationssignale übermittelt werden,
- - wobei die Empfangseinheit die Synchronisationssignale einem Phasenregler einer phasenverriegelten Schleife mit einem Taktgeber zuführt,
- - wobei der Taktgeber zwischen zwei Synchronisationssignalen eine Anzahl von Taktsignalen ausgibt,
- - wobei der Phasenregler beim Empfang der Synchronisations signale momentane Phasenfehler ermittelt und den Taktgeber derart nachregelt, daß der Taktgeber zwischen zwei Synchro nisationssignalen eine Sollanzahl von Taktsignalen ausgibt,
sowie eine hiermit korrespondierende Empfangseinheit.
Derartige Synchronisierverfahren und die korrespondierenden
Empfangseinheiten sind allgemein bekannt. Sie werden unter
anderem in Feldbussystemen, z. B. dem PROFIBUS, eingesetzt.
Feldbussysteme sind verteilte Steuerungssysteme, die in der
Regel eine Sendeeinheit (Kopfbaugruppe, Busmaster) und eine
Vielzahl von Empfangseinheiten (Slaves) aufweisen. Die An
steuerung der einzelnen Slavebaugruppen geschieht in der Re
gel dadurch, daß die Sendeeinheit den Empfangseinheiten ein
Befehlstelegramm übermittelt. Bei Empfang des Befehlstele
gramms geben die Empfangseinheiten Sollwerte an eine gesteu
erte technische Anlage aus, die ihnen zuvor von der Sendeein
heit übermittelt worden sind. Gleichzeitig lesen sie Istwerte
von der gesteuerten technischen Anlage ein, welche sie nach
folgend an die Sendeeinheit übermitteln. Die Sendeeinheit er
rechnet dann neue Sollwerte, die sie den einzelnen Empfangs
einheiten übermittelt, so daß diese für das nächste Befehls
telegramm bereit sind.
Die Befehlstelegramme werden von der Sendeeinheit zeitlich
äquidistant gesendet. Aus den Befehlstelegrammen sind daher
Synchronisationssignale ableitbar, mittels derer die Emp
fangseinheiten mit der Sendeeinheit synchronisierbar sind.
In der Praxis verbleibt zwischen dem Übermitteln der eingele
senen Istwerte an die Sendeeinheit und dem Übermitteln der
Sollwerte an die Empfangseinheiten einerseits und den Über
mitteln des nächsten Befehlstelegramms andererseits ein zeit
licher Spielraum. Dieser wird in der Regel für sogenannte
azyklische Telegramme genutzt. Hierbei kann es geschehen, daß
aufgrund von Verzögerungen durch die azyklischen Telegramme
einzelne Befehlstelegramme verspätet gesendet werden. Der
Empfang derart verspätet gesendeter Befehlstelegramme bewirkt
eine fehlerhafte Nachsynchronisation der Empfangseinheiten.
Bei vielen Anwendungen ist diese fehlerhafte Nachsynchronisa
tion unkritisch. Bei zeitkritischen Anwendungen hingegen,
insbesondere bei der Kopplung interpolierender Antriebsach
sen, sind derartige fehlerhafte Nachsynchronisation nicht to
lerierbar.
Die Aufgabe der vorliegenden Erfindung besteht darin, ein
Synchronisierverfahren für eine Empfangseinheit zu schaffen,
mittels derer die Empfangseinheit mit hinreichender Genauig
keit mit der Sendeeinheit synchronisierbar ist.
Die Aufgabe wird dadurch gelöst, daß der Phasenregler die mo
mentanen Phasenfehler zu einem Integrationswert aufintegriert
und daß der Integrationswert zu einem Integrationsbruchteil
ausgeregelt wird, wobei der Integrationsbruchteil kleiner als
eins ist.
Wenn der Phasenregler die momentanen Phasenfehler zu einem
Proportionalbruchteil ausregelt, wobei der Proportionalbruch
teil kleiner als eins ist, ergibt sich eine schnellere Ausre
gelung des Phasenfehlers. Dies gilt insbesondere dann, wenn
der Proportionalbruchteil größer als der Integrationsbruch
teil ist.
Wenn der Phasenregler den Taktgeber nur dann nachregelt, wenn
der Absolutwert des momentanen Phasenfehlers einen Maximal
fehler nicht übersteigt; bewirken Verzögerungen der Synchro
nisationssignale durch azyklische Telegramme keine fehlerhaf
te Nachregelung des Taktgebers.
Wenn bei Übersteigen des Maximalfehlers ein Zähler hochge
zählt wird, ist insbesondere ein dauerhafter Fehler der Kom
munikation zwischen Sendeeinheit und Empfangseinheit erkenn
bar.
Wenn der phasenverriegelten Schleife von einer Steuereinheit
ein Gültigkeitssignal übermittelt wird und das Synchronisier
verfahren nur bei Vorliegen des Gültigkeitssignals ausgeführt
wird, ist sicherstellbar, daß die Synchronisation auf die
richtigen Synchronisationssignale erfolgt.
Wenn innerhalb des Taktgebers ein Taktgenerator Primärtaktsi
gnale erzeugt, die einem Frequenzteiler zugeführt werden, der
ausgangsseitig die heruntergeteilten Primärtaktsignale als
Taktsignale ausgibt, ist gewährleistet, daß alle zwischen dem
Taktgenerator und dem Frequenzteiler angeordneten Komponenten
ebenfalls phasenrichtig synchronisiert sind.
Wenn vor der Ermittlung des ersten momentanen Phasenfehlers
der Taktgeber die Sollanzahl von Taktsignalen ausgibt, dann
angehalten wird und beim Empfang des nächsten Synchronisati
onssignals wieder gestartet wird, ergibt sich eine besonders
schnelle Synchronisation der Empfangseinheit beim Anlauf.
Wenn beim Empfang des ersten Synchronisationssignals nach dem
Wiederstarten des Taktgebers der momentane Phasenfehler zu
mindest im wesentlichen ausgeregelt wird und das Aufintegrie
ren der momentanen Phasenfehler und das Ausregeln des Inte
grationswerts, ggf. auch das Ausregeln des momentanen Phasen
fehlers, erst ab dem Empfang des zweiten Synchronisations
signals ausgeführt wird, wird die Synchronisierung zu Beginn
des Verfahrens noch weiter beschleunigt.
Weitere Vorteile und Einzelheiten ergeben sich aus der nach
folgenden Beschreibung eines Ausführungsbeispiels. Dabei zei
gen in Prinzipdarstellung:
Fig. 1 ein verteiltes Steuerungssystem,
Fig. 2 eine Empfangseinheit und
Fig. 3 eine phasenverriegelte Schleife.
Gemäß Fig. 1 weist ein verteiltes Steuerungssystem eine Sende
einheit 1 und Empfangseinheiten 2 auf, die über ein Bussystem
3 miteinander verbunden sind. Die Sendeeinheit 1 sendet zy
klisch Telegramme an die Empfangseinheiten 2, welche entspre
chend auf die empfangenen Telegramme reagieren. Beispielswei
se lesen die Empfangseinheiten 2 von einer gesteuerten tech
nischen Anlage 4 Eingangsgrößen ein und geben Ausgangsgrößen
an die technische Anlage 4 aus. Dies ist in Fig. 1 durch die
Pfeile zwischen den Empfangseinheiten 2 und der technischen
Anlage 4 angedeutet.
Die Kommunikation zwischen der Sendeeinheit 1 und den Emp
fangseinheiten 2 erfolgt in der Regel nach folgendem, zy
klisch abgearbeiteten Schema: Zunächst übermittelt die Sende
einheit 1 den Empfangseinheiten 2 Ausgangsgrößen, die an die
technische Anlage 4 ausgegeben werden sollen. Dann übermit
telt sie ein Befehlstelegramm an die Empfangseinheiten 2. Bei
Übermittlung des Befehlstelegramms geben die Empfangseinhei
ten 2 die Ausgangsgrößen an die technische Anlage 4 aus und
lesen Eingangsgrößen von der technischen Anlage 4 ein. Sodann
werden die eingelesenen Eingangsgrößen von der Sendeeinheit 1
abgefragt.
Im Idealfall wird das obenstehende Schema streng zyklisch und
zeitlich streng äquidistant abgearbeitet. Insbesondere die
Befehlstelegramme können daher als Synchronisationssignale S
verwendet werden bzw. aus den Befehlstelegrammen Synchronisa
tionssignale S abgeleitet werden. Mittels der Synchronisati
onssignale S können sich dann die Empfangseinheiten 2 mit der
Sendeeinheit 1 synchronisieren.
Die von den Empfangseinheiten 2 empfangenen Synchronisations
signale werden gemäß Fig. 2 und 3 über einen Busanschlußbau
stein 2' einem Phasenregler 5 einer phasenverriegelten
Schleife 6 zugeführt. Die phasenverriegelte Schleife 6 weist
einen Taktgeber 7 auf. Innerhalb des Taktgebers 7 erzeugt ein
Taktgenerator 8 Primärtaktsignale, die einem Frequenzteiler 9
zugeführt werden. Ausgangsseitig gibt der Frequenzteiler 9
die heruntergeteilten Primärtaktsignale als Taktsignale aus.
Die Taktsignale werden einem Taktsignalzähler 10 zugeführt.
Bei idealer Regelung des Taktgenerators 8 gibt der Taktgeber
7 zwischen zwei Synchronisationssignalen S exakt eine Sollan
zahl Z* von Taktsignalen aus. In der Regel gibt der Taktgeber
7 aber eine Anzahl Z von Taktsignalen aus, welche von der
Sollanzahl Z* abweicht. Der Phasenregler 5 ermittelt daher
beim Empfang der Synchronisationssignale momentane Phasenfeh
ler z und regelt dann den Taktgeber 7 derart nach, daß er
zwischen zwei Synchronisationssignalen S die Sollanzahl Z*
von Taktsignalen ausgibt. Dies geschieht wie folgt:
Vor Beginn der Synchronisation, also vor der Ermittlung des ersten momentanen Phasenfehlers z, wird zunächst von einer Steuereinheit 11 einer Ansteuereinheit 12 ein Startsignal vorgegeben. Diese steuert daraufhin den Taktgeneratör 8 des Taktgebers 7 an. Wenn der Taktsignalzähler 10 die Sollanzahl Z* von Taktsignalen gezählt hat, übermittelt der Taktsi gnalzähler 10 ein Signal an die Ansteuereinheit 12. Diese hält daraufhin den Taktgenerator 8 wieder an. Die phasenver riegelte Schleife 6 ist dadurch sozusagen "vorgespannt". Beim Empfang des nächsten Synchronisationssignals, das ebenfalls an die Ansteuereinheit 12 übermittelt wird, startet diese dann den Taktgenerator 8 wieder. Dadurch wird der Taktsi gnalzähler 10 neu hochgezählt.
Vor Beginn der Synchronisation, also vor der Ermittlung des ersten momentanen Phasenfehlers z, wird zunächst von einer Steuereinheit 11 einer Ansteuereinheit 12 ein Startsignal vorgegeben. Diese steuert daraufhin den Taktgeneratör 8 des Taktgebers 7 an. Wenn der Taktsignalzähler 10 die Sollanzahl Z* von Taktsignalen gezählt hat, übermittelt der Taktsi gnalzähler 10 ein Signal an die Ansteuereinheit 12. Diese hält daraufhin den Taktgenerator 8 wieder an. Die phasenver riegelte Schleife 6 ist dadurch sozusagen "vorgespannt". Beim Empfang des nächsten Synchronisationssignals, das ebenfalls an die Ansteuereinheit 12 übermittelt wird, startet diese dann den Taktgenerator 8 wieder. Dadurch wird der Taktsi gnalzähler 10 neu hochgezählt.
Das Erreichen der Sollanzahl Z* sowie das Eintreffen des
nächsten Synchronisationssignals S wird an einen Primärtakt
zähler 13 gemeldet. Beim Eintreffen des ersten dieser beiden
Signale wird der Primärtaktzähler 13 gestartet, beim Eintref
fen des zweiten der beiden Signale gestoppt. Der (vorzeichen
behaftete) Zählerstand des Primärtaktzählers 13 ist somit ein
direktes Maß für den Fehler zwischen der Taktung des Taktge
bers 7 und der Periodizität der Synchronisationssignale S.
Beim Empfang des ersten Synchronisationssignals S nach dem
Wiederstarten des Taktgebers 7 wird der Zählerstand des Pri
märtaktzählers 13 an die Steuereinheit 11 übermittelt. Diese
errechnet daraus einen Korrekturwert für die Ansteuerung des
Taktgenerators 8 und gibt diesen Korrekturwert direkt dem
Phasenregler 5 vor. Dadurch wird der beim ersten Synchronisa
tionszyklus detektierte momentane Phasenfehler z zumindest im
wesentlichen ausgeregelt.
In den weiteren Synchronisationszyklen wird der Primärtakt
zähler 13 stets in Abhängigkeit vom Synchronisationssignals S
und dem Erreichen der Sollanzahl Z* gesteuert. Beim Eintref
fen des ersten dieser beiden Signale wird der Primärtaktzäh
ler 13 gestartet und beim Eintreffen des zweiten dieser bei
den Signale gestoppt. Der Zählerstand des Primärtaktzählers
13 wird einem Vergleicher 14 zugeführt. Der Zählerstand des
Primärtaktzählers 13 wird betragsmäßig mit einem Maximalfeh
ler verglichen. Wenn der Zählerstand den Maximalfehler über
steigt, wird ein Auszeitzähler 15 hochgezählt. In diesem Fall
wird an den Phasenregler 5 kein Fehlersignal ausgegeben. Der
Phasenregler 5 behält sein bisheriges Ausgangssignal bei.
Anderenfalls wird das Ausgangssignal A des Phasenreglers 5
nach folgenden Formeln berechnet:
I(i) = I(i-1) + ki.z(i)
A(i) = kp.z(i) + I(i)
A(i) = kp.z(i) + I(i)
z(i) ist dabei der momentane Phasenfehler, kp der Proportio
nalbruchteil, zu dem der momentane Phasenfehler z(i) ausgere
gelt wird, I(i) der Integrationswert, zu dem die momentanen
Phasenfehler z(k), k = 0, 1, 2, 3 . . . i aufintegriert wurden und
ki der Integrationsbruchteil, zu dem der Integrationswert I
ausgeregelt wird.
In der Praxis haben sich folgende Werte als günstig erwiesen:
Der Integrationsbruchteil ki sollte typisch zwischen 0,01 und 0,04 liegen, also kleiner als 1 sein. Auch der Proportional bruchteil kp sollte kleiner als 1 sein, aber größer als der Integrationsbruchteil ki. Typisch liegt der Proportional bruchteil kp zwischen 0,04 und 0,10.
Der Integrationsbruchteil ki sollte typisch zwischen 0,01 und 0,04 liegen, also kleiner als 1 sein. Auch der Proportional bruchteil kp sollte kleiner als 1 sein, aber größer als der Integrationsbruchteil ki. Typisch liegt der Proportional bruchteil kp zwischen 0,04 und 0,10.
In der Regel wird der Primärtaktzähler 13 bei jeder Übermitt
lung eines Synchronisationssignals S gestartet bzw. gestoppt.
Es ist aber auch möglich, der phasenverriegelten Schleife 6
zusätzlich von der Steuereinheit 11 ein Gültigkeitssignal G
zu übermitteln. In diesem Fall wird der Primärtaktzähler 13
nur dann gestartet und gestoppt, wenn das Gültigkeitssignal G
anliegt. Es ist ferner möglich, den Primärtaktzähler 13 um
einen Phasenversatz bezüglich des Synchronisationssignals S
versetzt zu starten und auszuwerten.
Mit dem erfindungsgemäßen Verfahren lassen sich insbesondere
auch verteilt gesteuerte interpolierende Achsen mit hinrei
chender Genauigkeit ansteuern.
Claims (11)
1. Synchronisierverfahren für eine Empfangseinheit (2),
- - wobei der Empfangseinheit (2) von einer Sendeeinheit (1) zyklisch ausgesandte Synchronisationssignale (S) übermit telt werden,
- - wobei die Empfangseinheit (2) die Synchronisationssignale (S) einem Phasenregler (5) einer phasenverriegelten Schlei fe (6) mit einem Taktgeber (7) zuführt,
- - wobei der Taktgeber (7) zwischen zwei Synchronisations signalen (S) eine Anzahl (Z) von Taktsignalen ausgibt,
- - wobei der Phasenregler (5) beim Empfang der Synchronisati onssignale (S) momentane Phasenfehler (z) ermittelt und den Taktgeber (7) derart nachregelt, daß der Taktgeber (7) zwi schen zwei Synchronisationssignalen (S) eine Sollanzahl (Z*) von Taktsignalen ausgibt,
- - dadurch gekennzeichnet,
daß der Phasenregler (5) die momentanen Phasenfehler (z) zu einem Integrationswert (I) aufintegriert und daß der Integra tionswert (I) zu einem Integrationsbruchteil (ki) ausgeregelt wird, wobei der Integrationsbruchteil (ki) kleiner als eins ist.
2. Synchronisierverfahren nach Anspruch 1, dadurch
gekennzeichnet, daß der Phasenregler (5)
die momentanen Phasenfehler (z) zu einem Proportionalbruch
teil (kp) ausregelt, wobei der Proportionalbruchteil (kp)
kleiner als eins ist.
3. Synchronisierverfahren nach Anspruch 2, dadurch
gekennzeichnet, daß der Proportionalbruch
teil (kp) größer als der Integrationsbruchteil (ki) ist.
4. Synchronisierverfahren nach Anspruch 1, 2 oder 3, da
durch gekennzeichnet, daß der Pha
senregler (5) den Taktgeber (7) nur dann nachregelt, wenn der
Absolutwert des momentanen Phasenfehlers (z) einen Maximal
fehler nicht übersteigt.
5. Synchronisierverfahren nach Anspruch 4, dadurch
gekennzeichnet, daß bei Übersteigen des
Maximalfehlers ein Zähler (15) hochgezählt wird.
6. Synchronisierverfahren nach einem der obigen Ansprüche,
dadurch gekennzeichnet, daß der
phasenverriegelten Schleife (6) von einer Steuereinheit (11)
ein Gültigkeitssignal (G) übermittelt wird und daß das Syn
chronisierverfahren nur bei Vorliegen des Gültigkeitssignals
(G) ausgeführt wird.
7. Synchronisierverfahren nach einem der obigen Ansprüche,
dadurch gekennzeichnet, daß inner
halb des Taktgebers (7) ein Taktgenerator (8) Primärtaktsi
gnale erzeugt, die einem Frequenzteiler (9) zugeführt werden,
der ausgangsseitig die heruntergeteilten Primärtaktsignale
als Taktsignale ausgibt.
8. Synchronisierverfahren nach einem der obigen Ansprüche,
dadurch gekennzeichnet, daß vor
der Ermittlung des ersten momentanen Phasenfehlers (z) der
Taktgeber (7) die Sollanzahl (Z*) von Taktsignalen ausgibt,
dann angehalten wird und beim Empfang des nächsten Synchroni
sationssignals (S) wieder gestartet wird.
9. Synchronisierverfahren nach Anspruch 8, dadurch
gekennzeichnet, daß beim Wiederstarten des
Taktgebers (7) der Taktgeber (7) erst nach einem Phasenver
satz gestartet wird und daß die Anzahl (Z) der vom Taktgeber
(7) bis zum nächsten empfangenen Synchronisationssignal (S)
zuzüglich dem Phasenversatz ausgegebene Taktsignale ermittelt
wird.
10. Synchronisierverfahren nach Anspruch 8 oder 9,
dadurch gekennzeichnet, daß beim
Empfang des ersten Synchronisationssignals (S) nach dem Wie
derstarten des Taktgebers (7) der momentane Phasenfehler (z)
zumindest im wesentlichen ausgeregelt wird und das Aufinte
grieren der momentanen Phasenfehler (z) und das Ausregeln des
Integrationswerts (I), ggf. auch das Ausregeln des momentanen
Phasenfehlers (z), erst ab dem Empfang des zweiten Synchroni
sationssignals (S) ausgeführt wird.
11. Empfangseinheit zur Durchführung eines Synchronisierver
fahrens nach einem der obigen Ansprüche.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19932635A DE19932635B4 (de) | 1999-02-15 | 1999-07-13 | Synchronisierverfahren für eine Empfangseinheit und hiermit korrespondierende Empfangseinheit |
US09/504,290 US6603830B1 (en) | 1999-02-15 | 2000-02-15 | Synchronization method for a receiving unit and a receiving unit corresponding thereto |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19906297 | 1999-02-15 | ||
DE19906297.8 | 1999-02-15 | ||
DE19932635A DE19932635B4 (de) | 1999-02-15 | 1999-07-13 | Synchronisierverfahren für eine Empfangseinheit und hiermit korrespondierende Empfangseinheit |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19932635A1 true DE19932635A1 (de) | 2000-08-17 |
DE19932635B4 DE19932635B4 (de) | 2005-04-21 |
Family
ID=7897572
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19932635A Expired - Lifetime DE19932635B4 (de) | 1999-02-15 | 1999-07-13 | Synchronisierverfahren für eine Empfangseinheit und hiermit korrespondierende Empfangseinheit |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE19932635B4 (de) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002027990A2 (de) * | 2000-09-21 | 2002-04-04 | Siemens Aktiengesellschaft | Verfahren zum gesteuerten einsynchronisieren auf ein nicht stabiles taktsystem und hiermit korrespondierende empfangseinheit |
WO2002028003A2 (de) * | 2000-09-28 | 2002-04-04 | Siemens Aktiengesellschaft | Verfahren zur synchronisierung einer mehrzahl von bussystemen und hiermit korrespondierendes hierarchisches mehrbussystem |
DE10057026A1 (de) * | 2000-11-17 | 2002-05-29 | Siemens Ag | Einrichtung und Verfahren zur digitalen Erzeugung von äquidistanten synchronen frequenzvervielfachten Takten |
EP1241815A2 (de) * | 2001-03-16 | 2002-09-18 | Harman/Becker Automotive Systems (Becker Division) GmbH | Verfahren und Schaltungsanordnung zur Erzeugung des RDS-Bittaktes |
US7065217B2 (en) | 2001-03-05 | 2006-06-20 | Harman/Becker Automotive Systems (Becker Division) Gmbh | Apparatus and method for multichannel sound reproduction system |
DE10200039B4 (de) * | 2001-01-03 | 2008-08-28 | Vtech Communications Ltd. | Drahtloser Empfänger, Synchronisations- und Frequenzsteuerverfahren |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0719445B2 (ja) * | 1987-12-17 | 1995-03-06 | パイオニア株式会社 | 記録再生用クロック生成回路 |
US5056054A (en) * | 1990-05-02 | 1991-10-08 | National Semiconductor Corporation | Digital phase locked loop utilizing a multi-bit phase error input for control of a stepped clock generator |
-
1999
- 1999-07-13 DE DE19932635A patent/DE19932635B4/de not_active Expired - Lifetime
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10046920C2 (de) * | 2000-09-21 | 2003-08-14 | Siemens Ag | Verfahren zum gesteuerten Einsynchronisieren auf ein nicht stabiles Taktsystem und hiermit korrespondierende Empfangseinheit |
DE10046920A1 (de) * | 2000-09-21 | 2002-04-25 | Siemens Ag | Verfahren zum gesteuerten Einsynchronisieren auf ein nicht stabiles Taktsystem und hiermit korrespondierende Empfangseinheit |
WO2002027990A2 (de) * | 2000-09-21 | 2002-04-04 | Siemens Aktiengesellschaft | Verfahren zum gesteuerten einsynchronisieren auf ein nicht stabiles taktsystem und hiermit korrespondierende empfangseinheit |
US7082175B2 (en) | 2000-09-21 | 2006-07-25 | Siemens Aktiengesellschaft | Method for controlled synchronization to an astable clock system, and reception unit corresponding thereto |
WO2002027990A3 (de) * | 2000-09-21 | 2003-05-08 | Siemens Ag | Verfahren zum gesteuerten einsynchronisieren auf ein nicht stabiles taktsystem und hiermit korrespondierende empfangseinheit |
WO2002028003A2 (de) * | 2000-09-28 | 2002-04-04 | Siemens Aktiengesellschaft | Verfahren zur synchronisierung einer mehrzahl von bussystemen und hiermit korrespondierendes hierarchisches mehrbussystem |
DE10048191A1 (de) * | 2000-09-28 | 2002-04-25 | Siemens Ag | Verfahren zur Synchronisierung einer Mehrzahl von Bussystemen und hiermit korrespondierendes hierarchisches Mehrbussystem |
US7061940B2 (en) | 2000-09-28 | 2006-06-13 | Siemens Aktiengesellschaft | Method for synchronizing a plurality of bus systems, and hierarchical multibus system corresponding thereto |
WO2002028003A3 (de) * | 2000-09-28 | 2003-07-17 | Siemens Ag | Verfahren zur synchronisierung einer mehrzahl von bussystemen und hiermit korrespondierendes hierarchisches mehrbussystem |
DE10057026A1 (de) * | 2000-11-17 | 2002-05-29 | Siemens Ag | Einrichtung und Verfahren zur digitalen Erzeugung von äquidistanten synchronen frequenzvervielfachten Takten |
DE10057026C2 (de) * | 2000-11-17 | 2003-08-14 | Siemens Ag | Verfahren zur digitalen Erzeugung von äquidistanten synchronen frequenzvervielfachten Takten |
US6885717B2 (en) | 2000-11-17 | 2005-04-26 | Siemens Aktiengesellschaft | Device and method for digitally generating equidistant synchronous frequency-multiplied clock pulses |
DE10200039B4 (de) * | 2001-01-03 | 2008-08-28 | Vtech Communications Ltd. | Drahtloser Empfänger, Synchronisations- und Frequenzsteuerverfahren |
US7065217B2 (en) | 2001-03-05 | 2006-06-20 | Harman/Becker Automotive Systems (Becker Division) Gmbh | Apparatus and method for multichannel sound reproduction system |
EP1241815A3 (de) * | 2001-03-16 | 2004-03-10 | Harman/Becker Automotive Systems (Becker Division) GmbH | Verfahren und Schaltungsanordnung zur Erzeugung des RDS-Bittaktes |
DE10112638A1 (de) * | 2001-03-16 | 2002-09-26 | Harman Becker Automotive Sys | Verfahren und Schaltungsanordnung zur Erzeugung des RDS-Bittaktes |
EP1241815A2 (de) * | 2001-03-16 | 2002-09-18 | Harman/Becker Automotive Systems (Becker Division) GmbH | Verfahren und Schaltungsanordnung zur Erzeugung des RDS-Bittaktes |
Also Published As
Publication number | Publication date |
---|---|
DE19932635B4 (de) | 2005-04-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1653651B1 (de) | Modulares numerisches steuergerät mit low-jitter synchronisation | |
DE69232158T2 (de) | Kommunikationssystem | |
EP1720022B1 (de) | Zeitlich synchronisiertes Messsystem und Verfahren zum zeitlichen Synchronisieren von mindestens einer Master- und einer Slave-Vorrichtung | |
DE60038533T2 (de) | Taktrückgewinnung | |
EP1818742B1 (de) | Synchronisierendes Steuerungssystem für mehrere Steuerungen | |
DE10127901A1 (de) | Synchrones System für periodische Steuerung | |
WO2019001929A1 (de) | Verfahren, computer-lesbares medium, system, und fahrzeug umfassend das system zum validieren einer zeitfunktion eines masters und der clients in einem netzwerk eines fahrzeugs | |
EP3440846B1 (de) | Drahtlos-mikrofon- und/oder in-ear-monitoring-system und verfahren zum steuern eines drahtlos-mikrofon- und/oder in-ear-monitoring-systems | |
DE10046920C2 (de) | Verfahren zum gesteuerten Einsynchronisieren auf ein nicht stabiles Taktsystem und hiermit korrespondierende Empfangseinheit | |
DE69123473T2 (de) | Schaltungsanordnung zum Ableiten eines Bitsynchronisierungssignals mittels Rahmensynchronisation | |
CN105959079A (zh) | 一种基于分布式控制***的时钟同步方法 | |
EP1763768B1 (de) | Verfahren und vorrichtung zur steuerung eines bussystems sowie entsprechendes busysstem | |
DE102018220301A1 (de) | Kommunikationseinheit, Steuergerät, Kommunikationssystem und Verfahren | |
DE102004055975A1 (de) | Synchronisationsverfahren und Steuerungssystem für die zeitliche Synchronisation von Nebeneinheiten, sowie zeitsynchronisierbare Nebeneinheit | |
DE10013313A1 (de) | Verfahren, Module und Programm-Module zur Synchronisierung | |
DE112015003343T5 (de) | Netzwerksystem, Zeit-Master-Station und Zeit-Slave-Station | |
EP1216509B1 (de) | Schaltungsanordnung zum erzeugen eines zu referenztaktsignalen frequenzsynchronen taktsignals | |
DE19932635A1 (de) | Synchronisierverfahren für eine Empfangseinheit und hiermit korrespondierende Empfangseinheit | |
EP2544389A1 (de) | Verfahren zur Integration von Systemen mit nur einer Sync-Domain für Uhrzeit- und Taktsynchronisation in eine globale Uhrzeit-Synchronisationsdomain | |
EP1346505B1 (de) | Verfahren zur synchronisierung einer mehrzahl von bussystemen und hiermit korrespondierendes hierarchisches mehrbussystem | |
DE102018129189B4 (de) | Verfahren zum betreiben eines netzwerkteilnehmers in einem automatisierungskommunikationsnetzwerk | |
CN107181553A (zh) | 一种伺服驱动器内部进行精确时间同步的方法 | |
DE10057026C2 (de) | Verfahren zur digitalen Erzeugung von äquidistanten synchronen frequenzvervielfachten Takten | |
EP4311135A1 (de) | Zeitsynchronisation zwischen einem master und einem slave in einem netzwerk | |
EP1223698B1 (de) | Verfahren und Kompensationsmodul zur Phasenkompensation von Taktsignalen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8364 | No opposition during term of opposition | ||
R071 | Expiry of right |