DE19923523B4 - Halbleitermodul mit übereinander angeordneten, untereinander verbundenen Halbleiterchips - Google Patents
Halbleitermodul mit übereinander angeordneten, untereinander verbundenen Halbleiterchips Download PDFInfo
- Publication number
- DE19923523B4 DE19923523B4 DE19923523A DE19923523A DE19923523B4 DE 19923523 B4 DE19923523 B4 DE 19923523B4 DE 19923523 A DE19923523 A DE 19923523A DE 19923523 A DE19923523 A DE 19923523A DE 19923523 B4 DE19923523 B4 DE 19923523B4
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor chips
- semiconductor
- chip
- semiconductor module
- chip carriers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Wire Bonding (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
Halbleitermodul mit zumindest zwei Chipträgern (3), die jeweils mit einer Metallisierung versehen sind, wobei
– auf einem Chipträger (3) jeweils zwei Halbleiterchips (1) nebeneinander angeordnet und jeweils mit der Metallisierung verbunden sind,
– die Chipträger (3) mit den Halbleiterchips (1) übereinander angeordnet sind,
– leitende Verbindungen (4) zwischen den Metallisierungen der übereinander angeordneten Chipträger (3) in Form von Steckverbindungen bestehen, die durch Öffnungen (5) in den Chipträgern (3) führen,
dadurch gekennzeichnet, dass
– die lateralen Abmaße des Halbleitermodules durch die Größe der Halbleiterchips (1) gegeben sind und
– die Steckverbindungen zwischen den benachbarten Seitenkanten der nebeneinanderliegenden Halbleiterchips (1) vorgesehen sind.
– auf einem Chipträger (3) jeweils zwei Halbleiterchips (1) nebeneinander angeordnet und jeweils mit der Metallisierung verbunden sind,
– die Chipträger (3) mit den Halbleiterchips (1) übereinander angeordnet sind,
– leitende Verbindungen (4) zwischen den Metallisierungen der übereinander angeordneten Chipträger (3) in Form von Steckverbindungen bestehen, die durch Öffnungen (5) in den Chipträgern (3) führen,
dadurch gekennzeichnet, dass
– die lateralen Abmaße des Halbleitermodules durch die Größe der Halbleiterchips (1) gegeben sind und
– die Steckverbindungen zwischen den benachbarten Seitenkanten der nebeneinanderliegenden Halbleiterchips (1) vorgesehen sind.
Description
- Die vorliegende Erfindung betrifft ein Halbleitermodul, bei dem mehrere Halbleiterchips in einem Gehäuse, insbesondere in einem gemeinsamen Gehäuse, jeweils auf einem Chipträger angeordnet sind. Es kann dabei vorgesehen sein, daß jeder Halbleiterchip auf einem separaten Chipträger angeordnet ist, es können jedoch auch mehrere Halbleiterchips auf einem gemeinsamen Chipträger angeordnet sein. Zumindest ein Teil der Halbleiterchips mit ihrem jeweiligen Chipträger sind dabei übereinander angeordnet, so daß eine Stapelanordnung der Halbleiterchips entsteht. Es besteht dabei eine leitende Verbindung zwischen den übereinander und gegebenenfalls auch nebeneinander angeordneten Chipträgern, wobei diese leitenden Verbindungen durch Öffnungen in den Chipträgern führen und jeweils eine leitende Verbindung von den Öffnungen zu den Halbleiterchips, bzw. zu mindestens einem der Kontakte des Halbleiterchips, hergestellt wird.
- Halbleitermodule für übereinander angeordnete, untereinander verbundene Halbleiterchips sind beispielsweise aus der
DE 43 03 734 C2 , derJP 3-250757 A EP 0 802 566 A2 bekannt. - Weitere Anordnungen sind aus dem Stand der Technik aus der
US 5,128,831 bekannt, wobei die leitende Verbindung zwischen den Chipträgern hergestellt wird, nachdem die einzelnen Halbleiterchips mit ihren Chipträgern übereinander angeordnet wurden und das gesamte Modul in ein Lotbad getaucht wird, wobei ein lokales Vakuum an die Öffnungen angelegt wird, um das Lot in die Öffnungen einzusaugen und somit leitende Lotverbindungen zwischen den einzelnen Ebenen der Halbleiterchips bzw. der Chipträger herzustellen. Dieses Verfahren ist jedoch relativ aufwendig, da einerseits eine Vakuumanordnung bereitgestellt werden muß und andererseits auch eine entsprechende Dichtigkeit des Halbleitermoduls gewährleistet werden muß. Andererseits besteht die Gefahr von Kontaminationen oder Kurzschlüssen im Halbleitermodul bei einem eventuellen Austreten der flüssigen Lotmasse aus den Öffnungen. - Aufgabe der vorliegenden Erfindung ist es daher, ein Halbleitermodul mit mehreren Halbleiterchips bereitzustellen, das auf einfache und sichere Weise hergestellt werden kann.
- Diese Aufgabe wird gelöst durch die Merkmale der vorliegenden Ansprüche 1 und 4.
- Bei der ersten Ausführungsform der Erfindung nach Anspruch 1 werden die leitenden Verbindungen zwischen den Chipträgern durch Steckverbindungen gebildet. Solche Steckverbindungen sind einfach herzustellen und auch leicht zu handhaben, die Verwendung einer flüssigen Lotmasse oder die Notwendigkeit einer Abdichtung des Bauelements wird damit entbehrlich.
- Die Steckverbindungen können entweder lösbar in dem Halbleitermodul angeordnet werden, so daß beispielsweise zu Reparaturzwecken defekte Halbleiterchips aus dem Modul herausgenommen werden. Es kann jedoch vorgesehen sein, daß die Steckverbindungen mit mindestens einem der Chipträger durch eine Lötverbindung verbunden werden.
- In einer zweiten Ausführungsform der vorliegenden Erfindung nach Anspruch 4 ist vorgesehen, daß die Öffnungen mit einer leitenden Schicht ausgekleidet sind und zwischen dem übereinander angeordneten Halbleiterchips bzw. zwischen dem Chipträger des einen Halbleiterchips und dem darunter angeordneten Halbleiterchip jeweils eine Zwischenschicht angeordnet ist, die leitende Vorsprünge aufweist. Diese Vorsprünge greifen zumindest teilweise in die Öffnungen ein, so daß ein mechanischer Halt zwischen der Zwischenschicht und dem jeweils benachbarten Chipträger gewährleistet ist. Die Vorsprünge können dabei eine solche Form aufweisen, daß sie formschlüssig in eine angrenzende Öffnung eingepaßt werden können. Dabei entspricht der Durchmesser des Vorsprungs dem Durchmesser der Öffnung. Es kann jedoch auch vorgesehen sein, daß die Ausmaße der Vorsprünge größer gewählt werden als die Ausmaße der Öff nungen. Dann sind die Vorsprünge jedoch ähnlich einem Kegelstumpf auszubilden, so daß zumindest ein Teil der Vorsprünge in Form einer Spitze in die Öffnung hineinragen, wobei der Vorsprung auf einer Umfangslinie seiner Kegelform auf dem Rand der Öffnung anliegt und so den leitenden Kontakt zur leitenden Schicht in der Öffnung herstellt. Um eine durchgehende leitende Verbindung zwischen mehreren Ebenen des Halbleitermoduls zu gewährleisten, sind einander gegenüberliegende Vorsprünge der Zwischenschicht miteinander leitend verbunden.
- Es kann vorgesehen sein, daß die Zwischenschichten lösbar in dem Halbleitermodul angeordnet sind, so daß einzelne Halbleiterchips bzw. einzelne Chipträger mit den darauf angeordneten Halbleiterchips aus dem Modul entnommen werden können, beispielsweise zum Austausch defekter Halbleiterchips. Es kann jedoch auch vorgesehen sein, daß die Zwischenschichten mit mindestens einem der Chipträger durch eine Lotverbindung verbunden werden.
- Die leitenden Verbindungen in dem Halbleitermodul können sich prinzipiell über alle Ebenen des Halbleitermoduls, d.h. über alle Ebenen der übereinander angeordneten Halbleiterchips und Chipträger erstrecken. Es kann jedoch auch, je nach Bedarf, vorgesehen werden, daß die leitenden Verbindungen sich jeweils nur über einen Teil der Ebenen der übereinander angeordneten Chipträger erstrecken, um somit nur einen Teil der übereinander angeordneten Halbleiterchips miteinander zu verbinden.
- Spezielle Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend anhand der
1 bis6 erläutert. - Es zeigen:
-
1 : Halbleitermodul mit vier Halbleiterchips, die in zwei Ebenen übereinander angeordnet sind. -
2 : Halbleitermodul mit zwei oder mehr Ebenen von Halbleiterchips und einer wärmeleitenden Schicht zwischen den Halbleiterchips. -
3 : Schematische Darstellung der leitenden Verbindung in Form einer Steckverbindung. -
4 : Schematische Darstellung der leitenden Verbindung in Form einer Zwischenschicht mit Vorsprüngen. -
5 : Schematische Darstellung von Leiterbahnen auf einem Chipträger. -
6 : Leiterbahnen nach5 , jedoch mit versetzter Anordnung der Kontaktierungsstellen für die Halbleiterchips auf dem Chipträger. - In
1 ist ein Halbleitermodul dargestellt, das vier Halbleiterchips1 umfaßt, die in zwei Ebenen auf Chipträgern3 übereinander angeordnet sind, wobei jeweils zwei Halbleiterchips1 auf einem gemeinsamen Chipträger3 angeordnet sind. Bei einem solchen Halbleitermodul weist in der Regel der untere Chipträger3 auf beiden Seiten eine Metallisierung auf, wie auch in3 für den unteren der Chipträger3 durch eine leitende Schicht6 angedeutet wurde. Die Metallisierung auf der unteren Seite dient zur Kontaktierung von Anschlüssen10 , die beispielsweise, wie in1 dargestellt, als Lotkugeln ausgebildet sein können. Diese Anschlüsse10 können jedoch auch in Form von Pins realisiert werden. Auf der gegenüberliegenden Seite dient die Metallisierung zur Herstellung einer leitenden Verbindung12 zu den Halbleiterchips1 der ersten Ebene. Die Chipträger3 der zweiten oder möglicherweise weiteren Ebenen können auch nur auf einer Seite mit einer Metallisierung versehen sein, wie ebenfalls in3 für den oberen Chipträger3 angedeutet wurde. - Die Chipträger weisen jeweils Öffnungen
5 auf, durch die leitende Verbindungen4 zu den Chipträgern3 der anderen Ebenen hergestellt werden. Das Halbleitermodul kann von einem abgeschlossenen Gehäuse2 umgeben sein, wie in1 durch die gestrichelte Linie angedeutet wurde. Es kann jedoch auch vorgesehen sein, daß das Halbleitermodul als Chip Size Package CSP realisiert wird, wobei lediglich derjenige Teil der Halbleiterchips1 von einer Umhüllungsmasse13 umgeben ist, in dem die Anschlüsse des jeweiligen Halbleiterchips zum Chipträger hin angeordnet sind. Der übrige Bereich des Halbleiterchips1 muß dabei nicht von einer Umhüllungsmasse oder einem Gehäuse umschlossen sein, so daß, wie1 zeigt, zumindest der oberste der Halbleiterchips an seiner oberen Oberfläche nicht von einem Gehäuse oder einer Umhüllungsmasse umschlossen ist. - Neben den elektrischen Anschlüssen
10 des Halbleitermoduls können auf der Unterseite des Moduls noch weitere Kontaktkugeln oder Kontaktpins11 vorgesehen werden, die zu einer Stabilisierung des Halbleitermoduls bei dessen Montage verwendet werden können. - Wie in
2 dargestellt, können auch mehr als zwei Ebenen von Halbleiterchips in einem Halbleitermodul vorgesehen sein. Um eine bessere Wärmeabfuhr zwischen den Halbleiterchips zu gewährleisten, kann zwischen den Halbleiterchips1 , bzw. zwischen einem Halbleiterchip1 sowie dem darüberliegenden Chipträger3 , eine wärmeleitende Schicht9 vorgesehen werden, die die im Betrieb entstehende Wärme zwischen den Halbleiterchips1 abtransportiert. Diese wärmeleitende Schicht9 kann mit einem externen Kühlkörper verbunden werden, um eine bessere Kühlung des Halbleitermoduls zu gewährleisten. -
3 zeigt ein erstes Ausführungsbeispiel für eine leitende Verbindung 4 zwischen zwei Chipträgern3 , wobei eine Steckverbindung durch jeweils einander gegenüberliegende Öffnungen5 in den Chipträgern3 geführt wird, so daß in der Richtung senkrecht zur Ebene der Chipträger3 eine leitende Verbindung zwischen den Chipträgern entsteht. Im Beispiel nach3 wird diese Steckverbindung auf ihrer Unterseite durch einen verbreiterten Kopf15 gegen ein mögliches Herausgleiten gesichert, auf der Oberseite des oberen Chipträgers3 ist dagegen eine Lötverbindung14 zur Fixierung der Steckverbindung vorgesehen. Die Steckverbindung könnte jedoch auch lösbar in die Öffnungen5 eingeführt werden, wobei dann die Steckverbindung so anzuordnen ist, daß im späteren Betriebszustand der Kopf15 oder ein anderes geeignetes Mittel ein Herausgleiten der Steckverbindung aus den Öffnungen5 verhindert. -
4 zeigt ein alternatives Ausführungsbeispiel zur Herstellung der leitenden Verbindungen zwischen den Chipträgern3 . In diesem Fall sind leitende Schichten6 vorgesehen, die die Öffnungen5 in den Chipträgern3 auskleiden. Solche leitenden Schichten6 in den Öffnungen5 können auch prinzipiell im Beispiel nach3 vorgesehen sein, sind dort jedoch nicht unbedingt erforderlich. Es ist nun eine Zwischenschicht7 vorgesehen, die zwischen den Chipträgern3 angeordnet ist und die die leitende Verbindung zwischen zwei Chipträgern3 herstellt. Auf dieser Zwischenschicht sind Fortsätze8 angeordnet, die zumindest teilweise in die Öffnungen5 eingreifen. Wie4 zeigt, sind diese Fortsätze in Form eines Kegels ausgebildet, wobei die Spitze des Kegels in die Öffnungen5 eingreift und eine Umfangslinie des Kegels auf dem Rand der Öffnungen5 aufliegt und damit eine leitende Verbindung zwischen den Fortsätzen8 und der leitenden Schicht6 herstellt. Das Eingreifen der Spitze der Fortsätze8 in die Öffnungen5 verhindert weitgehend Scherbewegungen zwischen der Zwischenschicht7 und den Chipträgern3 , so daß ein Verrutschen der Chipträger3 untereinander sowie zwischen den Chipträgern3 und der Zwischenschicht7 weitgehend verhindert werden kann. Um eine Plazierung der Halbleiterchips zwischen den Chipträgern3 zu ermöglichen, ist entweder die Zwischenschicht7 mit entsprechenden Aussparungen zur Aufnahme der Halbleiterchips1 versehen oder es werden die Fortsätze8 so lang ausgebildet, daß die Zwischenschicht7 zwischen einem Chipträger3 und einem Halbleiterchip1 angeordnet werden kann und sich die Fortsätze8 jeweils von der Zwischenschicht7 bis zum benachbarten Chipträger3 erstrecken. -
5 und6 zeigen Beispiele für eine Anordnung von Leiterbahnen14 auf einem Chipträger3 in einer schematischen Darstellung, wobei die Halbleiterchips1 jeweils auf dem Chipträger3 montiert werden und über eine leitende Verbindung12 mit den Leiterbahnen14 auf dem Chipträger3 verbunden werden. Diese Leiterbahnen14 führen wiederum zu den Öffnungen5 im Chipträger, über die die leitende Verbindung4 zu den übrigen Ebenen hergestellt wird. Die Leiterbahnen14 sowie die Anschlußpunkte am Ende der Leiterbahnen zur Kontaktierung der Halbleiterchips1 können dabei entweder in einer Reihe angeordnet werden, wie5 zeigt, es können jedoch auch die Leiterbahnen14 und die Anschlußpunkte versetzt angeordnet sein. - Die Leiterbahnen und Anschlüsse auf einem Chipträger
3 können beispielsweise spiegelsymmetrisch zur Mitte des Chipträgers3 angeordnet werden, wobei die Öffnungen5 in der Mitte des Chipträgers angeordnet sind. Es können dann jeweils spiegelsymmetrisch ausgestaltete Halbleiterchips auf die entsprechende Hälfte des Chipträgers montiert werden, damit eine möglichst einfache Kontaktierung der Halbleiterchips sowie der einzelnen Ebenen untereinander erzielt werden kann. Die Halbleiterchips werden dann über eine gemeinsame Kontaktierung mittels der Lotkugeln oder Kontaktpins10 angesprochen, wobei auch eine gemeinsame Chip-Select-Leitung für alle Halbleiterchips1 oder jeweils eine separate Chip-Select-Leitung für jeden einzelnen Halbleiterchip1 vorgesehen werden kann.
Claims (7)
- Halbleitermodul mit zumindest zwei Chipträgern (
3 ), die jeweils mit einer Metallisierung versehen sind, wobei – auf einem Chipträger (3 ) jeweils zwei Halbleiterchips (1 ) nebeneinander angeordnet und jeweils mit der Metallisierung verbunden sind, – die Chipträger (3 ) mit den Halbleiterchips (1 ) übereinander angeordnet sind, – leitende Verbindungen (4 ) zwischen den Metallisierungen der übereinander angeordneten Chipträger (3 ) in Form von Steckverbindungen bestehen, die durch Öffnungen (5 ) in den Chipträgern (3 ) führen, dadurch gekennzeichnet, dass – die lateralen Abmaße des Halbleitermodules durch die Größe der Halbleiterchips (1 ) gegeben sind und – die Steckverbindungen zwischen den benachbarten Seitenkanten der nebeneinanderliegenden Halbleiterchips (1 ) vorgesehen sind. - Halbleitermodul nach Anspruch 1, dadurch gekennzeichnet, daß die Steckverbindungen (
4 ) lösbar in dem Halbleitermodul angeordnet sind. - Halbleitermodul nach Anspruch 1, dadurch gekennzeichnet, daß die Steckverbindungen (
4 ) mit mindestens einem der Chipträger (3 ) durch eine Lötverbindung verbunden werden. - Halbleitermodul mit zumindest zwei Chipträgern (
3 ), die jeweils mit einer Metallisierung versehen sind, wobei – auf einem Chipträger (3 ) jeweils zwei Halbleiterchips (1 ) nebeneinander angeordnet und jeweils mit der Metallisierung verbunden sind, – die Chipträger (3 ) mit den Halbleiterchips (1 ) übereinander angeordnet sind, – leitende Verbindungen (4 ) zwischen den Metallisierungen der übereinander angeordneten Chipträger (3 ) bestehen, – zwischen den übereinander angeordneten Chipträgern (3 ) Zwischenschichten (7 ) angeordnet sind, die leitende Vorsprünge (8 ) aufweisen, wobei einander gegenüberliegende Vorsprünge (8 ) leitend miteinander verbunden sind, dadurch gekennzeichnet, dass – die leitenden Vorsprünge (8 ) in mit einer leitenden Schicht ausgekleidete Öffnungen (5 ) in den Chipträgern eingreifen und eine elektrische Verbindung zwischen den Chipträgern (3 ) herstellen, – die lateralen Abmaße des Halbleitermodules durch die Größe der Halbleiterchips (1 ) gegeben sind und – die Öffnungen (5 ) zwischen den benachbarten Seitenkanten der nebeneinanderliegenden Halbleiterchips vorgesehen sind. - Halbleitermodul nach Anspruch 4, dadurch gekennzeichnet, daß die Zwischenschichten (
7 ) lösbar in dem Halbleitermodul angeordnet sind. - Halbleitermodul nach Anspruch 4, dadurch gekennzeichnet, daß die Zwischenschichten (
7 ) mit mindestens einem der Chipträger (3 ) durch eine Lötverbindung verbunden werden. - Halbleitermodul nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß zwischen den Halbleiterchips (
1 ) wärmeleitende Schichten (9 ) angeordnet sind.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19923523A DE19923523B4 (de) | 1999-05-21 | 1999-05-21 | Halbleitermodul mit übereinander angeordneten, untereinander verbundenen Halbleiterchips |
US09/577,065 US6646333B1 (en) | 1999-05-21 | 2000-05-22 | Semiconductor module having interconnected semiconductor chips disposed one above the other |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19923523A DE19923523B4 (de) | 1999-05-21 | 1999-05-21 | Halbleitermodul mit übereinander angeordneten, untereinander verbundenen Halbleiterchips |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19923523A1 DE19923523A1 (de) | 2000-11-30 |
DE19923523B4 true DE19923523B4 (de) | 2004-09-30 |
Family
ID=7908860
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19923523A Expired - Fee Related DE19923523B4 (de) | 1999-05-21 | 1999-05-21 | Halbleitermodul mit übereinander angeordneten, untereinander verbundenen Halbleiterchips |
Country Status (2)
Country | Link |
---|---|
US (1) | US6646333B1 (de) |
DE (1) | DE19923523B4 (de) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10138278C1 (de) * | 2001-08-10 | 2003-04-03 | Infineon Technologies Ag | Elektronisches Bauteil mit aufeinander gestapelten elektronischen Bauelementen und Verfahren zur Herstellung derselben |
US7656678B2 (en) | 2001-10-26 | 2010-02-02 | Entorian Technologies, Lp | Stacked module systems |
US20060255446A1 (en) | 2001-10-26 | 2006-11-16 | Staktek Group, L.P. | Stacked modules and method |
DE102004023307B3 (de) * | 2004-05-11 | 2005-10-20 | Infineon Technologies Ag | Leistungs-Halbleiterbauteil |
US7033861B1 (en) * | 2005-05-18 | 2006-04-25 | Staktek Group L.P. | Stacked module systems and method |
US7417310B2 (en) | 2006-11-02 | 2008-08-26 | Entorian Technologies, Lp | Circuit module having force resistant construction |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5111278A (en) * | 1991-03-27 | 1992-05-05 | Eichelberger Charles W | Three-dimensional multichip module systems |
US5128831A (en) * | 1991-10-31 | 1992-07-07 | Micron Technology, Inc. | High-density electronic package comprising stacked sub-modules which are electrically interconnected by solder-filled vias |
DE4303734C2 (de) * | 1993-02-03 | 1996-07-18 | Deutsches Elektronen Synchr | Chipträger |
EP0802566A2 (de) * | 1996-04-15 | 1997-10-22 | Nissin Co., Ltd | Halbleiterbauteil, Verbindungsmethode und Halbleiterbauteil-Verbinder |
US5910010A (en) * | 1994-04-26 | 1999-06-08 | Hitachi, Ltd. | Semiconductor integrated circuit device, and process and apparatus for manufacturing the same |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59138355A (ja) * | 1983-01-27 | 1984-08-08 | Sanyo Electric Co Ltd | 記憶装置の多層実装構造 |
US4640010A (en) * | 1985-04-29 | 1987-02-03 | Advanced Micro Devices, Inc. | Method of making a package utilizing a self-aligning photoexposure process |
US5016138A (en) * | 1987-10-27 | 1991-05-14 | Woodman John K | Three dimensional integrated circuit package |
US4841355A (en) * | 1988-02-10 | 1989-06-20 | Amdahl Corporation | Three-dimensional microelectronic package for semiconductor chips |
JPH03250757A (ja) * | 1990-02-28 | 1991-11-08 | Mitsubishi Electric Corp | 半導体装置 |
US5227338A (en) * | 1990-04-30 | 1993-07-13 | International Business Machines Corporation | Three-dimensional memory card structure with internal direct chip attachment |
US5241456A (en) * | 1990-07-02 | 1993-08-31 | General Electric Company | Compact high density interconnect structure |
JP2780649B2 (ja) * | 1994-09-30 | 1998-07-30 | 日本電気株式会社 | 半導体装置 |
US6072233A (en) * | 1998-05-04 | 2000-06-06 | Micron Technology, Inc. | Stackable ball grid array package |
-
1999
- 1999-05-21 DE DE19923523A patent/DE19923523B4/de not_active Expired - Fee Related
-
2000
- 2000-05-22 US US09/577,065 patent/US6646333B1/en not_active Expired - Lifetime
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5111278A (en) * | 1991-03-27 | 1992-05-05 | Eichelberger Charles W | Three-dimensional multichip module systems |
US5128831A (en) * | 1991-10-31 | 1992-07-07 | Micron Technology, Inc. | High-density electronic package comprising stacked sub-modules which are electrically interconnected by solder-filled vias |
DE4303734C2 (de) * | 1993-02-03 | 1996-07-18 | Deutsches Elektronen Synchr | Chipträger |
US5910010A (en) * | 1994-04-26 | 1999-06-08 | Hitachi, Ltd. | Semiconductor integrated circuit device, and process and apparatus for manufacturing the same |
EP0802566A2 (de) * | 1996-04-15 | 1997-10-22 | Nissin Co., Ltd | Halbleiterbauteil, Verbindungsmethode und Halbleiterbauteil-Verbinder |
Non-Patent Citations (2)
Title |
---|
JP 3-250757 A. In: Patent Abstracts of Japan * |
JP 59-138355 A. In: Patent Abstracts of Japan * |
Also Published As
Publication number | Publication date |
---|---|
US6646333B1 (en) | 2003-11-11 |
DE19923523A1 (de) | 2000-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102005016439B4 (de) | Halbleiterbauelementpackung und Herstellungsverfahren | |
DE19648728C2 (de) | Halbleiteranordnung, Stapel aus Halbleiteranordnungen, und Verfahren zu ihrer bzw. seiner Herstellung | |
DE69509878T2 (de) | Halbleiterchipträger | |
DE19514375A1 (de) | Halbleitervorrichtung, Verfahren zu deren Herstellung und Halbleitermodul | |
WO2005091366A2 (de) | Halbleitermodul mit einem kopplungssubstrat und verfahren zur herstellung desselben | |
EP0941642A1 (de) | Sockel für eine intregrierte schaltung | |
DE102006045939A1 (de) | Leistungshalbleitermodul mit verbesserter Temperaturwechselstabilität | |
EP0152818A2 (de) | Leistungshalbleitermodul | |
DE2451211A1 (de) | Dichte packung fuer integrierte schaltungen | |
DE10337640A1 (de) | Leistungshalbleitermodul mit verbessertem thermischen Kontakt | |
EP0738008B1 (de) | Leistungshalbleitermodul | |
DE102009027416B4 (de) | Halbleitermodul mit steckbarem Anschluss und Verfahren zur Herstellung eines Halbleitermoduls mit steckbarem Anschluss | |
DE19923523B4 (de) | Halbleitermodul mit übereinander angeordneten, untereinander verbundenen Halbleiterchips | |
DE19652395A1 (de) | Integrierte Schaltkreisanordnung | |
DE102014114933B4 (de) | Halbleiterbauelement | |
DE10023823A1 (de) | Multichip-Gehäuse | |
DE102020200817B3 (de) | Montageverfahren für eine integrierte Halbleiter-Waver-Vorrichtung und dafür verwendbare Montagevorrichtung | |
DE102004030443A1 (de) | Steuergerät | |
DE10060585A1 (de) | Vorrichtung und Verfahren zur Untersuchung einer integrierten Halbleiterschaltung | |
DE2753236C2 (de) | Einbaurahmen für eine gehäuselose integrierte Halbleiterschaltungsanordnung | |
DE19648492A1 (de) | Multi-Chip-Modul | |
DE19740701C2 (de) | Halbleiterbauelementanordnung mit einem ein Hilfselement aufweisenden Bauelement in VSMP-Bauform | |
DE102004019568B4 (de) | Leistungshalbleitermodul mit einem Substrat | |
DE2213657C3 (de) | Planare integrierte Halbleiterschaltung | |
EP4340550A1 (de) | Elektrisches modul und leiterplattenanordnung mit einem elektrischen modul |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8127 | New person/name/address of the applicant |
Owner name: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE |
|
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |