DE19905737C2 - Verfahren zur Herstellung einer Halbleiterscheibe mit verbesserter Ebenheit - Google Patents

Verfahren zur Herstellung einer Halbleiterscheibe mit verbesserter Ebenheit

Info

Publication number
DE19905737C2
DE19905737C2 DE19905737A DE19905737A DE19905737C2 DE 19905737 C2 DE19905737 C2 DE 19905737C2 DE 19905737 A DE19905737 A DE 19905737A DE 19905737 A DE19905737 A DE 19905737A DE 19905737 C2 DE19905737 C2 DE 19905737C2
Authority
DE
Germany
Prior art keywords
polishing
semiconductor wafer
thickness
rotor
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE19905737A
Other languages
English (en)
Other versions
DE19905737A1 (de
Inventor
Thomas Altmann
Guido Wenski
Willi Bernwinkler
Ernst Feuchtinger
Gerhard Heier
Wolfgang Winkler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Wacker Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=7897197&utm_source=***_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=DE19905737(C2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Wacker Siltronic AG filed Critical Wacker Siltronic AG
Priority to DE19905737A priority Critical patent/DE19905737C2/de
Priority to US09/491,649 priority patent/US6458688B1/en
Priority to TW089102086A priority patent/TW567547B/zh
Priority to KR10-2000-0006212A priority patent/KR100394970B1/ko
Priority to JP2000035976A priority patent/JP3400765B2/ja
Publication of DE19905737A1 publication Critical patent/DE19905737A1/de
Publication of DE19905737C2 publication Critical patent/DE19905737C2/de
Application granted granted Critical
Priority to US10/218,006 priority patent/US6583050B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02024Mirror polishing
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/04Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/04Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/07Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
    • B24B37/08Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for double side lapping

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Weting (AREA)

Description

Die Erfindung betrifft ein Verfahren zur Herstellung einer Halbleiterscheibe mit verbes­ serter Ebenheit im Randbereich. Halbleiterscheiben mit einer hohen Ebenheit eignen sich für die Verwendung in der Halbleiterindustrie, insbesondere zur Fabrikation von elektronischen Bauelementen mit Linienbreiten gleich oder kleiner 0,13 µm.
Eine Halbleiterscheibe, die insbesondere zur Fabrikation von elektronischen Bauele­ menten mit Linienbreiten gleich oder kleiner 0,13 µm geeignet sein soll, muß eine Viel­ zahl besonderer Eigenschaften aufweisen. Eine besonders wichtige Eigenschaft ist die lokale Ebenheit der Halbleiterscheibe. Die moderne Steppertechnologie verlangt opti­ male lokale Ebenheiten in allen Teilbereichen einer Seite der Halbleiterscheibe. Anstelle der in der Vergangenheit vielfach üblichen rückseitenbezogenen globalen (GBIR; früher als TTV bezeichnet) und lokalen Ebenheitsmaße (SBIR; früher als LTV bezeichnet) treten Ebenheitsmaße, die den Fokussierungsmöglichkeiten eines Steppers in allen Teilbereichen der Scheibenseite Rechnung tragen. Ein solches Ebenheitsmaß ist der SFQR (site front-surface referenced least squares/range = Bereich der positiven und negativen Abweichung von einer über Fehlerquadratminimierung definierten Vorderseite für eine Bauelementefläche definierter Dimension). Die Größe SFQRmax gibt den höchsten SFQR-Wert für alle Bauelementeflächen auf einer Halbleiterscheibe an. Eine allgemein anerkannte Faustregel besagt, daß der SFQRmax-Wert einer Halbleiterscheibe gleich oder kleiner der auf dieser Scheibe möglichen Linienbreite von darauf herzustell­ enden Halbleiterbauelementen sein muß. Eine Überschreitung dieses Wertes führt zu Fokussierungsproblemen des Steppers und damit zum Verlust des betreffenden Bau­ elementes. Die in Zukunft erwarteten Anforderungen an die Hersteller von Halbleiter­ scheiben und Bauelementen sind beispielsweise in The National Technology Needs, (SIA, San Jose) 1997, auf den Seiten 64-66 aufgelistet.
Die endgültige Ebenheit einer Halbleiterscheibe wird in der Regel durch einen Po­ lierprozeß erzeugt. Zur Verbesserung der Ebenheitswerte einer Halbleiterscheibe wur­ den Apparate und Ver­ fahren zum gleichzeitigen Polieren von Vorder- und Rückseite der Halbleiterscheibe bereitgestellt und weiterentwickelt. Diese sogennante Doppelseiten-Politur ist beispiels­ weise in der US 3,691,694 beschrieben. Gemäß einer in der EP 208 315 B1 be­ schriebenen Ausführungsform der Doppelseitenpolitur werden Halbleiterscheiben in Läuferscheiben aus Metall oder Kunststoff, die über geeignet dimensionierte Ausspa­ rungen verfügen, zwischen zwei rotierenden, mit einem Poliertuch belegten Poliertellern in Gegenwart eines Poliersols auf einer durch die Maschinen- und Prozeßparameter vorbestimmten Bahn bewegt und dadurch poliert (in der englischsprachigen Literatur werden Läuferscheiben als "carrier" oder "templates" bezeichnet).
Eine Läuferscheibe mit der Zusatzfunktion des Abrichtens des Poliertuchs ist beispiels­ weise in der EP-887 152 A2 beschrieben.
Um die bei der Doppelseitenpolitur angewandten Anpreßkräfte bevorzugt auf die zu po­ lierende Halbleiterscheibe und nicht auf die Läuferscheibe wirken zu lassen, ist die Enddicke von nach dem Stand der Technik doppelseitenpolierten Halbleiterscheiben deutlich dicker als die Dicke der eingesetzten Läuferscheiben. Von E. Mendel und J. R. Hause werden im IBM Technical Report TR22.2342, präsentiert auf dem Spring Mee­ ting of the Electrochemical Society in Boston, Massachusetts am 10.05.1979, beispiels­ weise 2 bis 3 mil Überstand (entspricht 51 bis 76 µm) empfohlen. Dieser Überstand kann entweder durch Festlegung der notwendigen Polierdauer anhand der in Vorversu­ chen für eine bestimmte Versuchsführung ermittelten Abtragsrate oder durch auf die Läuferscheibe angebrachte Abstandshalter, wie sie in US 5,422,316 vorgeschlagen sind, gewährleistet werden.
Die Integration der Doppelseiten-Politur in Prozeßketten zur Herstellung von Halbleiter­ scheiben ist bekannt. In der EP 754 785 A1 ist die Abfolge Sägen eines Halbleiterkris­ talls, gefolgt von Kantenverrunden, Doppelseitenpolieren und Endpolieren der gewon­ nenen Halbleiterscheiben beschrieben. In der EP 755 751 A1 wird vorgeschlagen, zwi­ schen Kantenverrundung und Doppelseitenpolitur ein Doppelseiten-Schleifverfahren anzuwenden. Zu den bevorzugten Ausführungsformen, die in der US 5,756,399 be­ schrieben sind, zählt die Prozeßkette Sägen - Kantenverrunden - Schleifen - alkalisches Ätzen - Doppelseitenpolieren. In der nicht vorveröffentlichten deutschen Patentschrift DE 198 33 257 C1 ist die Prozeßkette Sägen - Kantenverrunden - Schleifen - Ätzen - Doppelseitenpolieren - Endpolieren beansprucht, wobei das Ätzen mit einem verbesserten sauren Ätzverfahren durchgeführt wird. Diesen Prozeßketten ist gemeinsam, daß sie nach der Doppelsei­ tenpolitur zu einer Halbleiterscheibe führen, die im Randbereich höhere lokale Geomet­ riewerte, ausgedrückt als SFQR, aufweist, als im Zentrumsbereich der Halbleiterschei­ be. Vorgehensweisen wie die in der EP 187 307 A1 vorgeschlagene, den Randabfall durch eine schüsselförmige Eingangsgeometrie zu kompensieren, führen zwar unter günstigen Bedingungen eventuell zu einer Verbesserung der rückseitenbezogenen Ge­ ometriewerte GBIR und SBIR, sind jedoch für die im Hinblick auf die Bauelemente­ herstellung relevanten SFQR-Werte von Nachteil.
Es war daher die Aufgabe gestellt, eine Halbleiterscheibe bereitzustellen, die insbeson­ dere zur Fabrikation von elektronischen Bauelementen mit Linienbreiten gleich oder kleiner 0,13 µm geeignet ist und die erwähnten Nachteile hinsichtlich der lokalen Geo­ metrie im Randbereich, ausgedrückt als SFQR, nicht aufweist. Ferner sollten die weite­ ren Eigenschaften der Halbleiterscheibe mindestens genau so gut sein, wie die von nach dem Stand der Technik hergestellten Halbleiterscheiben, und es sollten Vorteile im Hinblick auf ihre Herstellkosten bestehen.
Gegenstand der Erfindung ist Verfahren gemäß Anspruch 1.
Vorzugsweise wird es dann als nicht signifikanter Unterschied zwischen SFQR- Einzelwerten im Randbereich und im Zentrumsbereich angesehen, wenn der arith­ metische Mittelwert der SFQR-Werte für den Randbereich um maximal 0,03 µm vom arithmetischen Mittelwert der SFQR-Werte für den Zentrumsbereich differiert.
Wesentliches Merkmal der Erfindung ist es, daß die Halbleiter­ scheibe solange einer Doppelseitenpolitur unterzogen werden muß, bis die Dicke der fertig polierten Halbleiterscheibe nur wenig höher ist als die Dicke der eingesetzten Läuferscheibe, wobei die Dickendifferenz in einem engen Fenster von 2 bis 20 µm liegen muß. Wie die später folgenden Beispiele verdeutlichen werden, war das Auffinden des Fensters überraschend und nicht vorhersehbar.
Ausgangsprodukt des Verfahrens ist eine Halbleiterscheibe, die auf bekannte Weise von einem Kristall abgetrennt wurde, bei­ spielsweise von einem abgelängten und rundgeschliffenen Einkri­ stall aus Silicium, und deren Vorder- und/oder Rückseite mit­ tels eines Oberflächenschleifschrittes bearbeitet wurde. Falls dies gewünscht wird, kann der Kristall mit einem oder mehreren Orientierungsmerkmalen zur Indentifizierung der Kristallachsen versehen werden, beispielweise einem Notch und/oder einem Flat. Ebenso kann die Kante der Halbleiterscheibe an einer geeigneten Stelle in der Prozeßkette mittels einer geeignet profilierten Schleifscheibe verrundet werden. Außerdem besteht die Möglich­ keit, daß die Oberfläche der Halbleiterscheiben nach dem Schleifschritt geätzt wird.
Endprodukt des Verfahrens ist eine doppelseitenpolierte Halb­ leiterscheibe, die den Anforderungen an Halbleiterscheiben als Ausgangsmaterial für Halbleiterbauelemente-Prozesse mit Linien­ breiten gleich oder kleiner 0,13 µm genügt und aufgrund redu­ zierter Materialabträge den nach dem Stand der Technik her­ gestellten Halbleiterscheiben bezüglich ihrer Herstellkosten überlegen ist.
Das erfindungsgemäße Verfahren kann prinzipiell zur Herstellung eines scheibenförmigen Körpers eingesetzt werden, der aus einem Material besteht, welches mit dem eingesetzten chemo-mechani­ schen Doppelseiten-Polierverfahren bearbeitet werden kann. Der­ artige Materialien, deren Weiterverarbeitung vorwiegend in der Halbleiterindustrie stattfindet, jedoch nicht auf diese be­ schränkt ist, sind zum Beispiel Silicium, Silicium/Germanium, Siliciumdioxid, Siliciumnitrid, Galliumarsenid und weitere so­ genannte III-V-Halbleiter. Silicium in einkristalliner Form, beispielsweise kristallisiert durch einen Czochralski- oder ei­ nen Zonenziehprozeß, ist bevorzugt. Silicium mit einer Kri­ stallorientierung (100), (110) oder (111) ist besonders bevor­ zugt.
Das Verfahren eignet sich besonders zur Herstellung von Silici­ umscheiben mit Durchmessern von insbesondere 200 mm, 300 mm, 400 mm und 450 mm und Dicken von wenigen 100 µm bis einigen cm, bevorzugt von 400 µm bis 1200 µm. Die Halbleiterscheiben können entweder direkt als Ausgangsmaterial für die Herstellung von Halbleiterbauelementen eingesetzt werden oder nach Durchführung eines Endpolierschrittes nach dem Stand der Technik und/oder nach Aufbringen von Schichten wie Rückseitenversiegelungen oder einer epitaktischen Beschichtung der Scheibenvorderseite mit Silicium oder geeigneten weiteren Halbleitermaterialien und/oder nach Konditionierung durch eine Wärmebehandlung beispiels­ weise unter Wasserstoff- oder Argonatmosphäre ihrem Bestim­ mungszweck zugeführt werden. Neben der Herstellung von Scheiben aus einem homogenen Material kann die Erfindung natürlich auch zur Herstellung von mehrschichtig aufgebauten Halbleitersub­ straten wie SOI-Scheiben (silicon-on-insulator) und sogenannten bonded wafers eingesetzt werden.
Die weitere Beschreibung des Verfahrens erfolgt am Beispiel der Herstellung einer Siliciumscheibe.
Prinzipiell ist es möglich, eine bespielsweise durch ein Innen­ loch- oder Drahtsägeverfahren gesägte Siliciumscheibe, die je nach Durchmesser und Art des Sägeprozesses ein Damage bis in eine Tiefe im Bereich von 10 bis 40 µm aufweist, direkt dem er­ findungsgemäßen Doppelseitenpolierschritt zu unterziehen. Es ist jedoch sinnvoll und daher bevorzugt, die scharf begrenzte und daher mechanisch sehr empfindliche Scheibenkante mit Hilfe einer geeignet profilierten Schleifscheibe zu verrunden. Wei­ terhin ist es zwecks Verbesserung der Geometrie und teilweisem Abtrag der zerstörten Kristallschichten möglich, die Silicium­ scheibe einem mechanischen Abtragsschritt wie Läppen oder Schleifen zu unterziehen, um den Materialabtrag im erfindungs­ gemäßen Polierschritt zu reduzieren. Bevorzugt ist, die Silici­ umscheibe einem Oberflächen-Schleifschritt zu unterziehen, wo­ bei entweder eine Seite geschliffen wird oder beide Seiten se­ quentiell oder beide Seiten gleichzeitig geschliffen werden. Sequentielles Oberflächenschleifen der Scheibenvorder- und - rückseite ist besonders bevorzugt. Zum Entfernen des in den me­ chanischen Prozeßschritten zwangsläufig erzeugten Damage der Scheibenoberfläche und -kante und zum Entfernen von gegebenen­ falls vorhandenen Verunreinigungen, beispielsweise im Damage gebundenen metallischen Verunreinigungen, kann an dieser Stelle ein Ätzschritt folgen. Dieser Ätzschritt kann entweder als naß­ chemische Behandlung der Siliciumscheibe in einer alkalischen oder sauren Ätzmischung oder als Plasmabehandlung ausgeführt werden. Ein saurer Ätzschritt in einer Mischung aus konzen­ trierter wäßriger Salpetersäure und konzentrierter wäßriger Flußsäure gemäß der in der nicht vorveröffentlichten deutschen Patentschrift DE 198 33 257 C1 beanspruchten Ausführungsform ist be­ vorzugt.
Ein besonders bevorzugtes Ausgangsmaterial für das erfindungs­ gemäße Polierverfahren sind Halbleiterscheiben aus Silicium mit einem Durchmesser von gleich oder größer 200 mm, hergestellt durch Sägen eines Silicium-Einkristalls, gefolgt von Kantenver­ runden, sequentiellem Oberflächenschleifen beider Scheibensei­ ten unter Abtrag von 10 µm bis 100 µm Silicium pro Seite und naßchemischem Ätzen in einer sauren Ätzmischung unter Abtrag von 5 µm bis 50 µm Silicium pro Scheibenseite.
Zur Durchführung des erfindungsgemäßen Polierschrittes kann ei­ ne handelsübliche Doppelseitenpoliermschine geeigneter Größe verwendet werden, wie sie beispielsweise im IBM Technical Re­ port TR22.2342 beschrieben ist. Die Poliermaschine besteht im wesentlichen aus einem frei horizontal drehbaren unteren Po­ lierteller und einem frei horizontal drehbaren oberen Polier­ teller, die beide mit jeweils einem Poliertuch bedeckt sind, und erlaubt unter kontinuierlicher Zuführung eines Poliersols geeigneter chemischer Zusammensetzung das beidseitige abtragen­ de Polieren von Halbleiterscheiben, in diesem Falle von Silici­ umscheiben.
Es ist möglich, nur eine Siliciumscheibe zu polieren. In der Regel wird jedoch aus Kostengründen eine Vielzahl von Silici­ umscheiben gleichzeitig poliert, wobei die Anzahl von den bau­ lichen Gegebenheiten der Poliermaschine abhängt. Die Sili­ ciumscheiben werden dabei durch Läuferscheiben, die über aus­ reichend dimensionierte Aussparungen zur Aufnahme der Silici­ umscheiben verfügen, während des Polierens auf einer durch Ma­ schinen- und Prozeßparameter bestimmten geometrischen Bahn ge­ halten. Die Läuferscheiben sind beispielsweise mit einer Trieb­ stock-Stiftverzahnung oder einer Evolventenverzahnung mit der Poliermaschine über einen sich drehenden inneren und einen sich in der Regel gegenläufig drehenden äußeren Stift- oder Zahn­ kranz in Kontakt und werden dadurch in eine rotierende Bewegung zwischen den beiden Poliertellern versetzt.
Einflußparameter für die Bahn der Siliciumscheiben in Relation zum oberen und unteren Polierteller während des Poliervorganges sind beispielsweise die Abmessungen der Polierteller, die Kon­ struktion der Läuferscheiben sowie die Drehzahlen vom oberen Polierteller, unteren Polierteller und Läuferscheibe. Befindet sich jeweils eine Siliciumscheibe im Zentrum einer Läuferschei­ be, bewegt sich die Siliciumscheibe kreisförmig um das Zentrum der Poliermaschine. Sind mehrere Siliciumscheiben anzentrisch in einer Läuferscheibe positioniert, ergibt sich durch Drehung der Läuferscheiben um ihre eigene Achse eine Hypozykloidenbahn. Für den erfindungsgemäßen Polierprozeß ist eine Hypozykloiden­ bahn bevorzugt. Besonders bevorzugt ist der gleichzeitige Ein­ satz von vier bis sechs Läuferscheiben, die mit jeweils minde­ stens drei in gleichen Abständen auf einer kreisförmigen Bahn angeordneten Siliciumscheiben belegt sind.
Prinzipiell können die beim erfindungsgemäßen Verfahren einge­ setzten Läuferscheiben aus jedem Material gefertigt werden, das gegenüber den durch den Antrieb verursachten mechanischen Bean­ spruchungen, vor allem den Druck- und Zugbelastungen, ausrei­ chende mechanische Stabilität ausweist. Außerdem darf das Mate­ rial von dem verwendeten Poliersol und den Poliertüchern che­ misch und mechanisch nicht nennenswert angegriffen werden, um eine ausreichend hohe Lebensdauer der Läuferscheiben zu gewähr­ leisten und eine Kontamination der polierten Siliciumscheiben zu vermeiden. Darüber hinaus muß das Material zur Herstellung sehr ebener, spannungs- und wellenfreier Läuferscheiben in der gewünschten Dicke und Geometrie geeignet sein. Grundsätzlich können die Läuferscheiben beispielsweise aus Metall, Kunst­ stoff, faserverstärktem Kunststoff oder kunststoffbeschichtetem Metall gefertigt sein. Läuferscheiben aus Stahl oder aus faser­ verstärktem Kunststoff sind bevorzugt; Läuferscheiben aus rost­ freiem Chromstahl sind besonders bevorzugt.
Die Läuferscheiben besitzen eine oder mehrere Aussparungen be­ vorzugt in Kreisform zur Aufnahme von einer oder mehrerer Sili­ ciumscheiben. Um eine freie Beweglichkeit der Siliciumscheibe in der rotierenden Läuferscheibe zu gewährleisten, muß die Aus­ sparung geringfügig größer im Durchmesser sein als die zu po­ lierenden Siliciumscheiben. Ein um 0,1 mm bis 2 mm größerer Durchmesser ist bevorzugt; ein um 0,3 bis 1,3 mm größerer Durchmesser ist besonders bevorzugt. Um während des Polierens eine Beschädigung der Scheibenkante durch die Innenkante der Aussparung in der Läuferscheibe zu verhindern, ist es sinnvoll und daher bevorzugt, die Innenseite der Aussparungen mit einer Kunststoffbeschichtung von gleicher Dicke wie die Läuferschei­ be auszukleiden, wie in der EP 208 315 B1 vorgeschlagen wird. Geeignete Kunststoffe sind dabei beispielsweise Polyamid, Po­ lyethylen, Polypropylen, Polyvinylchlorid, Polytetrafluorethy­ len oder Polyvinylidendifluorid, die alle gleichermaßen bevor­ zugt sind. Es besteht jedoch auch die Möglichkeit, gemäß der in der EP 776 030 A2 beschriebenen Vorgehensweise die Innenseite der Aussparungen mit einer Vorrichtung zu versehen, die während der Doppelseitenpolitur eine gleichzeitige Politur der Kante der Siliciumscheibe ermöglicht.
Die Läuferscheiben für das erfindungsgemäße Polierverfahren be­ sitzen eine bevorzugte Dicke von 400 bis 1200 µm, die sich nach der Enddicke der polierten Siliciumscheiben richtet, welche letztlich vom Durchmesser der Siliciumscheiben und vom geplan­ ten Anwendungszweck abhängt. Charakteristisch für die Erfindung ist, daß die Eingangsdicke der zu polierenden Siliciumscheiben bevorzugt um 20 bis 200 µm größer ist als die Läuferscheiben­ dicke, wobei der Bereich von 30 bis 70 µm besonders bevorzugt ist, und die Enddicke der polierten Scheiben bevorzugt um 2 bis 20 µm größer ist als die Läuferscheibendicke, wobei der Bereich von 5 bis 15 µm besonders bevorzugt ist. Jedoch sind auch ge­ ringe Abweichungen von den angegebenen Dickenbereichen möglich, ohne daß eine gravierende Erhöhung der lokalen Ebenheitswerte SFQR im Randbereich der Scheiben beobachtet wird. Der Siliciu­ mabtrag durch den Polierschritt beträgt 5 bis 100 µm, bevorzugt 10 µm bis 60 µm, und besonders bevorzugt 20 bis 50 µm.
Im Rahmen der hinsichtlich der Dickenverhältnisse gemachten Ausführungen wird der Doppelseiten-Polierschritt bevorzugt in der dem Fachmann bekannten Art und Weise durchgeführt. Polier­ tücher sind am Markt in einer großen Bandbreite von Eigenschaf­ ten erhältlich. Bevorzugt wird mit einem handelsüblichen Poly­ urethan-Poliertuch einer Härte von 40 bis 120 (Shore A) po­ liert. Besonders bevorzugt sind Polyurethantücher mit einge­ arbeiteten Polyethylenfasern in einem Härtebereich von 60 bis 90 (Shore A). Im Falle der Politur von Siliciumscheiben emp­ fiehlt sich die kontinuierliche Zuführung eines Poliersols mit einem pH-Wert von bevorzugt 9 bis 12, besonders bevorzugt 10 bis 11, aus bevorzugt 1 bis 10 Gew.-%, besonders bevorzugt 1 bis 5 Gew.-% SiO2 in Wasser, wobei der Polierdruck bevorzugt 0,05 bis 0,5 bar, besonders bevorzugt 0,1 bis 0,3 bar beträgt. Die Silicium-Abtragsrate liegt bevorzugt bei 0,1 bis 1,5 µm/min und besonders bevorzugt bei 0,4 bis 0,9 µm/min.
Die Siliciumscheiben werden nach Beendigung der Politur gegebe­ nenfalls von anhaftendem Poliersol gereinigt und getrocknet und können anschließend auf einem handelsüblichen, beispielsweise kapazitiv oder optisch arbeitenden Geometriemeßgerät hinsicht­ lich ihrer lokalen Geometrie SFQR vermessen werden.
Abhängig von ihrer weiteren Bestimmung kann es notwendig sein, die Scheibenvorderseite einer Endpolitur nach dem Stand der Technik zu unterziehen, beispielsweise mit einem weichen Po­ liertuch unter Zuhilfenahme eines alkalischen Poliersols auf SiO2-Basis. Zum Erhalt der im erfindungsgemäßen Polierschritt erzeugten sehr niedrigen und gleichmäßig verteilten lokalen Geometriewerte sollte der Siliciumabtrag von der Scheibe dabei relativ niedrig sein und beispielsweise bei 0,1 bis 0,7 µm lie­ gen.
Falls notwendig, kann an einer beliebigen Stelle der Prozeß­ kette eine Wärmebehandlung der Halbleiterscheibe eingefügt wer­ den, beispielsweise um thermische Donatoren zu vernichten oder um eine Störung von oberflächennahen Kristallschichten auszu­ heilen. Weiterhin können eine Laserbeschriftung zur Scheibeni­ dentifizierung und/oder ein Kantenpolierschritt an geeigneter Stelle der Prozeßkette eingefügt werden, zum Beispiel vor oder nach dem Schleifen im Falle der Lasermarkierung sowie vor, im oder nach der Doppelseitenpolitur im Falle des Kantenpolierens. Eine Reihe weiterer, für bestimmte Produkte erforderliche Pro­ zeßschritte wie beispielsweise die Aufbringung von Rückseiten­ beschichtungen aus Polysilicium, Siliciumdioxid oder Silicium­ nitrid oder die Aufbringung einer Epitaxieschicht aus Silicium oder weiteren halbleitenden Materialien auf die Vorderseite der Siliciumscheibe läßt sich ebenfalls nach dem Fachmann bekannten Verfahren an den geeigneten Stellen in die Prozeßkette einbau­ en. Es kann darüber hinaus auch zweckmäßig sein, die Halblei­ terscheibe vor oder nach einzelnen Prozeßschritten einer Batch- oder Einzelscheibenreinigung nach dem Stand der Technik zu un­ terziehen.
Hinsichtlich der weiteren üblicherweise zur Scheibencharakte­ risierung herangezogenen, dem Fachmann wohlbekannten Parameter wie beispielsweise Oberflächenfehler, Rauhigkeit und Metallkon­ tamination der Scheibenoberfläche, und Magic-Mirror-Defekte weist eine erfindungsgemäß hergestellte Halbleiterscheibe keine Nachteile gegenüber einer Halbleiterscheibe auf, die nach dem Stand der Technik hergestellt wird.
Eine erfindungsgemäß hergestellte Halbleiterscheibe, insbeson­ dere eine Siliciumscheibe erfüllt die Anforderungen für die Herstellung von Halbleiterbauelementen mit Linienbreiten gleich oder kleiner 0,13 µm. Das erfindungsgemäße Verfahren hat sich als optimale Lösung zur Herstellung von Siliciumscheiben mit den geschilderten Merkmalen erwiesen. Überraschend und nicht zu erwarten ist, daß nur ein relativ enges Fenster für den Über­ stand der Dicke der fertig polierten Scheibe über die Läufer­ scheibendicke zur Eliminierung des für nach dem Stand der Tech­ nik doppelseitenpolierte Halbleiterscheiben charakteristischen Randabfalls mit den damit verbundenen erhöhten SFQR-Werten führt. An das Ausgangsprodukt werden minimale Geometrieanforde­ rungen gestellt, was die Anforderungen an die Vorprozesse redu­ ziert. Die die im erfindungsgemäßen Schritt erzielte gute Geo­ metrie tritt schon nach relativ geringen Materialabträgen und durch die erhöhte Prozeßsicherheit, gepaart mit einem verrin­ gerten Bruchrisiko, in sehr hohen Ausbeuten auf, ohne daß ko­ stenintensive Schritte zur lokalen Geometriekorrektur bei­ spielsweise durch Plasmaätzen notwendig sind. Deshalb ist das vorgeschlagene Verfahren auch wirtschaftlich konkurrenzfähig und kann sogar zur Nacharbeit von Ausfallscheiben und zur Bear­ beitung von Reclaimscheiben herangezogen werden.
Zu den nachfolgend beschriebenen Beispielen und Vergleichs­ beispielen gehören Figuren, die die Erfindung verdeutlichen.
Fig. 1 zeigt die Verteilung der lokalen Ebenheitswerte SFQR für flächendeckend angeordnete Teilbereiche (52 Flächenelemente) der Größe 25 mm × 25 mm einer gemäß Beispiel B 1f hergestellten doppelseitenpolierten Siliciumscheibe mit einem Durchmesser von 200 mm.
Fig. 2 zeigt die Verteilung der lokalen Ebenheitswerte SFQR für flächendeckend angeordnete Teilbereiche (52 Flächenelemente) der Größe 25 mm × 25 mm einer gemäß Vergleichsbeispiel 2c her­ gestellten doppelseitenpolierten Siliciumscheibe mit einem Durchmesser von 200 mm.
Fig. 3 zeigt die Verteilung der lokalen Ebenheitswerte SFQR für flächendeckend angeordnete Teilbereiche (112 Flächenelemente) der Größe 25 mm × 25 mm einer gemäß Beispiel 2 hergestellten doppelseitenpolierten Siliciumscheibe mit einem Durchmesser von 300 mm.
Fig. 4 zeigt die Verteilung der lokalen Ebenheitswerte SFQR für flächendeckend angeordnete Teilbereiche (112 Flächenelemente) der. Größe 25 mm × 25 mm einer gemäß Vergleichsbeispiel 3 herge­ stellten doppelseitenpolierten Siliciumscheibe mit einem Durch­ messer von 300 mm.
Alle im folgenden aufgeführten Beispiele und Vergleichsbeispie­ le betreffen die Herstellung von Siliciumscheiben mit einem Durchmesser von entweder (200 ± 0,1) mm oder (300 ± 0,2) mm, einem Sauerstoffgehalt von (6 ± 1) . 1017 Atomen/cm3 und einer Bor-Dotie­ rung, die zu einem Widerstand im Bereich von 10 bis 20 Ω . cm führt. Die dazu benötigten Einkristalle wurden nach dem Stand der Technik gezogen, abgelängt, rundgeschliffen und auf einer handelsüblichen Drahtsäge in Scheiben mit einer auf das Endpro­ dukt zugeschnittenen Dicke zersägt. Nach dem Verrunden der Kan­ ten folgte auf einer Rotationsschleifmaschine ein Oberflächen- Schleifschritt mit Diamanten der Körnung 600 Mesh, wobei nach­ einander von der Scheibenvorder- und -rückseite je 30 µm Sili­ cium abgetragen wurden. Daran schloß sich ein saurer Ätzschritt nach dem Strömungsätzverfahren an, wobei durch Eintauchen der sich drehenden Scheiben in eine Mischung aus 90 Gew.-% konzen­ trierter Salpetersäure (70 Gew.-% in wäßriger Lösung), 10 Gew.- % konzentrierter Flußsäure (50 Gew.-% in wäßriger Lösung) und 0,1 Gew.-% Ammoniumlaurylsulfat pro Scheibenseite gleichzeitig je 10 µm Silicium abgetragen wurde. Die Ätzmischung war auf (20 ± 1) °C temperiert und wurde mit Stickstoffgas durchströmt. Nach den aufgeführten Prozeßschritten sowie nach dem in den nachfolgenden Beispielen und Vergleichsbeispielen beschriebenen Polierschritt wurden Reinigungs- und Trocknungsschritte nach dem Stand der Technik durchgeführt.
Beispiel 1 (B 1d-B 1k) Vergleichsbeispiel 1 (V 1a-V 1c und V 1l)
Es standen zwei Gruppen von 200-mm-Siliciumscheiben mit geätz­ ter Oberfläche und Dicken von 770 µm und 780 µm zur Verfügung. Außerdem standen fünf Läuferscheiben aus rostfreiem Chromstahl mit geläppter Oberfläche und einer Dicke von 720 µm zur Verfü­ gung, die über jeweils sechs kreisförmige, in gleichen Abstän­ den auf einer Kreisbahn angeordnete, mit Polyamid ausgekleidete Aussparungen vom Innendurchmesser 200,5 mm verfügten und die gleichzeitige Politur von 30 200-mm-Siliciumscheiben auf einer handelsüblichen Doppelseitenpoliermaschine ermöglichten.
Der Doppelseitenpolierschritt wurde mit einem handelsüblichen, mit Polyethylenfasern verstärkten Polyurethan-Poliertuch der Härte 74 (Shore A), welches jeweils auf dem oberen und dem un­ teren Polierteller aufgeklebt war, unter Verwendung eines Po­ liersols mit einem SiO2-Feststoffgehalt von 4 Gew.-% und einem pH-Wert von 11 unter einem Anpreßdruck von 0,15 bar durchge­ führt. Die Politur erfolgte bei einer Temperatur des oberen und des unteren Poliertellers von jeweils 40°C und führte zu einer Abtragsrate von 0,55 µm/min. Es wurden insgesamt sieben Polier­ fahrten mit den Siliciumscheiben der Dicke 770 µm und fünf Po­ lierfahrten mit den Siliciumscheiben der Dicke 780 µm unter Realisierung verschiedener Polierabträge durchgeführt. Die Si­ liciumscheiben werden nach Beendigung der Politur von anhaften­ dem Poliersol gereinigt, getrocknet und auf einem handelsübli­ chen, nach dem kapazitiven Prinzip arbeitenden Geometriemeßge­ rät mit 3 mm Randausschluß hinsichtlich ihrer lokalen Geometrie SFQR (Raster 25 mm × 25 mm) gemessen. Die nachfolgende Tabelle gibt neben dem Polierabtrag den Dickenunterschied zwischen fer­ tig polierter Siliciumscheibe und Läuferscheibe ("Überstand") und den Mittelwert der höchsten SFQR-Werte für jede der 30 Si­ liciumscheiben der jeweiligen Polierfahrt ("SFQRmax") an. Die SFQR-Werte für den Randbereich der polierten Siliciumscheiben aus den Beispielen B 1d bis B 1k liegen nicht signifikant höher als für den Zentrumsbereich, wie für eine Siliciumscheibe aus Beispiel B 1f in Fig. 1 verdeutlicht ist. Im Gegensatz dazu liegen die höchsten SFQR-Werte für die polierten Siliciumschei­ ben aus den Vergleichsbeispielen V 1a bis V 1c sowie V 1l im Randbereich.
Daten zu den 200-mm-Siliciumscheiben aus Beispiel 1/Vergleichs­ beispiel 1:
Vergleichsbeispiel 2
Es wurden 200-mm-Siliciumscheiben poliert wie in Beispiel 1 be­ schrieben mit dem Unterschied, daß analog aufgebaute Läufer­ scheiben mit einer Dicke von 600 µm eingesetzt wurden, die Si­ liciumscheiben eine in vier Gruppen abgestufte Eingangsdicke zwischen 680 µm und 800 µm besaßen und jeweils 40 µm Silicium durch die Politur entfernt wurden. Die relevanten Daten für vier Polierfahrten mit jeweils 30 Siliciumscheiben sind in nachfolgender Tabelle enthalten. Die SFQR-Werte für den Randbe­ reich der Siliciumscheiben aus den Vergleichsbeispielen 2a bis 2d liegen signifikant höher als für den Zentrumsbereich, wie für eine Siliciumscheibe aus Vergleichsbeispiel 2c in Fig. 2 verdeutlicht ist.
Daten zu den 200-mm-Siliciumscheiben aus Vergleichsbeispiel 2:
Beispiel 2
Es wurde vorgegangen wie in Beispiel 1 beschrieben mit folgen­ den Unterschieden: Es standen 300-mm-Siliciumscheiben mit ge­ ätzter Oberfläche und einer Dicke von 820 µm zur Verfügung. Au­ ßerdem standen fünf Läuferscheiben aus rostfreiem Chromstahl mit geläppter Oberfläche und einer Dicke von 770 µm zur Verfü­ gung, die über jeweils drei kreisförmige, in gleichen Abständen auf einer Kreisbahn angeordnete, mit Polyamid ausgekleidete Aussparungen vom Innendurchmesser 301 mm verfügten und die gleichzeitige Politur von 15 300-mm-Siliciumscheiben ermögli­ chten. In Analogie zu dem in Beispiel 1 angegebenen Verfahren wurden die Siliciumscheiben mit einem Abtrag von 40 µm Silicium bei einer Abtragsrate von 0,55 µm/min poliert, gereinigt, ge­ trocknet und hinsichtlich ihrer Geometrie auf einem handelsüb­ lichen, kapazitiv arbeitenden Meßgerät unter Vorgabe von 3 mm Randausschluß und einem Raster von 25 mm × 25 mm charakteri­ siert. Angaben zu Überstand und lokaler Ebenheit finden sich in der Tabelle weiter unten. Die SFQR-Werte für den Randbereich der Siliciumscheiben aus Beispiel 2 liegen nicht signifikant höher als für den Zentrumsbereich, wie in Fig. 3 verdeutlicht ist.
Beispiel 3
Es wurde vorgegangen wie in Beispiel 2 beschrieben mit den bei­ den Ausnahmen, daß ein entsprechend aufgebautes Poliertuch der Härte 82 (Shore A) verwendet wird und bei einer Abtragsrate von 0,82 µm/min 42 µm Silicium durch die Politur entfernt wurden. Die relevanten Daten sind ebenfalls in der Tabelle weiter unten enthalten. Die SFQR-Werte für den Randbereich der Silicium­ scheiben aus Beispiel 3 liegen nicht signifikant höher als für den Zentrumsbereich.
Vergleichsbeispiel 3
Es wurde vorgegangen wie in Beispiel 2 beschrieben mit der Aus­ nahme, daß die Eingangsdicke der 300-mm-Siliciumscheiben 835 µm betrug. Die relevanten Daten sind ebenfalls in der Tabelle wei­ ter unten enthalten. Die SFQR-Werte für den Randbereich der Si­ liciumscheiben aus Vergleichsbeispiel 3 liegen signifikant hö­ her als für den Zentrumsbereich, wie in Fig. 4 verdeutlicht ist.
Vergleichsbeispiel 4
Es wurde vorgegangen wie in Vergleichsbeispiel 3 beschrieben mit der Ausnahme, daß die Läuferscheibendicke 700 µm betrug. Die relevanten Daten sind ebenfalls in der Tabelle weiter unten enthalten. Die SFQR-Werte für den Randbereich der Silicium­ scheiben aus Vergleichsbeispiel 4 liegen signifikant höher als für den Zentrumsbereich.
Beispiel 4
Die Siliciumscheiben aus Vergleichsbeispiel 3 wurden gemäß der in Beispiel 2 beschriebenen Vorgehensweise erneut poliert, wo­ bei diesmal Läuferscheiben der Dicke 770 µm eingesetzt und 18 µm Silicium durch die Politur entfernt wurde. Die relevanten Daten sind ebenfalls in der Tabelle weiter unten enthalten. Die SFQR-Werte für den Randbereich der Siliciumscheiben aus Bei­ spiel 4 liegen nicht mehr signifikant höher als für den Zent­ rumsbereich.
Daten zu den 300-mm-Siliciumscheiben aus den Beispielen 2 bis 4 und den Vergleichsbeispielen 3 und 4:
Weitere Charakterisierung der hergestellten Scheiben
Die Vorderseiten, Rückseiten und Kanten der nach den oben auf­ geführten Beispielen und Vergleichsbeispielen hergestellten 200-mm- und 300-mm-Siliciumscheiben wurden mit den üblichen, dem Fachmann bekannten Methoden hinsichtlich Oberflächenfehler, Rauhigkeit und Metallkontamination und in ihrer Gesamtheit hin­ sichtlich Magic-Mirror-Defekten, Minoritätsträger-Lebenszeiten und Metallkontamination charakterisiert. Es wurden keine stati­ stisch relevanten Abweichungen zwischen den einzelnen Versuchs­ gruppen beobachtet.

Claims (13)

1. Verfahren zur Herstellung einer Halbleiterscheibe durch gleichzeitiges Polieren einer Vorderseite und einer Rückseite der Halbleiterscheibe zwischen sich drehenden Poliertel­ lern unter Zuführen eines Poliersols, wobei die Halbleiterscheibe in einer Aussparung einer ebenen Läuferscheibe liegt und auf einer bestimmten geometrischen Bahn gehalten wird, und die Läuferscheibe eine bestimmte Läuferscheibendicke besitzt, und die Halbleiter­ scheibe vor dem Polieren eine Eingangsdicke und nach dem Polieren eine Enddicke auf­ weist, dadurch gekennzeichnet, daß die Eingangsdicke der Halbleiterscheibe um 20 bis 200 µm größer ist als die Läuferscheibendicke, und die Halbleiterscheibe poliert wird, bis die Enddicke der Halbleiterscheibe um 2 bis 20 µm größer ist als die Läuferscheibendicke, und ein Polierabtrag von mindestens 5 µm erzielt worden ist.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Eingangsdicke der Halbleiterscheibe um 30 bis 70 µm größer ist als die Läuferscheibendicke.
3. Verfahren nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, daß die Enddi­ cke der Halbleiterscheibe um 5 bis 15 µm größer ist, als die Läuferscheibendicke.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Polier­ teller mit einem Poliertuch bedeckt sind und während des Polierens der Halbleiterscheibe ein alkalisches Poliersol kontinuierlich zugeführt wird.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß das Polier­ sol einen SiO2-Feststoffgehalt von 1 bis 10 Gew.-% und einen pH-Wert von 9 bis 12 be­ sitzt.
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß durch das Polieren eine Dickenreduktion der Halbleiterscheibe um 15 bis 65 µm bewirkt wird.
7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die Läufer­ scheibendicke 400 bis 1200 µm beträgt.
8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die Halb­ leiterscheibe durch Aufsägen eines Halbleiterkristalls erzeugt und vor der Politur einem Schleifschritt unterworfen wird, wobei eine oder beide Seiten der Halbleiterscheibe ge­ schliffen werden und ein Materialabtrag von 10 bis 100 µm erzielt wird.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß vor oder nach dem Schleifen der Halbleiterscheibe eine Kante der Halbleiterscheibe verrundet wird.
10. Verfahren nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß vor dem Polieren der Halbleiterscheibe ein Ätzschritt durchgeführt wird, mit dem ein Materialabtrag von 5 bis 50 µm von jeder der beiden Scheibenseiten erzielt wird.
11. Verfahren nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß nach dem Polieren der Halbleiterscheibe ein Endpolierschritt durchgeführt wird, bei dem unter Anwendung eines weichen Poliertuchs ein Materialabtrag von 0,2 bis 2 µm von der Schei­ benvorderseite erzielt wird.
12. Verfahren nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, daß zusam­ men mit der Halbleiterscheibe mindestens eine weitere Halbleiterscheibe auf die selbe Weise poliert wird, wobei die weitere Halbleiterscheibe in einer weiteren Aussparung der Läuferscheibe oder in einer Aussparung einer anderen Läuferscheibe liegt.
13. Verwendung des Verfahrens nach einem der Ansprüche 1 bis 12 zur Herstellung von Scheiben aus einem Material, das ausgewählt ist aus einer Gruppe, die Silicium, Silici­ um/Germanium, Siliciumdioxid, Siliciumnitrid, Galliumarsenid und andere III-V-Halbleiter umfaßt.
DE19905737A 1999-02-11 1999-02-11 Verfahren zur Herstellung einer Halbleiterscheibe mit verbesserter Ebenheit Expired - Lifetime DE19905737C2 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE19905737A DE19905737C2 (de) 1999-02-11 1999-02-11 Verfahren zur Herstellung einer Halbleiterscheibe mit verbesserter Ebenheit
US09/491,649 US6458688B1 (en) 1999-02-11 2000-01-27 Semiconductor wafer with improved flatness, and process for producing the semiconductor wafer
TW089102086A TW567547B (en) 1999-02-11 2000-02-09 Semiconductor wafer with improved flatness, and process for producing the semiconductor wafer
KR10-2000-0006212A KR100394970B1 (ko) 1999-02-11 2000-02-10 평면도를 향상시킨 반도체웨이퍼 및 그 제조방법
JP2000035976A JP3400765B2 (ja) 1999-02-11 2000-02-14 半導体ウェハの製造方法および該製造方法の使用
US10/218,006 US6583050B2 (en) 1999-02-11 2002-08-13 Semiconductor wafer with improved flatness, and process for producing the semiconductor wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19905737A DE19905737C2 (de) 1999-02-11 1999-02-11 Verfahren zur Herstellung einer Halbleiterscheibe mit verbesserter Ebenheit

Publications (2)

Publication Number Publication Date
DE19905737A1 DE19905737A1 (de) 2000-08-31
DE19905737C2 true DE19905737C2 (de) 2000-12-14

Family

ID=7897197

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19905737A Expired - Lifetime DE19905737C2 (de) 1999-02-11 1999-02-11 Verfahren zur Herstellung einer Halbleiterscheibe mit verbesserter Ebenheit

Country Status (5)

Country Link
US (2) US6458688B1 (de)
JP (1) JP3400765B2 (de)
KR (1) KR100394970B1 (de)
DE (1) DE19905737C2 (de)
TW (1) TW567547B (de)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10023002A1 (de) * 2000-05-11 2001-11-29 Wacker Siltronic Halbleitermat Verfahren zur beidseitigen Politur von Halbleiterscheiben und Läuferscheiben zur Durchführung des Verfahrens
DE10132504C1 (de) * 2001-07-05 2002-10-10 Wacker Siltronic Halbleitermat Verfahren zur beidseitigen Material abtragenden Bearbeitung von Halbleiterscheiben und seine Verwendung
DE10162597C1 (de) * 2001-12-19 2003-03-20 Wacker Siltronic Halbleitermat Verfahren zur Herstellung beidseitig polierter Halbleiterscheiben
DE10159833C1 (de) * 2001-12-06 2003-06-18 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Vielzahl von Halbleiterscheiben
DE10159832A1 (de) * 2001-12-06 2003-06-26 Wacker Siltronic Halbleitermat Halbleiterscheibe aus Silicium und Verfahren zu deren Herstellung
DE10250823A1 (de) * 2002-10-31 2004-05-19 Wacker Siltronic Ag Läuferscheibe und Verfahren zur gleichzeitig beidseitigen Bearbeitung von Werkstücken
DE10302611A1 (de) * 2003-01-23 2004-08-05 Siltronic Ag Polierte Halbleiterscheibe und Verfahren zu deren Herstellung

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19938340C1 (de) * 1999-08-13 2001-02-15 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe
DE19956250C1 (de) * 1999-11-23 2001-05-17 Wacker Siltronic Halbleitermat Kostengünstiges Verfahren zur Herstellung einer Vielzahl von Halbleiterscheiben
DE19958077A1 (de) * 1999-12-02 2001-06-13 Wacker Siltronic Halbleitermat Verfahren zur beidseitigen Politur von Halbleiterscheiben
DE19960823B4 (de) 1999-12-16 2007-04-12 Siltronic Ag Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe und deren Verwendung
DE10004578C1 (de) * 2000-02-03 2001-07-26 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Halbleiterscheibe mit polierter Kante
DE10012840C2 (de) * 2000-03-16 2001-08-02 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Vielzahl von polierten Halbleiterscheiben
DE10027103A1 (de) * 2000-04-13 2001-10-25 Wacker Siltronic Halbleitermat Verfahren zur Überführung einer Rücklaufscheibe in eine Halbleiterscheibe
DE10025871A1 (de) 2000-05-25 2001-12-06 Wacker Siltronic Halbleitermat Epitaxierte Halbleiterscheibe und Verfahren zu ihrer Herstellung
US6709981B2 (en) 2000-08-16 2004-03-23 Memc Electronic Materials, Inc. Method and apparatus for processing a semiconductor wafer using novel final polishing method
DE10046893A1 (de) * 2000-09-21 2002-01-31 Wacker Siltronic Halbleitermat Doppelseiten-Polierverfahren mit Tuchkonditionierung
DE10046933C2 (de) * 2000-09-21 2002-08-29 Wacker Siltronic Halbleitermat Verfahren zur Politur von Siliciumscheiben
KR100533528B1 (ko) * 2000-11-16 2005-12-05 신에츠 한도타이 가부시키가이샤 웨이퍼의 형상 평가방법 및 장치 및 디바이스의 제조방법,웨이퍼 및 웨이퍼의 선별방법
DE10058305A1 (de) 2000-11-24 2002-06-06 Wacker Siltronic Halbleitermat Verfahren zur Oberflächenpolitur von Siliciumscheiben
DE10060697B4 (de) * 2000-12-07 2005-10-06 Siltronic Ag Doppelseiten-Polierverfahren mit reduzierter Kratzerrate und Vorrichtung zur Durchführung des Verfahrens
DE10143741A1 (de) * 2001-09-06 2003-03-27 Wacker Siltronic Halbleitermat Beschichtete Siliciumscheibe und Verfahren zu ihrer Herstellung
JP3769262B2 (ja) * 2002-12-20 2006-04-19 株式会社東芝 ウェーハ平坦度評価方法、その評価方法を実行するウェーハ平坦度評価装置、その評価方法を用いたウェーハの製造方法、その評価方法を用いたウェーハ品質保証方法、その評価方法を用いた半導体デバイスの製造方法、およびその評価方法によって評価されたウェーハを用いた半導体デバイスの製造方法
JP4344517B2 (ja) * 2002-12-27 2009-10-14 富士通株式会社 半導体基板及びその製造方法
US7008308B2 (en) 2003-05-20 2006-03-07 Memc Electronic Materials, Inc. Wafer carrier
DE10336271B4 (de) * 2003-08-07 2008-02-07 Siltronic Ag Siliciumscheibe und Verfahren zu deren Herstellung
KR20050055531A (ko) * 2003-12-08 2005-06-13 주식회사 실트론 웨이퍼 연마 방법
DE102004004556B4 (de) * 2004-01-29 2008-12-24 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe
DE102004005702A1 (de) * 2004-02-05 2005-09-01 Siltronic Ag Halbleiterscheibe, Vorrichtung und Verfahren zur Herstellung der Halbleiterscheibe
JP4113509B2 (ja) 2004-03-09 2008-07-09 スピードファム株式会社 被研磨物保持用キャリア
WO2006001340A1 (ja) 2004-06-23 2006-01-05 Komatsu Denshi Kinzoku Kabushiki Kaisha 両面研磨用キャリアおよびその製造方法
US7324917B2 (en) * 2004-07-02 2008-01-29 Kla-Tencor Technologies Corporation Method, system, and software for evaluating characteristics of a surface with reference to its edge
DE102004054566B4 (de) * 2004-11-11 2008-04-30 Siltronic Ag Verfahren und Vorrichtung zum Einebnen einer Halbleiterscheibe sowie Halbleiterscheibe mit verbesserter Ebenheit
US7402520B2 (en) * 2004-11-26 2008-07-22 Applied Materials, Inc. Edge removal of silicon-on-insulator transfer wafer
JP4559271B2 (ja) * 2005-03-25 2010-10-06 東ソー株式会社 平板の厚みムラ測定方法および装置
DE102005034119B3 (de) * 2005-07-21 2006-12-07 Siltronic Ag Verfahren zum Bearbeiten einer Halbleiterscheibe, die in einer Aussparung einer Läuferscheibe geführt wird
DE102005034120B4 (de) * 2005-07-21 2013-02-07 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe
JP5029234B2 (ja) * 2006-09-06 2012-09-19 株式会社Sumco エピタキシャルウェーハの製造方法
DE102006044367B4 (de) * 2006-09-20 2011-07-14 Siltronic AG, 81737 Verfahren zum Polieren einer Halbleiterscheibe und eine nach dem Verfahren herstellbare polierte Halbleiterscheibe
US7541290B2 (en) * 2007-03-08 2009-06-02 Samsung Electronics Co., Ltd. Methods of forming mask patterns on semiconductor wafers that compensate for nonuniform center-to-edge etch rates during photolithographic processing
US20100193900A1 (en) * 2007-07-13 2010-08-05 National University Corporation Tohoku University Soi substrate and semiconductor device using an soi substrate
JP5301802B2 (ja) 2007-09-25 2013-09-25 Sumco Techxiv株式会社 半導体ウェハの製造方法
JP2009298680A (ja) * 2008-06-17 2009-12-24 Sumco Corp 半導体ウェーハ
JP2010045279A (ja) * 2008-08-18 2010-02-25 Nippon Steel Corp 半導体基板の両面研磨方法
KR101054887B1 (ko) * 2009-03-09 2011-08-05 한양대학교 산학협력단 균일도 측정 방법 및 장치
EP2428984B1 (de) 2009-05-08 2018-04-11 SUMCO Corporation Verfahren zum polieren eines halbleiterwafers
US8952496B2 (en) 2009-12-24 2015-02-10 Sumco Corporation Semiconductor wafer and method of producing same
JP5423384B2 (ja) 2009-12-24 2014-02-19 株式会社Sumco 半導体ウェーハおよびその製造方法
US8340801B2 (en) * 2009-12-29 2012-12-25 Memc Electronic Materials, Inc. Systems for generating representations of flatness defects on wafers
US8165706B2 (en) * 2009-12-29 2012-04-24 Memc Electronic Materials, Inc. Methods for generating representations of flatness defects on wafers
DE102010013520B4 (de) 2010-03-31 2013-02-07 Siltronic Ag Verfahren zur beidseitigen Politur einer Halbleiterscheibe
DE102011005512A1 (de) 2011-03-14 2012-01-19 Siltronic Ag Verfahren zur beidseitigen Politur einer Halbleiterscheibe
WO2013049775A2 (en) 2011-09-30 2013-04-04 Saint-Gobain Ceramics & Plastics, Inc. Scintillation detection device with pressure sensitive adhesive
US8916456B2 (en) 2011-09-30 2014-12-23 Saint-Gobain Cristaux Et Detecteurs Group III-V substrate material with particular crystallographic features
US8860040B2 (en) 2012-09-11 2014-10-14 Dow Corning Corporation High voltage power semiconductor devices on SiC
US9018639B2 (en) * 2012-10-26 2015-04-28 Dow Corning Corporation Flat SiC semiconductor substrate
TWI529964B (zh) 2012-12-31 2016-04-11 聖戈班晶體探測器公司 具有薄緩衝層的iii-v族基材及其製備方法
US9017804B2 (en) 2013-02-05 2015-04-28 Dow Corning Corporation Method to reduce dislocations in SiC crystal growth
US9797064B2 (en) 2013-02-05 2017-10-24 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a support shelf which permits thermal expansion
US9738991B2 (en) 2013-02-05 2017-08-22 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a supporting shelf which permits thermal expansion
US8940614B2 (en) 2013-03-15 2015-01-27 Dow Corning Corporation SiC substrate with SiC epitaxial film
US9279192B2 (en) 2014-07-29 2016-03-08 Dow Corning Corporation Method for manufacturing SiC wafer fit for integration with power device manufacturing technology
US10283595B2 (en) * 2015-04-10 2019-05-07 Panasonic Corporation Silicon carbide semiconductor substrate used to form semiconductor epitaxial layer thereon
JP6819451B2 (ja) 2017-05-08 2021-01-27 信越化学工業株式会社 大型合成石英ガラス基板並びにその評価方法及び製造方法
JP6870623B2 (ja) * 2018-01-18 2021-05-12 信越半導体株式会社 キャリアの製造方法及びウェーハの両面研磨方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3691694A (en) * 1970-11-02 1972-09-19 Ibm Wafer polishing machine
EP0187307A1 (de) * 1985-01-08 1986-07-16 International Business Machines Corporation Waferform und Verfahren zu deren Herstellung
EP0208315B1 (de) * 1985-07-12 1990-09-26 Wacker-Chemitronic Gesellschaft für Elektronik-Grundstoffe mbH Verfahren zum beidseitigen abtragenden Bearbeiten von scheibenförmigen Werkstücken, insbesondere Halbleiterscheiben
EP0754785A1 (de) * 1995-07-21 1997-01-22 Shin-Etsu Handotai Company Limited Verfahren zur Herstellung von Halbleiterscheiben mit spiegelglatter Oberfläche
EP0755751A1 (de) * 1995-07-28 1997-01-29 Shin-Etsu Handotai Co., Ltd. Verfahren zum Herstellen von Halbleiterscheiben und Schleifvorrichtung zur Anwendung desselben
US5756399A (en) * 1996-03-29 1998-05-26 Komatsu Electronic Metals Co. Ltd. Process for making semiconductor wafer
EP0887152A2 (de) * 1997-06-25 1998-12-30 Shin-Etsu Handotai Co., Ltd. Trägervorrichtung für Doppelseitenpoliermaschine

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5422316A (en) 1994-03-18 1995-06-06 Memc Electronic Materials, Inc. Semiconductor wafer polisher and method
JP3379097B2 (ja) 1995-11-27 2003-02-17 信越半導体株式会社 両面研磨装置及び方法
JP3620554B2 (ja) * 1996-03-25 2005-02-16 信越半導体株式会社 半導体ウェーハ製造方法
JP3952545B2 (ja) 1997-07-24 2007-08-01 株式会社デンソー 車両用空調装置
US6214704B1 (en) * 1998-12-16 2001-04-10 Memc Electronic Materials, Inc. Method of processing semiconductor wafers to build in back surface damage
US6293139B1 (en) * 1999-11-03 2001-09-25 Memc Electronic Materials, Inc. Method of determining performance characteristics of polishing pads

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3691694A (en) * 1970-11-02 1972-09-19 Ibm Wafer polishing machine
EP0187307A1 (de) * 1985-01-08 1986-07-16 International Business Machines Corporation Waferform und Verfahren zu deren Herstellung
EP0208315B1 (de) * 1985-07-12 1990-09-26 Wacker-Chemitronic Gesellschaft für Elektronik-Grundstoffe mbH Verfahren zum beidseitigen abtragenden Bearbeiten von scheibenförmigen Werkstücken, insbesondere Halbleiterscheiben
EP0754785A1 (de) * 1995-07-21 1997-01-22 Shin-Etsu Handotai Company Limited Verfahren zur Herstellung von Halbleiterscheiben mit spiegelglatter Oberfläche
EP0755751A1 (de) * 1995-07-28 1997-01-29 Shin-Etsu Handotai Co., Ltd. Verfahren zum Herstellen von Halbleiterscheiben und Schleifvorrichtung zur Anwendung desselben
US5756399A (en) * 1996-03-29 1998-05-26 Komatsu Electronic Metals Co. Ltd. Process for making semiconductor wafer
EP0887152A2 (de) * 1997-06-25 1998-12-30 Shin-Etsu Handotai Co., Ltd. Trägervorrichtung für Doppelseitenpoliermaschine

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
MENDEL, E. and HAUSE, R.: Multiple Wafer Free Polishing - Part 1, Machine Concept. In: IBM Spring Meeting of the Electrochem.Soc., Boston, 10.5.1979, Technical Report TR 22.2342 *
The National Technology Readmap for Semicon- ductors: Technology Needs, Semiconductor Industry Association (SIA), San Jose, 1997, pp. 64-66 *

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10023002A1 (de) * 2000-05-11 2001-11-29 Wacker Siltronic Halbleitermat Verfahren zur beidseitigen Politur von Halbleiterscheiben und Läuferscheiben zur Durchführung des Verfahrens
DE10023002B4 (de) * 2000-05-11 2006-10-26 Siltronic Ag Satz von Läuferscheiben sowie dessen Verwendung
DE10132504C1 (de) * 2001-07-05 2002-10-10 Wacker Siltronic Halbleitermat Verfahren zur beidseitigen Material abtragenden Bearbeitung von Halbleiterscheiben und seine Verwendung
DE10159833C1 (de) * 2001-12-06 2003-06-18 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Vielzahl von Halbleiterscheiben
DE10159832A1 (de) * 2001-12-06 2003-06-26 Wacker Siltronic Halbleitermat Halbleiterscheibe aus Silicium und Verfahren zu deren Herstellung
DE10162597C1 (de) * 2001-12-19 2003-03-20 Wacker Siltronic Halbleitermat Verfahren zur Herstellung beidseitig polierter Halbleiterscheiben
DE10250823A1 (de) * 2002-10-31 2004-05-19 Wacker Siltronic Ag Läuferscheibe und Verfahren zur gleichzeitig beidseitigen Bearbeitung von Werkstücken
DE10250823B4 (de) * 2002-10-31 2005-02-03 Siltronic Ag Läuferscheibe und Verfahren zur gleichzeitig beidseitigen Bearbeitung von Werkstücken
DE10302611A1 (de) * 2003-01-23 2004-08-05 Siltronic Ag Polierte Halbleiterscheibe und Verfahren zu deren Herstellung
DE10302611B4 (de) * 2003-01-23 2011-07-07 Siltronic AG, 81737 Polierte Halbleiterscheibe und Verfahren zu deren Herstellung und Anordnung bestehend aus einer Halbleiterscheibe und einem Schild

Also Published As

Publication number Publication date
JP3400765B2 (ja) 2003-04-28
KR20000062540A (ko) 2000-10-25
JP2000235941A (ja) 2000-08-29
US6583050B2 (en) 2003-06-24
DE19905737A1 (de) 2000-08-31
US20030045089A1 (en) 2003-03-06
TW567547B (en) 2003-12-21
US6458688B1 (en) 2002-10-01
KR100394970B1 (ko) 2003-08-19

Similar Documents

Publication Publication Date Title
DE19905737C2 (de) Verfahren zur Herstellung einer Halbleiterscheibe mit verbesserter Ebenheit
DE69127582T2 (de) Verfahren zur Herstellung eines Halbleitersubstrates und Verfahren zur Herstellung einer Halbleiteranordnung unter Verwendung dieses Substrates
DE10196115B4 (de) Verfahren zum Polieren eines Halbleiterwafers
DE69410514T2 (de) Verfahren zum Herstellen von Halbleiterscheiben
DE69731019T2 (de) Verfahren zu Herstellung eines monokristallinen Halbleiterwafers mit hochglanzpolierter Oberfläche, unter Benutzung eines Gasphasen-Ätz- und eines Aufwärm-Schrittes, und durch dieses Verfahren hergestellter Wafer
DE112011101518B4 (de) Verfahren zum Polieren von Siliziumwafern
DE69627613T2 (de) Verfahren zur Rückgewinnung von Substraten
DE10159833C1 (de) Verfahren zur Herstellung einer Vielzahl von Halbleiterscheiben
DE19956250C1 (de) Kostengünstiges Verfahren zur Herstellung einer Vielzahl von Halbleiterscheiben
DE102006020823B4 (de) Verfahren zur Herstellung einer polierten Halbleiterscheibe
DE112010004989B4 (de) Halbleiterwafer und Verfahren zur Herstellung desselben
DE69605867T2 (de) Verfahren zur Herstellung von Halbleiterscheiben mit spiegelglatter Oberfläche
DE69734414T2 (de) Verfahren zum Zerschneiden eines Einkristallbarren aus Halbleitermaterial
DE10142400B4 (de) Halbleiterscheibe mit verbesserter lokaler Ebenheit und Verfahren zu deren Herstellung
DE3686548T2 (de) Verfahren zur herstellung von scheiben.
DE3335116A1 (de) Halbleiterplaettchen sowie verfahren und vorrichtung zu ihrer herstellung
DE3326356C3 (de) Scheibenförmiger Wafer und Verfahren zu seiner Herstellung
DE112014006377T5 (de) Verfahren zur Herstellung eines Halbleiterwafers
DE19833257C1 (de) Verfahren zur Herstellung einer Halbleiterscheibe
DE112014003787T5 (de) Verfahren zum Herstellen eines spiegelpolierten Wafers
DE112010003353T5 (de) Verfahren zur Herstellung von epitaktischen Siliziumwafern
DE19823904A1 (de) Hochebene Halbleiterscheibe aus Silicium und Verfahren zur Herstellung von Halbleiterscheiben
DE112017006401T5 (de) Verfahren zum polieren eines siliziumwafers und verfahren zum produzieren eines siliziumwafers
DE112016003032T5 (de) Verfahren zum Herstellen eines Halbleiterwafers
EP0279949A1 (de) Verfahren zur Herstellung von Halbleiterbauelementen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8381 Inventor (new situation)

Free format text: ALTMANN, THOMAS, DIPL.-ING. (FH), 84489 BURGHAUSEN, DE WENSKI, GUIDO, DIPL.-CHEM. DR., 84489 BURGHAUSEN, DE BERNWINKLER, WILLI, 84364 BAD BIRNBACH, DE FEUCHTINGER, ERNST, 84384 WITTIBREUT, DE HEIER, GERHARD, 84561 MEHRING, DE WINKLER, WOLFGANG, 84529 TITTMONING, DE

8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: WACKER SILTRONIC AG, 84489 BURGHAUSEN, DE

8327 Change in the person/name/address of the patent owner

Owner name: SILTRONIC AG, 81737 MUENCHEN, DE

R071 Expiry of right