DE19900091B4 - Verfahren zur Beseitigung von eingewachsenen Defekten, die bei der Siliciumwaferherstellung entstanden sind sowie Tempervorrichtung zur Durchführung des Verfahrens - Google Patents

Verfahren zur Beseitigung von eingewachsenen Defekten, die bei der Siliciumwaferherstellung entstanden sind sowie Tempervorrichtung zur Durchführung des Verfahrens Download PDF

Info

Publication number
DE19900091B4
DE19900091B4 DE19900091A DE19900091A DE19900091B4 DE 19900091 B4 DE19900091 B4 DE 19900091B4 DE 19900091 A DE19900091 A DE 19900091A DE 19900091 A DE19900091 A DE 19900091A DE 19900091 B4 DE19900091 B4 DE 19900091B4
Authority
DE
Germany
Prior art keywords
wafer
annealing
hydrogen
defects
oxygen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE19900091A
Other languages
English (en)
Other versions
DE19900091A1 (de
Inventor
Naoshi Adachi
Masakazu Sano
Shinsuke Sadamitsu
Tsuyoshi Kubota
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumitomo Mitsubishi Silicon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=26349125&utm_source=***_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=DE19900091(B4) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Sumitomo Mitsubishi Silicon Corp filed Critical Sumitomo Mitsubishi Silicon Corp
Publication of DE19900091A1 publication Critical patent/DE19900091A1/de
Application granted granted Critical
Publication of DE19900091B4 publication Critical patent/DE19900091B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

Verfahren zur Beseitigung von eingewachsenen Defekten, die bei der Siliciumwaferherstellung entstanden sind, durch Tempern des mittels dem Czochralski-Verfahren aus einem Einkristallsilicium hergestellten Siliciumwafers in einer Wasserstoff- und/oder Inaktivgas-Umgebung zur Entfernung von Oxidschichten an den inneren Wänden von Hohlraumdefekten (eingewachsenen Defekten) von der Oberfläche bis zu einer vorgeschriebenen Tiefe, und weiteres Ausführen von Oxidationstempern zur zwangsweisen Injektion von interstitiellen Siliciumatomen.

Description

  • Die Erfindung betrifft ein Verfahren zur Beseitigung von eingewachsenen Defekten, die bei der Siliciumwaferherstellung entstanden sind, sowie eine Tempervorrichtung zur Durchführung des Verfahrens.
  • Gebiet der Erfindung ist das der Einkristall-Silicium-Wafer, bei denen eingewachsene Defekte die Quelle von kristallverursachten Teilchen (COP) an der Oberfläche und von kristallverursachten Teilchen (COP) in einer Tiefe von mehreren μm von der Oberflächenschicht des Wafers sind.
  • Für die Herstellung von Halbleiterbauelementen verwendete Einkristall-Silicium-Substrate werden heutzutage hauptsächlich mit dem Czochralski-Verfahren (CZ-Verfahren) hergestellt. Bei den weit fortgeschrittenen Verarbeitungen zur Integration von Bauelementen heutzutage ist es offensichtlich, daß während der Kristallherstellung erzeugte eingewachsene Defekte niedriger Konzentration, welche bisher nie ein Problem gewesen sind, nun die Eigenschaften der Bauelemente beeinflussen.
  • Der eingewachsene Defekt in einem Kristall ist einer oder eine Vielzahl von verbundenen achtflächigen Hohlräumen, und falls der eingewachsene Defekt an der Oberfläche offen liegt, nachdem der Kristall in einem Zustand eines Wafers verarbeitet wurde, werden die Hohlräume zu vierseitigen, pyramidalen Vertiefungen. Mit anderen Worten, beeinflussen an der Oberfläche der Wafer auftretende Defektvertiefungen, d.h. COP (kristallverursachte Teilchen), die Integrität der Anschnittoxidschicht, wenn die Kristallblöcke in Wafer geschnitten werden und die Wafer spiegelpoliert und gereinigt werden.
  • Herkömmlicherweise wurden eingewachsene Defekte durch Ausführung einer langsamen Kühlung verringert, wenn ein Einkristall durch das CZ-Verfahren hergestellt wird, aber gleichzeitig erhöht dies die Defektgröße. Nun wurden Bauelementemuster viel feiner, wobei die Größen eingewachsener Defekte verglichen mit der Mustergröße nicht länger ignoriert werden, und wobei Wafer in dem Bauelementebereich erwünscht sind, die vollständig frei von eingewachsenen Defekten sind.
  • Deshalb werden bei der neuesten Verarbeitung zur Massenproduktion von 64 M DRAMs (dynamischen Speicher mit wahlfreiem Zugriff) von eingewachsenen Defekten freie Epitaxie-Wafer oder Wasserstoff-Argon-getemperte Wafer verwendet, welche die Wirkung aufweisen, daß eingewachsene Defekte nahe der Oberfläche beseitigt werden.
  • Jedoch sind die Kosten für Epitaxie-Wafer hoch, und bei Wasserstoff- oder Argon-getemperten Wafern werden nur die eingewachsenen Defekte an der Waferoberfläche vollständig beseitigt, aber eingewachsene Defekte in Schichten nahe der Oberfläche verbleiben, ohne vollständig beseitigt zu sein.
  • Es ist bekannt, daß die inneren Wände von eingewachsenen Defekten unmittelbar nach der Kristallherstellung mit Oxidschichten bedeckt werden, und daß die Oxidschichten an den inneren Wänden zur Beseitigung der eingewachsenen Defekte aufgelöst werden müssen.
  • Es trifft zu, daß Hochtemperaturtempern in Wasserstoff, in inaktivem Gas oder in einer Mischung dieser Gase ein Ausdiffundieren von Sauerstoff nahe der Oberfläche bewirkt, die Oxidschichten an den inneren Wänden der eingewachsenen Defekte nahe der Oberfläche auflöst, da der Sauerstoff nicht gesättigt ist, und daß eingewachsene Defekte durch interstitielle Siliciumatome beseitigt werden, die durch den Zustand des thermischen Gleichgewichts zugeführt werden.
  • Jedoch verbleiben bei dem vorstehend angeführten Hochtemperaturtempern viele Reste von eingewachsenen Defekten selbst an Stellen mit einer Tiefe von einem μm von der Waferoberfläche, wobei dieser aktive Bereich einer unvollkommenen Oberfläche die Bauelementeausbeute beeinflußt.
  • Als ein Verfahren zur wirksamen Beseitigung von eingewachsenen Defekten wird das Tempern von Wafern bei Temperaturen größer oder gleich 1300 °C betrachtet, aber dieses Verfahren wurde noch nicht kommerziell eingesetzt, aufgrund der Belastung des Wärmebehandlungsofens, aufgrund von durch die Verschlechterung der mechanischen Festigkeit der Wafer und durch Schwermetallkontaminationsprobleme verursachte Schleifprobleme, und wegen anderer Probleme.
  • Bisher wurde ein Verfahren zur Entfernung von Oxidschichten an den inneren Wänden von eingewachsenen Defekten durch 10 ~ 20 Sek. RTA (schnelles Thermotempern) in einer Wasserstoffumgebung und zur Beseitigung von eingewachsenen Defekten durch interstitielle Silicium atome, die von der Waferoberfläche bei der thermischen Gleichgewichtskonzentration zugeführt wurden, vorgeschlagen (Takao Abe et al: The 31st VLSI Ultraclean Technology Symposium Reports: USC Semiconductor Fundamental Technology Workshop, 18., 19. Dezember, 1997).
  • Mit dem vorstehend genannten Wasserstoftreduktions-RTA-Verfahren kann es erschwert sein, daß Oxidschichten an den inneren Wänden entstehen, wenn die Temperatur ansteigt, aufgrund des schnellen Temperaturanstiegs und des Temperns für eine kurze Zeit, aber dieses Verfahren ist grundsätzlich dasselbe wie allgemein ausgeführtes Wasserstofftempern. Mit anderen Worten sind bei dem vorstehend genannten Verfahren mit hoher Geschwindigkeit mit dem CZ-Verfahren gezogene Kristalle notwendig, da kleine eingewachsene Defekte als eine Voraussetzung erzeugt werden müssen, und Kristalle mit einer extrem niedrigen Sauerstoffkonzentration sind zur Verringerung der Dicke von Oxidschichten in den inneren Wänden der eingewachsenen Defekte notwendig.
  • Ebenfalls in dem Fall des Wasserstoffreduktions-RTA-Verfahrens, welches einen schnellen Temperaturanstieg durch RTA (schnelles Thermotempern) unter Verwendung von Kristallen extrem niedriger Sauerstoffkonzentration verwirklicht, liegen Probleme vor, daß die Herstellung von Sauerstoffausfällungen beim Tempern danach überhaupt nicht erwartet werden kann, und daß der IG-(intrinsic gettering bzw. inhärente Gasaufzehrungs-)Effekt gegen Schwermetallkontamination bei der Bauelementeverarbeitung nicht erwartet werden kann.
  • Ebenfalls in dem Fall des Wasserstoffreduktions-RTA-Verfahrens, welches mit hoher Geschwindigkeit mit dem CZ-Verfahren gezogene Einkristall-Wafer mit extrem niedriger Sauerstoffkonzentration zum Ziel hat, ist die Tiefe eines zu erzeugenden vollkommenen Bereichs annähernd 0,2 μm von der Oberfläche, wobei eine Verbesserung von Wafern in einem derartigen Bereich nur wenig zu der Verbesserung der Ausbeute bei Bauelementeverarbeitungen beiträgt.
  • Gemäß „Patent Abstracts of Japan" beschreibt die JP 05 335 320 A die Herstellung eines Siliciumhalbleitersubstrats, bei der Kohlenstoffionen in die Rückseite des Substrats implantiert werden, so daß das Substrat bei Wärmebehandlung in einer oxidierenden Atmosphäre Kristalldefekte bildet. Hierdurch läßt sich die Substratrückseite bei der Herstellung integrierter Schaltungen als Getter zur Beseitigung von Schwermetall-Verunreinigungen verwenden.
  • Die JP 05 275 432 A beschreibt die Herstellung eines Siliciumwafers, bei der ein Wafer hoher Qualität und geringer Dicke mit einem als Träger wirkenden Wafer geringerer Qualität und größerer Dicke verbunden und an der Verbindungsstelle eine Getterquelle gebildet wird.
  • Die JP 05 299 413 A beschreibt die Herstellung einer Halbleitervorrichtung, bei der ein Siliciumsubstrat zur Beseitigung von Sauerstoff in einem Ofen erwärmt und vor der Entnahme des Substrats aus dem Ofen auf eine Oberfläche des Substrats eine Schicht wie ein Oxid- oder Nitridfilm aufgetragen wird, die von der Atmosphäre außerhalb des Ofens nicht angegriffen wird.
  • Die JP 57 201 032 A beschreibt die Herstellung einer Halbleitervorrichtung ohne Kristalldefekte indem die Defektdichte eines Abschnitts eines Silicium-Einkristallwafers in einen Bereich von 7 × 103 cm–2 bis 5 × 104 cm–2 eingestellt wird. Oberhalb dieses Bereichs entstehen viele laminare Defekte, während unterhalb dieses Bereichs viele ultrafeine Defekte entstehen. Beeinflußt wird die Defektdichte durch die Sauerstoffdichte oder die abschließende Wärmebehandlung.
  • Aufgabe der Erfindung ist es, bei einem Wafer der von einem Einkristallsilizium abgeschnitten wurde, das durch das CZ-Verfahren hergestellt wurde, eine Lösung zur wirksamen Beseitigung von achtflächigen Hohlräumen von eingewachsenen Defekten bereitzustellen, welche die Erzeugungsquelle von COP (kristallverursachten Teilchen) an der Waferoberfläche und von COP (kristallverursachten Teilchen) in der Oberflächenschicht bei einer Tiefe von mehreren μm von der Oberfläche sind. Eine weitere Aufgabe ist es, eine Tempervorrichtung bereitzustellen, die für das vorstehend genannte Verfahren verwendet wird.
  • Die erfindungsgemäße Lösung dieser Aufgabe ergibt sich aus den Patentansprüchen 1 bzw. 16.
  • Bei dem erfindungsgemäßen Verfahren, das ein Niedrigtemperaturtempern ermöglicht und niedrigere Kosten als bei dem herkömmlichen Verfahren zur Folge hat, wird ein durch Tempern in einem Wasserstoff- und/oder inaktiven Gas verursachter Rest von eingewachsenen Defekten nahe der Oberfläche in Sauerstoff alleine oder in einem gemischten Gas von Sauerstoff und inaktivem Gas oder in einer Wasserstoffumgebung in Verbindung mit Wasserdampf getempert, so daß die Zwischenräume füllenden (interstitiellen) Siliciumatome zwangsweise von der Waferoberfläche injiziert werden, wobei eingewachsene Defekte nahe der Oberfläche dadurch vollständig beseitigt werden, daß sie wirksam mit den die Zwischenräume füllenden Siliciumatomen gefüllt werden. Die Bauelemente-Eigenschaften werden verbessert.
  • Erfindungsgemäß wurde ein Tempern untersucht, das wirksam achtflächige Hohlräume von eingewachsenen Defekten an und nahe der Waferoberfläche auf verschiedene Wege, unter Verwendung eines Verfahrens von Hochtemperaturtempern, in einer Wasserstoffgas- und/oder Inaktivgas-Umgebung wirksam beseitigen kann, und als Ergebnis wurde erfindungsgemäß gefunden, daß Tempern in einer Wasserstoff- und/oder Inaktivgas-Umgebung Oxidschichten an den inneren Wänden von achtflächigen Hohlräumen (eingewachsenen Defekten) nahe der Waferoberfläche entfernt, daß interstitielle Siliciumatome durch ein nach dem vorstehend angeführten Tempern ausgeführtes Oxidationstempern injiziert werden, und daß ein Halbleitersiliciumwafer erhalten wird, der vollständig frei von Hohlraumdefekten nahe der Waferoberfläche ist, und daß eine vollständige Beseitigung von eingewachsenen Defekten verwirklicht werden kann.
  • Mit anderen Worten wurde erfindungsgemäß herausgefunden, daß bei einer Siliciumwaferherstellungsverarbeitung, falls ein aus einem Einkristallsilicium durch ein gewöhnliches CZ-Verfahren erhaltener Halbleitersiliciumwafer in einer Wasserstoff- und/oder Inaktivgas-Umgebung getempert wird, um Oxidschichten an den inneren Wänden der achtflächigen Hohlräume nahe der Oberfläche durch Verursachen der Ausdiffundierung von Sauerstoff nahe der Oberfläche und durch Schaffung eines ungesättigten Sauerstoffbereichs zu entfernen, und falls dann ein Oxidationstempern in Sauerstoffgas alleine oder in einer gemischten Gasumgebung von Sauerstoff und inaktivem Gas ausgeführt wird, dann interstitielle Siliciumatome zwangsweise injiziert werden können. Achtflächige Hohlräume nahe der Oberfläche können dadurch vollständig beseitigt werden, und eine IG-(innere Getter-)Schicht kann in dem Substratkörper des Wafers zur gleichen Zeit ausgebildet werden, und die Qualität der erhal tenen Waferoberfläche ist so hoch ist wie bei einem Epitaxie-Wafer, und dieser Wafer kann mit geringeren Kosten als ein Epitaxie-Wafer hergestellt werden.
  • Erfindungsgemäß wurde ebenfalls herausgefunden, daß, falls Inaktivgasumgebungen wie beispielsweise Argon und Helium zum Tempern bei dem erfindungsgemäßen Verfahren verwendet werden, es möglich ist, diese Gasumgebungen durch eine Sauerstoffumgebung zu ersetzen oder zu einer gemischten Gasumgebung von Sauerstoff und inaktivem Gas zu verändern, während für das nächste Oxidationstempern die Temperatur beibehalten, erhöht oder verringert wird, nachdem das erste Hochtemperaturtempern endet.
  • Erfindungsgemäß wurde weiterhin herausgefunden, daß bei dem erfindungsgemäßen Tempern zu verwendende Wafer spiegelpolierte Endwafer sein können oder bei Verwendung eines Wärmebehandlungsofens, der Vertiefungen während des Temperns in einer Argonumgebung erzeugt, ist es möglich, grob polierte Wafer vor dem Endpolieren zu verwenden und eine Endspiegelpolierung nach dem Tempern auszuführen, und daß ein Verfahren unter Verwendung von Wafern zusätzlich verwendet werden kann, bei dem eine dünne Thermooxidschicht vor der Ausführung des Temperns gemäß dieser Erfindung erzeugt wird, so daß die Thermooxidschicht in dem Temperaturbereich schützt, in dem Vertiefungen erzeugt werden.
  • Ein erfindungsgemäßes Anliegen war Einfachheit der Anwendung des erfindungsgemäßen Temperns, da ein herkömmlicher, eine Wasserstoff enthaltende Umgebung verwendender Wärmebehandlungsofen eine luftnahe Anordnung für den Ofeneingang aufweist, da beim Eintritt von Sauer stoff aus der Luft in den Ofen eine Explosion auftreten kann. Jedoch wurde festgestellt, daß in dem Fall eines gewöhnlichen Diffusionsofens, bei dem Sauerstoff und Feuchtigkeit aus der Luft eintritt, Oxidschichten an der Waferoberfläche während des ersten Temperns gemäß dieser Erfindung entstehen und ein Ausdiffundieren von Sauerstoff ungenügend wird, weshalb Oxidschichten an den inneren Wänden der eingewachsenen Defekte wachsen, und die Oxidschichten an den inneren Wänden der eingewachsenen Defekte die Hohlräume bei den nächsten Oxidationstempern vollständig füllen.
  • Es wurde festgestellt, daß das erfindungsgemäße Tempern selbst in dem vorstehend genannten Wärmebehandlungsofen der gewöhnlichen Diffusionsofenbauart ausgeführt werden kann, falls eine leicht abgeänderte Anordnung mit einer Gasreinigungsanordnung und einem Ofeneinleitungspuffer an einer Abdeckung des Ofeneingangs verwendet wird, zum Vermeiden, dass sich Sauerstoff und Feuchtigkeit aus der Luft während des Temperns dazumischen.
  • Die Erfindung wird nachstehend ohne Beschränkung des allgemeinen Erfindungsgedankens anhand von Ausführungsbeispielen unter Bezugnahme auf die Zeichnung exemplarisch beschrieben, auf die im übrigen hinsichtlich der Offenbarung aller im Text nicht näher erläuterten erfindungsgemäßen Einzelheiten ausdrücklich verwiesen wird.
  • 1 zeigt einen eine Beziehung zwischen der Tiefe von der Oberfläche eines Halbleitersiliciumwafers und einer Anzahl von Punktdefekten (Light Point Defects bzw. LPDs) darstellenden Funktionsverlauf.
  • 2a und 2b zeigen eine Beziehung zwischen der Behandlungszeit und der Tempertemperatur des jeweiligen Ausführungsbeispiels darstellende Funktionsverläufe.
  • 3 zeigt einen eine Beziehung zwischen einer Anfangsauerstoffkonzentration und einer LPD-(Light Point Defects-)Verteilung auf der Waferoberfläche darstellenden Funktionsverlauf, und
  • 4 zeigt einen Längsschnitt eines herkömmlichen Horizontaldiffusionsofens, wobei 4B und 4C Längsschnitte eines erfindungsgemäßen Horizontaldiffusionsofens zeigen.
  • Eine Aufgabe dieser Erfindung ist die vollständige Beseitigung von eingewachsenen Defekten, die verbleiben, nachdem die Oxidschichten an den inneren Wänden von achtflächigen Hohlräumen durch Hochtemperaturtempern in einer Wasserstoff- und/oder Inaktivgas-Umgebung entfernt wurden, wobei, falls ein Wafer mit Wasserstoff oder inaktivem Gas oder in damit gemischten Gasen getempert wird, die eingewachsenen Defekte nahe der Oberfläche entfernt werden, aber Hohlräume mit verringerter Größe nach der Auflösung der Oxidschichten an den inneren Hohlräumen verbleiben, selbst in Bereichen, die ein μm tief von der Oberfläche liegen.
  • Somit werden erfindungsgemäß die Oxidschichten an den inneren Wänden von eingewachsenen Defekten durch das Hochtemperaturtempern unter Verwendung zuerst einer Wasserstoff- und/oder Inaktivgas-Umgebung entfernt, dann werden interstitielle Siliciumatome durch Tempern in Sauerstoffgas alleine oder in einer gemischten Gasumgebung von Sauer stoff und inaktivem Gas zwangsweise injiziert, so daß eingewachsene Defekte nahe der Oberfläche durch Füllen mit interstitiellen Siliciumatomen vollständig beseitigt werden.
  • Bei dem Tempern in einer Sauerstoffumgebung zu dieser Zeit wird berücksichtigt, daß injizierte interstitielle Siliciumatome die Sauerstoffausfällung unterdrücken werden, jedoch sind Sauerstoffausfällungen in den Substratkörper des Wafers wegen dem ersten Tempern bei einem Wasserstoff- und/oder inaktivem Gas ausreichend gewachsen, wobei die Sauerstoffausfällungen bei dem nächsten Tempern in einer Sauerstoffumgebung nicht auftreten, weshalb der Gettereffekt für eine Schwermetallkontamination durch IG (inneres Gettern) bei der Bauelementeverarbeitung erwartet wird. Die Konzentration der Sauerstoffausfällungen kann durch Veränderung der Temperatur beim Beschicken des Wärmebehandlungsofens, der Haltezeit nach der Beschickung oder der Temperaturanstiegsgeschwindigkeit gesteuert werden.
  • Das vorstehend genannte Wasserstoffreduktions-RTA-Verfahren ist dadurch gekennzeichnet, daß RTA (schnelles Thermotempern) zur Unterdrückung des Wachstums von Oxidschichten an den inneren Wänden bei einer Temperaturanstiegszeit unter Benutzung der Reduktionstätigkeit von Wasserstoff verwendet wird, wobei zur Erzeugung von kleinen achtflächigen Hohlräumen und zur Verdünnung der Oxidschichten an den inneren Wänden mit Hochgeschwindigkeit mit dem CZ-Verfahren gezogene Kristalle mit einer niedrigen Sauerstoffkonzentration notwendig sind.
  • Die Erfindung löst demgegenüber die Oxidschichten an den inneren Wänden der eingewachsenen Defekte in den Bereichen wo Sauerstoff ungesättigt ist auf, unter Nutzung des Ausdiffundierens von Sauerstoff, das durch Tempern in einer Wasserstoff- und/oder Inaktivgas-Umgebung verursacht wird, d.h. des Ausdiffundierens von Sauerstoff, das größer als das beim Tempern in einer Sauerstoffumgebung ist, weshalb die Erfindung theoretisch unterschiedlich zu den Wasserstoffreduktions-RTA-Verfahren ist und sie einen Vorteil aufweist, daß die Ziel- bzw. Sollwafer in ihren Eigenschaften nicht beschränkt sind.
  • In dem Fall des Wasserstoffreduktions-RTA-Verfahrens, das eingewachsene Defekte durch Zufuhr von interstitiellen Siliciumatomen von der Waferoberfläche in einen thermischen Gleichgewichtszustand beseitigt, sind Bereiche an der Oberfläche, wo keine eingewachsenen Defekte vorhanden sind, meistens 0,2 μm tief, wobei aber das erfindungsgemäße Verfahren den Vorteil aufweist, daß der erhaltene Wafer einen Bereich frei von eingewachsenen Defekten hinunter bis zu 10 μm von der Oberfläche aufweist, da interstitielle Siliciumatome durch thermische Oxidation in einem Ungleichgewichtszustand absichtlich injiziert werden, indem eine weit größere Anzahl von interstitiellen Siliciumatomen als in einem Gleichgewichtszustand vorhanden sind.
  • Erfindungsgemäß können, falls die Minimaltemperatur des ersten Temperns in einer Wasserstoff- und/oder Inaktivgas-Umgebung kleiner als 1000 °C ist, die Oxidschichten an den inneren Wänden der achtflächigen Hohlräume nicht vollständig entfernt werden oder eine längere Wärmebehandlung ist erforderlich, deshalb sind 1000 °C oder mehr vorzuziehen, wobei, falls die Maximaltemperatur 1350 °C überschreitet, es sehr schwierig ist, Schleif- und Metallkontaminationsprobleme zu verhindern, weshalb 1350 °C oder kleiner vorzuziehen sind. Ein besonders vorzuziehender Temperaturbereich liegt zwischen 1150 °C und 1250 °C.
  • Das Tempern in einer Wasserstoff- und/oder Inaktivgas-Umgebung erfordert etwa 50 Stunden bei 1000 °C zur Auflösung der Oxidschichten an den inneren Wänden der achtflächigen Hohlräume. Die Ausführung des ersten Hochtemperaturtemperns bei einem Temperaturbereich von etwa 1200 °C für eine Stunde bis zu vier Stunden ist vorzuziehen.
  • Das nächste Oxidationstempern erfordert eine Temperatur von größer oder gleich 800 °C zur Injektion ausreichender interstitieller Siliciumatome durch thermische Oxidation, wobei die obere Grenztemperatur kleiner als oder gleich 1350 °C sein sollte, aufgrund der vorstehend genannten genannten Schleif- und Metallkontaminationsprobleme. Ein mehr vorzuziehender Temperaturbereich erstreckt sich von 1150 °C bis zu 1250 °C.
  • Das Oxidationstempern benötigt etwa 50 Stunden bei 800 °C zur Beseitigung der eingewachsenen Defekte, wo Oxidschichten an den inneren Wänden entfernt wurden. Die Ausführung des Temperns für eine bis zu zwei Stunden bei einem Temperaturbereich um 1200 °C ist vorzuziehen.
  • Wie es vorstehend beschrieben wurde, wird bei dem erfindungsgemäßen Verfahren ein Halbleitersiliciumwafer, der von einem mit dem CZ-Verfahren gezogenen Einkristallsilicium abgeschnitten wurde, zuerst in einer Wasserstoff- und/oder Inaktivgas-Umgebung getempert, um die Oxidschichten an den inneren Wänden der Hohlraumdefekte (eingewachsene Defekte) von der Oberfläche bis zu einer vorgeschriebenen Tiefe zu entfernen, dann ein Oxidationstempern zur zwangsweisen Injektion von interstitiellen Siliciumatomen ausgeführt, so daß die Geschwindigkeit zur Beseitigung der Defekte nahe der Oberfläche zur Beseitigung der eingewachsenen Defekte erhöht wird, wobei die folgenden Verfahrensweisen unter verschiedenen Bedingungen abhängig von den Eigenschaften des Sollwafers angewendet werden können.
    • 1) Hohlräume werden von der Oberfläche bis zu einer vorgeschriebenen Tiefe vollständig beseitigt, und Sauerstoffausfällungen werden in dem Substratkörper des Wafers gleichzeitig zur Nutzung des IG-(inneren Getter-)Effekts erzeugt,
    • 2) die Konzentration von Sauerstoffausfällungen wird durch Veränderung der Temperatur beim Beschicken des Ofens, der Haltezeit nach dem Beschicken oder der Temperaturanstiegsgeschwindigkeit gesteuert,
    • 3) Tempern in einer Wasserstoff- und/oder Inaktivgas-Umgebung wird für 50 Stunden oder weniger bei einem Temperaturbereich von größer oder gleich 1000 °C bis zu kleiner oder gleich 1350 °C ausgeführt, und ein Oxidationstempern wird für 50 Stunden oder weniger bei einem Temperaturbereich von größer oder gleich 800 °C bis kleiner oder gleich 1350 °C ausgeführt,
    • 4) ein Temperaturbereich für jeweiliges Tempern liegt bei 1150 °C bis 1250 °C und die Behandlungszeit liegt bei einer Stunde bis zu vier Stunden,
    • 5) nach einem Tempern bei einem Wasserstoff- oder gemischtem Gas von Wasserstoff und inaktivem Gas, wird inaktives Gas zur ausreichenden Verringerung der Wasserstoffgaskonzentration zugeführt, dann wird ein Oxidationstempern kontinuierlich ausgeführt,
    • 6) in dem Fall eines Temperns in einer Inaktivgasumgebung wird ein Oxidationstempern unmittelbar nach dem vorstehend genannten Tempern kontinuierlich ausgeführt, der Wafer wird von dem Wärmebehandlungsofen nach einem Tempern in einer Wasserstoff- und/oder Inaktivgasumgebung entnommen, wobei dann ein Oxidationstempern ausgeführt wird,
    • 7) der Soll- bzw. Zielwafer der Behandlung ist ein gereinigter Wafer, ein spiegelpolierter Endwafer nach einer natürlichen Entfernung der Oxidschichten durch Fluorwasserstoff-Reinigung oder einem anderen Mittel, oder ein Wafer vor dem Endspiegelpolieren,
    • 8) ein Wafer vor dem Endpolieren wird getempert, eine Oxidschicht wird entfernt und Spiegelpolieren wird ausgeführt,
    • 9) nach dem Tempern wird ein Endwaferspiegelpolieren ausgeführt,
    • 10) die Endpoliertiefe an einer oder beiden Seiten eines Wafers nach dem Tempern beträgt 0,1 μm ~ 10 μm,
    • 11) die Endpoliertiefe eines Wafers ist 0,5 μm ~ 2 μm,
    • 12) ein Sollwafer der Behandlung ist ein Wafer auf dem eine Oxidschicht im voraus vor dem Beschicken für das Tempern erzeugt wurde, und
    • 13) die Dicke der Oxidschicht ist kleiner oder gleich 50 nm.
  • Der Halbleitersiliciumwafer, der durch die vorstehend beschriebenen Verfahrensweisen erhalten wurde, ist ein mit dem CZ-Verfahren erzeugter Einkristallsiliciumwafer, bei dem die interstitiellen Siliciumatome von der Waferoberfläche zwangsweise injiziert wurden, und COP (kristallverursachte Teilchen) und eingewachsene Defekte von der Oberfläche zu der vorgeschriebenen Tiefe durch Tempern in einer Wasserstoff- und/oder Inaktivgas-Umgebung zuerst und dann Tempern in einer Oxidationsumgebung vollständig beseitigt wurden.
  • Bei einer Anwendung dieser Erfindung kann ein erhaltener Wafer als das Substrat der aktiven Seite eines SOI-Substrats geklebt werden, wobei in diesem Fall das Substrat der aktiven Seite, wo Oxidschichten mit der gewünschten Dicke während der erfindungsgemäßen Oxidation erzeugt wurden, mit dem Trägersubstrat zusammengeklebt sein kann, oder das Substrat der aktiven Seite, von dem Oxidschichten nach dem erfindungsgemäßen Tempern entfernt wurden, mit dem Trägersubstrat zusammengeklebt sein kann, bei dem Oxidschichten mit der gewünschten Dicke erzeugt wurden, oder es ist ebenfalls möglich, daß eine Oxidschichtentfernung und zweite Spiegelpolierungsverarbeitungen nach dem erfindungsgemäßen Tempern zusätzlich ausgeführt werden, daß Oxidschichten mit der erwünschten Dicke an diesem Substrat oder an dem Trägersubstrat erzeugt werden, und daß dann die Substrate zusammengeklebt werden.
  • Der Wafer kann als ein Substrat für eine Epitaxie-Herstellung verwendet werden. Wird eine dünne Epitaxieschicht auf einem herkömmlichen Substrat erzeugt, beeinflussen die COP (kristallverursachten Teilchen) an der Oberfläche die epitaxial erzeugte Schicht, wobei aber das erfindungsgemäß erhaltene Substrat ein derartiges Problem vermeiden kann.
  • Es folgen bevorzugte Ausführungsbeispiele.
  • Ausführungsbeispiel 1
  • Unter Verwendung spiegelpolierter Endwafer mit einem Außendurchmesser von 150 mm, die von durch das CZ-Verfahren erzeugten bordotierten Einkristallsiliciumblöcken abgeschnitten wurden und die eine < 100 > Orientierung und eine Anfangssauerstoffkonzentration von 14,5 × 1017 Atomen/cm3 (alt ASTM) aufweisen, wurden Vergleichswafer (a) hergestellt, die die vorstehend genannten, in einer Wasserstoffumgebung für eine Stunde bei 1200 °C getemperten Wafer sind, und erfindungsgemäß hergestellte Wafer (b), die die vorstehend genannten in einer Wasserstoffumgebung für eine Stunde bei 1200 °C getemperten Wafer sind, welche dann von dem Ofen einmal entnommen und dann in einer trockenen Sauerstoffumgebung für eine Stunde bei 1200 °C getempert werden.
  • An der Oberfläche der zwei Arten von hergestellten Wafern wurde Spiegelpolieren für 1 μm, 3 μm, 5 μm und 10 μm erneut ausgeführt, SC-1-Reinigen sechsmal wiederholt, dann die Verteilung von LPDs (Light Point Defects) an der Oberfläche mit einer Ebenenbegutachtungslaserausrüstung gemessen, wobei 1 das Ergebnis zeigt.
  • In dem Fall des alleinigen Wasserstofftemperns, wie die schwarzen Punkte in 1 zeigen, steigt die Anzahl der LPDs (Light Point Defects) mit der Tiefe von der Waferoberfläche an. In dem Fall des erfindungsgemäßen Temperns werden, wie die weißen Kreise zeigen, LPDs selbst bei einer Tiefe von 6 μm von der Oberfläche nicht beobachtet. Deshalb weist das erfindungsgemäße Tempern einen bemerkenswerten LPD-Verringerungseffekt auf. Die schwarzen Rauten in 1 zeigen nicht getemperte Wafer.
  • In dem Fall nur des Wasserstofftemperns wurden bei einer AFM-Beobachtung der LPDs dieser Wafer beträchtliche Reste von eingewachsenen Defekten beobachtet. In dem Fall der erfindungsgemäß erhaltenen Wafer jedoch wurden COP (kristallverursachte Teilchen) (Vertiefungen) selbst bei einer Tiefe von 6 μm nicht beobachtet.
  • Für die Anschnittoxidintegrität dieser Wafer wurde in dem Fall der nur in einer Wasserstoffumgebung getemperten Wafer eine Eigenschaftsverschlechterung in einer Tiefenrichtung von der Oberfläche beobachtet, wohingegen in dem Fall des erfindungsgemäß getemperten Wafers eine zu einem Epitaxiewafer gleichwertige gute Anschnittoxidintegrität von der Oberfläche bis zu dem Bereich bei 5 μm beobachtet.
  • Ausführungsbeispiel 2.
  • Unter Verwendung derselben Proben wie gemäß dem ersten Ausführungsbeispiel (Anfangssauerstoffkonzentration: 10,2 bis ~ 14,5 × 1017 Atome/cm3, wurde das Verhalten von eingewachsenen Defekten bei einer Argonumgebung entsprechend der in 2 dargestellten Temperabfolge untersucht. 2A zeigt den Fall nur mit einer Argonumgebung, und 2B zeigt den Fall, bei dem das Argon in der Mitte der Bearbeitung gegen trockenen Sauerstoff ausgewechselt wurde.
  • Die zwei Arten von erzeugten Wafern wurden erneut auf 3 μm von der Oberfläche spiegelpoliert, und die Verteilung von LPDs an der Oberfläche wurde unter Verwendung einer Ebenenbegutachtungslaserausrüstung gemessen. 3 zeigt die Anzahl auf der Waferebene erfaßter Defekte mit einer Größe größer oder gleich 0,105 μm. Für die in einer Argonumgebung für 2,5 Std. bei 1200 °C getemperten Wafer (schwarze Punkte) liegen annähernd 200 LPDs auf der Ebene vor. Demgegenüber liegen für den in einer Argonumgebung plus einer Sauerstoffumgebung getemperten Wafer (weiße Kreise) nur 10 LPDs vor, was alle Teilchen waren, wenn das Ergebnis unter AFM betrachtet wird. Die weißen Quadrate in 3 stellen nicht getemperte Wafer dar.
  • Diese zwei Arten von Proben wurden in einer trockenen Sauerstoffumgebung für 16 Stunden bei 1000 °C getempert, dann wurden die Wafer abgespalten und die Konzentration von Sauerstoffausfällungen in dem Substratkörper des Wafers wurde durch Wright-Ätzen beobachtet. Die Konzentration von Sauerstoffausfällungen war annähernd 5 × 105 cm–2 für beide Wafertypen, was zeigt, daß die Konzentration von Sauerstoffausfällungen durch eine Oxidationsbehandlung nicht verringert wird.
  • Ausführungsbeispiel 3
  • Mit einem Wärmebehandlungsofen mit einer geringen Luftdichte innerhalb und außerhalb des Ofens infolge der Anordnung des Ofens wurde ein Hochtemperaturtempern in einer Argonumgebung für 5 Stunden bei 1150 °C ausgeführt. Nach der Bestätigung, daß viele Vertiefungen an der Waferoberfläche unter einem Punktlicht (spotlight) erzeugt wurden, wurde Oxidationstempern für 2,5 Stunden bei 1150 °C kontinuierlich ausgeführt.
  • Nach diesem Tempern wurden die Wafer auf Tiefen von 0,5 μm, 1 m bzw. 2 μm von den Oberflächen spiegelpoliert, die Oberfläche der Wafer wurden erneut unter einem Punktlicht überprüft, wobei die Vertiefungen vollständig entfernt wurden. Die Anschnittoxidintegrität dieser Proben wurde bewertet, und es wurde bestätigt, daß selbst bei einem Polieren auf 2 μm keine Anschnittoxidintegritätsverschlechterung auftrat.
  • Ausführungsbeispiel 4
  • Die gleichen Proben wie gemäß dem ersten Ausführungsbeispiel wurden dem Ofen unter zwei Bedingungen zugeführt, nämlich Beschicken bei 700 °C und bei 800 °C, die Temperatur wurde bis zu 1200 °C erhöht und für eine Stunde gehalten, dann wurde die Umgebung auf trockenen Sauerstoff umgeschaltet und für eine Stunde gehalten. Nach der Beendigung des Temperns wurden diese Proben in einer trockenen Sauerstoffumgebung für 16 Stunden bei 1000 °C getempert, dann abgespalten, und die erzeugte Konzentration von Sauerstoffausfällungen des Substratkörpers des Wafers durch Wright-Ätzen gemessen.
  • Für die bei 700 °C zugeführte Probe war die Konzentration von Sauerstoffausfällungen 4 ~ 6 × 105 cm–2, und für die bei 800 °C zugeführte Probe war die Konzentration von Sauerstoffausfällungen 0,3 ~ 1 × 105 cm–2, weshalb die Konzentration von Sauerstoffausfällungen durch Veränderung der Temperatur beim Beschicken gesteuert werden kann.
  • Ebenfalls wurden die gleichen Proben wie gemäß dem Ausführungsbeispiel 1 dem Ofen bei 700 °C zugeführt, diese Temperatur für 30 Minuten gehalten, dann wurde die Temperatur auf bis zu 1200 °C erhöht und für eine Stunde gehalten, dann wurde die Umgebung auf trockenen Sauerstoff umgeschaltet und diese für eine Stunde gehalten. Die getemperten Proben wurden zur Bewertung, wie es vorstehend beschrieben wurde, getempert und die Konzentration von Sauerstoffausfällungen wurde gemessen. Die Konzentration gemäß dieser Probe war 8 × 105 cm–2.
  • Ausführungsbeispiel 5
  • In einem gewöhnlichen Horizontaldiffusionsofen, wie er in 4A dargestellt ist, bei dem eine Abdeckung 3 auf den Ofeneingang 2 an dem offenen Ende der Reaktionsröhre 1 gesetzt ist, und Umgebungsgas über den Gaseinlaß 5 des anderen geschlossenen Endes 4 zugeführt wird, werden 120 Wafer 7 auf den in die Röhre 1 eingeführten Träger 6 gesetzt und in einer Argongasumgebung für 3,5 Stunden bei 1150 °C getempert.
  • Als Stichproben wurden der 10., der 60., und der 110. Wafer der getemperten Wafer von der Ofeneingangsseite herangezogen, und die Dicke von der an der Oberfläche entstandenen Thermooxidschicht unter Verwendung eines Ellipsometers gemessen. Die Dicke war 21 nm für den 10. Wafer, 15 nm für den 60. Wafer und 14 nm für den 110. Wafer, wobei offensichtlich ist, daß die Oxidschichtdicke nahe dem Ofeneingang dicker ist, da Sauerstoff von dem Ofeneingang dazugemischt wird.
  • Der Rest der Wafer wurde in zwei Gruppen aufgeteilt. Für die erste Gruppe wurde ein Spiegelpolieren bis zu einer Tiefe von 2 μm von der Oberfläche ausgeführt, eine LPD-Messung wurde mittels einer ebenen Begutachtungslaserausrüstung ausgeführt, und dann wurde eine AFM-Beobachtung ausgeführt. Verglichen mit der Oxidschichtdicke an den inneren Wänden von hineingewachsenen Defekten von nicht getemperten Wafern, wurde bestätigt, daß die Dicke von Oxidschichten an den inneren Wänden der eingewachsenen Defekte gemäß der Erfindung angestiegen ist.
  • Für die Wafer der anderen Gruppe wurde ein Tempern in einer 100%-igen Sauerstoffumgebung für 2 Stunden bei 1150 °C ausgeführt, wurde die vorstehend beschriebene Verarbeitung ausgeführt, und dann eine AFN-Beobachtung ausgeführt. Die Oxidschichtdicke an den inneren Wänden der hineingewachsenen Defekte wurde weiterhin vergrößert, wodurch die Hohlräume mit Oxidschichten vollständig gefüllt wurden.
  • Ausführungsbeispiel 6
  • Als nächstes wird ein Ausführungsbeispiel gezeigt, gemäß dem ein Horizontaldiffusionsofen verwendet wird und gemäß dem eine Vorrichtung mit einer einfachen umgestalteten Anordnung mit einer Gasreinigungsanordnung und einem Ofeneinführungspuffer für die Abdeckung des Ofeneingangs verwendet wird. Bei der in 4B gezeigten Ofenanordnung weist die für den Ofeneingang 2 verwendete Abdeckung 10 einen Gaseinlaß 11 zur Reinigung bzw. Klärung nach außen und Gasreinigungs löcher 13 mit der vorgeschriebenen Dicke der Pufferschicht 12 auf, und das in 4C dargestellte Beispiel weist Gaseinlässe 21 zur Reinigung an der Außenfläche der Abdeckung 20 auf, die an der Außenfläche des Ofeneingangs 2 an dem offenen Ende der Reaktionsröhre 1 angeordnet ist, und weist für die Pufferschicht 22 eine vorgeschriebene Dicke auf.
  • In den Horizontaldiffusionsofen wurden unter Verwendung der vorstehend genannten Konfiguration der Abdeckungen 10 und 20 einhundertzwanzig Wafer gesetzt und in einer Argonumgebung getempert. Nach der Wärmebehandlung wurde die Thermooxidschichtdicke an den Waferoberflächen gemessen. Die Oxidschichtdicke war für den 10., den 60., und den 110. Wafer von dem Ofeneingang 2 gleich 2nm. Da die natürliche Anfangsoxidschichtdicke etwa 1 nm ist, wurde die Oxidschicht an abgebenden Wafern erzeugt, wobei eine Oxidschichterzeugung durch in den Ofen während der Temperverarbeitung eintretende Luft verhindert werden kann.
  • Diese Proben wurden auf eine Tiefe von 2 μm von der Oberfläche spiegelpoliert und dann einer AFM-Beobachtung unterzogen, wobei sich zeigte, daß die Oxidschichten an den inneren Wänden der eingewachsenen Defekte vollständig beseitigt wurden. Es wurde ebenfalls ein Tempern in einer 100%-igen Sauerstoffumgebung für zwei Stunden bei 1150 °C ausgeführt, und es wurde dann eine AFM-Beobachtung ausgeführt. Es bestätigte sich erneut, daß eingewachsene Defekte vollständig beseitigt wurden.
  • Wie die vorstehend beschriebenen Ausführungsbeispiele zeigen, sind die Defekte der Siliciumwafer vollständig beseitigt und die Bauelementeeigenschaften sind verbessert, da der Rest von COP-(kristallverursachte Teilchen-)Defekten nahe der Oberfläche nach dem Tempern in einem Wasserstoff- und/oder inaktivem Gas in Sauerstoff alleine oder einem gemischten Gas von Sauerstoff und inaktivem Gas, oder in einer Oxidationsumgebung kombiniert mit Wasserdampf getempert wird, so daß interstitielle Siliciumatome von der Waferoberfläche zwangsweise injiziert werden und die eingewachsenen Defekte nahe der Oberfläche wirksam füllen, wodurch eine beinahe vollständige Beseitigung von eingewachsenen Defekten für etwa 10 μm von der Oberfläche ermöglicht wird, und Halbleitersiliciumwafern mit guten zu Epitaxiewafern gleichwertigen Eigenschaften bei niedrigen Kosten erhalten werden, wozu herkömmliches Tempern nur in derartigen Inaktivgasumgebungen wie Wasserstoff und Sauerstoff nicht in der Lage ist. Mit den erfindungsgemäß getemperten Wafern werden zum Gettern von Schwermetallen in den Substratkörper der Wafer ausreichende Sauerstoffausfällungen gebildet, so daß der IG-(innere Getter-) Effekt erwartet werden kann.

Claims (16)

  1. Verfahren zur Beseitigung von eingewachsenen Defekten, die bei der Siliciumwaferherstellung entstanden sind, durch Tempern des mittels dem Czochralski-Verfahren aus einem Einkristallsilicium hergestellten Siliciumwafers in einer Wasserstoff- und/oder Inaktivgas-Umgebung zur Entfernung von Oxidschichten an den inneren Wänden von Hohlraumdefekten (eingewachsenen Defekten) von der Oberfläche bis zu einer vorgeschriebenen Tiefe, und weiteres Ausführen von Oxidationstempern zur zwangsweisen Injektion von interstitiellen Siliciumatomen.
  2. Verfahren nach Anspruch 1, wobei Hohlräume von der Oberfläche bis zu einer vorgeschriebenen Tiefe vollständig beseitigt werden, und der innere Gettereffekt durch in dem Substratkörper des Wafers erzeugte Sauerstoffausfällungen genutzt wird.
  3. Verfahren nach Anspruch 1 oder Anspruch 2, wobei die Konzentration von Sauerstoffausfällungen durch Veränderung der Temperatur beim Beschicken des Ofens, der Haltezeit nach dem Beschicken oder der Temperaturanstiegsgeschwindigkeit gesteuert wird.
  4. Verfahren nach einem der Ansprüche 1 bis 3, wobei das Tempern in einer Wasserstoff- und/oder Inaktivgas-Umgebung für 50 Stunden oder weniger, bei einer Temperatur größer oder gleich 1000 °C und kleiner oder gleich 1350 °C, und das Oxidationstempern für 50 Stunden oder weniger, bei einer Temperatur größer oder gleich 800 °C durchgeführt wird.
  5. Verfahren nach Anspruch 4, wobei der Temperaturbereich für jedes Tempern von 1150 °C bis 1250 °C ist, und die Behandlungszeit eine Stunde bis 4 Stunden ist.
  6. Verfahren nach einem der Ansprüche 1 bis 5, wobei nach dem Tempern in Wasserstoff- oder gemischtem Gas von Wasserstoff und inaktivem Gas zur ausreichenden Verringerung der Konzentration von Wasserstoffgas inaktives Gas zugeführt wird, und dann das Oxidationstempern kontinuierlich ausgeführt wird.
  7. Verfahren nach einem der Ansprüche 1 bis 5, wobei, falls ein Tempern in einer inaktiven Gasumgebung ausgeführt wird, unmittelbar nach dem Tempern ein Oxidationstempern kontinuierlich ausgeführt wird.
  8. Verfahren nach einem der Ansprüche 1 bis 5, wobei der in einer Wasserstoff- und/oder Inaktivgas-Umgebung getemperte Wafer von dem Wärmebehandlungsofen entnommen wird, wobei dann ein Oxidationstempern ausgeführt wird.
  9. Verfahren nach einem der Ansprüche 1 bis 8, wobei der herzustellende Wafer (Sollwafer) ein Wafer nach der Reinigung, ein zuletzt spiegelpolierter Wafer nach der Entfernung einer natürlichen Oxidschicht durch Fluorwasserstoff-Reinigung oder andere Mittel, oder ein Wafer vor dem Endspiegelpolieren ist.
  10. Verfahren nach Anspruch 9, wobei der Wafer vor dem Endpolieren getempert wird, Oxidschichten des Wafers entfernt werden, und dann Feinspiegelpolieren ausgeführt wird.
  11. Verfahren nach Anspruch 9, wobei der Wafer nach dem Endpolieren getempert wird, und dann ein Spiegelpolieren ausgeführt wird.
  12. Verfahren nach Anspruch 10 oder 11, wobei die Tiefe des Endpolierens an einer Seite oder beiden Seiten des Wafers nach dem Tempern 0,1 μm ~ 10 μm beträgt.
  13. Verfahren nach Anspruch 12, wobei die Tiefe des Endpolierens des Wafers 0,5 μm ~ 2 μm beträgt.
  14. Verfahren nach einem der Ansprüche 1 bis 8, wobei der herzustellende Wafer (Sollwafer) ein Wafer ist, bei dem eine Oxidschicht vor dem Beladen zum Tempern gewachsen ist.
  15. Verfahren nach Anspruch 14, wobei die Dicke der Oxidschicht kleiner gleich 50 nm ist.
  16. Tempervorrichtung zur Durchführung des Verfahrens nach einem der Ansprüche 1 bis 4, wobei ein Wärmebehandlungsofen der Diffusionsofenbauart einen Gasreinigungsmechanismus und einen Ofeneinführungspuffer an einer Abdeckung des Ofeneingangs aufweist, um zu verhindern, daß Sauerstoff und Feuchtigkeit aus der Luft in den Ofen gelangen.
DE19900091A 1998-01-06 1999-01-04 Verfahren zur Beseitigung von eingewachsenen Defekten, die bei der Siliciumwaferherstellung entstanden sind sowie Tempervorrichtung zur Durchführung des Verfahrens Expired - Lifetime DE19900091B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP1334698 1998-01-06
JP10-013346 1998-01-06
JP10100052A JP3011178B2 (ja) 1998-01-06 1998-03-27 半導体シリコンウェーハ並びにその製造方法と熱処理装置
JP10-100052 1998-03-27

Publications (2)

Publication Number Publication Date
DE19900091A1 DE19900091A1 (de) 1999-08-26
DE19900091B4 true DE19900091B4 (de) 2005-08-11

Family

ID=26349125

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19900091A Expired - Lifetime DE19900091B4 (de) 1998-01-06 1999-01-04 Verfahren zur Beseitigung von eingewachsenen Defekten, die bei der Siliciumwaferherstellung entstanden sind sowie Tempervorrichtung zur Durchführung des Verfahrens

Country Status (4)

Country Link
US (1) US6129787A (de)
JP (1) JP3011178B2 (de)
DE (1) DE19900091B4 (de)
TW (1) TW486749B (de)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6413310B1 (en) 1998-08-31 2002-07-02 Shin-Etsu Handotai Co., Ltd. Method for producing silicon single crystal wafer and silicon single crystal wafer
DE69908965T2 (de) * 1998-10-14 2004-05-13 Memc Electronic Materials, Inc. Wärmegetempertes einkristallines silizium mit niedriger fehlerdichte
JP4233651B2 (ja) * 1998-10-29 2009-03-04 信越半導体株式会社 シリコン単結晶ウエーハ
US6284384B1 (en) * 1998-12-09 2001-09-04 Memc Electronic Materials, Inc. Epitaxial silicon wafer with intrinsic gettering
JP2000256092A (ja) * 1999-03-04 2000-09-19 Shin Etsu Handotai Co Ltd シリコンウエーハ
JP2001144275A (ja) * 1999-08-27 2001-05-25 Shin Etsu Handotai Co Ltd 貼り合わせsoiウエーハの製造方法および貼り合わせsoiウエーハ
JP3994602B2 (ja) 1999-11-12 2007-10-24 信越半導体株式会社 シリコン単結晶ウエーハおよびその製造方法並びにsoiウエーハ
US6663708B1 (en) * 2000-09-22 2003-12-16 Mitsubishi Materials Silicon Corporation Silicon wafer, and manufacturing method and heat treatment method of the same
US6689209B2 (en) * 2000-11-03 2004-02-10 Memc Electronic Materials, Inc. Process for preparing low defect density silicon using high growth rates
US6774009B1 (en) * 2001-03-27 2004-08-10 Academy Corporation Silicon target assembly
DE10124144B4 (de) * 2001-05-17 2007-12-13 Qimonda Ag Verfahren zur Eliminierung morphologischer und kristallografischer Defekte in Halbleiteroberflächen
JP4154881B2 (ja) * 2001-10-03 2008-09-24 株式会社Sumco シリコン半導体基板の熱処理方法
TWI303282B (en) * 2001-12-26 2008-11-21 Sumco Techxiv Corp Method for eliminating defects from single crystal silicon, and single crystal silicon
DE10205084B4 (de) * 2002-02-07 2008-10-16 Siltronic Ag Verfahren zur thermischen Behandlung einer Siliciumscheibe sowie dadurch hergestellte Siliciumscheibe
JP2003318181A (ja) * 2002-04-25 2003-11-07 Sumitomo Mitsubishi Silicon Corp 半導体シリコン基板におけるig能の評価方法
JP4524983B2 (ja) * 2002-10-22 2010-08-18 信越半導体株式会社 シリコンウエーハの製造方法
US6916324B2 (en) * 2003-02-04 2005-07-12 Zimmer Technology, Inc. Provisional orthopedic prosthesis for partially resected bone
DE10336271B4 (de) * 2003-08-07 2008-02-07 Siltronic Ag Siliciumscheibe und Verfahren zu deren Herstellung
JP4854936B2 (ja) * 2004-06-15 2012-01-18 信越半導体株式会社 シリコンウエーハの製造方法及びシリコンウエーハ
JPWO2006003812A1 (ja) * 2004-06-30 2008-04-17 株式会社Sumco シリコンウェーハの製造方法及びこの方法により製造されたシリコンウェーハ
JP5023451B2 (ja) 2004-08-25 2012-09-12 株式会社Sumco シリコンウェーハの製造方法、シリコン単結晶育成方法
US20060115958A1 (en) * 2004-11-22 2006-06-01 Weigold Jason W Method and apparatus for forming buried oxygen precipitate layers in multi-layer wafers
JP2006190896A (ja) * 2005-01-07 2006-07-20 Renesas Technology Corp エピタキシャルシリコンウエハとその製造方法および半導体装置とその製造方法
TWI327761B (en) * 2005-10-07 2010-07-21 Rohm & Haas Elect Mat Method for making semiconductor wafer and wafer holding article
JP5121139B2 (ja) * 2005-12-27 2013-01-16 ジルトロニック アクチエンゲゼルシャフト アニールウエハの製造方法
JP5251137B2 (ja) * 2008-01-16 2013-07-31 株式会社Sumco 単結晶シリコンウェーハおよびその製造方法
JP5567259B2 (ja) * 2008-07-28 2014-08-06 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハおよびその製造方法
JP5561918B2 (ja) 2008-07-31 2014-07-30 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの製造方法
US8426297B2 (en) 2008-08-08 2013-04-23 Sumco Techxiv Corporation Method for manufacturing semiconductor wafer
JP5498678B2 (ja) * 2008-09-25 2014-05-21 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの製造方法
JP5542383B2 (ja) * 2009-07-27 2014-07-09 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの熱処理方法
DE112011100841B4 (de) 2010-03-08 2021-11-25 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und verfahren zur herstellung der halbleitervorrichtung
JP5641538B2 (ja) * 2011-03-30 2014-12-17 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの熱処理方法
JP2013048137A (ja) * 2011-08-29 2013-03-07 Covalent Silicon Co Ltd シリコンウェーハの製造方法
JP5965607B2 (ja) * 2011-10-19 2016-08-10 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの製造方法
JP5999949B2 (ja) * 2012-03-26 2016-09-28 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの製造方法
JP2013201314A (ja) * 2012-03-26 2013-10-03 Globalwafers Japan Co Ltd シリコンウェーハの製造方法
WO2015003022A1 (en) * 2013-07-01 2015-01-08 Solexel, Inc. High-throughput thermal processing methods for producing high-efficiency crystalline silicon solar cells
WO2015010167A1 (en) * 2013-07-26 2015-01-29 Newsouth Innovations Pty Limited High concentration doping in silicon
CN104762656B (zh) * 2014-01-02 2017-12-22 浙江大学 大直径直拉硅片的一种内吸杂工艺
JP6052188B2 (ja) 2014-01-16 2016-12-27 信越半導体株式会社 シリコン単結晶ウェーハの熱処理方法
JP6052189B2 (ja) 2014-01-16 2016-12-27 信越半導体株式会社 シリコン単結晶ウェーハの熱処理方法
DE102017117753A1 (de) 2017-08-04 2019-02-07 Infineon Technologies Austria Ag Verfahren zur herstellung von halbleitervorrichtungen mitsuperjunction-strukturen
CN116759325B (zh) * 2023-08-23 2023-11-03 江苏卓胜微电子股份有限公司 用于监控离子注入剂量的阻值监控方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0889510B1 (de) * 1996-06-28 2007-08-15 Sumco Corporation Verfahren und anordnung zur thermischen behandlung eines einkristallinischen plättchens, einkristallinisches plättchen und verfahren zur herstellung eines einkristallinischen plättchens

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
ABE, TAKAO et.al.: Surface property Modification of Bulk Wafers by RTA and Crystal Growth Condi- tion. In: 31th VLSI Ultraclean Technology Sympo- sium Reports: USC Semiconductor Fundamental Tech- nology Workshop, 18.-19. December, 1997, pp. 1-4, 25-31 *
JP 05275432 A. In: Pat.Abst. of Japan *
JP 05299413 A. In: Pat.Abst. of Japan *
JP 05335320 A. In: Pat.Abst. of Japan *
JP 57201032 A. In: Pat.Abst. of Japan *

Also Published As

Publication number Publication date
TW486749B (en) 2002-05-11
US6129787A (en) 2000-10-10
JP3011178B2 (ja) 2000-02-21
DE19900091A1 (de) 1999-08-26
JPH11260677A (ja) 1999-09-24

Similar Documents

Publication Publication Date Title
DE19900091B4 (de) Verfahren zur Beseitigung von eingewachsenen Defekten, die bei der Siliciumwaferherstellung entstanden sind sowie Tempervorrichtung zur Durchführung des Verfahrens
DE112005000863B4 (de) Verfahren zur Hitzebehandlung eines Siliziumhalbleitersubstrats
DE69934271T2 (de) Verfahren zur Wiedergewinnung eines abgetrennten Wafers und zur Wiedergewinnung verwendeter Siliziumwafer
DE19609107B4 (de) Verfahren zum Herstellen von Siliziumwafern
DE112014001279B4 (de) Bearbeitungsverfahren einer Silizium-auf-Isolator-Struktur zur Verminderung von Licht-Punkt-Defekten und Oberflächenrauigkeit
DE69933777T2 (de) Verfahren zur herstellung von einem silizium wafer mit idealem sauerstoffausfällungsverhalten
DE69928434T2 (de) Wärmebehandelte siliziumplättchen mit verbesserter eigengetterung
DE112014006165B4 (de) Verfahren zur Herstellung eines Silicium-Wafers
EP1160360A1 (de) Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe
EP1402567A2 (de) Film oder schicht aus halbleitendem material und verfahren zur herstellung des films oder der schicht
DE112014001496T5 (de) Verfahren zum Polieren eines Siliziumwafers und Verfahren zur Herstellung eines Epitaxiewafers
DE112011105735B4 (de) Verfahren zum Aufzeigen von kristallbezogenen Defekten
EP3248215B1 (de) Epitaktisch beschichtete halbleiterscheibe und verfahren zur herstellung einer epitakisch beschichteten halbleiterscheibe
DE69936926T2 (de) Verfahren zum entfernen von defekten aus einkristallmaterial
DE102008046617A1 (de) Halbleiterscheibe aus einkristallinem Silizium und Verfahren für deren Herstellung
DE102007044924A1 (de) Verfahren des Identifizierens von Kristalldefektbereichen in monokristallinem Silizium unter Verwendung von Metalldotierung und Wärmebehandlung
DE112020000710T5 (de) Verfahren zum Messen des spezifischen Widerstands eines Silizium-Einkristalls
DE102005028202B4 (de) Verfahren zur Herstellung von Halbleiterscheiben aus Silizium
EP3555348B1 (de) Halbleiterscheibe aus einkristallinem silizium und verfahren zur herstellung einer halbleiterscheibe aus einkristallinem silizium
DE102014208815B4 (de) Verfahren zur Herstellung einer Halbleiterscheibe aus Silizium
DE10340882A1 (de) Siliciumwafer-Reinigungsverfahren
DE112015000282B4 (de) Verfahren für die Wärmebehandlung von Siliziumeinkristall-Wafern
DE112009000569T5 (de) Silizium-Einkristall-Wafer, Verfahren zur Herstellung eines Silizium-Einkristalls oder Verfahren zur Herstellung eines Silizium-Einkristall-Wafers, und Halbleiterbauelement
DE102004021113B4 (de) SOI-Scheibe und Verfahren zu ihrer Herstellung
DE10336271B4 (de) Siliciumscheibe und Verfahren zu deren Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: SUMITOMO MITSUBISHI SILICON CORP., TOKIO/TOYKO, JP

8128 New person/name/address of the agent

Representative=s name: LOHR, G., DIPL.-ING.UNIV. DR.-ING., PAT.-ASS., 822

8181 Inventor (new situation)

Inventor name: SANO, MASAKAZU, SAGA, JP

Inventor name: SADAMITSU, SHINSUKE, SAGA, JP

Inventor name: ADACHI, NAOSHI, SAGA, JP

Inventor name: KUBOTA, TSUYOSHI, SAGA, JP

8364 No opposition during term of opposition
8328 Change in the person/name/address of the agent

Representative=s name: LOHR, JOESTINGMEIER & PARTNER, 82178 PUCHHEIM

R071 Expiry of right