DE19857525C2 - Leistungsverstärker - Google Patents
LeistungsverstärkerInfo
- Publication number
- DE19857525C2 DE19857525C2 DE19857525A DE19857525A DE19857525C2 DE 19857525 C2 DE19857525 C2 DE 19857525C2 DE 19857525 A DE19857525 A DE 19857525A DE 19857525 A DE19857525 A DE 19857525A DE 19857525 C2 DE19857525 C2 DE 19857525C2
- Authority
- DE
- Germany
- Prior art keywords
- switching
- output
- modulator
- power amplifier
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000009499 grossing Methods 0.000 claims description 9
- 238000011144 upstream manufacturing Methods 0.000 claims description 2
- 230000001934 delay Effects 0.000 claims 1
- 108090000623 proteins and genes Proteins 0.000 claims 1
- 230000004913 activation Effects 0.000 description 11
- 230000006399 behavior Effects 0.000 description 10
- 230000008859 change Effects 0.000 description 8
- 230000001939 inductive effect Effects 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000036316 preload Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000001960 triggered effect Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000010363 phase shift Effects 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000003325 tomography Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000007383 nerve stimulation Effects 0.000 description 1
- 238000001208 nuclear magnetic resonance pulse sequence Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
- H03F3/2173—Class D power amplifiers; Switching amplifiers of the bridge type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
- H03F3/2178—Class D power amplifiers; Switching amplifiers using more than one switch or switching amplifier in parallel or in series
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K7/00—Modulating pulses with a continuously-variable modulating signal
- H03K7/08—Duration or width modulation ; Duty cycle modulation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/331—Sigma delta modulation being used in an amplifying circuit
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- X-Ray Techniques (AREA)
- Magnetic Resonance Imaging Apparatus (AREA)
Description
Die Erfindung betrifft einen Leistungsverstärker mit wenig
stens einer Schaltendstufe, deren Leistungsbrückenschaltung
eine vorgebbare Zahl von Schaltelementen aufweist und die an
einer potentialfreien Zwischenkreisspannung anliegt, sowie
wenigstens einem digitalen Pulsweitenmodulator, der aus digi
talen Eingangssignalen pulsweitenmodulierte Steuersignale für
alle Schaltelemente der Leistungsbrückenschaltung generiert,
um wenigstens eine Endstufenspannung gemäß einem Endstufen-
Schalttakt zu erzeugen, und der ein Modulatorgrundelement,
beinhaltend einen Zähler und wenigstens einen Komparator,
umfaßt.
Bei derartigen Leistungsverstärkern müssen hohe Leistungen
äußerst exakt geregelt werden. Dies ist vor allem bei Gra
dientenverstärkern in Kernspin-Tomographiegeräten der Fall.
Die Erfindung ist jedoch beispielsweise auch bei induktiven
Erwärmungseinrichtungen in Röntgengeräten oder zur Antriebs
steuerung von Elektromotoren einsetzbar.
Bei dem genannten Anwendungsfall eines Gradientenverstärkers
wird eine Wechselspannung in der Größenordnung von ±300 V
bei einem Stromfluß in der Größenordnung von 300 A mittels
einer Leistungsbrückenschaltung erzeugt. Der Leistungsver
stärker muß eine so hohe Genauigkeit aufweisen, daß der
Stromfluß für jede der drei Gradientenspulen im mA-Bereich
einstellbar ist. Die Einschaltphasen der einzelnen Schaltele
mente in der Leistungsbrückenschaltung, die im wesentlichen
durch die Endstufen-Schalttakte bestimmt werden, müssen daher
hinsichtlich ihrer jeweiligen Zeitdauer im wesentlichen kon
tinuierlich variiert werden können. Aus diesem Grund sind
Pulsweitenmodulatoren von Gradientenverstärkern bisher rein
analog ausgeführt worden, wodurch sich die Schaltzeitpunkte
der Schaltelemente, bei denen es sich z. B. um Leistungstran
sistoren handeln kann, beliebig fein steuern lassen.
Insbesondere Leistungsverstärker mit mehreren Schaltendstufen
erfordern aufgrund der entsprechenden Anzahl an analogen
Pulsweitenmodulatoren einen hohen Bauteileaufwand sowie eine
entsprechend aufwendige Beschaltung, da in diesem Fall mehre
re phasenverschobene dreieckförmige Spannungen benötigt wer
den. Die erforderliche hohe Anzahl an Bauteilen führt bei den
bekannten Leistungsverstärkern zu einem entsprechend großen
Bauvolumen sowie zu entsprechend hohen Herstellungskosten.
In der Patentschrift DE 197 09 767 C1 ist für einen vorge
nannten Leistungsverstärker mit mehreren Schaltendstufen ein
Verfahren beschrieben, bei dem die pulsweitenmodulierten
Steuersignale zyklisch zwischen den Schaltendstufen getauscht
werden. Dadurch wird eine gute Verteilung von Energie, die
beispielsweise eine Last zurückspeist, auf alle Schaltendstu
fen erreicht, ohne daß besondere Entlade- oder Energievertei
lungseinrichtungen zwischen den Schaltendstufen erforderlich
sind.
Ein Leistungsverstärker mit einem digitalen Pulsweitenmodula
tor ist beispielsweise in der Patentschrift US 4,673,887 be
schrieben. Dabei umfaßt ein digitaler Pulsweitenmodulator als
zentrale Bausteine zur Erzeugung pulsweitenmodulierter Steu
ersignale einen Taktgenerator, einen Taktteiler sowie wenigs
tens ein Schieberegister. Der Taktteiler erzeugt aus einem
Taktsignal des Taktgenerators eine Ein-Aus-Pulsfolge, die dem
Schieberegister zugeführt wird. Das Schieberegister ist dabei
derart ausgebildet, das eine Phasenlage der Ein-Aus-Pulsfolge
verschiebbar ist. Aus einer Verknüpfung der phasenverschobe
nen Ein-Aus-Pulsfolge mit der nichtphasenverschobenen Ein-
Aus-Pulsfolge werden letztendlich die pulsweitenmodulierten
Steuersignale gebildet.
In der Offenlegungsschrift DE 196 19 208 A1 ist ein weiterer
Leistungsverstärker mit einem digitalen Pulsweitenmodulator
beschrieben. Dabei beinhaltet vorgenannter Pulsweitenmodula
tor als zentralen Baustein einen digitalen Sigma-Delta-
Modulator, der ein beliebiges, bandbegrenztes Eingangssignal
in ein Ausgangssignal wandelt, welches das Eingangssignal
pulsweitenmoduliert abbildet.
In der Offenlegungsschrift DE 38 03 583 A1 ist ein weiterer
Leistungsverstärker mit einem digitalen Pulsweitenmodulator
beschrieben. Dabei beinhaltet vorgenannter Modulator eine
sogenannte Feinstufe, die einen Zähler sowie ein sogenanntes
Tor umfaßt. Der Zähler ist dabei auf einen vorgebbaren Soll
wert setzbar. Mit dem Setzen eines Sollwertes wird das Tor
geöffnet und der Zähler zählt vom Sollwert runter bis Null.
Mit dem Erreichen des Wertes Null schließt das Tor. Aus dem
Öffnen und Schließen des Tores wird letztendlich ein pulswei
tenmoduliertes Steuersignal erzeugt. Dabei ist unter anderem
nachteilig, daß der Modulator während des Runterzählens des
Zählers nicht sofort auf einen sich ändernden Sollwert rea
giert, sondern diesen frühestens nach Abschluß des Runterzäh
lens berücksichtigt.
In der Offenlegungsschrift WO 98/20608 ist ein weiterer Lei
stungsverstärker mit einem digitalen Pulsweitenmodulator be
schrieben. Dabei sind die zentralen Bausteine vorgenannten
Modulators ein Datenspeicher, ein Aufwärtszähler sowie ein
Abwärtszähler. Während einer vorgebbaren Periodendauer zählt
der Aufwärtszähler in Abhängigkeit einer Taktfrequenz von
einem Startwert hoch bis zu einem Maximalwert, den er bis zum
Abschluß der Periodendauer beibehält oder der Aufwärtszähler
nimmt nach dem Erreichen des Maximalwerts bis zum Abschluß
der Periodendauer den Startwert an. Der Abwärtszähler verhält
sich dazu entsprechend invers. Die aktuellen Werte beider
Zähler werden mit einem im Datenspeicher vorgebbaren Wert,
beispielsweise einem Sollwert, verglichen. Bei Gleichheit
werden Signale erzeugt, die letztendlich ein pulsweitenmoduliertes
Steuersignal bestimmen. Bei einer Sollwertänderung
innerhalb einer Periodendauer besteht die Gefahr, daß der
Modulator außer Tritt gerät. Für einen definierten Betrieb
des Modulators ist der Sollwert somit nur von Periodendauer
zu Periodendauer änderbar. Dies bietet für viele Anwendungs
fälle eine zu geringe Dynamik.
Ein Leistungsverstärker der eingangs genannten Art ist
beispielsweise in der Offenlegungsschrift DE 39 24 652 A1
beschrieben. Dabei umfaßt ein digitaler Pulsweitenmodulator
einen Komparator und einen Aufwärtszähler, der nach Erreichen
eines höchsten Wertes erneut von einem niedrigsten Wert aus
hochzählt. Der Aufwärtszähler gibt einen Zählerstand aus, der
dem Komparator neben einem digitalen Eingangssignal zugeführt
ist. Dabei weist der Komparator einen Ausgang zur Ausgabe
eines Signals auf, das als ein Ergebnis eines Kleiner-als-
oder Größer-als-Vergleichs des Eingangssignals mit dem
Zählerstand ein pulsbreitenmoduliertes Signal darstellt. Bei
vorausgehend beschriebenem digitalen Pulsweitenmodulator ist
unter anderem nachteilig, daß das pulsbreitenmodulierte
Signal, das beispielsweise ein Schaltelement steuert, einen
das Schaltelement überlastenden Schalttakt aufweisen kann.
Aufgabe der vorliegenden Erfindung ist es deshalb, einen
Leistungsverstärker der eingangs genannten Art zu schaffen,
der vorgenannte Nachteile des Standes der Technik vermindert.
Diese Aufgabe wird erfindungsgemäß durch einen Leistungsver
stärker gemäß Anspruch 1 gelöst.
Der Leistungsverstärker gemäß Anspruch 1 umfaßt wenigstens
eine Schaltendstufe, deren Leistungsbrückenschaltung eine
vorgebbare Zahl von Schaltelementen aufweist und die an einer
potentialfreien Zwischenkreisspannung anliegt, sowie wenig
stens einen digitalen Pulsweitenmodulator, der aus digitalen
Eingangssignalen pulsweitenmodulierte Steuersignale für alle
Schaltelemente der Leistungsbrückenschaltung generiert, um
wenigstens eine Endstufenspannung gemäß einem Endstufen-
Schalttakt zu erzeugen, und der ein Modulatorgrundelement,
beinhaltend einen Zähler und wenigstens einen Komparator,
umfaßt. Dabei umfaßt der digitale Pulsweitenmodulator erfin
dungsgemäß eine dem Modulatorgrundelement vorgeschaltete
Glättungsschaltung. Durch die Glättungsschaltung wird verhin
dert, daß die Schaltelemente, beispielsweise infolge einer
Generierung eines der Eingangssignale aus einem analogen Sig
nal durch AD-Wandlung, mit einem unnötig hohen, möglicherwei
se den Leistungsverstärker sogar gefährdenden oder zerstören
den Schalttakt betrieben werden.
Bei dem Leistungsverstärker ist das Schaltverhalten des digi
talen Pulsweitenmodulators dem Schaltverhalten eines analogen
Pulsweitenmodulators nachgebildet. Die erzeugten Endstufen
spannungen weisen damit einen zumindest nahezu analogen Ver
lauf, d. h. einen analogen Verlauf oder einen nahezu analogen
Verlauf auf. Der Leistungsverstärker liefert damit exakte
Endstufen-Schalttakte, so daß der in der induktiven Last, die
an den Ausgängen des Leistungsverstärkers anliegt, erzeugte
Stromfluß eine hohe Genauigkeit aufweist. Der Leistungsver
stärker ist somit in idealer Weise für Gradientenspulen von
Kernspin-Tomographiegeräten einsetzbar.
Der bei dem erfindungsgemäßen Leistungsverstärker eingesetzte
digitale Pulsweitenmodulator weist gegenüber einem analogen
Pulsweitenmodulator eine wesentlich geringere Baugröße auf.
Damit benötigt der Leistungsverstärker gemäß Anspruch 1 weni
ger Einbauraum.
Vorteilhafte Ausgestaltungen der Erfindung sind jeweils Ge
genstand von weiteren Ansprüchen.
Gemäß einer bevorzugten Ausführungsform der Erfindung sind
ausgangsseitig wenigstens zwei Schaltendstufen derart in Rei
he geschaltet, daß sich für den Leistungsverstärker eine Aus
gangsspannung ergibt, die der Summe der Endstufenspannungen
entspricht. In diesem Fall kann es dann gemäß einer weiteren
Variante vorgesehen sein, alle Schaltendstufen mit gegenein
ander versetzten Schaltsignalen anzusteuern. Durch diese Maß
nahme vervielfachen sich sowohl die maximale Ausgangsspannung
als auch die effektive Schaltfrequenz um einen Faktor, der im
allgemeinen der Anzahl der Schaltendstufen entspricht.
Durch die Verwendung von mehreren Schaltendstufen verbessert
sich das Preis-Leistungsverhältnis nochmals, da zusätzlich zu
den kostengünstigen digitalen Pulsweitenmodulatoren die ein
zelnen Schaltendstufen, aus denen der Leistungsverstärker
zusammengeschaltet ist, keine besonders hohen Anforderungen
erfüllen müssen und deshalb überproportional preisgünstiger
als eine einzige Hochleistungs-Schaltendstufe sind. Damit
können auch die Vorteile preiswerter, aber relativ langsam
schaltender Leistungstransistoren (z. B. IGBTs, Insolated
Gate Bipolar Transistors) ausgenutzt werden. Durch die nied
rige
Schaltfrequenz der einzelnen Schaltendstufen entstehen dar
über hinaus deutlich geringere Verluste.
In bevorzugten Ausführungsformen ist eine ungerade Anzahl von
Schaltendstufen vorgesehen. Der Phasenwinkel der Endstufen-
Schalttaktsignale beträgt vorzugsweise 360°/k, wobei k die
Anzahl der Schaltendstufen ist.
Vorzugsweise erfolgt eine gleichmäßige Aufteilung der Gesamt
belastung auf die einzelnen Schaltendstufen. Die Schaltend
stufen können insbesondere zu gleichen Teilen und/oder in
symmetrischer Weise zur Ausgangsspannung des Leistungsver
stärkers beitragen. Beispielsweise können die Schaltendstufen
so angesteuert werden, daß sie Spannungsimpulse gleicher
Breite liefern.
Bei einer Ausgangsspannung von 2000 V erhält man bei bei
spielsweise fünf gleichartigen Schaltendstufen jeweils einen
Spannungshub von 400 V, und damit eine geringere Welligkeit
am Ausgang des Leistungsverstärkers trotz einer maximalen
Ausgangsspannung von 2000 V.
Gemäß einer bevorzugten Ausführungsform des erfindungsgemäßen
Leistungsverstärkers werden bei jeder Schaltendstufe in jedem
Zyklus des Endstufen-Schalttaktes zwei Spannungsimpulse er
zeugt, die von je einem Freilaufbetrieb getrennt sind. Die
beiden Spannungsimpulse können je einem Diagonalbetrieb der
Leistungsbrückenschaltung entsprechen und die beiden Frei
laufbetriebe je einem Zustand der Leistungsbrückenschaltung,
in dem ein Laststrom ungehindert durch die Leistungsbrücken
schaltung fließen kann.
Bevorzugte Ausführungsbeispiele der Erfindung werden nun un
ter Hinweis auf die schematischen Zeichnungen nachfolgend be
schrieben. Es zeigen:
Fig. 1 ein Schaltbild einer Schaltendstufe,
Fig. 2a-2e die verschiedenen Schaltzustände der Schaltend
stufe gemäß Fig. 1 beim Stromaufbau und beim
Stromhalten,
Fig. 3a-3e die verschiedenen Schaltzustände der Schaltend
stufe gemäß Fig. 1 beim Stromabbau;
Fig. 4 ein schematisches Schaltbild eines Leistungs
verstärkers mit fünf Schaltendstufen,
Fig. 5 eine Prinzipdarstellung eines digitalen Puls
weitenmodulators, der für einen erfindungsgemä
ßen Leistungsverstärker geeignet ist,
Fig. 6 ein Modulatorgrundelement eines erfindungsgemä
ßen Pulsweitenmodulators,
Fig. 7 das Schaltverhalten des Modulatorgrundelementes
gemäß Fig. 6,
Fig. 8 ein weiteres Modulatorgrundelement, das gegen
über dem Modulatorgrundelement gemäß Fig. 6 ab
gewandelt ist,
Fig. 9 das Schaltverhalten des Modulatorgrundelementes
gemäß Fig. 8,
Fig. 10 eine Schaltung zur Erzeugung einer Sicherheits
zeit bei der Ansteuerung einer Schaltendstufe,
Fig. 11 das Schaltverhalten der Sicherheitszeit-
Schaltung gemäß Fig. 10,
Fig. 12-14 logische Schaltelemente des erfindungsgemäßen
Pulsweitenmodulators,
Fig. 15 ein Schaltbild einer Ausführungsform des erfin
dungsgemäßen Pulsweitenmodulators,
Fig. 16 der digitale Pulsweitenmodulator gemäß Fig. 15
für einen Leistungsverstärker gemäß Fig. 4,
Fig. 17 der Zählerstand des Modulatorgrundelementes,
Fig. 18 der Verlauf eines nicht-diskretisierten Signals
IN,
Fig. 19 eine Glättungsschaltung für die nicht-
diskretisierten Signale IN.
Die in Fig. 1 dargestellte Schaltendstufe E umfaßt eine Lei
stungsbrückenschaltung, die an einer potentialfreien (schwimmenden)
Versorgungspannung Upst anliegt. Die Leistungsbrüc
kenschaltung weist vier als H-Brücke angeordnete Schaltele
mente SE1 bis SE4 auf, die auf je ein pulsweitenmoduliertes
Steuersignal eines digitalen Pulsweitenmodulators DPWM (Fig. 5)
ansprechen. Die Schaltelemente SE1 bis SE4 sind beispielswei
se als MOS-FET-Transistoren oder als bipolare Transistoren
mit Freilaufdioden ausgeführt. Je zwei der Schaltelemente SE1
und SE3 bzw. SE2 und SE4 sind mit dem positiven bzw. dem ne
gativen Anschluß einer Versorgungsspannung Upst verbunden.
Die verbleibenden Anschlüsse von je zwei in einem Brücken
zweig angeordneten Schaltelementen (SE1 und SE2 bzw. SE3 und
SE4) sind paarweise miteinander und mit je einer Verbindungs
leitung 1 und 2 verbunden. Die Verbindungsleitung 1 führt an
den Ausgang QA der Schaltendstufe E, wohingegen die Verbin
dungsleitung 2 an den Ausgang QB der Schaltendstufe E führt.
Antiparallel zu den Schaltelementen SE1 bis SE4 ist jeweils
eine Freilaufdiode V1 bis V4 angeordnet. Zur Pufferung der
potentialfreien Versorgungsspannung Upst dient der Kondensa
tor C, wodurch an der Leistungsbrückenschaltung eine Zwi
schenkreisspannung anliegt.
Die Ausgänge QA und QB der Schaltendstufe E sind mit einer im
wesentlichen induktiven Last L, beispielsweise einer Gradien
tenspule verbunden (s. Fig. 2a bis 2d und Fig. 3a bis 3d).
Für den Stromaufbau und das Stromhalten nehmen die Schaltele
mente SE1 bis SE4 der Schaltendstufe E gemäß Fig. 1 die in den
Fig. 2a bis 2d gezeigten Schaltzustände ein. Der Stromfluß,
der immer vom Ausgang QA über die induktive Last L zum Aus
gang QB der Schaltendstufe E fließt, ist in den Fig. 2a bis 2d
gestrichelt dargestellt.
In Fig. 2a sind die Schaltelemente SE1 und SE4 geschlossen,
der Strom fließt von der positiven Versorgungsspannungsseite
über das Schaltelement SE1 in die induktive Last L und über
das Schaltelement SE4 zum negativen Anschluß der Versorgungs
spannung Upst. Aus dem Zwischenkreis (Kondensator C) wird
Energie entnommen. Der Ausgang QA der Schaltendstufe E ist
positiv gegenüber dem Ausgang QB der Schaltendstufe E. Die
Schaltendstufe E befindet sich damit im "ersten Diagonalbe
trieb".
Bei dem Schaltzustand gemäß Fig. 2b ist das Schaltelement SE4
geschlossen, wohingegen das Schaltelement SE2 ein- oder aus
geschaltet sein kann. Der Strom fließt in der Schaltendstufe
E vom Ausgang QB über das Schaltelement SE4 und die Freilauf
diode V2 zum Ausgang QA der Schaltendstufe E. Falls es sich
bei dem Schaltelement SE2 um einen MOS-FET handelt und dieses
eingeschaltet ist, kann das Schaltelement SE2 einen Teil des
Diodenstromes der Freilaufdiode V2 übernehmen. Der Ausgang QB
der Schaltendstufe E ist dann minimal positiv gegenüber dem
Ausgang QA. Der in Fig. 2b gezeigte Schaltzustand der Schalt
endstufe E wird als "unterer Freilaufbetrieb" bezeichnet.
Die in Fig. 2c gezeigte Stellung der Schaltelemente SE1 bis
SE4 entspricht der Stellung der Schaltelemente SE1 bis SE4 in
Fig. 2a und wird deshalb wiederum als "erster Diagonalbetrieb"
bezeichnet.
Bei der in Fig. 2d dargestellten Stellung der Schaltelemente
SE1 bis SE4 ist das Schaltelement SE1 eingeschaltet, das
Schaltelement SE3 kann, muß aber nicht, eingeschaltet sein
und die Schaltelemente SE2 und SE4 sind geöffnet. Der Strom
fließt in der Schaltendstufe E vom Ausgang QB über die Frei
laufdiode V3 und das Schaltelement SE1 zum Ausgang QA der
Schaltendstufe E. Falls es sich bei dem Schaltelement SE3 um
ein MOS-FET handelt, kann das Schaltelement SE2 einen Teil
des Diodenstromes der Freilaufdiode V3 übernehmen. Der in Fig.
2d gezeigte Schaltzustand wird als "oberer Freilaufbetrieb"
bezeichnet.
In Fig. 2e sind die pulsweitenmodulierten Steuersignale S1 bis
S4, mit denen der digitale Pulsweitenmodulator DPWM die
Schaltelemente SE1 bis SE4 ansteuert, für die in den Fig. 2a
bis 2d dargestellten Betriebszustände der Schaltendstufe E
gezeigt. Die Endstufenspannung UE (Spannung zwischen den Aus
gängen QA und QB der Schaltendstufe E) ist in Fig. 2e unten
dargestellt. Der kurze zeitliche Versatz in den Ansteuerungen
der Schaltelemente SE1 bis SE4 stellt eine Sicherheitszeit tS
dar, da die Schaltelemente SE1 und SE2 bzw. SE3 und SE4 nie
mals gleichzeitig eingeschaltet sein dürfen. Mit den Buchsta
ben a bis d wird auf die in den Fig. 2a bis 2d dargestellten
Betriebsfälle verwiesen.
In den Fig. 3a bis 3d sind die Schaltzustände der in Fig. 1
dargestellten Schaltendstufe E beim Stromabbau in der induk
tiven Last L (Gradientenspule) durch Gegenspannung gezeigt.
Dabei wird Energie aus der Gradientenspule L in den Zwischen
kreis (Kondensator C) zurückgeführt. Der Stromfluß ist wie
derum gestrichelt dargestellt.
Den in Fig. 3a dargestellten Stromfluß erhält man, wenn die
Schaltelemente SE1 und SE4 geöffnet sind. Die Schaltelemente
SE2 und SE3 können, müssen aber nicht, geschlossen sein. Der
Strom fließt von der negativen Versorgungsspannungsseite über
die Freilaufdiode V2 in die induktive Last L und vom Ausgang
QB der Schaltendstufe E über die Freilaufdiode V3 zum positi
ven Anschluß der Versorgungsspannung Upst. Damit wird Energie
in den Zwischenkreis (Kondensator C) zurückgespeist. Der Aus
gang QB der Schaltendstufe E ist positiv gegenüber dem Aus
gang QA der Schaltendstufe E.
In Fig. 3b ist das Schaltelement SE4 geschlossen und damit
eingeschaltet, das Schaltelement SE2 kann, muß aber nicht,
eingeschaltet sein. Die Schaltelemente SE1 und SE3 sind ge
öffnet. Damit fließt der Strom vom Ausgang QB der Schaltend
stufe E über das Schaltelement SE4 und die Freilaufdiode V2
zum Ausgang QA der Schaltendstufe E (unterer Freilaufbe
trieb).
Der in Fig. 3c dargestellte Schaltzustand der Schaltendstufe E
entspricht dem in Fig. 3a gezeigten Schaltzustand.
Der in Fig. 3d gezeigte Stromfluß wird dadurch erreicht, daß
das Schaltelement SE1 geschlossen ist und die Schaltelemente
SE2 und SE4 geöffnet sind. Das Schaltelement SE3 kann, muß
aber nicht, geschlossen sein. Der Strom fließt damit vom Aus
gang QB der Schaltendstufe E über die Freilaufdiode V3 und
das Schaltelement SE1 zum Ausgang QA der Schaltendstufe E zu
rück (oberer Freilaufbetrieb).
Die in den Fig. 3a bis 3d gezeigten Schaltzustände der Schalt
elemente SE1 bis SE4 werden durch die in Fig. 3e gezeigten
pulsweitenmodulierten Steuersignale S1 bis S4 erreicht, wobei
sich die in Fig. 3e unten dargestellte Endstufenspannung UE
(Spannung zwischen den Ausgängen QA und QB der Schaltendstufe
E) ergibt. Die Einschaltdauern der Schaltelemente SE1 und SE4
sind hier geringer als bei den in Fig. 2e dargestellten Ein
schaltdauern. Damit wären in diesem Beispiel die Eingangs
signale des digitalen Pulsweitenmodulators DPWM, aus denen
die pulsweitenmodulierten Steuersignale S1 bis S4 für alle
Schaltelemente SE1 bis SE4 der Leistungsbrückenschaltung ge
neriert werden, kleiner.
Nicht dargestellt sind die Schaltzustände bei umgekehrter
Stromrichtung, sie entsprechen sinngemäß Fig. 2 und Fig. 3, wo
bei das Schaltelement SE1 mit dem Schaltelement SE3 und das
Schaltelement SE2 mit dem Schaltelement SE4 getauscht sei.
Die in den Fig. 2a bis 2e sowie 3a bis 3e dargestellte Modula
tion ist gegenüber einer nicht dargestellten, bekannteren
einfacheren Modulation wesentlich vorteilhafter. Bei dieser
bekannten einfacheren Modulation sind die Schaltelemente SE1
und SE4 sowie danach die Schaltelemente SE2 und SE3 in Folge
eingeschaltet. Durch das Fehlen des oberen Freilaufbetriebes
und des unteren Freilaufbetriebes liegt ständig die volle
Endstufenspannung UE (Ausgangsspannung der Schaltendstufe E)
an der induktiven Last L an, was zu einer sehr hohen Strom
welligkeit führt.
In Fig. 4 ist eine Reihenschaltung (Kaskadierung) von (in die
sem Ausführungsbeispiel) fünf Schaltendstufen E1 bis E5 dar
gestellt. Jede Schaltendstufe El bis E5 wird von jeweils ei
ner potentialfreien Versorgungsspannung Upts1 bis Upst5 ver
sorgt. Die fünf Schaltendstufen E1 bis E5 sind identisch auf
gebaut und entsprechen der in Fig. 1 beschriebenen Schaltend
stufe E. Die pulsweitenmodulierten Steuersignale S1 bis S4
für die Schaltendstufen E1 bis E5 (Ausgangssignale des digi
talen Pulsweitenmodulators DPWM) entsprechen den pulsweiten
modulierten Steuersignalen S1 bis S4 aus den Fig. 2e und 3e.
Die pulsweitenmodulierten Steuersignale S1 bis S4 für jede
Schaltendstufe E1 bis E5 sind bei einer Schaltperiode von
360° zueinander um jeweils 360°/5 = 72° verschoben (Phasen
versatz). Die Ausgangsspannung UA des Leistungsverstärkers
ist damit die Summe der Endstufenspannungen UE1 bis UE5.
Die in Fig. 5 in einer Prinzipdarstellung gezeigte Ausfüh
rungsform des erfindungsgemäßen digitalen Pulsweitenmodula
tors DPWM erzeugt aus einem Eingangssignal IN für fünf
Schaltendstufen E1 bis E5 jeweils die für die Schaltelemente
SE1 bis SE4 benötigten pulsweitenmodulierten Steuersignale S1
bis S4. Die Angabe E3S2 bedeutet z. B., daß an diesem Ausgang
des digitalen Pulsweitenmodulators DPWM das pulsweitenmodu
lierte Steuersignal S2 für das Schaltelement SE2 in der
Schaltendstufe E3 ausgegeben wird. Analog bedeutet z. B. die
Angabe E1S4, daß über diesen Ausgang das Schaltelement SE4
der Schaltendstufe E1 mit seinem pulsweitenmodulierten Steu
ersignal S4 angesteuert wird.
Zur Ermittlung des Eingangssignals IN erzeugt des digitale
Pulsweitenmodulator DPWM den AD-Wandlertakt CLK-W.
Für das Eingangssignal IN gilt, daß für einen unteren Grenz
wert in seinem Wertebereich die Pulsweite (auch als Pulsbreite
bezeichnet) null % einer Schaltperiodendauer beträgt, wo
hingegen bei einem oberen Grenzwert seines Wertebereiches die
Pulsweite 100% beträgt. Das Eingangssignal IN kann hierbei
ein digitales Wort, beispielsweise von einem digitalen Reg
ler, oder ein analoges Regel- oder Steuersignal sein, das
über einen Analog-Digital-Wandler in einen digitalen Wert um
gewandelt wird.
Das Eingangssignal IN ist mehrere Bit breit und bestimmt die
pulsweitenmodulierten Steuersignale S1 bis S4 des digitalen
Pulsweitenmodulators DPWM.
Bei dem in Fig. 5 dargestellten digitalen Pulsweitenmodulator
DPWM ist als Option berücksichtigt, daß die Schaltelemente
SE1 bis SE4, die jeweils nicht zur Stromführung bei gegebener
Stromrichtung notwendig sind, nicht eingeschaltet werden, al
so geöffnet bleiben. Bei den in den Fig. 2a bis 2d sowie 3a
bis 3d definierten Stromrichtungen sind dies immer die
Schaltelemente SE2 und SE3. Dies wird durch die beiden ein
gangsseitig dem digitalen Pulsweitenmodulator zuführbaren Ab
schaltsignale SE1SE4OFF und SE2SE3OFF berücksichtigt. Wird
also das Abschaltsignal SE1SE4OFF dem digitalen Pulsweitenmo
dulator DPWM zugeführt, dann werden die Schaltelemente SE1
und SE4 in ihrer geöffneten Stellung gesperrt, wohingegen
beim Anlegen des Abschaltsignals SE2SE3OFF die beiden
Schaltelemente SE2 und SE3 im geöffneten Zustand verharren.
Bei den Abschaltsignalen SE1SE4OFF und SE2SE3OFF handelt es
sich im dargestellten Ausführungsbeispiel um HIGH-Signale.
Der bei der in Fig. 4 gezeigten Reihenschaltung der fünf
Schaltendstufen E1 bis E5 gewünschte Phasenversatz wird bei
dem digitalen Pulsweitenmodulator DPWM gemäß Fig. 5 durch das
Phasensignal PHASE berücksichtigt.
Das Signal SAFE bestimmt die Dauer der Sicherheitszeit tS.
Das Signal MOD_ON gibt die Ausgänge des digitalen Pulsweiten
modulators DPWM frei. Das Abschaltsignal SOFTSTOP bewirkt ein
Abschalten der Endstufenspannungen UE1 bis UE5 durch Ansteuern
eines Freilaufkreises und damit eine Sanftabschaltung der
Ausgangsspannung UA des Leistungsverstärkers. Dadurch wird
eine Nervenstimulation beim Patienten durch eine zu starke
Magnetfeldänderung zuverlässig verhindert.
Vernachlässigt man die in den Fig. 2e und 3e dargestellte Si
cherheitszeit tS, so ist die Ansteuerung des Schaltelementes
SE2 invers zur Ansteuerung des Schaltelementes SE1 und die
Ansteuerung des Schaltelementes SE4 ist invers zur Ansteue
rung des Schaltelementes SE3. In gleichem Maß wie bei stei
gendem Eingangssignal die Einschaltdauer des Schaltelementes
SE1 zunimmt, nimmt die Einschaltdauer des Schaltelementes SE3
ab. Das Verhalten des Schaltelementes SE3 entspricht somit
dem Schaltverhalten des Schaltelementes SE1 mit umgekehrtem
Eingangssignal. Für ein einfaches Modulatorgrundelement ge
nügt es somit, die Pulsbreitenmodulation des Schaltelementes
SE1 zu erzeugen.
In Fig. 6 ist ein einfaches Modulatorgrundelement 3 mit drei
Bit Breite dargestellt. Es wird von einem Taktgenerator 4 mit
einem Taktsignal CLK versorgt und besteht aus einem 3-Bit-
Zähler 5, der selbständig auf- und abzählt, also von "000"
nach "111" und von "111" wieder nach "000". Das Eingangs
signal IN weist ebenfalls eine Breite von drei Bit auf. Das
Eingangssignal IN, das die Werte I0, I1, I2 annehmen kann,
und der Zählerstand Z, der die Werte Z0, Z1, Z2 annehmen
kann, werden einem Komparator 6 zugeführt und von diesem mit
einander verglichen. Der Komparator 6 weist zwei Ausgänge I < Z
und I < Z auf. Ist das Eingangssignal IN größer als der Zähler
stand Z, so wird der Ausgang I < Z auf "HIGH" gesetzt, ist das
Eingangssignal IN kleiner als der Zählerstand Z, so wird I < Z
auf "HIGH" gesetzt. Die beiden Komparatorsignale I < Z und I < Z
werden einem Flip-Flop 7 zugeführt, dessen Ausgang QFF bei
positiver Flanke des Taktsignals CLK durch das Komparatorsi
gnal I < Z auf "HIGH" und durch das Komparatorsignal I < Z auf
"LOW" gesetzt wird. Ein LOW-Pegel an den beiden Eingängen des
Flip-Flops 7 ist der Speicherzustand. Der Zähler 5 hat als
zunächst nicht verwendete Funktionen einen Ausgang NULL, der
dann auf HIGH gesetzt wird, wenn der Zählerstand Z "000" ist,
der Zähler 5 aufwärts zählt und das Taktsignal CLK gerade
HIGH ist. Der Zähler 5 hat weiterhin einen Preload-Eingang PR
und einen 3-Bit-Dateneingang für das Phasensignal (digitales
Wort "PHASE") mit den Preload-Daten PR2 (Most Significant Bit
MSB) und PR1 sowie PR0. Liegt der Preload-Eingang auf HIGH,
so werden als neuer Zählerstand Z die Preload-Daten genommen
und der Zähler 5 wird in Richtung "aufwärts" ("count up") ge
stellt.
Mit dem in Fig. 6 dargestellten Modulatorgrundelement 3 erhält
man das in Fig. 7 am Beispiel IN = 101 dargestellte Verhalten.
Die an den Ausgängen I < Z und I < Z des Komparators 6 anliegen
den Signale sind für eine Taktperiode gleichzeitig LOW, der
Zustand wäre also I = Z. Das dem Komparator 6 folgende Flip-
Flop 7 schließt diese Lücke dadurch, daß sein Ausgang durch
die Komparatorsignale I < Z und I < Z hin- und hergesetzt wird.
Ferner bewirkt das Flip-Flop 7 durch die Flankentriggerung
mittels des Taktsignals CLK, daß sich kurzfristige Störspikes
zwischen den Takten nicht auswirken. Zu diesen Störspikes
kommt es dadurch, daß sich von einem Zählerstand zum nächsten
nicht alle Ausgänge des Zählers 5 absolut gleichzeitig ändern
und sich dadurch für einen kurzen Moment eventuell andere Be
dingungen für den Komparator 6 ergeben.
Mit dem in Fig. 6 dargestellten Modulatorgrundelement kann be
reits die eingangs erwähnte, jedoch nicht dargestellte einfa
che Pulsweitenmodulation erzeugt werden. Der Ausgang vom
Flip-Flop 7 entspricht der Ansteuerung des Schaltelementes
SE1 (Ausgangssignal S1_MOD); invertiert dazu ist die Ansteue
rung des Schaltelementes SE2 (invertiertes Ausgangssignal
S2_MOD). Wenn der Ausgang QFF des Flip-Flops 7 auf HIGH-
Potential liegt, dann ist in der Schaltendstufe E nicht nur
das Schaltelement SE1 sondern auch das Schaltelement SE4 ge
schlossen (eingeschaltet). Wenn der Ausgang QFF LOW gesetzt
ist, dann sind sowohl das Schaltelement SE2 als auch das
Schaltelement SE3 der Schaltendstufe E eingeschaltet (ge
schlossen).
Wie in der Beschreibung zu Fig. 2e erläutert, verhalten sich,
in Abhängigkeit des Eingangssignals IN, die von den Schalt
elementen SE2 und SE3 erzeugten Pulsweiten umgekehrt propor
tional wie die von den Schaltelementen SE1 und SE4 erzeugten
Pulsweiten. Sind bei maximalem Eingangssignal IN die Schalt
elemente SE1 und SE4 ständig geschlossen, so sollen die
Schaltelemente SE2 und SE3 ständig geöffnet sein. Ist das
Eingangssignal IN in der Mitte seines Wertebereiches, so sol
len die Schaltelemente SE1 und SE4 nicht gleichzeitig ge
schlossen sein, jedoch die Schaltelemente SE1 und SE3. Ebenso
sollen die Schaltelemente SE2 und SE4 gleichzeitig geschlos
sen sein. Die Ansteuerung des Schaltelementes SE4 entspricht
also der Ansteuerung des Schaltelementes SE1, sie ist jedoch
um einen halben Endstufen-Schalttakt versetzt. Gleiches gilt
für die Schaltelemente SE2 und SE3.
Dieses Schaltverhalten kann durch Ändern des einfachen Modu
latorgrundelementes 3 gemäß Fig. 6 erreicht werden, indem ent
weder der Zählerstand Z oder das Eingangssignal IN invertiert
werden. Da der Zähler 5 mit höchster Taktrate arbeitet, ist
es vorteilhafter, wie in Fig. 8 dargestellt, das Eingangs
signal IN zum Wort N_IN (invertiertes Eingangssignal) zu in
vertieren.
Das in Fig. 8 dargestellte Modulatorgrundelement 9 weist -
ebenso wie das Modulatorgrundelement 3 gemäß Fig. 6 - einen
Taktgenerator 4 und einen Zähler 5 auf. Der Zähler 5 ist mit
einem ersten Komparator 61 und dieser mit einem ersten Flip-
Flop 71 schaltungstechnisch verknüpft. Der Aufbau und die
Wirkungsweise des Taktgenerators 4, des Zählers 5 sowie des
Komparators 61 und des Flip-Flops 71 entsprechen dem Aufbau
und der Wirkungsweise des Modulatorgrundelementes 3 in Fig. 6.
Gegenüber dem Modulatorgrundelement 3 wurde das Modulatorgrundelement
9 um einen zweiten Komparator 62 und ein zweites
Flip-Flop 72 erweitert. Das invertierte Eingangssignal N_IN
wird dem zweiten Komparator 62 zugeführt, dessen Ausgänge das
zweite Flip-Flop 72 hin- und herschalten. Der Ausgang vom er
sten Flip-Flop 71 entspricht der Ansteuerung des Schaltele
mentes SE1 (Ausgangssignal S1_MOD); invertiert dazu ist die
Ansteuerung des Schaltelementes SE2 (invertiertes Ausgangs
signal S2_MOD). Der Ausgang vom zweiten Flip-Flop 72 ent
spricht der Ansteuerung des Schaltelementes SE3 (Ausgangs
signal S3_MOD). Hierzu invertiert ist die Ansteuerung des
Schaltelementes SE4 (invertiertes Ausgangssignal S4_MOD). Der
Zusatz "_MOD" verdeutlicht, daß es sich um die Ausgangssigna
le des Modulatorgrundelementes 9 handelt. Sicherheitszeiten
ts fehlen noch.
In Fig. 9 ist das Pulsdiagramm des Modulatorgrundelementes 9
gemäß Fig. 8 dargestellt. In den Zählerstand Z ist als Kompa
ratorschwelle neben dem Eingangssignal IN (Wert "101") nun
auch das invertierte Eingangssignal N_IN eingetragen (Wert
"010"). Die Signale des zweiten Komparators 62 entsprechen
dem Vergleich des Zählerstandes Z mit dem invertierten Ein
gangssignal N_IN. Bei den Signalen S1_MOD bis S4_MOD handelt
es sich um die Ausgangssignale des Modulatorgrundelementes 9,
die an den Ausgängen des ersten Flip-Flops 71 bzw. des zwei
ten Flip-Flops 72 anliegen.
Zum Schutz jeder Schaltendstufe E1 bis E5 ist im allgemeinen
bei der Ansteuerung die Einhaltung einer Sicherheitszeit tS
notwendig. Dazu wird die Ansteuerung zum Einschalten jedes
Schaltelementes SE1 bis SE4 bei allen Schaltendstufen E1 bis
E5 verzögert, die Ansteuerung zum Ausschalten dagegen nicht.
In Fig. 10 ist eine (beispielsweise wieder nur drei Bit Brei
te) Schaltung 10 zur Erzeugung der Sicherheitszeit tS darge
stellt. Die Sicherheitszeit-Schaltung 10 wird - ebenso wie
das Modulatorgrundelement 3 bzw. 9 - von einem Taktsignal CLK
aus dem Taktgenerator 4 versorgt. Die Sicherheitszeit tS wird
durch Einstellung des Wortes "SAFE", das aus den drei Bit
"PR2" (MSB), "PR1" und "PR0" besteht, vorgegeben. In der Si
cherheitszeit-Schaltung 10 ist ein Zähler 12 angeordnet, der
einen Preset-Eingang PR aufweist, der bei HIGH-Pegel die Da
ten von PR2 bis PR0 als Zählerstand Z2 bis Z0 übernimmt. Fer
ner hat der Zähler 12 einen Reset-Eingang N_RESET, der bei
LOW-Pegel (daher die Bezeichnung "N_") den Zähler 12 auf den
Stand "000" setzt, unabhängig davon, welche Pegel an den an
deren Eingängen des Zählers 12 anliegen. Der Zähler 12 arbei
tet mit einem Takt CLK, der von einem Taktgenerator 4 zur
Verfügung gestellt wird. Die Werte "Z2", "Z1" und "Z0" am
Ausgang des Zählers 12 werden einem Komparator 13 zugeführt
und mit den Werten "SA2" (MSB), "SA1" und "SA0" des Wortes
"SAFE", die ebenfalls dem Komparator 13 zugeführt wurden,
verglichen. Solange der Zählerstand Z kleiner als SAFE (Z <
S) ist, erscheint am Ausgang des Komparators 13 ein HIGH-
Pegel. Erreicht der Zählerstand Z den eingestellten Wert SAFE
(Z = S), so wird der Ausgang des Komparators 13 LOW gesetzt.
Der Ausgang des Komparators 13 wird durch ein ihm nachge
schaltetes vom Taktsignal CLK flankengetriggertes D-Flip-Flop
entstört und der LOW-Pegel des Ausgangs vom Komparator 13 er
scheint am Ausgang des D-Flip-Flops 14 bei der nächsten posi
tiven Taktflanke. Der D-Flip-Flop-Ausgang wird durch einen
Inverter 15 invertiert, so daß nunmehr ein HIGH-Pegel zur
Verfügung steht, der den Zähler 12 einerseits im Zustand
"PRESET" festhält und andererseits als "SAFEOUT" am Ausgang
der Sicherheitszeit-Schaltung 10 zur Verfügung steht.
In Fig. 11 ist das Schaltverhalten der in Fig. 10 dargestellten
Sicherheitszeit-Schaltung 10 gezeigt. Das Signal SAFEIN ist
LOW und hält damit den Zähler 12 im Zustand N_RESET auf Zäh
lerstand Z = 000. Damit ist Z < SA (s. Komparator 13 in Fig.
10) und somit das Signal SAFEOUT durch den Inverter 15 auf
LOW-Pegel gesetzt. Das Signal SAFE in wechselt auf HIGH, so
mit kann der Zähler 12 ab der nächsten Taktflanke zählen. Er
reicht der Zählerstand Z den Wert von SAFE, so wird Z < SA
LOW und der Ausgang SAFEOUT der Sicherheitszeit-Schaltung 10
beim nächsten Taktsignal HIGH. Der Zähler 12, der an dieser
Flanke bereits um einen zusätzlichen Zählschritt ZS weiterge
zählt hat verharrt beim Wert von SAFE, bis er durch einen
LOW-Pegel an SAFE in erneut auf den Wert "000" zurückgesetzt
wird. Der zusätzlichen Zählschritt ZS erscheint, wenn PRESET
direkt wirkt. Wirkt PRESET nur an der Flanke des Taktsignals
CLK, so bleibt der erhöhte Zählerstand für eine Periode des
Taktsignals CLK stehen und wird dann auf SAFE vermindert. Das
SAFEOUT entspricht dem Signal SAFEIN, der Wechsel von LOW auf
HIGH ist jedoch um "SAFE"-Takte verzögert. Die Verwendung ei
nes Zählers zur Einstellung einer Sicherheitszeit TS ist aus
der DE 197 09 768 C1 bekannt. Hinsichtlich der Einstellung
einer Sicherheitszeit wird die Offenbarung der genannten Pa
tentschrift ausdrücklich in die vorliegende Anmeldung einbe
zogen.
Bei dem in den Fig. 10 und 11 dargestellten Ausführungsbei
spiel werden das Modulatorgrundelement 9 und die Sicherheits
zeit-Schaltung 10 mit demselben Takt versorgt, so daß es hin
sichtlich der Signalauflösung keine Probleme gibt.
Für den Betrieb des in Fig. 5 dargestellten digitalen Pulswei
tenmodulators DPWM sind weitere Steuersignale notwendig, die
die Modulatorausgänge entweder komplett sperren, oder (zum
stromrichtungsabhängigen Schalten der Schaltelemente SE1 bis
SE4) nur jeweils zwei Modulatorausgänge sperren, oder (zum
Abschalten des Stromes ohne Gegenspannung) einen Freilauf
kreis (oberer oder unterer Freilaufbetrieb) schalten, in dem
entweder die Schaltelemente SE1 und SE3 oder die Schaltele
mente SE2 und SE4 eingeschaltet (geschlossen) sind.
An den Ausgängen des Modulatorgrundelementes 9 ist deshalb
nach der Sicherheitszeit-Schaltung 10 eine Modulatorsperre 16
angeordnet. Die Eingangssignale der Modulatorsperre 16 sind
gemäß Fig. 12 SAFEOUT_S1 bis SAFEOUT_S4. Die Ausgangssignale
der Modulatorsperre 16 sind die pulsweitenmodulierten Steuer
signale S1 bis S4 (Ausgangssignale des digitalen Pulsweitenmodulators
DPWM zur Ansteuerung der Schaltelemente SE1 bis
SE4 der Schaltendstufe E). Gesteuert wird die Modulatorsper
re 16 durch das Signal MOD_ON, wobei durch einen LOW-Pegel
alle Ausgänge der Modulatorsperre 16 gesperrt werden. Weiter
hin wird die Modulatorsperre 16 durch die Signale SE2_SE3_ON
sowie SE1_SE4_ON gesteuert. In diesem Fall sperrt ein LOW-
Pegel gleichzeitig die betreffenden Ausgänge für die pulswei
tenmodulierten Steuersignale S2 und S3 oder S1 und S4.
Durch Ermittlung der Stromrichtung kann festgestellt werden,
welche Schaltelemente SE1 bis SE4 der Schaltendstufe E (s.
Fig. 1) keinen Strom führen. Im Beispiel von Fig. 2a bis 2d
sind dies die Schaltelemente SE2 und SE3, so daß diese Schal
telemente durch einen LOW-Pegel am Eingang SE2_SE3_ON der Mo
dulatorsperre 16 gesperrt werden könnten, ohne daß die Funk
tion des digitalen Pulsweitenmodulators DPWM beeinträchtigt
wird.
Zum Spannungsabschalten wird in einen Freilaufkreis geschal
tet. Da vor dem Spannungsabschalten der digitale Pulsweiten
modulator DPWM in Betrieb war und zum Schalten in den oberen
oder unteren Freilaufkreis (Freilaufbetrieb) eventuell ein
Schaltelement gesperrt, ein anderes Schaltelement hingegen
eingeschaltet werden muß, muß beim Schaltvorgang die Sicher
heitszeit tS beachtet werden. Zwischen dem Modulatorgrundele
ment 9 und der Sicherheitszeit-Schaltung 10 ist daher eine
obere Freilaufschaltung 17 (Fig. 13) bzw. eine untere Frei
laufschaltung 18 (Fig. 14) angeordnet.
Die Eingangssignale der Freilaufschaltungen 17 und 18 sind
mit S1_MOD bis S4_MOD und die Ausgangssignale mit SAFEIN_S1
bis SAFEIN_S4 bezeichnet. Mit SOFTSTOP ist das Steuersignal
gekennzeichnet. Ist das Abschaltsignal SOFTSTOP auf LOW-
Pegel, so entsprechen die Signale SAFEIN_Sx den Signalen
Sx_MOD (x = 1, 2, 3, 4). Ist das Abschaltsignal SOFTSTOP jedoch
auf HIGH-Pegel, dann werden bei der Freilaufschaltung 17
(Version oberer Freilaufkreis, Fig. 13) die Ausgangssignale
SAFEIN_S1 und SAFEIN_S3 eingeschaltet und die Ausgangssignale
SAFEIN_S2 und SAFEIN_S4 ausgeschaltet. Umgekehrt verhält es
sich bei der Freilaufschaltung 18 (Version unterer Freilauf
kreis, Fig. 14), die als gleichwertige Alternative verwendet
werden kann.
Fig. 15 zeigt einen digitalen Pulsweitenmodulator für eine
Schaltendstufe E. Der digitale Pulsweitenmodulator DPWM be
steht aus einem Modulatorgrundelement 9, dem Taktgenerator 4,
einer Freilaufschaltung 17 (alternativ dazu eine Freilauf
schaltung 18), vier Sicherheitszeit-Schaltungen 10.1 bis 10.4
und einer Modulatorsperre 16. In einer bevorzugten Ausgestal
tung des erfindungsgemäßen digitalen Pulsweitenmodulators
DPWM weisen die Eingangssignale IN und die invertierten Ein
gangssignale N_IN sowie der Zählerstand Z eine Wortbreite von
mindestens 10 Bit auf. Das Signalwort für die Sicherheitszeit
tS beträgt etwa sieben Bit.
Um eine Reihenschaltung von k Endstufen (s. Fig. 4) mit einem
gleichen Phasenversatz anzusteuern, muß die in Fig. 15 darge
stellte Schaltung eines digitalen Pulsweitenmodulators k-mal
aufgebaut werden. In Fig. 16 ist dies am Beispiel von einer
Reihenschaltung von fünf Endstufen E1 bis E5 erläutert.
Der Zähler des ersten Modulatorgrundelementes 9.1 läuft frei.
Der PRESET-Eingang PR des Modulatorgrundelementes 9.1 ist auf
LOW-Pegel, die PRESET-Eingänge PR der folgenden Modulator
grundelemente 9.2 bis 9.5 sind wie in Fig. 16 dargestellt je
weils mit dem Ausgang NULL des vorherigen Modulatorgrundele
mentes verbunden. Die Eingangssignale PHASE und SAFE sowie
das Taktsignal CLK sind für alle Modulatorgrundelemente 9.1
bis 9.5 gleich. Ebenso kann (muß aber nicht) das Eingangs
signal IN und das invertierte Eingangssignal N_IN für alle
Modulatorgrundelemente 9.1 bis 9.5 gleich sein.
Durch das Eingangssignal PHASE wird der Phasenversatz der
Zähler (bei dem Modulatorgrundelement 9 in Fig. 8 mit 5 bezeichnet)
eingestellt. Wenn der Zähler des ersten Modulator
grundelementes 9.1 das Signal NULL erzeugt, wird der Zähler
des zweiten Modulatorgrundelementes 9.2 auf den Zählerstand
PHASE und "aufwärts zählen" eingestellt. Erzeugt der Zähler
des zweiten Modulatorgrundelementes 9.2 das Signal NULL, so
setzt er den Zähler des dritten Modulatorgrundelementes 9.3
auf den Zählerstand PHASE und "aufwärts zählen". Dies wird so
lange fortgesetzt, bis die Zähler aller Modulatorgrundelemen
te 9.1 bis 9.5 in Phasenlage ausgerichtet sind. Dies ist nach
einem Durchlauf der Fall. Ein Nachstellen ist nur im Fehler
fall erforderlich, da die Zähler aller Modulatorgrundelemente
9.2 bis 9.5 gleich beschaffen sind und mit demselben Takt
laufen. Beträgt die Bitbreite der Zähler n, so ist das Signal
(Wort) PHASE = 2(n+1)/k.
Falls es sich bei der induktiven Last L um eine Gradienten
spule handelt, der Leistungsverstärker also als Gradienten
verstärker ausgeführt ist, werden die Kanäle X, Y und Z benö
tigt. Die in Fig. 16 dargestellte Schaltung ist somit dreimal
notwendig, wobei die Modulatorgrundelemente der zwei weiteren
Schaltungen ohne eigene Zähler auskommen können, da vorteil
hafterweise die Zähler einer Kaskade von Modulatorgrundele
menten weiterverwendet werden können. Ebenso ist das Taktsi
gnal CLK und das Wort SAFE gleich.
Die Eingangssignale IN und die invertierten Eingangssignale
N_IN (s. Modulatorgrundelement 9 in Fig. 8) sind ein Maß für
die Pulsweite (auch als Pulsbreite bezeichnet). Im Falle ei
ner digitalen Vorgabe ist ein "Einsynchronisieren" der Daten
notwendig, damit ein Datenwechsel nicht zufällig während ei
ner Taktflanke stattfindet. Das Einsynchronisieren kann durch
Übernahme der Daten in einen Eingangsspeicher geschehen. Der
Eingangsspeicher wird beschrieben, wenn die Eingangsdaten
stabil sind und eine passende Taktflanke vorhanden ist.
Eine analoge Pulsweitenvorgabe wird von AD-Wandlern in die
digitalen Worte IN bzw. N_IN gewandelt und als Eingangssignale
bzw. invertierte Eingangssignale verwendet. Damit die Ein
gangsdaten stabil sind, ist es von Vorteil, wenn der Wandel
takt der AD-Wandler aus dem Takt des digitalen Pulsweitenmo
dulators DPWM über einen Frequenzteiler abgeleitet wird und
die Daten des AD-Wandlers mit einer Clock-Flanke in den Ein
gangsspeicher geschrieben werden.
Prinzipiell genügt ein AD-Wandler, der aus einem analogen Si
gnal das digitale Eingangssignal IN für den Pulsweitenmodula
tor DPWM erzeugt. Das invertierte digitale Eingangssignal
N_IN für den Pulsweitenmodulator DPWM wird durch Invertieren
aus dem digitalen Eingangssignal IN (s. Fig. 8) gewonnen. Al
ternativ können jedoch auch zwei AD-Wandler vorgesehen sein,
nämlich einer für das digitale Eingangssignal IN, der zweite
für das invertierte digitale Eingangssignal N_IN. Vorausset
zung hierfür ist jedoch, daß ein zweites analoges Signal, das
gegenüber dem ersten analogen Signal invertiert ist, zur Ver
fügung steht, aus dem dann das digitale invertierte Signal
N_IN gewonnen werden kann. In Fig. 17 ist in den Zählerstand Z
des Modulatorgrundelementes 3 bzw. 9 (s. Fig. 6 bzw. Fig. 8)
ein nicht-diskretisiertes (also analoges) Eingangssignal
IN_ana eingetragen. Dieses nicht-diskretisierte Eingangs
signal IN_ana hat die angedeuteten Schnittpunkte SP1 bis SP3
mit dem Zählerstand Z. Bei diesen Schnittpunkten SP1 bis SP3
finden Änderungen des Schaltzustandes der Schaltendstufe E
statt.
In Fig. 18 ist zusätzlich das digitale Eingangssignal IN dar
gestellt, das aus der zeitlichen Diskretisierung des nicht-
diskretisierten Eingangssignals IN_ana durch die begrenzte
Abtastfrequenz des AD-Wandlers entsteht. Man erkennt, daß
sich hier viele Schnittpunkte (in Fig. 18 sind nur die
Schnittpunkte SP1 bis SP4 eingezeichnet) in Folge ergeben
können, die alle den Schaltzustand der Schaltendstufe E ver
ändern. Die Schaltendstufe E wird damit mit einer zu hohen
Taktfrequenz geschaltet.
Um diesen Nachteil zu beseitigen, kann als Option die in Fig.
19 dargestellte Glättungsschaltung 19 verwendet werden. Die
Glättungsschaltung 19 umfaßt einen Eingangsspeicher 20, einen
Komparator 21 sowie einen Zähler 22 und einen nicht darge
stellten Frequenzteiler, der aus CLK den Wandlertakt CLK-W
und den zum Wandlertakt synchronen "LOAD"-Puls zur Verfügung
stellt. Der Komparator 21 weist zwei Eingänge A und B sowie
drei Ausgänge A < B, A = B und A < B auf. Der Zähler 22 weist sechs
Eingänge CLK, LOAD, LOAD_DATA, UP, STOP und DOWN sowie einen
Ausgang auf. Im folgenden wird die Funktionsweise der Glät
tungsschaltung 19 anhand des digitalen Eingangssignals IN be
schrieben. Für das invertierte digitale Eingangssignal N_IN
gelten diese Ausführungen analog.
Dem Eingangsspeicher 20 wird das Eingangssignal IN sowie der
Ladeimpuls LOAD zugeführt. Ist der Ladeimpuls LOAD auf
"HIGH", so speichert der Eingangsspeicher 20 die Daten IN an
der (positiven) Flanke von CLK. Die gespeicherten Daten wer
den im folgenden mit IN_LATCHED bezeichnet. Würden diese Da
ten dem Komparator 6 des Modulatorgrundelementes 3 zugeführt,
so könnte es zu den in Fig. 18 dargestellten Sprüngen kommen.
Die Daten IN_LATCHED werden deshalb über einen ersten Daten
eingang A dem Komparator 21 der Glättungsschaltung 19 zuge
führt. Die Signale IN_LATCHED werden weiterhin auf den Ein
gang LOAD_DATA des Zählers 22 gegeben. Dem zweiten Datenein
gang B des Komparators 21 wird der Zählerstand des Zählers 22
zugeführt. Der Zähler 22 und der Eingangsspeicher 20 haben
dieselbe Wortlänge (Bitbreite). Der Zähler 22 wird im darge
stellten Ausführungsbeispiel vom Taktsignal CLK des Modula
torgrundelementes 3 (s. Z. B. Fig. 6) versorgt. Alternativ da
zu kann der Zähler 22 auch von einem synchronen niedrigeren
Takt eines eigenen Taktgenerators versorgt werden.
Ist der Zählerstand IN_SMOOTH des Zählers 22 kleiner als das
Wort IN_LATCHED, so wird der Zähler 22 zum Hochzählen gesteu
ert (über den Ausgang A < B des Komparators 21 wird ein Signal
auf den Eingang UP des Zählers 22 gegeben). Ist der Zählerstand
größer als IN_LATCHED, so wird der Zähler 22 zum Ab
wärtszählen gesteuert (über den Ausgang A < B des Komparators
21 wird ein Signal auf den Eingang DOWN des Zählers 22 gege
ben). Sind die Daten an den Dateneingängen A und B gleich,
dann wird der Zähler 22 angehalten (über den Ausgang A = B des
Komparators 21 wird ein Signal auf den Eingang STOP des Zäh
lers 22 gegeben). Die Ausgangssignale IN_SMOOTH des Zählers
22 werden dem Komparator 6 des Modulatorgrundelementes 3 (s.
z. B. Fig. 6) anstelle der bisherigen Eingangssignale IN zuge
führt. Somit sind Datensprünge im Eingangssignal IN vermie
den. Wenn sich jedoch das Eingangssignal IN schneller ändert
als der Zähler 22 aufgrund des CLK-Signals zählen kann, so
kann diese schnelle Änderung durch eine zusätzliche Maßnahme
verarbeitet werden. Dazu werden durch den LOAD-Impuls die
bisherigen Daten IN_LATCHED an der CLK-Flanke auf den Ausgang
IN_SMOOTH übertragen. Gleichzeitig werden die Daten IN in den
Eingangsspeicher 20 übernommen. Sie bilden die neuen Daten
IN_LATCHED.
Somit tritt zwar wieder ein Sprung in den Eingangsdaten auf,
dafür ist eine schnelle Reaktion des digitalen Pulsweitenmo
dulators DPWM sichergestellt.
Die Schaltfrequenz des digitalen Pulsweitenmodulators DPWM
ist durch das Taktsignal CLK des Taktgenerators 4 im Modula
torgrundelement 3 bzw. 9 sowie durch die Bitbreite der Zähler
5 bzw. 12 im Modulatorgrundelement 3 bzw. 9 vorgegeben. Ein
Synchronisieren der Schaltfrequenz auf eine bestimmte Fre
quenz ist durch Verändern des CLK-Signals möglich. Der Takt
generator 4 muß dann als steuerbarer Oszillator ausgebildet
sein.
Bei einer gegebenen Bitbreite n der Zähler des Modulator
grundelementes 9 sind 2(n+1) Takte für eine "COUNT UP"-"COUNT
DOWN"-Periode nötig. Die erforderliche Taktfrequenz beträgt
also das 2(n+1)-fache der Schaltfrequenz einer einzelnen
Schaltendstufe. Mit der Bitbreite der Zähler liegt auch die
Bitbreite des Eingangssignals IN fest. Bei einer Bitbreite n
sind 2n verschiedene Zustände des Eingangssignals IN möglich
und damit ebenso viele Zustände der Pulsbreitenmodulation.
Die Auflösung der Ausgangsspannung UA beträgt somit Upst/2n,
wobei mit Upst die Versorgungsspannung bezeichnet ist.
Die vorstehend erläuterten Varianten und Ausgestaltungen des
erfindungsgemäßen Leistungsverstärkers können in weiteren
Ausführungsalternativen anders kombiniert werden, um dadurch
weitere Varianten zu erhalten. Gegenwärtig erachten die Er
finder einen Leistungsverstärker mit einer ungeraden Anzahl
von Schaltendstufen und einem Versatz von 360° geteilt durch
die Anzahl der Schaltendstufen in Verbindung mit einem digi
talen Pulsweitenmodulator als den besten Weg zum Ausführen
der Erfindung. Der Gradientenverstärker (Kaskadenverstärker)
für die Gradientenspulen eines Kernspintomographen wird gemäß
der Erfindung von einem digitalen Pulsweitenmodulator ange
steuert.
Die anhand der Fig. 1 bis 19 erläuterten Ausführungsbeispiele
des erfindungsgemäßen Leistungsverstärkers zeigen, wie ein
digitaler Pulsweitenmodulator prinzipiell aufgebaut werden
kann. Hierzu sind jedoch noch viele weitere Varianten mög
lich. Legt man den digitalen Pulsweitenmodulator für höchste
Taktfrequenzen aus, so kann es vorteilhaft sein, wenn das Si
gnal "NULL" nicht mit dem Signal CLK verknüpft ist, sondern
nur durch eine Verknüpfung des Zählerstandes "000" mit dem
Signal "count up" entsteht, wobei das Signal über ein durch
das CLK-Signal getriggertes Flip-Flop geglättet werden soll
te. Vom Signal PHASE müssen in diesem Fall zwei Takte abgezo
gen werden.
Grundsätzlich ist ein Abgriff jedes beliebigen Zählerstandes
zur Phaseneinstellung möglich, also auch wenn der Zähler auf
"111 . . . 11" steht. Das Wort PHASE muß nur entsprechend ange
paßt werden. Der UP-DOWN-Zähler mit n Bit Breite kann ein n + 1
Bit breiter UP-Zähler sein (kippt von "111 . . . 11" nach
"000 . . . 00"), dessen MSB (Most Significant Bit) mit allen an
deren Bits über je eine Exclusiv-ODER-Schaltung verknüpft
ist. Somit kann ein n-Bit UP-DOWN-Verhalten leicht realisiert
werden. Die Phaseneinstellung kann statt über einen PRESET
mit einem Wort PHASE alternativ dazu auch über einen RESET
erfolgen, der ausgelöst wird, wenn die Zähler einen die Pha
senlage bestimmenden Wert erreichen. Selbstverständlich kön
nen auch alle Pegel invertiert werden. In diesem Fall ist ein
Schaltelement der Schaltendstufe dann ein, wenn der Ausgang
des digitalen Pulsweitenmodulators DPWM auf HIGH liegt.
Ebenso ist es prinzipiell denkbar, die Wirkungen von PRESET
und RESET bei der Sicherheitszeit tS zu vertauschen.
Die in den Fig. 1 bis 18 dargestellten Ausführungsformen des
erfindungsgemäßen Leistungsverstärkers beruhen auf dem Grund
prinzip, daß zur Pulsweitenmodulation ein Zählersignal nötig
ist, das seinen Wert auf und ab verändert und daß dieses Zäh
lersignal mit einem Eingangssignal oder mit zwei Eingangs
signalen verglichen wird. Zur Kaskadierung werden die Zähler
stände phasenverschoben. Ein Eingriff in die Pulsweitenmodu
lation zur Spannungsabschaltung (Freilaufschaltung) muß vor
der Generierung der Sicherheitszeiten tS erfolgen. Die Si
cherheitszeiten tS werden vorzugsweise mit einer Zählerschal
tung erzeugt, deren Taktsignal CLK der Modulatortakt ist.
Die Abschaltung einzelner oder aller Ausgänge des digitalen
Pulsweitenmodulators DPWM erfolgt vorzugsweise direkt an den
Ausgängen. Ein Synchronisieren der Schaltfrequenz ist durch
Ändern des Taktsignals CLK möglich.
Claims (19)
1. Leistungsverstärker, insbesondere Gradientenverstärker
eines Kernspintomographen, mit
wenigstens einer Schaltendstufe (E), deren Leistungsbrüc kenschaltung eine vorgebbare Zahl von Schaltelementen (SE1 bis SE4) aufweist und die an einer potentialfreien Zwi schenkreisspannung anliegt, sowie
wenigstens einem digitalen Pulsweitenmodulator (DPWM), der aus digitalen Eingangssignalen (IN, N_IN) pulsweitenmodu lierte Steuersignale (S1 bis S4) für alle Schaltelemente (SE1 bis SE4) der Leistungsbrückenschaltung generiert, um wenigstens eine Endstufenspannung (UE) gemäß einem Endstu fen-Schalttakt zu erzeugen, und der ein Modulatorgrundele ment (3, 9), beinhaltend einen Zähler (5) und wenigstens einen Komparator (6, 61, 62), umfaßt
dadurch gekennzeichnet, daß der digitale Pulswei tenmodulator (DPWM) eine dem Modulatorgrundelement (3, 9) vorgeschaltete Glättungsschaltung (19) umfaßt.
wenigstens einer Schaltendstufe (E), deren Leistungsbrüc kenschaltung eine vorgebbare Zahl von Schaltelementen (SE1 bis SE4) aufweist und die an einer potentialfreien Zwi schenkreisspannung anliegt, sowie
wenigstens einem digitalen Pulsweitenmodulator (DPWM), der aus digitalen Eingangssignalen (IN, N_IN) pulsweitenmodu lierte Steuersignale (S1 bis S4) für alle Schaltelemente (SE1 bis SE4) der Leistungsbrückenschaltung generiert, um wenigstens eine Endstufenspannung (UE) gemäß einem Endstu fen-Schalttakt zu erzeugen, und der ein Modulatorgrundele ment (3, 9), beinhaltend einen Zähler (5) und wenigstens einen Komparator (6, 61, 62), umfaßt
dadurch gekennzeichnet, daß der digitale Pulswei tenmodulator (DPWM) eine dem Modulatorgrundelement (3, 9) vorgeschaltete Glättungsschaltung (19) umfaßt.
2. Leistungsverstärker nach Anspruch 1, dadurch ge
kennzeichnet, daß die Glättungsschaltung (19)
Mittel zum Erzeugen eines Ausgangssignals (IN_LATCHED) aus wenigstens einem der Eingangssignale (IN, N_IN),
einen UP/DOWN-Zähler (22), der einen Eingang zur Eingabe des Ausgangssignals (IN_LATCHED), wenigstens drei weitere Eingänge, über die entsprechend ein Hochzählen, ein Anhal ten und ein Runterzählen des UP/DOWN-Zählers (22) ansteuer bar sind, sowie einen Ausgang zur Ausgabe eines UP/DOWN- Zähler-Ausgangssignals (IN_SMOOTH), das dem Modulatorgrund element (3, 9) zugeführt ist, aufweist und
einen Komparator (21) umfaßt, der einen Eingang zur Eingabe des Ausgangssignals (IN_LATCHED), einen weiteren Eingang zur Eingabe des UP/DOWN-Zähler-Ausgangssignals (IN_SMOOTH) und wenigstens drei Ausgänge zur Ausgabe von Signalen auf weist, die als Ergebnisse eines Größer-als-Vergleichs, ei nes Ist-gleich-Vergleichs und eines Kleiner-als-Vergleichs der Eingangssignale (IN_LATCHED, IN_SMOOTH) des Komparators (21) den drei weiteren Eingängen des UP/DOWN-Zählers (22) entsprechend zugeführt sind.
Mittel zum Erzeugen eines Ausgangssignals (IN_LATCHED) aus wenigstens einem der Eingangssignale (IN, N_IN),
einen UP/DOWN-Zähler (22), der einen Eingang zur Eingabe des Ausgangssignals (IN_LATCHED), wenigstens drei weitere Eingänge, über die entsprechend ein Hochzählen, ein Anhal ten und ein Runterzählen des UP/DOWN-Zählers (22) ansteuer bar sind, sowie einen Ausgang zur Ausgabe eines UP/DOWN- Zähler-Ausgangssignals (IN_SMOOTH), das dem Modulatorgrund element (3, 9) zugeführt ist, aufweist und
einen Komparator (21) umfaßt, der einen Eingang zur Eingabe des Ausgangssignals (IN_LATCHED), einen weiteren Eingang zur Eingabe des UP/DOWN-Zähler-Ausgangssignals (IN_SMOOTH) und wenigstens drei Ausgänge zur Ausgabe von Signalen auf weist, die als Ergebnisse eines Größer-als-Vergleichs, ei nes Ist-gleich-Vergleichs und eines Kleiner-als-Vergleichs der Eingangssignale (IN_LATCHED, IN_SMOOTH) des Komparators (21) den drei weiteren Eingängen des UP/DOWN-Zählers (22) entsprechend zugeführt sind.
3. Leistungsverstärker nach Anspruch 2, dadurch ge
kennzeichnet, daß der UP/DOWN-Zähler (22) einen weiteren
Eingang aufweist, durch den Daten des Ausgangssignals
(IN_LATCHED) direkt in das UP/DOWN-Zähler-Ausgangssignal
(IN_SMOOTH) übertragbar sind.
4. Leistungsverstärker nach einem der Ansprüche 2 oder 3,
dadurch gekennzeichnet, daß die Mittel zum Erzeugen
des Ausgangssignals (IN_LATCHED) einen Eingangsspeicher (20)
umfassen, der einen Eingang zur Eingabe des Eingangssignals
(IN, N_IN) und einen Ausgang zur Ausgabe des Ausgangssignals
(IN_LATCHED) aufweist.
5. Leistungsverstärker nach einem der Ansprüche 1 bis 4,
dadurch gekennzeichnet,
daß der Zähler (5) des Modulatorgrundelements (3, 9) einen Ausgang zur Ausgabe eines Zählerstandes (Z) aufweist,
daß der Komparator (6, 61, 62) des Modulatorgrundelements (3, 9) einen Eingang zur Eingabe des Zählerstandes (Z), einen weiteren Eingang zur Eingabe eines der digitalen Eingangssignale (IN, N_IN), einen Ausgang (I < Z) zur Ausga be eines binären Signals als Ergebnis eines Kleiner-als- Vergleichs und einen weiteren Ausgang (I < Z) zur Ausgabe eines weiteren binären Signals als Ergebnis eines Größer- als-Vergleichs des Zählerstandes (Z) mit dem digitalen Eingangssignal (IN, N_IN) aufweist, und
daß das Modulatorgrundelement (3, 9) dem Komparator (6, 61, 62) nachgeschaltete Mittel zum Erzeugen der Steuersig nale (S1 bis S4) aus den binären Signalen beinhaltet.
daß der Zähler (5) des Modulatorgrundelements (3, 9) einen Ausgang zur Ausgabe eines Zählerstandes (Z) aufweist,
daß der Komparator (6, 61, 62) des Modulatorgrundelements (3, 9) einen Eingang zur Eingabe des Zählerstandes (Z), einen weiteren Eingang zur Eingabe eines der digitalen Eingangssignale (IN, N_IN), einen Ausgang (I < Z) zur Ausga be eines binären Signals als Ergebnis eines Kleiner-als- Vergleichs und einen weiteren Ausgang (I < Z) zur Ausgabe eines weiteren binären Signals als Ergebnis eines Größer- als-Vergleichs des Zählerstandes (Z) mit dem digitalen Eingangssignal (IN, N_IN) aufweist, und
daß das Modulatorgrundelement (3, 9) dem Komparator (6, 61, 62) nachgeschaltete Mittel zum Erzeugen der Steuersig nale (S1 bis S4) aus den binären Signalen beinhaltet.
6. Leistungsverstärker nach Anspruch 5, dadurch ge
kennzeichnet, daß die dem Komparator (6, 61, 62) des
Modulatorgrundelements (3, 9) nachgeschalteten Mittel wenigs
tens ein Flip-Flop (7, 71, 72) beinhalten.
7. Leistungsverstärker nach einem der Ansprüche 5 oder 6,
dadurch gekennzeichnet, daß die dem Komparator (6,
61, 62) des Modulatorgrundelementes (3, 9) nachgeschalteten
Mittel wenigstens einen Inverter beinhalten.
8. Leistungsverstärker nach einem der Ansprüche 5 bis 7,
dadurch gekennzeichnet, daß das Modulatorgrundele
ment (9) für eine als H-Brücke mit vier Schaltelementen (SE1
bis SE4) ausgebildete Leistungsbrückenschaltung wenigstens
zwei Komparatoren (61, 62) beinhaltet.
9. Leistungsverstärker nach einem der Ansprüche 1 bis 8,
dadurch gekennzeichnet, daß der digitale Pulswei
tenmodulator (DPMW) eine Freilaufschaltung (17, 18) beinhal
tet, die dem Modulatorgrundelement (3, 9) nachgeschaltet ist.
10. Leistungsverstärker nach einem der Ansprüche 1 bis 9,
dadurch gekennzeichnet, daß der digitale Pulswei
tenmodulator (DPMW) je Schaltelement (SE1 bis SE4) der
Schaltendstufe (E) eine Sicherheitszeit-Schaltung (10) bein
haltet, die dem Modulatorgrundelement (3, 9) oder bei vorhan
dener Freilaufschaltung (17, 18) dieser nachgeschaltet ist.
11. Leistungsverstärker nach Anspruch 10, dadurch ge
kennzeichnet, daß die Sicherheitszeit-Schaltung (10)
einen Zähler (12) umfaßt, der die Einschaltzeitpunkte für die
pulsweitenmodulierten Steuersignale (S1 bis S4) jeweils um
eine vorgebbare Anzahl von Zählschritten verzögert.
12. Leistungsverstärker nach einem der Ansprüche 1 bis 11,
dadurch gekennzeichnet, daß der digitale Pulswei
tenmodulator (DPWM) eine Modulatorsperre (16) beinhaltet, die
dem Modulatorgrundelement (3, 9) oder bei vorhandener Sicher
heitszeit-Schaltung (10) dieser nachgeschaltet ist oder bei
vorhandener Freilaufschaltung (17, 18) und nicht vorhandener
Sicherheitszeit-Schaltung (10) der Freilaufschaltung (17, 18)
nachgeschaltet ist.
13. Leistungsverstärker nach einem der Ansprüche 1 bis 12,
dadurch gekennzeichnet, daß der digitale Pulswei
tenmodulator (DPWM) einen Taktgenerator (4) beinhaltet, der
ein vom Modulatorgrundelement (3, 9) sowie von der gegebenen
falls vorhandenen Sicherheitszeit-Schaltung (10) benötigtes
Taktsignal (CLK) bereitstellt.
14. Leistungsverstärker nach Anspruch 13, dadurch ge
kennzeichnet, daß bei mehreren ausgangsseitig in Reihe
geschalteten Schaltendstufen (E1 bis E5) das für alle Modula
torgrundelemente (9.1 bis 9.5) sowie für alle gegebenenfalls
vorhandenen Sicherheitszeit-Schaltungen (10.1 bis 10.4, 10.11
bis 10.14, 10.21 bis 10.24) benötigte Taktsignal (CLK) von
dem Taktgenerator (4) zur Verfügung gestellt wird.
15. Leistungsverstärker nach einem der Ansprüche 1 bis 14,
dadurch gekennzeichnet, daß bei einer analogen
Pulsweitenvorgabe ein Analog-Digital-Wandler eines der digi
talen Eingangssignale (IN, N_IN) für den digitalen Pulswei
tenmodulator (DPWM) erzeugt und daß der digitale Pulsweiten
modulator (DPMW) ein Taktsignal (CLK_W) für den Digital-
Analog-Wandler erzeugt.
16. Leistungsverstärker nach einem der Ansprüche 1 bis 15,
dadurch gekennzeichnet, daß wenigstens zwei Schalt
endstufen (E1 bis Ek) ausgangsseitig derart in Reihe geschal
tet sind, daß sich für den Leistungsverstärker eine Ausgangs
spannung (UA) ergibt, die der Summe der Endstufenspannungen
(UE1 bis UEk) entspricht.
17. Leistungsverstärker nach Anspruch 16, dadurch ge
kennzeichnet, daß die Anzahl (k) der Schaltendstufen (E1
bis Ek) ungerade ist.
18. Leistungsverstärker nach einem der Ansprüche 16 oder 17,
dadurch gekennzeichnet, daß die Schaltendstufen (E1
bis Ek) zu gleichen Teilen und/oder in symmetrischer Weise
zur Ausgangsspannung (UA) beitragen.
19. Leistungsverstärker nach einem der Ansprüche 1 bis 18,
dadurch gekennzeichnet, daß bei jeder Schaltendstu
fe (E1 bis Ek) in jedem Zyklus des Endstufen-Schalttaktes ein
erster Diagonalbetrieb, ein unterer Freilaufbetrieb, ein
zweiter Diagonalbetrieb und ein oberer Freilaufbetrieb erfol
gen.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19857525A DE19857525C2 (de) | 1998-12-14 | 1998-12-14 | Leistungsverstärker |
JP11353573A JP2000236223A (ja) | 1998-12-14 | 1999-12-13 | 電力増幅器 |
US09/460,120 US6671330B1 (en) | 1998-12-14 | 1999-12-13 | Power amplifier |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19857525A DE19857525C2 (de) | 1998-12-14 | 1998-12-14 | Leistungsverstärker |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19857525A1 DE19857525A1 (de) | 2000-06-29 |
DE19857525C2 true DE19857525C2 (de) | 2003-03-06 |
Family
ID=7890962
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19857525A Expired - Fee Related DE19857525C2 (de) | 1998-12-14 | 1998-12-14 | Leistungsverstärker |
Country Status (3)
Country | Link |
---|---|
US (1) | US6671330B1 (de) |
JP (1) | JP2000236223A (de) |
DE (1) | DE19857525C2 (de) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2000070753A1 (en) * | 1999-05-19 | 2000-11-23 | Jam Technologies, Llc | Load compensation technique for reactive impedance transformation amplifier output stage |
DE102006017520B4 (de) | 2006-04-13 | 2012-06-21 | Siemens Ag | Verfahren zum Erzeugen eines Modulatoreingangssignals, digitaler Vormodulator und Modulatorsystem |
JP4535028B2 (ja) * | 2006-06-05 | 2010-09-01 | ヤマハ株式会社 | D級増幅器およびその過電流保護方法 |
JP5032637B2 (ja) * | 2010-07-30 | 2012-09-26 | 株式会社東芝 | 増幅器及びそれを用いた無線送信機 |
US8502539B2 (en) | 2011-03-31 | 2013-08-06 | General Electric Company | Gradient amplifier system |
US8674757B2 (en) * | 2011-11-01 | 2014-03-18 | Neoenergy Microelectronic, Inc. | Switching system and method for control thereof |
DE102016202443B3 (de) * | 2016-02-17 | 2017-05-18 | Siemens Healthcare Gmbh | Schaltungsanordnung, Gradientenverstärker und Verfahren zur Kompensation von Nichtlinearitäten einer Verstärker-Endstufe |
CN109419508B (zh) * | 2017-09-01 | 2022-08-09 | 西门子(深圳)磁共振有限公司 | 实现磁共振条件安全植入物扫描安全的***、装置及方法 |
DE102017219907B3 (de) | 2017-11-09 | 2018-10-18 | Siemens Healthcare Gmbh | Schaltungsanordnung für eine MRT-Anlage, MRT-Anlage und Verfahren zum Betreiben einer MRT-Anlage |
DE102020215382B3 (de) | 2020-12-04 | 2022-02-17 | Siemens Healthcare Gmbh | Verfahren zum Betreiben einer MR-Anlage und MR-Anlage mit verbessertem Schutz vor Kardiostimulation mittels nicht-invertierenden und invertierenden Leistungstreibern |
DE102020216173A1 (de) | 2020-12-17 | 2022-06-23 | Siemens Healthcare Gmbh | Verfahren zum Betreiben einer MR-Anlage und MR-Anlage mit verbessertem Schutz vor Kardiostimulation mit Gradstopeinheit und zwischengeschalteten Sperrschaltern |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4673887A (en) * | 1986-01-03 | 1987-06-16 | Honeywell Inc. | Digital driver for fixed power amplifier |
DE3803583A1 (de) * | 1988-02-06 | 1989-08-17 | Licentia Gmbh | Schaltverstaerker zur digitalen leistungsverstaerkung |
DE3924652A1 (de) * | 1989-07-26 | 1991-01-31 | Telefunken Electronic Gmbh | Pulsbreitenmodulator |
DE4304517A1 (de) * | 1993-02-15 | 1994-08-18 | Siemens Ag | Stromversorgung für vorwiegend induktive Lasten |
DE19619208A1 (de) * | 1996-05-11 | 1997-11-13 | Klugbauer Heilmeier Josef | Digitaler Verstärker |
DE19709767C1 (de) * | 1997-03-10 | 1998-04-23 | Siemens Ag | Verfahren zum Ansteuern mehrerer Schaltendstufen, Ansteuereinrichtung und Leistungsverstärker |
WO1998020608A1 (en) * | 1996-11-06 | 1998-05-14 | Harman International Industries Limited | Improvements in or relating to amplifiers |
DE19709768C1 (de) * | 1997-03-10 | 1998-09-03 | Siemens Ag | Ansteuereinrichtung für eine Schaltendstufe |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4773096A (en) * | 1987-07-20 | 1988-09-20 | Kirn Larry J | Digital switching power amplifier |
DE3822990A1 (de) | 1988-07-07 | 1990-01-11 | Olympia Aeg | Leistungsverstaerker |
US5559467A (en) * | 1995-01-27 | 1996-09-24 | The Regents Of The University Of California | Digital, pulse width modulation audio power amplifier with noise and ripple shaping |
US5712636A (en) * | 1996-07-09 | 1998-01-27 | Quantum Corp. | Pulse-width-modulated digital-to-analog converter with high gain and low gain modes |
US6038265A (en) * | 1997-04-21 | 2000-03-14 | Motorola, Inc. | Apparatus for amplifying a signal using digital pulse width modulators |
DE19824767C2 (de) * | 1998-06-03 | 2000-05-18 | Siemens Ag | Verfahren zum Erzeugen von Steuersignalen für einen Leistungsverstärker und Leistungsverstärker |
-
1998
- 1998-12-14 DE DE19857525A patent/DE19857525C2/de not_active Expired - Fee Related
-
1999
- 1999-12-13 US US09/460,120 patent/US6671330B1/en not_active Expired - Lifetime
- 1999-12-13 JP JP11353573A patent/JP2000236223A/ja not_active Withdrawn
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4673887A (en) * | 1986-01-03 | 1987-06-16 | Honeywell Inc. | Digital driver for fixed power amplifier |
DE3803583A1 (de) * | 1988-02-06 | 1989-08-17 | Licentia Gmbh | Schaltverstaerker zur digitalen leistungsverstaerkung |
DE3924652A1 (de) * | 1989-07-26 | 1991-01-31 | Telefunken Electronic Gmbh | Pulsbreitenmodulator |
DE4304517A1 (de) * | 1993-02-15 | 1994-08-18 | Siemens Ag | Stromversorgung für vorwiegend induktive Lasten |
DE19619208A1 (de) * | 1996-05-11 | 1997-11-13 | Klugbauer Heilmeier Josef | Digitaler Verstärker |
WO1998020608A1 (en) * | 1996-11-06 | 1998-05-14 | Harman International Industries Limited | Improvements in or relating to amplifiers |
DE19709767C1 (de) * | 1997-03-10 | 1998-04-23 | Siemens Ag | Verfahren zum Ansteuern mehrerer Schaltendstufen, Ansteuereinrichtung und Leistungsverstärker |
DE19709768C1 (de) * | 1997-03-10 | 1998-09-03 | Siemens Ag | Ansteuereinrichtung für eine Schaltendstufe |
Also Published As
Publication number | Publication date |
---|---|
DE19857525A1 (de) | 2000-06-29 |
US6671330B1 (en) | 2003-12-30 |
JP2000236223A (ja) | 2000-08-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3158636B1 (de) | Stromrichter und computerprogramm | |
DE19857524C2 (de) | Leistungsverstärker | |
DE19857525C2 (de) | Leistungsverstärker | |
DE112009003584T5 (de) | VERFAHREN UND SYSTEME FüR EINEN DIGITALEN PULSBREITENMODULATOR | |
CH620557A5 (de) | ||
EP0024300A1 (de) | Verfahren zur Pulsbreitensteuerung eines Gleichstrom-Umkehrstellers und Schaltungsanordnung zur Durchführung des Verfahrens | |
DE3306983C2 (de) | ||
DE2306607A1 (de) | Schaltungsanordnung zur ansteuerung einer induktiven last | |
DE19837439C2 (de) | Verfahren und Vorrichtung zum Erzeugen von Ansteuersignalen für eine Leistungsendstufe und Leistungsendstufe | |
DE2514557B2 (de) | Einrichtung zur steuerung der lage des staenderstromvektors einer umrichtergespeisten drehfeldmaschine | |
CH615305A5 (de) | ||
DE2618633C3 (de) | PCM-Decodierer | |
DE2151588A1 (de) | Ruhender Leistungswechselrichter | |
EP0082362B1 (de) | Digitale Stromregelschaltung | |
DE1293206B (de) | Schaltungsanordnung zur Erzeugung von Schwingungen | |
DE2811188C3 (de) | Josephson-Schaltkreis mit automatischer Rückstellung | |
DE3015108A1 (de) | Wechselrichtersystem und -verfahren sowie verfahren zum speisen eines wechselstrommotors | |
DE2461501C2 (de) | Steuereinrichtung für einen impulsbreitenmodulierten Stromrichter | |
EP3039786B1 (de) | Schaltung und verfahren zur erzeugung eines ausgangssignals mit einem variablen tastverhältnis | |
DE19812069A1 (de) | Leistungsverstärker und Verfahren zum Erzeugen von Steuersignalen für einen Leistungsverstärker | |
DE2103276B2 (de) | Dynamisches schieberegister | |
DE2805051C2 (de) | Phasenvergleichs-Schaltanordnung | |
DE102014202077A1 (de) | Digitale Schaltung zur Erzeugung eines pulsweitenmodulierten Signals, insbesondere zur Regelung einer analogen Größe | |
EP0460776A1 (de) | Steuerung für einen Schrittmotor | |
DE60005029T2 (de) | Kostensparende sanftschaltung in parallelgeschalteten schalteranordnungen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8304 | Grant after examination procedure | ||
8364 | No opposition during term of opposition | ||
R081 | Change of applicant/patentee |
Owner name: SIEMENS HEALTHCARE GMBH, DE Free format text: FORMER OWNER: SIEMENS AKTIENGESELLSCHAFT, 80333 MUENCHEN, DE |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |