DE19824208A1 - Fehleranalyseverfahren und zugehörige Vorrichtung - Google Patents

Description

Die vorliegende Erfindung richtet sich auf ein Fehleranalysever­ fahren und eine Fehleranalysevorrichtung. Insbesondere richtet sich die vorliegende Erfindung auf ein Verfahren und eine Vor­ richtung zum Analysieren eines Fehlers (Störung) in einem Halb­ leiterwafer, auf dem eine Mehrzahl von Chips mit einer Mehrzahl von Speicherzellen gebildet sind, und insbesondere auf ein Feh­ leranalyseverfahren (Störungsanalyseverfahren) und eine Vorrich­ tung, die ein Fehlerpunktraster (Fail Bit Map, Fehlerbitraster, Störungspunktraster, im folgenden als ein FBM bezeichnet) ver­ wendet.

Ein der Anmelderin bekanntes Verfahren zum Analysieren eines Fehlers in einem Halbleiterwafer, auf dem eine Mehrzahl von Halbleiterchips mit einer Mehrzahl von Speicherzellen (im allge­ meinen in einer Matrix von Zeilen und Spalten angeordnet) gebil­ det sind, ist dasjenige, das einen Tester verwendet (als ein LSI-Tester bekannt). In diesem Verfahren werden elektrische Cha­ rakteristika (Eigenschaften) aller Speicherzellen in dem Halb­ leiterwafer getestet, und ein darin erfaßter Fehler wird auf dem FBM gezeigt, welches eine Position einer fehlerhaften Speicher­ zelle (Bit) anzeigt, in einem Raum (oder in einer Fläche) die durch Koordinaten mit X-Koordinaten, die sich entlang einer Zei­ lenrichtung erstrecken und Y-Koordinaten, die sich entlang einer Spaltenrichtung erstrecken. Dieses FBM wird zum Schließen auf die Ursache des Fehlers benutzt. Ein fehlerhaftes Bit wird ein Fehlerbit genannt.

Jedoch gibt das FBM nur eine Position des Fehlers und eine In­ formation bezüglich eines elektrisch unnormalen Phänomens, d. h. ein Fehlerphänomen an, beispielsweise wo und was (wie beispiels­ weise ein Leck, eine Unterbrechung und ein Kurzschluß) auftritt. Die Ursache des Fehlers wird nämlich nicht direkt angezeigt. Da­ her ist die Verwendung des FBM nicht genug, um auf einen Fehler in dem Bereich der Herstellung oder der Inspektion (Untersuchung) zu schließen, so daß es nötig ist, die für das Fehlerphänomen in einem Herstellungsprozeß verantwortliche Ursa­ che zu definieren.

Eines der bekannten Verfahren auf der Basis dieser Idee ist in der Japanischen Patentoffenlegungsschrift Nr. JP 06-275688A be­ schrieben. In diesem Verfahren wird ein Defektuntersuchungssy­ stem zum Erhalten eines physikalischen Untersuchungsergebnisses benutzt, wie beispielsweise ein Staubteilchen oder ein Defekt (einen Schaden) auf einer Oberfläche des Halbleiterwafers (im folgenden überall in der Beschreibung allgemein bezeichnet als einen Defekt, der wahrscheinlich die Ursache des Fehlers ist), für jeden Schritt einer Herstellungslinie (d. h. Herstellungs­ schrittfolge) mit einer Mehrzahl von Schritten. Gleichzeitig werden die elektrischen Charakteristika jeder Speicherzelle in dem durch die Herstellungslinie hergestellten Halbleiterwafer durch einen Tester getestet. Dann werden das von diesem Tester­ gebnis erhaltene FBM und das physikalische Untersuchungsergebnis der Position eines Defektes für jeden Schritt verglichen, um zu schließen, welcher Schritt des Herstellungsprozesses einen De­ fekt erzeugt, der die Ursache eines Fehlers sein kann.

Der oben beschriebene Vergleich zwischen dem FBM und dem Unter­ suchungsergebnis wird durch Auffinden eines Defektes gemacht, der innerhalb eines vorbestimmten tolerierbaren Bereiches vor­ handen ist, dessen Zentrum jeder Fehler ist, der zu dem FBM ge­ hört, aus den Defekten, die für jeden Schritt durch das Defek­ tuntersuchungssystem erhalten werden. Falls der tolerierbare Be­ reich eine angemessene Größe aufweist, wird angenommen, daß ein darin vorhandener Defekt die Ursache des Fehlers ist. Unter Be­ zugnahme auf jeden Fehler des FBM wird, wenn die Position des Fehlers in dem FBM näher an der Position des durch das Defektun­ tersuchungssystem erhaltenen Defektes ist, die Möglichkeit grö­ ßer, daß der Defekt die Ursache des Fehlers ist.

Fig. 3 zeigt das FBM, wenn ein zu analysierendes Speicherzellen­ feld in dem Halbleiterwafer aus beispielsweise 100×100 Spei­ cherzellen besteht, und Fig. 4 ist eine Detailansicht, in wel­ cher die Nachbarschaft eines Ursprungs 0 des in Fig. 3 gezeigten FBM gezeigt ist. Der schwarze Abschnitt der Fig. 4 zeigt ein Fehlerbit an. Da die in Fig. 3 gezeigten Daten des FBM eine be­ trächtliche Anzahl bilden, wird ein FBM für eine herkömmliche Analyse benutzt, in dem die Daten komprimiert sind. Fig. 5 zeigt das FBM nach dem Komprimieren des FBM der Fig. 3. In Fig. 5 ist das FBM der Fig. 3 in Blöcke von 10×10 Bits in X- bzw. Y-Richtung unterteilt. Ein Block, welcher ein Fehlerbit aufweist, wird ein Fehlerblock genannt, angezeigt durch den schwarzen Ab­ schnitt der Fig. 5.

Jedoch wenn eine Mehrzahl von Fehlerblöcken wie in der Nachbar­ schaft des Ursprungs 0 der Fig. 5 zusammengedrängt (gruppiert) sind, ist es unmöglich, richtige Koordinaten eines Defektes, der die Ursache eines Fehlers sein wird, zu bestimmen. Dies führt zu einer niedrigen Zuverlässigkeit des Vergleichs zwischen dem Feh­ lerblock und dem Defekt.

Die Aufgabe der vorliegenden Erfindung ist es, ein Fehleranaly­ severfahren und eine Vorrichtung zu erhalten, welche die Genau­ igkeit und Zuverlässigkeit des Vergleichsergebnisses verbessert, während Koordinaten eines Defektes mit hoher Genauigkeit erhal­ ten werden.

Diese Aufgabe wird gelöst durch ein Fehleranalyseverfahren nach Anspruch 1 beziehungsweise eine Fehleranalysevorrichtung nach Anspruch 19.

Weiterbildungen der Erfindung sind in den Unteransprüchen ange­ geben.

Insbesondere weist ein Fehleranalyseverfahren die Schritte auf:

• (a) Erzeugen eines ersten Fehlerrasters, das eine Position eines Fehlerbits in einer Halbleitervorrichtung anzeigt; (b) Erzeugen eines zweiten Fehlerrasters, das eine Position eines Fehler­ blocks in dem ersten Fehlerraster anzeigt, durch Teilen des er­ sten Fehlerrasters in eine Mehrzahl von Blöcken; (c) Auswählen einer Anhäufung (eines Aggregats), die aus mindestens einem der Blöcke besteht, aus dem zweiten Fehlerraster; (d) Analysieren der Halbleitervorrichtung durch Verwenden einer Fläche, die der Anhäufung in dem ersten Fehlerraster entspricht.

Vorzugsweise wird eine Mehrzahl von Fehlermodi vorher (im vor­ aus) gesetzt abhängig von Bedingungen, die Werte, welche auf der Basis einer Größe oder Konfiguration der Anhäufung erhalten wer­ den, und die Anzahl von in der Anhäufung enthaltenen Fehlerbits aufweisen; und mindestens eine der Mehrzahl von Fehlermodi wird vorher als ein Auswahlfehlermodus gesetzt. Das Fehleranalysever­ fahren weist ferner die Schritte auf: (e) Erkennen der Anhäu­ fung, die unter den jeweiligen der Mehrzahl von Fehlermodi fällt, aus dem zweiten Fehlerraster, wobei die Anhäufung des Schritts (c) unter den Auswahlfehlermodus fällt.

Vorzugsweise wird in dem Schritt (d) die Anhäufung, die unter den jeweiligen der Mehrzahl von Fehlermodi fällt, aus der Fläche erkannt.

Vorzugsweise weist die Mehrzahl von Fehlermodi einen in den Schritten (e) und (d) benutzten Fehlermodus auf.

Vorzugsweise werden in dem Schritt (d) die Mehrzahl von Fehler­ modi in einer vorbestimmten Reihenfolge des Vorrangs erkannt.

Vorzugsweise wird ein in dem Schritt (d) benutzter Fehlermodus durch Löschen eines vorbestimmten Fehlermodus aus einer Mehrzahl von in dem Schritt (e) benutzten Fehlermodi erhalten.

Vorzugsweise weist der Schritt (d) ferner den Schritt des Tei­ lens der Fläche in eine Mehrzahl von Blöcken und des Erzeugens eines dritten Fehlerrasters auf, welches einen Gradientenwert anzeigt, der auf der Basis der Anzahl von in jedem der Mehrzahl von Blöcken enthaltenen Fehlerbits erhalten wird.

Vorzugsweise wird in dem Schritt (d) jeder Block in dem dritten Fehlerraster in beispielsweise einem Muster oder einer Farbe ab­ hängig von dem Gradientenwert des Blockes angezeigt.

Vorzugsweise gibt es zwei Arten von Gradientenwerten in dem Schritt (d).

Vorzugsweise wird eine Mehrzahl von Fehlermodi vorher (im vor­ aus) gesetzt abhängig von Bedingungen, welche Werte, die auf der Basis einer Größe oder einer Konfiguration der Anhäufung erhal­ ten werden, und die Anzahl von in der Anhäufung enthaltenen Feh­ lerbits aufweisen; und mindestens einer der Mehrzahl von Fehler­ modi wird vorher (im voraus) als ein Auswahlfehlermodus gesetzt. Das Fehleranalyseverfahren weist ferner den Schritt auf: (e) Er­ kennen der Anhäufung, die unter der jeweiligen der Mehrzahl von Fehlermodi fällt, aus dem zweiten Fehlerraster, wobei die Anhäu­ fung in dem Schritt (c) unter den Auswahlfehlermodus fällt; und in dem Schritt (d) wird die Anhäufung, die unter den jeweiligen der Mehrzahl von Fehlermodi fällt, aus dem dritten Fehlerraster erkannt.

Vorzugsweise wird in dem Schritt (d) ein Fehlermodus der der Fläche entsprechenden Anhäufung verwaltet (behandelt).

Vorzugsweise weist das Fehleranalyseverfahren ferner die Schrit­ te auf: (f) Verwalten (Behandeln) eines in dem Schritt (e) er­ kannten Ergebnisses in einer ersten Datenbank; und (g) Verwalten (Behandeln) eines in dem Schritt (d) erkannten Ergebnisses in einer zweiten Datenbank.

Vorzugsweise weist das Fehleranalyseverfahren ferner den Schritt auf: (h) Verwalten (Behandeln) beider Ergebnisse, die in den Schritten (e) und (d) erkannt sind, in derselben Datenbank.

Vorzugsweise weist das Fehleranalyseverfahren ferner die Schrit­ te auf: (f) Verwalten (Behandeln) eines in dem Schritt (e) er­ kannten Ergebnisses in einer Datenbank; und (g) Verwalten (Behandeln) des erkannten Ergebnisses des Fehlerblocks, der von außen in die Datenbank eingegeben wird.

Vorzugsweise wird in dem Fehleranalyseverfahren in dem Schritt (g) das zweite Fehlerraster in einer Anzeigevorrichtung ange­ zeigt und das erkannte Ergebnis wird durch eine Hindeutungsvor­ richtung eingegeben.

Vorzugsweise werden in dem Fehleranalyseverfahren in dem Schritt (d) Koordinaten eines Defektes, der durch ein Defektuntersu­ chungssystem erfaßt ist, und Koordinaten eines Fehlerbits in der Fläche verglichen, um ein Fehlerbit zu erfassen, welches inner­ halb eines vorher auf der Basis der Koordinaten des Defektes be­ stimmten Bereiches vorhanden ist.

Vorzugsweise werden in dem Schritt (d) Koordinaten eines durch ein Defektuntersuchungssystem erfaßten Defektes und Koordinaten eines Fehlerbits in der Fläche verglichen, um einen Defekt zu erfassen, welcher innerhalb eines vorher auf der Basis von Koor­ dinaten des Fehlerbits bestimmten Bereiches vorhanden ist.

Eine Fehleranalysevorrichtung weist folgendes auf: einen ein er­ stes Fehlerraster erzeugenden Teil zum Erzeugen eines ersten Fehlerrasters, das eine Position eines Fehlerbits in einer Halb­ leitervorrichtung anzeigt; einen ein zweites Fehlerraster erzeu­ genden Teil zum Erzeugen eines zweiten Fehlerrasters, das eine Position eines Fehlerblocks in dem ersten Fehlerraster anzeigt, durch Teilen des ersten Fehlerrasters in eine Mehrzahl von Blöc­ ken; ein Auswahlteil zum Auswählen einer Anhäufung, die aus min­ destens einem Block des zweiten Fehlerrasters besteht; und ein Analyseteil zum Analysieren einer Halbleitervorrichtung durch Verwenden einer der Anhäufung in dem ersten Fehlerraster ent­ sprechenden Fläche.

Nicht das erste Fehlerraster selbst, sondern eine Fläche in dem ersten Fehlerraster, die einer aus mindestens einem Block beste­ henden Auswahlanhäufung entspricht, wird für eine Analyse der Halbleitervorrichtung benutzt. Dies ermöglicht eine Detailanaly­ se, während die Anzahl von Daten der Anhäufung unterdrückt (eingeschränkt) wird.

Eine Detailanalyse (Einzelheitenanalyse) einer Anhäufung, die unter einen Fehlermodus fällt und nötig für eine Analyse im De­ tail ist, wird möglich durch Setzen des Fehlermodus, wie bei­ spielsweise den Blockfehler, als einen Auswahlfehlermodus.

Da er in derselben Weise wie in dem Schritt (e) erkannt wird, kann ein Fehlermodus in der Fläche erkannt werden durch Verwen­ den des in dem Schritt (e) benutzten Programmes.

Ein Fehlermodus in dem zweiten Fehlerraster und derjenige in der Fläche kann getrennt erkannt werden.

Ein Fehlermodus wird in der Reihenfolge des Vorranges erkannt. Dies verhindert eine doppelte Erkennung derselben Anhäufung.

Nur ein Fehlermodus, der eine direkte Ursache eines Fehlers ist, kann erkannt werden, da ein Fehlermodus, welcher nicht die di­ rekte Ursache eines Fehlers ist, wie beispielsweise ein Bitfeh­ ler, oder ein Modus, bei dem es schwierig ist, die Ursache des Fehlers zu bestimmen, wie beispielsweise ein Blockfehler, ge­ löscht wird.

Die Erzeugung des dritten Fehlerrasters verringert die Anzahl von Daten und verkürzt die Verarbeitungszeit für eine Fläche.

Die Blöcke werden in einem Muster oder in Farbe abhängig von den entsprechenden Gradientenwerten angezeigt. Daher kann ein Bedie­ ner auf schnelle und einfache Weise die Ursache des Fehlers ana­ lysieren.

Ein eine große Anzahl von Fehlerbits aufweisender Block bei­ spielsweise kann offensichtlich durch die zwei Arten von Gra­ dientenwerten gefunden werden.

Da er auf dieselbe Weise wie in dem Schritt (e) erkannt wird, kann ein Fehlermodus in der Fläche durch Verwenden des in dem Schritt (e) benutzten Programmes analysiert werden.

Ein Fehlermodus einer der Fläche entsprechenden Anhäufung wird verwaltet (behandelt). Daher kann beispielsweise die Beziehung zwischen der Fläche und dem Fehlermodus der Anhäufung klar defi­ niert werden.

Das in dem Schritt (e) erkannte Ergebnis und das in dem Schritt (d) erkannte Ergebnis werden durch verschiedene Datenbanken ver­ waltet (behandelt). Dies verringert die zu verarbeitende Menge (Verarbeitungslast) in der Datenverwaltung und vergrößert die Verarbeitungsgeschwindigkeit.

Das erkannte Ergebnis kann auf einfache Weise durch Verwalten (Behandeln) beider in den Schritten (e) und (d) erkannten Ergeb­ nisse in derselben Datenbank verwaltet werden.

Im Hinblick auf einen Fehlerblock, welcher nicht in dem Schritt (c) erkannt wurde, kann beispielsweise ein genaues Analyseergeb­ nis durch Verwalten (Behandeln) des von außen eingegebenen er­ kannten Ergebnisses erfaßt (beherrscht, verstanden) werden.

Das Benutzen der Hindeutungsvorrichtung vergrößert die Geschwin­ digkeit beim Eingeben eines Fehlerblocks.

Genaue Koordinaten eines Defektes, der die Ursache eines Fehlers ist, können durch Vergleichen der Koordinaten des Defektes mit Koordinaten eines Fehlerbits in der Fläche definiert werden. Dies vergrößert die Zuverlässigkeit des Vergleiches zwischen dem Defekt und dem Fehlerblock. Ferner wird, falls die Anzahl von Fehlerbits kleiner wird als die Anzahl von Defekten, die Anzahl von für einen Defekt durchgeführten Vergleichen verringert und die Verarbeitungsgeschwindigkeit wird vergrößert.

Genaue Koordinaten eines Defektes, der die Ursache eines Fehlers ist, können durch Vergleichen der Koordinaten des Defektes mit den Koordinaten eines Fehlerbits in der Fläche definiert werden. Dies vergrößert die Zuverlässigkeit des Vergleiches zwischen dem Defekt und dem Fehlerblock. Ferner wird, falls die Anzahl der Fehlerbits kleiner wird als diejenige der Defekte, die Anzahl der für einen Defekt durchgeführten Vergleiche verringert und die Verarbeitungsgeschwindigkeit wird vergrößert.

Der Analyseteil verwendet nicht das erste Fehlerraster selbst, das durch den das erste Fehlerraster erzeugenden Teil erzeugt wird, sondern eine Fläche in dem ersten Fehlerraster, das einer Anhäufung entspricht, welche durch einen Auswahlteil ausgewählt wird und aus mindestens einem Block gebildet ist, für eine Ana­ lyse der Halbleitervorrichtung. Dies macht eine Detailanalyse möglich, während die Anzahl von Daten der Anhäufung unterdrückt (beschränkt) wird.

Weitere Merkmale und Zweckmäßigkeiten ergeben sich aus der fol­ genden Beschreibung von Ausführungsformen der vorliegenden Er­ findung unter Bezugnahme auf die beiliegenden Figuren. Von die­ sen zeigen:

Fig. 1 eine Strukturansicht einer Fehleranalysevorrich­ tung gemäß einer Ausführungsform.

Fig. 2 ein Flußdiagramm, das das Fehleranalyseverfahren gemäß einer ersten Ausführungsform der vorlie­ genden Erfindung darstellt;

Fig. 3 ein Beispiel eines FBM;

Fig. 4 eine Detailansicht in der Nachbarschaft eines Ursprungs 0 des in Fig. 3 gezeigten FBM;

Fig. 5 ein Beispiel eines zweiten Fehlerrasters (Fehlerkarte, FBM);

Fig. 6 ein Flußdiagramm, das einen Algorithmus eines Verfahrens zum Erkennen eines Fehlermodus gemäß der ersten Ausführungsform der vorliegenden Er­ findung darstellt;

Fig. 7-14 Diagramme zum Erklären des Verfahrens zum Erken­ nen des Fehlermodus;

Fig. 15 ein Flußdiagramm eines Verfahrens zum Erkennen einer Fehlerkonfiguration;

Fig. 16 ein Beispiel der Fehlerkonfiguration;

Fig. 17 ein Beispiel einer Auslesefläche gemäß der er­ sten Ausführungsform der vorliegenden Erfindung;

Fig. 18 ein Beispiel des Fehlermodus gemäß einer zweiten Ausführungsform der vorliegenden Erfindung;

Fig. 19 ein Beispiel des Fehlermodus gemäß einer dritten Ausführungsform der vorliegenden Erfindung;

Fig. 20 ein Beispiel eines dritten Fehlerrasters gemäß einer vierten Ausführungsform der vorliegenden Erfindung;

Fig. 21 ein Flußdiagramm für eine Erklärung einer fünf­ ten Ausführungsform der vorliegenden Erfindung;

Fig. 22 ein Anzeigebeispiel des dritten Fehlerrasters gemäß der fünften Ausführungsform der vorliegen­ den Erfindung;

Fig. 23 ein Anzeigebeispiel des dritten Fehlerrasters gemäß einer sechsten Ausführungsform der vorlie­ genden Erfindung;

Fig. 24 ein Flußdiagramm für eine Erklärung einer sieb­ ten Ausführungsform der vorliegenden Erfindung;

Fig. 25 u. 26 Anzeigebeispiele eines Analyseergebnisses gemäß einer achten Ausführungsform der vorliegenden Erfindung;

Fig. 27 eine Strukturansicht der Fehleranalysevorrich­ tung gemäß einer neunten Ausführungsform der vorliegenden Erfindung;

Fig. 28 ein Flußdiagramm, das das Fehleranalyseverfahren gemäß der neunten Ausführungsform der vorliegen­ den Erfindung darstellt;

Fig. 29 ein Flußdiagramm, das das Fehleranalyseverfahren gemäß einer zehnten Ausführungsform der vorlie­ genden Erfindung darstellt;

Fig. 30 ein Flußdiagramm, das das Fehleranalyseverfahren gemäß einer elften Ausführungsform der vorlie­ genden Erfindung darstellt;

Fig. 31 ein Diagramm für eine Erklärung der elften Aus­ führungsform der vorliegenden Erfindung;

Fig. 32 ein Anzeigebeispiel eines Erkennungsergebnisses gemäß der elften Ausführungsform der vorliegen­ den Erfindung;

Fig. 33 ein Diagramm für eine Erklärung einer zwölften Ausführungsform der vorliegenden Erfindung;

Fig. 34 eine schematische Ansicht eines Vergleichs zwi­ schen einer ausgewählten Fläche und einem Defekt gemäß einer dreizehnten Ausführungsform der vor­ liegenden Erfindung;

Fig. 35 eine schematische Ansicht eines Vergleichs zwi­ schen einer ausgewählten Fläche und einem Defekt gemäß einer vierzehnten Ausführungsform der vor­ liegenden Erfindung;

Fig. 36 eine Modifikation gemäß der Ausführungsformen der vorliegenden Erfindung.

1. Erste Ausführungsform

Fig. 1 ist eine Strukturansicht einer Fehleranalysevorrichtung gemäß einer Ausführungsform. In Fig. 1 bezeichnet das Bezugszei­ chen 1a einen LST-Tester zum Testen elektrischer Charakteristika (Eigenschaften) aller Speicherzellen in einer Halbleitervorrich­ tung, wie beispielsweise einer integrierten Schaltung, welche auf einem Halbleiterwafer gebildet ist; 1b bezeichnet ein Defek­ tuntersuchungssystem zum Erfassen eines Defektes auf einer Ober­ fläche des Halbleiterwafers und einer zugehörigen Position; 2 bezeichnet eine EWS (Engineering Work Station, Technischer Ar­ beitsplatzrechner) zur Datenanalyse, welche ein von dem LSI-Tester 1a ausgegebenes Testergebnis und ein von dem Defektunter­ suchungssystem 1b ausgegebenes Untersuchungsergebnis empfängt und die Halbleitervorrichtung auf der Basis dieser Ergebnisse auf einen Fehler hin analysiert. Die EWS 2 zur Datenanalyse weist folgendes auf: ein Gerät 21, eine Anzeigevorrichtung 22 wie beispielsweise einen Bildschirm; eine Maus 23; eine Tastatur 24; und eine Datenbank DB1.

Fig. 2 ist ein Flußdiagramm, das ein Fehleranalyseverfahren ge­ mäß einer ersten Ausführungsform der vorliegenden Erfindung dar­ stellt. Ein Programm mit einem Algorithmus des in Fig. 2 gezeig­ ten Fehleranalyseverfahrens ist auf der EWS 2 zur Datenanalyse vorgesehen, welche wiederum einen Funktionsabschnitt zum Ausfüh­ ren jeden Schrittes S1 bis S6 aus Fig. 2 aufweist. Der Schritt S1 ist ein ein erstes Fehlerraster erzeugender Abschnitt; S2 ist ein ein zweites Fehlerraster erzeugender Abschnitt; S3 ist ein Fehlermoduserkennungsanalyseabschnitt; S4 ist ein Auswahlab­ schnitt; S5 ist ein Detailerkennungsanalyseabschnitt; und S6 ist ein Ausgabeabschnitt.

Als erstes erzeugt das Gerät 21 der EWS zur Datenanalyse Daten, die durch ein FBM gezeigt werden, welches eine Position einer Fehlerspeicherzelle (Bit) auf der Basis eines Testergebnisses anzeigt (Schritt S1). Das im Schritt S1 erzeugte FBM wird ein erstes Fehlerraster genannt.

In Fig. 3 ist das FBM gezeigt, beispielsweise wenn ein Speicher­ zellenfeld, das in dem Halbleiterwafer analysiert werden soll, aus 100×100 Speicherzellen besteht, und Fig. 4 ist eine De­ tailansicht in der Nachbarschaft eines Ursprungs 0 des in Fig. 3 gezeigten FBM. Der schwarze Abschnitt der Fig. 4 zeigt das Feh­ lerbit an. Die folgende Beschreibung wird mit diesem Beispiel gegeben.

Das im Schritt S1 erzeugte erste Fehlerraster wird in m1×n1 Bits in der X- bzw. Y-Richtung geteilt, um ein zweites Fehlerra­ ster zu erzeugen, welches eine Position eines Blockes mit einem Fehlerbit anzeigt (Schritt S2).

Fig. 5 zeigt ein Beispiel des zweiten Fehlerrasters, wenn das erste Fehlerraster der Fig. 3 in Blöcke von 10×10 Bits in der X- bzw. Y-Richtung geteilt ist. Der schwarze Abschnitt der Fig. 5 zeigt den Fehlerblock an. Das Gerät 21 der EWS zur Datenanaly­ se berechnet und verwaltet (behandelt) eine Fehlerrate jeden Blockes. Die Fehlerrate ist das Fehlerverhältnis in einer Flä­ che; zum Beispiel wird die Fehlerrate in einem Block erhalten durch Teilen der Gesamtzahl von Bits in dem Block durch die Ge­ samtzahl von Fehlerbits in dem Block.

Ein ein Fehlerraster bildendes Element, wie beispielsweise ein das erste Fehlerraster bildende Bit und ein das zweite Fehlerra­ ster bildender Block, wird allgemein eine Komponente genannt, und eine fehlerhafte Komponente wird eine Fehlerkomponente ge­ nannt.

Das erste Fehlerraster der Fig. 3 enthält 10 000 Komponenten; und das zweite Fehlerraster der Fig. 5 enthält 100 Komponenten ins­ gesamt. Daher verringert die Umwandlung von dem ersten Fehlerra­ ster in das zweite Fehlerraster die Anzahl von Daten. Eine der­ artige Datenkompression wird Degeneration (Entartung) genannt.

Dann erkennt das Gerät 21 der EWS zur Datenanalyse eine Anhäu­ fung (Aggregat) von Komponenten, welche unter einen vorbestimm­ ten Fehlermodus fallen, aus dem zweiten Fehlerraster, und klas­ sifiziert dieses Erkennungsergebnis gemäß seines Fehlermodus (stuft dieses Erkennungsergebnis gemäß seines Fehlermodus ein) (Schritt S3).

Die Detailbeschreibung des Schrittes S3 wird unter Bezugnahme auf die Fig. 5 bis 14 gegeben. In Fig. 10 bis 13 sind Anhäufun­ gen gezeigt, die aus dem zweiten Fehlerraster der Fig. 5 erkannt und klassifiziert sind.

In Fig. 10 ist eine Anhäufung FB16 von Komponenten gezeigt, die unter einen Fehlermodus eines 1,6k-Bit-Blockfehlers fallen. In Fig. 11 ist eine Anhäufung FLY100 von Komponenten gezeigt, die unter einen Fehlermodus eines 100-Bit-Y-Linienfehlers fallen. In Fig. 12 ist eine Anhäufung FLY50 von Komponenten gezeigt, die unter einen Fehlermodus eines 50-Bit-Y-Linienfehlers fallen. In Fig. 13 ist eine Anhäufung FB1 von Komponenten gezeigt, die un­ ter einen Fehlermodus eines Bitfehlers fallen. In Fig. 14 ist eine Anhäufung FU der verbleibenden Komponenten gezeigt, die un­ ter keinen Fehlermodus fallen.

Eine Anhäufung, welche eine Gruppe einer Mehrzahl von Komponen­ ten ist, die sich in der X- bzw. Y-Richtung erstrecken, ent­ spricht dem Blockfehler; eine Anhäufung einer Mehrzahl von Kom­ ponenten, die in einer sich in die X- oder Y-Richtung erstrec­ kenden geraden Linie angeordnet sind, entsprechen dem Linienfeh­ ler; und eine Anhäufung aus einer unabhängigen Komponente ent­ spricht dem Bitfehler. Die Konfiguration einer derartigen Anhäu­ fung wird allgemein eine Fehlerkonfiguration genannt.

Ein Verfahren zum Erkennen eines Fehlermodus arbeitet wie folgt. Der Fehlermodus wird durch eine Erkennungsregel definiert, wel­ che Bedingungen spezifiziert (bestimmt), die Werte, die auf der Basis einer Größe oder Konfiguration einer Anhäufung erhalten sind, und die in der Anhäufung enthaltenen Anzahl von Fehlerbits aufweisen. Es folgen Beispiele der Erkennungsregel.

Die Erkennungsregel des 1,6k-Bit-Blockfehlers lautet {Größe = 4×4; akzeptierte Rate = 80%}; diejenige des 100-Bit- Y-Linienfehlers lautet {Größe = 1×10; akzeptierte Rate = 70%}; diejenige des 50-Bit-Y-Linienfehlers lautet {Größe = 1×5; ak­ zeptierte Rate = 80%}; diejenige des Bitfehlers lautet {Größe = 1×5; akzeptierte Rate = 100%}; und ein unbekannter Fehler hat keine Bedingung.

Die oben genannte "Größe" bezeichnet die Größe oder Konfigurati­ on einer Anhäufung (Komponenten in der X-Richtung×Komponenten in der Y-Richtung), und die "akzeptierte Rate" bezeichnet die Fehlerrate, d. h. den Wert, der auf der Basis der Anzahl der Feh­ lerbits erhalten ist.

Fig. 6 ist ein Flußdiagramm, das einen Algorithmus des Verfah­ rens zum Erkennen eines Fehlermodus darstellt. Das Gerät 21 der EWS zur Datenanalyse liest die erste Erkennungsregel (Schritt S31). Schritte S33 bis S38 werden wie folgt ausgeführt. Während eine Abtastfläche SA sich zu einer Komponente bewegt, die ein Abtastobjekt wie in Fig. 7 gezeigt sein soll (Schritt S33), wird überprüft, ob ein Block in dieser Abtastfläche mit der Erken­ nungsregel übereinstimmt (Schritt S34). In diesem Vergleich (in dieser Überprüfung der Übereinstimmung) werden die Fehlerrate in der Abtastfläche und die "akzeptierte Rate" verglichen, und falls die Fehlerrate in der Abtastfläche gleich ist oder größer ist als die "akzeptierte Rate", fällt eine Anhäufung von Kompo­ nenten in der Abtastfläche unter einen Fehlermodus der ersten Erkennungsregel (Schritt S35).

Die Anhäufung von Komponenten, die unter den Fehlermodus fallen, wird in der Datenbank DB1 mit ihren Koordinaten und dem Namen des Fehlermodus aufgezeichnet (registriert) (Schritt S37). Nach­ dem die Abtastfläche über alle abzutastenden Flächen bewegt wur­ de, kehrt der Vorgang (Prozeß) zu dem Schritt S31 zurück (Schritt S38).

Auf diese Weise werden die Schritte S31 bis S38 wiederholt. Wenn es keine weitere Erkennungsregel zum Lesen im Schritt S31 gibt, wird der Schritt S3 beendet (Schritt S32).

Ferner wird im Schritt S37 eine Anhäufung von Komponenten, die bereits erkannt sind, aus dem Abtastobjekt ausgeschlossen. Bei­ spielsweise ist das Abtastobjekt nach dem Lesen der Erkennungs­ regel des 100-Bit-Y-Linienfehlers eine Fläche ohne einen durch die unterbrochenen Linien in Fig. 8 angezeigten Teil; und das Abtastobjekt nach dem Lesen der Erkennungsregel des 50-Bit-Y-Linien­ fehlers ist eine Fläche ohne einen durch die unterbroche­ nen Linien in Fig. 9 angezeigten Teil. Da eine Anhäufung von Komponenten, die unter den Fehlermodus fallen und bereits er­ kannt wurden, aus dem Abtastobjekt ausgeschlossen wird, wird dieselbe Anhäufung nicht wieder erkannt. Beispielsweise wird, obwohl Fig. 5 zwei Anhäufungen von in der Y-Richtung angeordne­ ten Fehlerkomponenten aufweist, eine von ihnen als ein Teil des in Fig. 11 gezeigten 100-Bit-Y-Linienfehlers erkannt, und die andere wird als der in Fig. 12 gezeigte 50-Bit-Y-Linienfehler erkannt. Auf diese Weise wird das Erkennen einer Mehrzahl von Fehlermodi in einer vorbestimmten Reihenfolge des Vorrangs (der Priorität) ausgeführt.

In der oben gegebenen Beschreibung erhält der Fehlermodus einer größeren Fehlerkonfiguration Vorrang für das Erkennen durch An­ ordnen der Erkennungsregeln in einer absteigenden Reihenfolge der Fehlerkonfiguration. Um einem Fehlermodus einer kleinen Feh­ lerkonfiguration Vorrang zu geben, werden die Fehlermodi in ei­ ner aufsteigenden Reihenfolge der Fehlerkonfiguration angeord­ net. Ferner wird, um den Vorrang der Erkennung dem Fehlermodus des Bitfehlers zu geben, der Fehlermodus des Bitfehlers an der Spitze der Fehlermodi angeordnet; und um dem Fehlermodus des Li­ nienfehlers den Vorrang der Erkennung zu geben, wird der Fehler­ modus des Linienfehlers an der Spitze der Fehlermodi angeordnet. Wenn der Fehlermodus des Bitfehlers an der Spitze der Fehlermodi angeordnet ist, wird es beispielsweise möglich, einen in einem Blockfehler enthaltenen Bitfehler zu erkennen, was unmöglich ist, wenn der Fehlermodus des Blockfehlers an der Spitze der Fehlermodi angeordnet ist.

Der Vergleich zwischen Fig. 5 und 11 zeigt, daß zwei Komponenten der Anhäufung FLY100 nicht die Fehlerkomponenten sind. Dies kommt vor, weil die Anhäufung, die unter den Fehlermodus fällt, durch die Fehlerrate erkannt wird.

Ferner werden für die Erkennungsregel eines "unbekannten" Feh­ lers die verbleibenden Fehlerkomponenten in dem Abtastobjekt als ein "unbekannter" Fehlermodus erkannt.

Ein Bediener setzt vorher ein Fehlermodus, für den eine Detai­ lanalyse nötig ist, als einen Auswahlfehlermodus am Gerät 21 der EWS zur Datenanalyse. Das Gerät 21 der EWS zur Datenanalyse wählt eine Anhäufung aus, welche unter den Auswahlfehlermodus fällt, als eine Auswahlanhäufung (Schritt S4). Wenn der Auswahl­ fehlermodus der 100-Bit-Y-Linienfehler ist, wird beispielsweise die Anhäufung FLY100 der Fig. 11 die Auswahlanhäufung.

Das Gerät 21 der EWS zur Datenanalyse liest eine Fläche aus (extrahiert eine Fläche), die der Auswahlanhäufung entspricht, als eine Auslesefläche aus dem ersten Fehlerraster. Beispiels­ weise ist die Auslesefläche, die der Anhäufung FLY100 ent­ spricht, die Fläche, die aus den in Fig. 3 gezeigten X-Koordinaten von 89 bis 99 und den Y-Koordinaten von 0 bis 99 ge­ bildet ist. Dann verwendet das Gerät 21 der EWS zur Datenanalyse diese Auslesefläche für die Fehleranalyse der Halbleitervorrich­ tung (Schritt S5).

Ferner verwendet das Gerät 21 der EWS zur Datenanalyse für Feh­ lermodi mit Ausnahme des Auswahlfehlermodus das zweite Fehlerra­ ster im Schritt S3.

Dann zeigt das Gerät 21 der EWS zur Datenanalyse das Verarbei­ tungsergebnis der Schritte S4 und S5 auf der Anzeigevorrichtung 22 an (Schritt S6).

Im Schritt S5 der ersten Ausführungsform wird die Fehlerkonfigu­ ration durch das der Anmelderin bekannte Verfahren erkannt. In diesem Verfahren wird eine Fehlerkonfiguration gelesen (Schritt S51 der Fig. 15) und eine Fehlerkomponente, die der Fehlerkonfi­ guration entspricht, welche von der Auslesefläche gelesen ist, wird erkannt (Schritt S53). Der Vorgang wird beendet, nachdem alle Arten der Fehlerkonfiguration gelesen sind (Schritt S51).

Beispielsweise werden, wenn die Auslesefläche, die der Anhäufung FLY100 entspricht, die Fehlerkomponenten (Fehlerbits in diesem Fall) wie in Fig. 16 gezeigt aufweist, ein Einlinien-Linien­ fehler FLY1, ein Linienfehler FLY2 einer unterbrochenen Linie, ein Zweilinien-Linienfehler FLY3 und ein Drei­ linien-Linienfehler FLY4 als die Fehlerkonfiguration erkannt. Obwohl sie nur als ein Einlinien-Linienfehler aus dem zweiten Fehlerra­ ster erkannt wird, kann die Anhäufung FLY100 als ein Linienfeh­ ler, der aus einer Mehrzahl von Linienfehlern besteht, aus der Auslesefläche erkannt werden. Daher kann unter Verwenden der Auslesefläche das Gerät 21 der EWS zur Datenanalyse den Auswahl­ fehlermodus im Detail erkennen.

Der Effekt der ersten Ausführungsform ist folgender. Falls nur das erste Fehlerraster zur Analyse ohne Verwenden des zweiten Fehlerrasters verwendet wird, ist eine Detailanalyse möglich, aber die Anzahl der zu analysierenden Daten ist erhöht. Anderer­ seits ist, falls das zweite Fehlerraster für die Analyse verwen­ det wird, die Anzahl der Daten verringert, aber eine Detailana­ lyse wird schwierig. Daher wird die Auslesefläche für einen Feh­ lermodus verwendet, für den eine Detailanalyse nötig ist, was eine Detailanalyse möglich macht, während die Anzahl von zu ana­ lysierenden Daten unterdrückt (eingeschränkt) wird.

2. Zweite Ausführungsform

In dem Schritt S5 der ersten Ausführungsform wird die Fehlerkon­ figuration beispielsweise des Linienfehlers aus der Ausleseflä­ che erkannt. In dem Schritt S5 einer zweiten Ausführungsform wird ein Fehlermodus aus der Auslesefläche erkannt unter Verwen­ den eines Algorithmus, der demjenigen des Schrittes S3 ähnlich ist. Die anderen Schritte der zweiten Ausführungsform sind die­ selben wie diejenigen der ersten Ausführungsform.

Das Verfahren zum Erkennen eines Fehlermodus, das als der Schritt S5 benutzt wird, ist dasselbe, wie das in der ersten Ausführungsform beschriebene. Hier kann der in dem Schritt S5 benutzte Fehlermodus von dem in dem Schritt S3 benutzte Fehler­ modus verschieden sein.

Im folgenden sind die Erkennungsregeln genannt, die den in dem Schritt S5 benutzten Fehlermodi entsprechen.

Die Erkennungsregeln der Bitfehler lauten {Größe = 1×1; akzep­ tierte Rate = 100%}, {Größe = 1×2; akzeptierte Rate = 100%} und {Größe = 2×1; akzeptierte Rate = 100%}.

Durch den Schritt S5 der zweiten Ausführungsform wird ein Feh­ lermodus erkannt, der innerhalb der Auslesefläche vorhanden ist. Fig. 18 zeigt eine Anhäufung, die unter den Fehlermodus des aus der Auslesefläche der Fig. 17 erkannten klassifizierten Bitfeh­ lers fällt.

Wenn die akzeptierte Rate 100% beträgt, wird eine Anhäufung aus nur einer Fehlerkomponente, welche größer ist als die Suchflä­ che, aus der Auslesefläche ausgeschlossen. Dies ermöglicht die Erkennung eines unabhängigen Bitfehlers.

Der Effekt der zweiten Ausführungsform besteht darin, daß das Programm vereinfacht werden kann durch Verwenden des Verfahrens zum Erkennen eines Fehlermodus, welches zum Erkennen einer Kom­ ponente aus dem zweiten Fehlerraster in dem Schritt S3 verwendet wird, als einen Algorithmus zum Erkennen einer Komponente aus der Auslesefläche in dem Schritt S5.

3. Dritte Ausführungsform

In dem Schritt S5 der ersten Ausführungsform wird die Fehlerkon­ figuration beispielsweise des Linienfehlers aus der Ausleseflä­ che erkannt. In dem Schritt S5 einer dritten Ausführungsform wird ein Fehlermodus aus der Auslesefläche unter Verwenden eines dem Schritt S3 ähnlichen Verfahrens erkannt. Die anderen Schrit­ te der dritten Ausführungsform sind dieselben wie diejenigen der ersten Ausführungsform.

Das Verfahren zum Erkennen eines Fehlermodus in dem Schritt 55 ist dasselbe wie das in der ersten Ausführungsform beschriebene. Hier kann der in dem Schritt S5 benutzte Fehlermodus von dem in dem Schritt S3 benutzten Fehlermodus verschieden sein.

Es folgt die Erkennungsregel, die einem in dem Schritt S5 be­ nutzten Fehlermodus entspricht.

Die Erkennungsregel eines 40-Bit-Linienfehlers lautet {Größe = 40×1; akzeptierte Rate = 75%}.

Durch den Schritt S5 der dritten Ausführungsform wird der inner­ halb der Auslesefläche vorhandene Fehlermodus erkannt. In Fig. 19 ist eine Anhäufung gezeigt, die unter den Fehlermodus fällt, welcher dem aus der Auslesefläche der Fig. 17 erkannten und klassifizierten Linienfehler entspricht.

Der Effekt der dritten Ausführungsform besteht darin, daß das Programm vereinfacht werden kann durch Verwenden des Verfahrens zum Erkennen eines Fehlermodus, welcher zum Erkennen einer Kom­ ponente aus dem zweiten Fehlerraster in dem Schritt S3 benutzt wird, als einen Algorithmus zum Erkennen einer Komponente aus der Auslesefläche in dem Schritt S5.

Ferner wird, im Hinblick auf einen Fehlermodus in der in dem Schritt S5 benutzten Erkennungsregel, ein Fehlermodus, welcher nicht direkt die Ursache eines Fehlers sein kann, aus den Feh­ lermodi in der in dem Schritt S3 benutzten Erkennungsregel ge­ löscht (gestrichen). Daher kann nur ein Fehlermodus erkannt wer­ den, der eine direkte Ursache eines Fehlers sein kann. Zum Bei­ spiel ist der Fehlermodus in der in dem Schritt S5 benutzten Er­ kennungsregel nur der Linienfehler, da der Bitfehler und der Blockfehler gelöscht sind, so daß nur der Linienfehler, der eine direkte Ursache eines Fehlers sein wird, erkannt werden kann.

4. Vierte Ausführungsform

In dem Schritt S5 der ersten Ausführungsform wird die Fehlerkon­ figuration beispielsweise des Linienfehlers aus der Ausleseflä­ che erkannt. In dem Schritt S5 einer vierten Ausführungsform wird ein drittes Fehlerraster aus der Auslesefläche erzeugt. Die anderen Schritte der vierten Ausführungsform sind dieselben wie diejenigen der ersten Ausführungsform.

Der Schritt S5 der vierten Ausführungsform ist folgender. Zuerst liest das Gerät 21 der EWS zur Datenanalyse eine Fläche aus, die einer ausgewählten Anhäufung aus dem ersten Fehlerraster ent­ spricht, als eine Auslesefläche, welche dann in Blöcke von m2×n2 Bits in der X- bzw. Y-Richtung geteilt wird. Das Gerät 21 der EWS zur Datenanalyse berechnet ferner einen Gradienten­ wert auf der Basis der Anzahl von Fehlerbits in jedem Block und erzeugt das dritte Fehlerraster, das den Gradientenwert jeden Blockes anzeigt.

Fig. 20 zeigt ein Beispiel des dritten Fehlerrasters. In Fig. 20 ist die in Fig. 17 gezeigte Auslesefläche in Blöcke von 5×5 Bits in der X- bzw. Y-Richtung geteilt. Die Zahl jeden Blockes in Fig. 20 zeigt den Gradientenwert an. In diesem Beispiel ist der Gradientenwert gleich der Anzahl von Fehlerspeicherzellen in dem Block. Daher ist der Block in verschiedene Stufen (Niveaus, 25 Stufen in Fig. 20) auf der Basis der Anzahl der Fehlerspei­ cherzellen geteilt und wird durch diese Stufen erkannt.

Der Effekt der vierten Ausführungsform besteht darin, daß, da die Anzahl von Daten durch Umwandeln der Auslesefläche in das dritte Fehlerraster verringert ist, die Verarbeitungszeit für die Auslesefläche verringert werden kann.

5. Fünfte Ausführungsform

Eine fünfte Ausführungsform richtet sich auf eine Anzeige des in der vierten Ausführungsform erzeugten dritten Fehlerrasters.

Fig. 21 ist ein Flußdiagramm, das das Detail des Schrittes S5 der fünften Ausführungsform darstellt. Zuerst wird, wie in der vierten Ausführungsform beschrieben ist, das dritte Fehlerraster erzeugt (Schritt S531 der Fig. 21). Dann wird das dritte Fehler­ raster auf der Anzeigevorrichtung 22 in verschiedenen Farben oder Mustern, abhängig von den Gradientenwerten oder der zugehö­ rigen Kombination angezeigt, so daß der Gradientenwert jeden Blocks visuell (sichtbar) unterschieden werden kann (Schritt S532).

Zum Beispiel wird das dritte Fehlerraster der Fig. 20 derart an­ gezeigt, daß jeder Block durch seine Farbe wie in Fig. 22 ge­ zeigt unterschieden werden kann. In Fig. 22 sind die Gradienten­ werte der entsprechenden Blocks in drei Stufen (abhängig von der Anzahl von Fehlerspeicherzellen: 0-10, 11-12 oder 21-25) geteilt und in verschiedenen Farben angezeigt. Die Farbe jeden Blocks wird dicker (intensiver) wenn die Anzahl von Fehlerspeicherzel­ len steigt.

Der Effekt der fünften Ausführungsform besteht darin, daß, da die Anzahl von Fehlerspeicherzellen in jedem Block visuell auf einer Anzeige unterschieden werden kann, ein Bediener auf schnelle und leichte Weise die Ursache des Fehlers analysieren kann.

6. Sechste Ausführungsform

In einer sechsten Ausführungsform werden die in der vierten oder fünften Ausführungsform verwendeten Gradientenwerte in zwei Stu­ fen geteilt.

In Fig. 23 ist gezeigt, daß das dritte Fehlerraster der in Fig. 17 gezeigten Auslesefläche in zwei verschiedenen Farben ange­ zeigt ist. Der schwarze Block der Fig. 23 zeigt einen Block an, welcher Fehlerspeicherzellen aufweist, deren Anzahl gleich oder größer ist als ein vorbestimmter Schwellenwert (21 in diesem Fall), während der weiße Block einen Block anzeigt, welche die Fehlerzellen aufweist, deren Anzahl kleiner ist als der Schwel­ lenwert. Es gibt nämlich zwei Arten von Gradientenwerten für die entsprechenden Blocks in dem dritten Fehlerraster, abhängig da­ von, ob die Anzahl von Fehlerbits in jedem Block größer ist als ein vorbestimmter Schwellenwert oder nicht.

Der Effekt der sechsten Ausführungsform besteht darin, daß der Fehlerblock offensichtlich gefunden werden kann durch Teilen der Blocks in zwei Stufen auf der Basis eines vorbestimmten Schwel­ lenwertes.

7. Siebte Ausführungsform

In einer siebten Ausführungsform wird ein Fehlermodus aus dem dritten Fehlerraster erkannt, welches in zwei Stufen in der sechsten Ausführungsform geteilt ist, durch Verwenden eines Ver­ fahrens, daß demjenigen des Schrittes S3 ähnlich ist. Fig. 24 ist ein Flußdiagramm, daß das Detail des Schritts S7 der siebten Ausführungsform darstellt. Ein Schritt S5311 der Fig. 24 ist der Vorgang des Teilens von Blöcken in zwei Stufen wie in der sech­ sten Ausführungsform beschrieben; ein Schritt S533 ist der Vor­ gang des Erkennens eines Fehlermodus aus dem in zwei Stufen ge­ teilten dritten Fehlerraster; und die Stufen S531 bzw. S532 ent­ sprechen denjenigen der Fig. 21. Das Verfahren zum Erkennen ei­ nes Fehlermodus, das in dem Schritt S533 verwendet wird, ist dasselbe wie das in der ersten Ausführungsform beschriebene.

Hier kann der in dem Schritt S533 verwendete Fehlermodus ver­ schieden sein von dem in dem Schritt S3 verwendeten Fehlermodus.

Der Effekt der siebten Ausführungsform besteht darin, daß der Fehlermodus in dem dritten Fehlerraster durch Teilen des dritten Fehlerrasters in zwei Stufen erkannt werden kann.

8. Achte Ausführungsform

In einer achten Ausführungsform wird ein Analyseergebnis, das durch das Verwenden der Auslesefläche in dem Schritt S5 der Fig. 2 erhalten ist, zusammen mit dem Namen eines der Auslesefläche entsprechenden Fehlermodus verwaltet, so daß der Name des Feh­ lermodus zu dem Analyseergebnis als eine Eigenschaftsinformation hinzugefügt wird. Der Fehlermodus wird in dem Schritt S3 er­ kannt.

Wenn die in Fig. 17 gezeigte Auslesefläche in dem Schritt S5 verwendet wird, wird zum Beispiel das durch das Verwenden dieser Auslesefläche erhaltene Analyseergebnis zusammen mit dem in dem Schritt S3 erkannten 1,6k-Bit-Blockfehler verwaltet (behandelt).

Der Effekt der achten Ausführungsform besteht darin, daß auf einfache Weise bestimmt werden kann, unter welchen der Fehlermo­ di in dem zweiten Fehlerraster die Auslesefläche fällt, durch Verwalten des durch das Benutzen der Auslesefläche erhaltenen Analyseergebnises zusammen mit dem Namen des in dem Schritt S3 erkannten Fehlermodus. In Fig. 25 und 26 sind Anzeigebeispiele des Analyseergebnisses gezeigt. Der Vergleich zwischen der Fig. 25 und der Fig. 26 ergibt, daß durch Anzeigen der Eigen­ schaftsinformation der Daten in dem Feld der degenerierten Er­ kennungsmodi klar wird, ob der in dem Feld der Fehlermodi ange­ zeigte Fehlermodus oder der Fehlermodus des zweiten Fehlermodus der Fehlermodus der Auslesefläche ist.

9. Neunte Ausführungsform

Fig. 27 ist eine Strukturansicht der Fehleranalysevorrichtung gemäß einer neunten Ausführungsform der vorliegenden Erfindung. Diese Fehleranalysevorrichtung wird durch Hinzufügen einer Da­ tenbank DB2 zu der Fehleranalysevorrichtung der Fig. 1 erhalten.

Fig. 28 ist ein Flußdiagramm, das das Fehleranalyseverfahren ge­ mäß der neunten Ausführungsform der vorliegenden Erfindung dar­ stellt. Das in dem Schritt S3 erkannte Ergebnis wird in einem Schritt S61 angezeigt und zum Verwalten (Behandeln) in der Da­ tenbank DB1 in dem Schritt S71 gespeichert. Andererseits wird das in dem Schritt S5 erkannte Ergebnis in dem Schritt S62 ange­ zeigt und zum Verwalten in der Datenbank DB2 in dem Schritt S72 gespeichert. Die anderen Schritte sind dieselben wie diejenigen der Fig. 2.

Die Datenbank DB2 verwaltet (behandelt) nämlich das durch Ver­ wenden der Auslesefläche erhaltene Analyseergebnis; und die Da­ tenbank DB1 verwaltet (behandelt) das durch das zweite Fehlerra­ ster erhaltene Analyseergebnis.

Der Effekt der neunten Ausführungsform besteht darin daß, da die Analyseergebnisse, die durch Verwenden der Auslesefläche bzw. des zweiten Fehlerrasters erhalten sind, getrennt verwaltet (behandelt) werden, die Verarbeitungsbelastung in der Datenver­ waltung verringert und die Verarbeitungsgeschwindigkeit erhöht werden kann.

10. Zehnte Ausführungsform

Fig. 29 ist ein Flußdiagramm, das das Fehleranalyseverfahren ge­ mäß einer zehnten Ausführungsform der vorliegenden Erfindung darstellt. Das in dem Schritt S3 oder S5 erkannte Ergebnis wird in einem Schritt S6 angezeigt und zum Verwalten (Behandeln) in der Datenbank DB1 in dem Schritt S7 gespeichert. Die anderen Schritte sind dieselben wie diejenigen der Fig. 2.

Die Datenbank DB1 verwaltet nämlich beide Analyseergebnisse, die durch Verwenden der Auslesefläche bzw. des zweiten Fehlerrasters erhalten sind.

Der Effekt der zehnten Ausführungsform besteht darin, daß, da sie durch eine Datenbank DB1 verwaltet werden, beide Analyseer­ gebnisse, die durch Verwenden der Auslesefläche bzw. des zweiten Fehlerrasters erhalten sind, auf einfache Weise verwaltet werden können. Insbesondere ist, wenn die Auslesefläche einen Blockfeh­ ler aufweist und weiter der Fehlermodus in dieser Auslesefläche in dem Schritt S5 beispielsweise ein Linienfehler oder ein Bit­ fehler ist, dessen Ursache auf leichte Weise analysiert werden kann, nur ein Zugriff auf die Datenbank DB1 ausreichend, um eine wesentliche Information für ein Analyse der Ursache des Fehlers zu erhalten.

11. Elfte Ausführungsform

Wie in Fig. 14 gezeigt ist, gibt es in einigen Fällen eine An­ häufung FU, die aus den verbleibenden Fehlerkomponenten besteht, welche unter keinen Fehlermodus fallen. Gemäß einer elften Aus­ führungsform, falls ein Bediener das erkannte Ergebnis überar­ beiten will (Schritt S8 der Fig. 30), spezifiziert der Bediener diesem Aggregat FU und gibt es ein und gibt ferner den Namen des Fehlermodus ein (Schritt S9). Dann wird zusammen mit dem nach der Überarbeitung erkannten Ergebnis das in dem Schritt S3 oder S5 erkannte Ergebnis zur Verwaltung in der Datenbank DB1 gespei­ chert (Schritt S7).

In dem Schritt S5, wie in Fig. 30 gezeigt ist, liefert ein Be­ diener Koordinaten (X1, Y1) und (X2, Y1) von der Tastatur 24, um ein Linienfehler der Anhäufung FU in der X-Richtung einzugeben und ferner ein "300-Bit-X-Linienfehler" als einen Namen des Feh­ lermodus einzugeben. In Fig. 32 ist ein Beispiel des nach dem Überarbeiten erkannten Ergebnisses gezeigt.

Der Effekt der elften Ausführungsform besteht darin, daß das Analyseergebnis auf genaue Weise beherrscht (oder erfaßt) werden kann durch Eingeben der verbleibenden Fehlerkomponenten, welche nicht unter einen Fehlermodus fallen, und deren Fehlermodus.

12. Zwölfte Ausführungsform

Während sie von der Tastatur 24 in der elften Ausführungsform eingegeben werden, werden die Fehlerkomponenten gemäß einer zwölften Ausführungsform von einer Hindeutungsvorrichtung wie beispielsweise die Maus 23 spezifiziert und eingegeben. Zum Bei­ spiel wird ein zweites Fehlerraster auf der Anzeigevorrichtung 22 wie in Fig. 33 gezeigt angezeigt, und ein Bediener bewegt ei­ nen Cursor (Positionszeiger) 231 unter Verwenden der Maus zum Spezifizieren und Eingeben eines Fehlerblocks. Dies vereinfacht die Eingabe des erkannten Ergebnisses der Fehlerkomponenten und vergrößert die Eingabegeschwindigkeit.

13. Dreizehnte Ausführungsform

Da die richtigen Koordinaten eines Defekts für den Blockfehler nicht bestimmt werden können, wurde ein Defekt und ein Blockfeh­ ler bis jetzt nicht verglichen.

In einer dreizehnten Ausführungsform werden Koordinaten eines durch das Defektuntersuchungssystem 1b in dem Schritt S5 erfaß­ ten Defektes mit Koordinaten eines Fehlerbits in der Ausleseflä­ che verglichen, um ein Fehlerbit zu erfassen, welches innerhalb des vorher auf der Basis der Koordinaten des Defektes bestimmten Bereiches vorhanden ist.

Fig. 34 ist eine schematische Ansicht eines Vergleichs zwischen der Auslesefläche und des Defektes gemäß der dreizehnten Ausfüh­ rungsform. Wie in Fig. 34 gezeigt ist, wird der Bitfehler, der innerhalb eines vorher bestimmten Abstandes T von den Koordina­ ten des Defektes vorhanden ist, erfaßt. Es wird angenommen, daß ein Bitfehler F1 innerhalb dieses Bereiches durch einen Defekt P1 erzeugt ist, und ein Bitfehler F2 außerhalb dieses Bereiches nicht durch den Defekt P1 erzeugt ist.

Der Effekt der dreizehnten Ausführungsform besteht darin, daß sogar für den Blockfehler die richtigen Koordinaten eines Defek­ tes, der die Ursache eines Fehlers sein wird, bestimmt werden können durch Vergleichen der Auslesefläche, die diesem Blockfeh­ ler und dem Defekt entspricht. Dies vergrößert die Zuverlässig­ keit des Vergleiches zwischen der Auslesefläche und dem Defekt.

14. Vierzehnte Ausführungsform

In einer vierzehnten Ausführungsform werden die Koordinaten ei­ nes durch das Defektuntersuchungssystem 1b in dem Schritt S5 er­ faßten Defektes mit Koordinaten eines Fehlerbits in der Auslese­ fläche verglichen, um einen Defekt zu erfassen, der innerhalb eines vorher auf der Basis der Koordinaten des Fehlerbits be­ stimmten Bereiches vorhanden ist.

Fig. 35 ist eine schematische Ansicht eines Vergleiches zwischen der Auslesefläche und dem Defekt gemäß der vierzehnten Ausfüh­ rungsform. Wie in Fig. 35 gezeigt ist, wird ein Defekt erfaßt, der innerhalb eines vorher bestimmten Abstandes T von Koordina­ ten eines Linienfehlers F3 vorhanden ist. Es wird angenommen, daß ein Defekt P1 innerhalb dieses Bereiches die Ursache des Li­ nienfehlers F3 ist und ein Defekt P2 außerhalb dieses Bereiches nicht die Ursache des Linienfehlers F3 ist.

Der Effekt der vierzehnten Ausführungsform besteht darin, daß sogar für den Blockfehler die richtigen Koordinaten eines Defek­ tes, der die Ursache eines Fehlers ist, bestimmt werden kann durch Vergleichen der Auslesefläche, die diesem Blockfehler und dem Defekt entspricht. Dies vergrößert die Zuverlässigkeit des Vergleiches zwischen der Auslesefläche und dem Defekt.

15. Modifikation

Es ist günstig, einige der ersten bis vierzehnten Ausführungs­ form zu kombinieren. In Fig. 36 ist ein Fall gezeigt, in dem ei­ nige der ersten bis vierzehnten Ausführungsformen kombiniert sind. In Fig. 36 wird das Detail in einem Schritt S51 durch das Verwenden des dritten Fehlerrasters erkannt, welches in einer der fünften bis achten Ausführungsform gezeigt ist, und das zu­ gehörige Ergebnis wird in einem Schritt S621 ausgegeben. In ei­ nem Schritt S52 wird das dritte Fehlerraster nicht für eine De­ tailerkennung benutzt. Das Detail wird nämlich mit dem Verfahren erkannt, welches in einer der ersten bis dritten Ausführungsform beschrieben ist, und das zugehörige Ergebnis wird in dem Schritt S622 ausgegeben. Die anderen Schritte sind dieselben wie dieje­ nigen der neunten Ausführungsform. Ein Bediener bestimmt vorher, welcher der Schritte S51 oder S52 benutzt wird.

Claims (19)

1. Fehleranalyseverfahren mit den Schritten

• (a) Erzeugen eines ersten Fehlerrasters, das eine Position eines Fehlers in einer Halbleitervorrichtung anzeigt,
• (b) Erzeugen eines zweiten Fehlerrasters, das eine Position ei­ nes Fehlerblocks in dem ersten Fehlerraster anzeigt, durch Tei­ len des ersten Fehlerrasters in eine Mehrzahl von Blöcken,
• (c) Auswählen einer Anhäufung, die aus mindestens einem der Blöcke besteht, aus dem zweiten Fehlerraster, und
• (d) Analysieren der Halbleitervorrichtung unter Verwenden einer Fläche, die der Anhäufung in dem ersten Fehlerraster entspricht.

2. Fehleranalyseverfahren nach Anspruch 1, bei dem
eine Mehrzahl von Fehlermodi vorher abhängig von Bedingungen, die auf der Basis einer Größe oder einer Konfiguration der An­ häufung erhaltene Werte und die Anzahl von in der Anhäufung ent­ haltenen Fehlerbits aufweisen, gesetzt werden, und
mindestens einer der Mehrzahl von Fehlermodi vorher als ein Aus­ wahlfehlermodus gesetzt wird,
wobei das Fehleranalyseverfahren den Schritt

• (e) Erkennen der Anhäufung, die unter den jeweiligen der Mehr­ zahl von Fehlermodi fällt, aus dem zweiten Fehlerraster, wobei die Anhäufung des Schrittes (c) unter den Auswahlfehlermo­ dus fällt, aufweist.

3. Fehleranalyseverfahren nach Anspruch 2, bei dem in dem Schritt (d) die unter den jeweiligen der Mehrzahl von Fehlermodi fallende Anhäufung aus der Fläche erkannt wird.

4. Fehleranalyseverfahren nach Anspruch 2 oder 3, bei dem die Mehrzahl von Fehlermodi einen in den Schritten (e) und (d) benutzten Fehlermodus aufweist.

5. Fehleranalyseverfahren nach einem der Ansprüche 2 bis 4, bei dem in dem Schritt (d) die Mehrzahl von Fehlermodi in einer vorbe­ stimmten Reihenfolge des Vorranges erkannt werden.

6. Fehleranalyseverfahren nach einem der Ansprüche 1 bis 5, bei dem ein in dem Schritt (d) benutzter Fehlermodus durch Löschen eines vorbestimmten Fehlermodus aus einer Mehrzahl von in dem Schritt (e) benutzten Fehlermodi erhalten wird.

7. Fehleranalyseverfahren nach einem der Ansprüche 1 bis 6, bei dem der Schritt (d) den Schritt des Teilens der Fläche in eine Mehr­ zahl von Blöcken und Erzeugens eines dritten Fehlerrasters, das einen Gradientenwert anzeigt, welcher auf der Basis der Anzahl von in jedem der Mehrzahl von Blöcken enthaltenen Fehlerbits er­ halten wird, aufweist.

8. Fehleranalyseverfahren nach Anspruch 7, bei dem in dem Schritt (d) jeder Block in dem dritten Fehlerraster ab­ hängig von dem Gradientenwert des Blocks angezeigt wird.

9. Fehleranalyseverfahren nach Anspruch 8, bei dem jeder Block in dem dritten Fehlerraster in einem Muster oder einer Farbe angezeigt wird.

10. Fehleranalyseverfahren nach einem der Ansprüche 7 bis 9, bei dem es zwei Arten von Gradientenwerten in dem Schritt (d) gibt.

11. Fehleranalyseverfahren nach einem der Ansprüche 7 bis 10, bei dem
eine Mehrzahl von Fehlermodi vorher abhängig von Bedingungen, die auf der Basis einer Größe oder einer Konfiguration der An­ häufung erhaltene Werte und die Anzahl von in der Anhäufung ent­ haltenen Fehlerbits aufweisen, gesetzt werden, und
mindestens einer der Mehrzahl von Fehlermodi vorher als ein Aus­ wahlfehlermodus gesetzt wird,
wobei das Fehleranalyseverfahren den Schritt

• (e) Erkennen der Anhäufung, die unter den jeweiligen der Mehr­ zahl von Fehlermodi fällt, aus dem zweiten Fehlerraster, wobei die Anhäufung des Schrittes (c) unter den Auswahlfehlermo­ dus fällt, aufweist, und
  in dem Schritt (d) die unter den jeweiligen der Mehrzahl von Fehlermodi fallende Anhäufung aus dem dritten Fehlerraster er­ kannt wird.

12. Fehleranalyseverfahren nach einem der Ansprüche 1 bis 11, bei dem in dem Schritt (d) ein Fehlermodus der der Fläche entsprechenden Anhäufung behandelt wird.

13. Fehleranalyseverfahren nach einem der Ansprüche 2 bis 12, mit den Schritten

• (f) Behandeln eines in dem Schritt (e) erkannten Ergebnisses in einer ersten Datenbank (DB1), und
• (g) Behandeln eines in dem Schritt (d) erkannten Ergebnisses in einer zweiten Datenbank (DB2)

14. Fehleranalyseverfahren nach einem der Ansprüche 2 bis 12 mit dem Schritt

• (h) Behandeln beider in den Schritten (e) und (d) erkannten Er­ gebnisse in derselben Datenbank.

15. Fehleranalyseverfahren nach einem der Ansprüche 2 bis 12, mit den Schritten

• (f) Behandeln eines in dem Schritte (e) erkannten Ergebnisses in einer Datenbank (DB1) und
• (g) Behandeln des erkannten Ergebnisses eines von außen eingege­ benen Fehlerblocks in der Datenbank (DB1).

16. Fehleranalyseverfahren nach einem der Ansprüche 12 bis 15, bei dem in dem Schritt (g) das zweite Fehlerraster auf einer Anzeigevor­ richtung (22) angezeigt wird, und das erkannte Ergebnis durch eine Vorrichtung (23) zum Hindeuten eingegeben wird.

17. Fehleranalyseverfahren nach einem der Ansprüche 1 bis 16, bei dem in dem Schritt (d) Koordinaten eines durch ein Defektuntersu­ chungssystem (1b) erfaßten Defektes und Koordinaten eines Feh­ lerbits in der Fläche verglichen werden zum Erfassen eines Feh­ lerbits, das innerhalb eines vorher bestimmten Bereiches vorhan­ den ist, auf der Basis der Koordinaten des Defektes.

18. Fehleranalyseverfahren nach einem der Ansprüche 1 bis 17, bei dem in dem Schritt (d) Koordinaten eines durch ein Defektuntersu­ chungssystem (1b) erfaßten Defektes und Koordinaten eines Feh­ lerbits in der Fläche verglichen werden zum Erfassen eines De­ fektes, der innerhalb eines vorher bestimmten Bereiches vorhan­ den ist, auf der Basis der Koordinaten des Fehlerbits.

19. Fehleranalysevorrichtung mit
einem ein erstes Fehlerraster erzeugenden Teil zum Erzeugen ei­ nes ersten Fehlerrasters das eine Position eines Fehlerbits in einer Halbleitervorrichtung anzeigt,
einem ein zweites Fehlerraster erzeugenden Teil zum Erzeugen ei­ nes zweiten Fehlerrasters das eine Position eines Fehlerblocks in dem ersten Fehlerraster anzeigt, durch Teilen des ersten Feh­ lerrasters in eine Mehrzahl von Blöcken,
einem Auswahlteil zum Auswählen einer Anhäufung, die aus minde­ stens einem Block des zweiten Fehlerrasters besteht, und
einem Analyseteil zum Analysieren der Halbleitervorrichtung un­ ter Verwenden einer Fläche, die der Anhäufung in dem ersten Feh­ lerraster entspricht.