DE19815957A1 - Verfahren und Schaltungsanordnung zur gleichmäßigen Aufteilung der Sperrspannung in einer Reihenschaltung gategesteuerter Halbleiter - Google Patents

Verfahren und Schaltungsanordnung zur gleichmäßigen Aufteilung der Sperrspannung in einer Reihenschaltung gategesteuerter Halbleiter

Info

Publication number
DE19815957A1
DE19815957A1 DE1998115957 DE19815957A DE19815957A1 DE 19815957 A1 DE19815957 A1 DE 19815957A1 DE 1998115957 DE1998115957 DE 1998115957 DE 19815957 A DE19815957 A DE 19815957A DE 19815957 A1 DE19815957 A1 DE 19815957A1
Authority
DE
Germany
Prior art keywords
gto
gate
controlled
counter
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE1998115957
Other languages
English (en)
Inventor
Georg Steinbach
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alcatel CIT SA
Alcatel Lucent SAS
Original Assignee
Alcatel CIT SA
Alcatel SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alcatel CIT SA, Alcatel SA filed Critical Alcatel CIT SA
Priority to DE1998115957 priority Critical patent/DE19815957A1/de
Publication of DE19815957A1 publication Critical patent/DE19815957A1/de
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/10Modifications for increasing the maximum permissible switched voltage
    • H03K17/105Modifications for increasing the maximum permissible switched voltage in thyristor switches

Landscapes

  • Power Conversion In General (AREA)

Abstract

Da die Abschaltverzugszeit gategesteuerter Halbleiter, beispielsweise GTO-Thyristoren, exemplarabhängig ist, tritt bei einer Reihenschaltung eine ungleichmäßige Spannungsverteilung an den GTO-Thyristoren auf, die zu deren Zerstörung führen kann. Durch exemplarabhängige Bestimmung der zeitlichen Lage der Ausschaltsignale für die GTO-Thyristoren kann eine gleichmäßige Spannungsaufteilung erreicht werden. Bekannte Lösungen haben aber den Nachteil, daß Fehlfunktionen auftreten, wenn ein oder mehrere GTO-Thyristoren durchlegieren und funktionsunfähig werden. Mit der erfindungsgemäßen Lösung wird erreicht, daß das Verfahren auch zuverlässig arbeitet, wenn GTO-Thyristoren ausfallen. Dazu wird durch Überlagerung einer rampenförmigen Spannung mit der aktuellen Sperrspannung eines GTO-Thyristors ein Rückmeldeimpuls erzeugt, dessen zeitliche Lage ein Maß für den Wert der Sperrspannung ist und der zur Steuerung von Zählern verwendet wird. Aus dem Zählerstand läßt sich der Zeitpunkt für den Löschimpuls ermitteln. Die Lösung ist universell in Zweigen beliebiger Stromrichterschaltung einsetzbar.

Description

Die Erfindung betrifft ein Verfahren und eine Schaltungsanordnung zur gleichmäßigen Aufteilung der Sperrspannung für den Fall, daß mindestens zwei gategesteuerte Halbleiter, insbesondere GTO-Thyristoren, in Reihe geschaltet sind. Eine solche Reihenschaltung von gategesteuerten Halbleitern ist immer dann erforderlich, wenn beispielsweise die Spannung in einem Stromrichterzweig die Sperrspannung eines einzelnen gategesteuerten Halbleiters überschreitet. Es ist allgemein bekannt, daß die Abschaltverzugszeit gategesteuerter Halbleiter exemplarabhängig ist und bei einer Reihenschaltung zu einer ungleichmäßigen Spannungsverteilung an den einzelnen gategesteuerten Halbleitern führt. Falls beispielsweise der Anstieg der Sperrspannung 1 kV/µs beträgt und der Unterschied in der Abschaltverzugszeit bei zwei gategesteuerten Halbleitern 1 µs ist, so würde der eine gategesteuerte Halbleiter gegenüber dem anderen um 1 kV mehr beansprucht werden. In ungünstigen Fällen kann das zu einer Zerstörung eines gategesteuerten Halbleiters führen.
Zur Vergleichmäßigung der Spannungsaufteilung an einer Reihenschaltung unterschiedlich lange Abschaltzeiten aufweisender, gategesteuerter Halbleiter ist bereits ein Verfahren angegeben worden, mit dem die tatsächliche Spannung an jedem Halbleiter mit dem auf ihn entfallenen Teil der Gesamtspannung an der Reihenschaltung verglichen wird, vgl. EP-B1-0 288 422. Das Verfahren ist für einen Umrichter mit Spannungszwischenkreis vorgesehen. Bei diesem Verfahren werden die Sperrspannungen der Halbleiter zu unterschiedlichen Zeitpunkten abgetastet. Das würde bei Stromzwischenkreisumrichtern, bei denen sich die Sperrspannung während der Sperrphase ändert, zu falschen Ergebnissen führen.
Weiterhin ist eine Schaltungsanordnung zur Symmetrierung der Spannungsaufteilung beim Abschalten einer Reihenschaltung gategesteuerter Leistungshalbleiterschalter im Spannungszwischenkreis- Stromrichter bekannt, bei der in Abhängigkeit von der mit einer Meßeinrichtung gemessenen Sperrspannung einer Freilaufdiode, die jedem gategesteuerten Leistungshalbleiterschalter zugeordnet ist, das Schaltsignal für den gategesteuerten Leistungshalbleiterschalter im Sinne einer Symmetrierung der Spannung an den Leistungshalbleiterschaltern verschoben wird, vgl. DE-C1-195 39 554. Diese Schaltungsanordnung ist speziell für einen Spannungszwischenkreis-Stromrichter konzipiert. Bei einem Stromrichter mit Stromzwischenkreis sind die genannten Freilaufdioden nicht vorhanden, so daß die Anwendung der beschriebenen Schaltungsanordnung auf ein bestimmtes Einsatzgebiet beschränkt ist.
In einer weiteren Anmeldung ist ein Verfahren und eine Vorrichtung zur Vergleichmäßigung der Spannungsaufteilung seriengeschalteter, gategesteuerter Halbleiter beschrieben worden, vgl. WO 95/25 383. Es wird ein sogenanntes lernfähiges Verfahren angegeben, bei dem der Laststrom der gategesteuerten Halbleiter stufenweise erhöht wird und bei einem Lernvorgang eine diesen Lastströmen zugeordnete Tabelle der Ausschaltverzögerungen interaktiv ermittelt und abgespeichert wird. Eine Erfassung der statischen Sperrspannungen erfolgt durch ein parallel zu der Serienschaltung der gategesteuerten Halbleiter angeordnetes Spannungsteilernetzwerk. Die Spannungsdifferenz zwischen den jeweils zugeordneten Verbindungspunkten der Serienschaltungen aus gategesteuerten Halbleitern und Spannungsteilernetzwerk wird mit dem Verfahren zu Null geregelt. Diese Verfahrensweise hat jedoch den Nachteil, daß eine Fehlmessung der Spannungsdifferenzen erfolgt, sobald ein gategesteuerter Halbleiter in der Serienschaltung durchlegiert und somit unerwünscht leitend wird.
Mit der Erfindung soll nun die Aufgabe gelöst werden, ein Verfahren und eine Schaltungsanordnung anzugeben, die universell bei Reihenschaltungen von gategesteuerten Halbleitern in Zweigen beliebiger Stromrichterschaltungen einsetzbar sind und die insbesondere den Einsatz redundanter gategesteuerter Halbleiter ermöglichen, so daß eine sichere Funktion des Verfahrens auch bei der Zerstörung einzelner gategesteuerter Halbleiter gewährleistet ist.
Diese Aufgabe wird mit dem im ersten Anspruch beschriebenen Verfahren und der im vierten Anspruch beschriebenen Schaltungsanordnung gelöst.
Das Wesen der Erfindung besteht darin, daß aus der Überlagerung einer Spannungsmeßrampe mit den aktuellen Sperrspannungen der gategesteuerten Halbleiter Rückmeldeimpulse abgeleitet werden, mit denen Zähler so angesteuert werden, daß durch einen Regelvorgang die Rückmeldeimpulse zum gleichen Zeitpunkt erscheinen und somit signalisieren, daß die Aufteilung der Sperrspannungen der gategesteuerten Halbleiter gleichmäßig ist.
Die Erfindung wird nunmehr an einem Ausführungsbeispiel erläutert. Da das Problem der unterschiedlichen Abschaltverzugszeit bei gleichzeitigem Löschbeginn in praktischen Fällen insbesondere bei der Reihenschaltung von GTO-Thyristoren von Bedeutung ist, wird das Ausführungsbeispiel bei Verwendung von GTO-Thyristoren beschrieben.
In der zugehörigen Zeichnung zeigen
Fig. 1 ein Schaltbild einer Reihenschaltung von GTO-Thyristoren mit zugehörigen Ansteuerschaltungen,
Fig. 2 ein detailliertes Schaltbild einer Ansteuerschaltung,
Fig. 3a, 3b, 3c, 3d und 3e eine Darstellung der wichtigsten Zeitfunktionen der Signale der Ansteuerschaltung.
Gemäß Fig. 1 besteht die Schaltungsanordnung aus einer Reihenschaltung von GTO-Thyristoren Gto 1, Gto 2, Gto 3 . . . Gto N, die an einer Gesamtspannung U liegen.
Jedem GTO-Thyristor Gto 1, Gto 2, Gto 3 . . . Gto N ist eine Ansteuerschaltung 1, 2, 3 . . . N und eine Schnittstellenschaltung 11, 22, 33 . . . NN zugeordnet. Für alle Ansteuerschaltungen 1, 2, 3 . . . N ist zentral ein Quarzgenerator Q vorgesehen. Jede Ansteuerschaltung 1, 2, 3 . . . N besteht aus einem Reglerzähler Z 11, Z 12, Z 13 . . . . . Z 1N, einem Verzögerungszähler Z 21, Z 22, Z 23 . . . . . Z 2N sowie aus einer logischen Schaltung LC 1, LC 2, LC 3 . . . LC N. Jeder Ansteuerschaltung 1, 2, 3 . . . N ist ein Speicherbereich S 1, S 2, S 3 . . . S N eines zentralen Speichers S zugeordnet.
In Fig. 2 sind die Verknüpfungen der einzelnen Baugruppen einer Ansteuerschaltung mit folgenden allgemein zutreffenden Bezeichnungen dargestellt: Quarzgenerator Q, Reglerzähler Z 1, Verzögerungszähler Z 2, logische Schaltung LC und Speicher S.
Da die Schaltungsanordnung wie ein geschlossener Regelkreis arbeitet, wird die Beschreibung der Wirkungsweise an einem Punkt des Regelkreises begonnen, und zwar bei dem Beginn des zentralen Einschaltsignales für alle GTO-Thyristoren Gto 1, Gto 2, Gto 3 . . . Gto N. Zur Erläuterung des zeitlichen Ablaufs sind in Fig. 3a, 3b, 3c, 3d und 3e die wesentlichen Zeitdiagramme dargestellt.
Mit der ansteigenden Flanke des zentralen Einschaltsignals zur Zeit t 1, siehe Fig. 3a, wird die Durchschaltphase mit einem Doppelimpuls, der von den Schnittstellenschaltungen 11, 22, 33 . . . NN erzeugt wird, siehe Fig. 3b, bei allen GTO-Thyristoren Gto 1, Gto 2, Gto 3 . . . Gto N gleichzeitig eingeleitet. Da die Abschaltzeit der GTO-Thyristoren Gto 1, Gto 2, Gto 3 . . . Gto N stromabhängig ist, wird in Abhängigkeit von dem während der vorherigen Durchschaltphase gemessenen Strom I ein diesem Strom entsprechender digitaler Wert D1 vom Reglerzähler Z1 in den Speicher S abgelegt. Mit der Rückflanke des zentralen Einschaltsignals zur Zeit t 2, siehe Fig. 3a, wird das zu dem aktuell gemessenen Strom I zugeordnete Datenwort D 1 in den Reglerzähler Z 1 sowie ein für die Verzögerung des Ausschaltsignals maßgebendes Datenwort D 2 in den Verzögerungszähler Z 2 geladen.
Das Datenwort D 2 entspricht dem Datenwort D 1, hat haber im allgemeinen weniger niedrigwertige Binärstellen. Unverzüglich nach dem Laden des Datenwortes D 1 in den Reglerzähler Z 1 und des Datenwortes D 2 in den Verzögerungszähler Z 2 wird der Verzögerungszähler Z 2, ein Abwärtszähler, gestartet, der bei dem Zählerstand Null ein Ausschaltsignal zur Zeit t 3, siehe Fig. 3c, über die zugeordnete Schnittstellenschaltung an den GTO-Thyristor abgibt. Die Zeitdifferenz t 3-t 2 gibt die Verzögerungszeit zwischen Rückflanke des zentralen Einschaltsignals und tatsächlichem Ausschaltsignal für den GTO-Thyristor wieder und ist eine exemplarabhängige Größe. Der GTO-Thyristor mit der größten Freiwerdezeit erhält das Ausschaltsignal zuerst, der GTO-Thyristor mit der kleinsten Freiwerdezeit erhält das Ausschaltsignal zuletzt. Mit dem erfindungsgemäßen Verfahren wird erreicht, daß das Sperren der GTO- Thyristoren durch entsprechende zeitliche Zuordnung der Ausschaltsignale zum gleichen Zeitpunkt erfolgt und somit die Sperrspannung an der Reihenschaltung der GTO-Thyristoren gleichmäßig aufgeteilt wird.
Von dem Verzögerungszähler Z 21, Z 22, Z 23 . . . Z 2N, der als erster den Zählerstand Null erreicht hat, wird eine monostabile Kippstufe getriggert, die nach beispielsweise 10 µs bis 20 µs zum Zeitpunkt t 4, siehe Fig. 3c, einen Rampe-Start-Impuls abgibt, der bei allen Schnittstellenschaltungen 11, 22, 33 . . . NN eine Spannungsmeßrampe MR, siehe Fig. 3d, startet. Die Spannungsmeßrampe kann beispielsweise von einem D/A-Wandler abgenommen werden, der an einem quarzgetriggerten Zähler angeschlossen ist.
Die Triggerimpulse für den quarzgetriggerten Zähler können entweder von einem Quarzgenerator in der jeweiligen Schnittstellenschaltung 11, 12, 13 oder von dem zentralen Quarzgenerator Q abgeleitet werden.
Sobald der Wert der Spannung der Spannungsmeßrampe die Spannung U 1, U 2, U 3 am GTO-Thyristor Gto 1, Gto 2, Gto 3 erreicht, wird von der Schnittstellenschaltung 11, 12, 13 zur Zeit t 7, t 6, t 5 ein Rückmeldeimpuls RI 3, RI 2, RI 1 erzeugt, siehe Fig. 3d, 3e.
Für die Erzeugung der Rückmeldeimpulse RI 3, RI 2, RI 1 kann die aktuelle Sperrspannung oder die Spitzensperrspannung des jeweiligen GTO- Thyristors Gto 1, Gto 2, Gto 3 verwendet werden.
Der zeitlich erste Rückmeldeimpuls RI 1 zur Zeit t 5 wird als Bezugsimpuls bezeichnet und startet über die logischen Schaltungen LC 1, LC 2, LC 3 . . . LC N alle Reglerzähler Z 11, Z 12, Z 13 . . . Z 1N in Aufwärtszählrichtung UP.
Wenn die logische Schaltung LC von ihrem ihr zugeordneten GTO-Thyristor den Rückmeldeimpuls erhält, also beispielsweise die logische Schaltung LC 2 den Rückmeldeimpuls RI 2, so wird der zugeordnete Reglerzähler gestoppt, also beispielsweise der Reglerzähler Z 12. Das bedeutet aber auch, daß der Zustand des Reglerzählers Z 11 unverändert bleibt, da die diesem zugeordnete logische Schaltung LC 1 mit dem ersten Rückmeldeimpuls RI 1, also dem Bezugsimpuls, den Reglerzähler Z 11 zugleich gestartet und gestoppt hat.
Nachdem die Spannungsmeßrampe ihr Maximum MR, beispielsweise zur Zeit t 8, siehe Fig. 3d, erreicht hat, werden zugleich über die logischen Schaltungen LC 1, LC 2, LC 3 . . . LC N alle Reglerzähler Z 11, Z 12, Z 13 . . . Z 1N in die Abwärtsrichtung DOWN geschaltet. Der Zählvorgang aller Reglerzähler Z 11, Z 12, Z 13 . . . Z 1N wird beendet, wenn einer der Reglerzähler Z 11, Z 12, Z 13 . . . Z 1N den Zählerstand Null erreicht hat. Der Zählvorgang wird somit nicht gestartet, wenn bereits einer der Reglerzähler Z 11, Z 12, Z 13 . . . Z 1N den Zählerstand Null aufweist.
Die so ermittelten Zählerstände der Reglerzähler Z 11, Z 12, Z 13 . . . Z 1N werden mit der ansteigenden Flanke des nächstfolgenden zentralen Einschaltsignals, spätestens aber mit seiner Rückflanke auf die Adresse des entsprechenden Stromwertes des GTO-Thyristors in dem Speicher S abgespeichert. Mit der Rückflanke des zentralen Einschaltsignals werden nunmehr neue Datenworte in die Verzögerungszähler Z 21, Z 22, Z 23 . . . Z 2N geladen und der Vorgang läuft wie anfangs beschrieben weiter.
Die Schnittstellenschaltung, die als erste den Rückmeldeimpuls RI 1 abgibt, hat aktuell die längste gesamte Ausschaltzeit, siehe Fig. 3d, 3e. Mit dem ersten Rückmeldeimpuls RI 1, dem Bezugsimpuls, werden die bis dahin gesperrten Reglerzähler Z 11, Z 12, Z 13 . . . Z 1N in die Aufwärtszählrichtung UP geschaltet. Die Reglerzähler Z 11, Z 12, Z 13 . . . Z 1N werden jeweils so lange vom Quarzgenerator 1Q getaktet, bis die zugehörige Schnittstellenschaltung 11, 22, 33 . . . NN einen Rückmeldeimpuls RI abgibt, das bedeutet, zu den aus dem Speicher S ausgelesenen Verzögerungsdatenworten werden die zeitlichen Abstände der Rückmeldeimpulse vom Bezugsimpuls addiert. Nachdem alle Rückmeldeimpulse RI abgegeben worden sind, werden die Reglerzähler Z 11, Z 12, Z 13 . . . Z 1N in die Abwärtsrichtung DOWN geschaltet. Sie werden alle angehalten, wenn ein Reglerzähler Z 1N seinen Zählerstand Null erreicht hat. Dann werden die Inhalte der Reglerzähler Z 11, Z 12, Z 13 . . . Z 1N in den Speicher S abgespeichert.
Die zeitliche Lage der Rückmeldeimpulse RI 1, RI 2, RI 3 ist ein Maß für die Verteilung der Gesamtspannung U auf die GTO-Thyristor-Teilspannungen U 1, U 2, U 3. Durch das Regelverfahren wird erreicht, daß durch exemplarabhängige Ermittlung des Ausschaltzeitpunktes über die Verzögerungszähler Z 21, Z 22, . . . Z 2N, die Gesamtspannung U gleichmäßig auf die in Reihe geschalteten GTO-Thyristoren Gto 1, Gto 2, Gto 3 . . . Gto N aufgeteilt wird. Bei gleichmäßiger Spannungsverteilung treten die Rückmeldeimpulse RI 1, RI 2, RI 3 zum gleichen Zeitpunkt auf, der gewünschte Zustand ist dann erreicht. Dadurch, daß bei dem Abwärtszählvorgang mindestens ein Reglerzähler Z 11, Z 12, Z 13 . . . Z 1N den Zählerstand Null aufweist, bleibt die Gesamtausschaltzeit minimal.
Für die technische Ausführung ist es zweckmäßig, den Datenaustausch zwischen Ansteuerschaltungen 1, 2, 3 . . . N, den Schnittstellenschaltungen 11, 22, 33 . . . NN und den zugehörigen GTO-Thyristoren Gto 1, Gto 2, Gto 3 . . . Gto N über Lichtwellenleiter vorzunehmen.
Die gesamte Schaltungsanordnung kann auch in Mikroprozessortechnik ausgeführt werden, wobei als Schnittstellenschaltungen A/D-Wandler eingesetzt werden können.
Das erfindungsgemäße Verfahren unterscheidet sich von den bekannten Verfahren dadurch, daß der Betrieb einer GTO-Thyristor-Reihenschaltung auch dann aufrechterhalten werden kann, wenn eine bestimmte Anzahl von GTO-Thyristoren ausfällt, das heißt nicht mehr gesperrt werden kann. Diese Anzahl ist davon abhängig, wieviel redundante GTO-Thyristoren vorgesehen sind, um den Betrieb beispielsweise eines GTO-Umrichters bis zu einer vorgesehenen Wartungspause aufrechtzuerhalten, um dann in der Wartungspause die defekten GTO-Thyristoren gegen funktionstüchtige auszutauschen.
Bei den bisher bekannten Lösungen ist mit dem Ausfall eines GTO- Thyristors auch die Funktionsweise der Anordnungen für die gleichmäßige Aufteilung der Sperrspannungen zumindest gestört.
Mit dem erfindungsgemäßen Verfahren können defekte GTO-Thyristoren leicht ermittelt werden. Um Fehlmessungen möglichst auszuschließen, wird die Diagnose in drei Schritten durchgeführt.
  • 1. Schritt: Tritt bei einem GTO-Thyristor kurz nach dem Start der Spannungsmeßrampe zur Zeit t 4 ein Rückmeldeimpuls RI auf, so bedeutet das, daß die Spannung am GTO-Thyristor sehr klein ist und der Verdacht, daß der GTO-Thyristor defekt ist, besteht. Da die Möglichkeit nicht auszuschließen ist, daß der identifizierte Rückmeldeimpuls RI ein Störimpuls sein kann, werden die Zustände aller Reglerzähler Z 11, Z 12, Z 13 . . . Z 1N nicht verändert, der Reglerschritt wird blockiert.
  • 2. Schritt: Erscheint bei der nächsten Schaltperiode wieder ein Rückmeldeimpuls RI kurz nach dem Start der Spannungsmeßrampe werden die Zustände der Reglerzähler Z 1N wiederum nicht verändert bis auf den Zustand des Reglerzählers, der dem ausfallverdächtigen GTO-Thyristor zugeordnet ist. Dieser Reglerzähler wird auf Null gesetzt, damit wird einer eventuellen Störung des Reglerzählers entgegengewirkt. Der Reglerschritt wird blockiert.
  • 3. Schritt: Erscheint bei der dritten Schaltperiode nochmals ein Rückmeldeimpuls RI kurz nach dem Start der Spannungsmeßrampe, so wird der dem Rückmeldeimpuls RI zugeordnete GTO-Thyristor als ausgefallen diagnostiziert und die zugeordnete logische Schaltung LC in Verbindung mit Reglerzähler und Verzögerungszähler werden in dem Regelkreis wirkungslos geschaltet.

Claims (4)

1. Verfahren zur gleichmäßigen Aufteilung der Sperrspannung in einer Reihenschaltung gategesteuerter Halbleiter (Gto 1, Gto 2, Gto 3 . . . Gto N), bei denen durch Verschiebung der Löschzeitpunkte ein Sperrspannungsausgleich erreicht wird, dadurch gekennzeichnet,
daß eine rampenförmige Spannung mit der Sperrspannung eines jeweiligen gategesteuerten Halbleiters (Gto 1, Gto 2, Gto 3 . . . Gto N) verglichen wird und daß bei Übereinstimmung beider Spannungen ein Rückmeldeimpuls (RI 1, RI 2, RI 3) erzeugt wird,
daß mit dem zeitlich ersten Rückmeldeimpuls (RI 1) alle Reglerzähler (Z 11, Z 12, Z 13 . . . Z 1N), von denen jeweils einer einem gategesteuerten Halbleiter zugeordnet ist, in die Aufwärtszählrichtung gestartet werden und ein Reglerzähler (Z 11, Z 12, Z 13 . . . Z 1N) solange aufwärts zählt, bis der Zählvorgang von dem dem jeweiligen Reglerzähler (Z 11, Z 12, Z 13 . . . Z 1N) zugeordneten Rückmeldeimpuls (RI 1, RI 2, RI 3 . . . RI N) angehalten wird,
daß mit einem zentralen Einschaltesignal der gategesteuerten Halbleiter (Gto 1, Gto 2, Gto 3 . . . Gto N) sowohl der Zählerstand der Reglerzähler (Z 11, Z 12, Z 13 . . . Z 1N) jeweils in einen Verzögerungszähler (Z 21, Z 22, Z 23 . . . Z 2N) geladen wird als auch die Verzögerungszähler (Z 11, Z 12, Z 13 . . . Z 1N) als Abwärtszähler gestartet werden, die beim Zählerstand Null ein Ausschaltsignal an den jeweiligen gategesteuerten Halbleiter (Gto 1, Gto 2, Gto 3 . . . Gto N) abgeben.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß mit dem zentralen Einschaltsignal der gategesteuerten Halbleiter (Gto 1, Gto 2, Gto 3 . . . Gto N) ein dem jeweiligen Strom der gategesteuerten Halbleiter zugeordneter Datenwert (D1) in den Reglerzähler (Z 11, Z 12, Z 13 . . . Z 1N) geladen wird.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß Rückmeldeimpulse (RI 1, RI 2, RI 3), die zeitlich unmittelbar nach dem Start der rampenförmigen Spannung erzeugt werden, als Kriterium für defekte gategesteuerte Halbleiter (Gto 1, Gto 2, Gto 3 . . . Gto N) dienen.
4. Schaltungsanordnung zur Durchführung des Verfahrens, dadurch gekennzeichnet, daß jedem gategesteuerten Halbleiter (Gto 1, Gto 2, Gto 3 . . . Gto N) eine Ansteuerschaltung (1, 2, 3 . . . N) mit nachgeschalteter Schnittstellenschaltung (11, 22, 33 . . . NN) derart zugeordnet ist, daß die Ansteuerschaltungen (1, 2, 3 . . . N) zentral an einen Quarzgenerator (Q) angeschlossen sind und eingangsseitig an einer Einschaltsignalleitung liegen und daß die Schnittstellenschaltungen (11, 22, 33 . . . NN) zum Signalaustausch und zur Pegelanpassung zwischen Ansteuerschaltung (1, 2, 3, . . . N) und gategesteuerten Halbleiter (Gto 1, Gto 2, Gto 3 . . . Gto N) geschaltet sind,
daß jede Ansteuerschaltung (1, 2, 3 . . . N) eine logische Schaltung (LC) enthält, die eingangsseitig mit der ihr zugeordneten Schnittstellenschaltung verbunden ist und die ausgangsseitig mit einem Reglerzähler (Z 1) verbunden ist, der über einen Datenbus sowohl an einen Speicher (S) als auch an einen Verzögerungszähler (Z 2) geschaltet ist, der von dem zentralen Einschaltsignal gesteuert wird und an seinem Ausgang ein Ausschaltsignal für einen gategesteuerten Halbleiter (Gto N) bereitstellt.
DE1998115957 1998-04-09 1998-04-09 Verfahren und Schaltungsanordnung zur gleichmäßigen Aufteilung der Sperrspannung in einer Reihenschaltung gategesteuerter Halbleiter Ceased DE19815957A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE1998115957 DE19815957A1 (de) 1998-04-09 1998-04-09 Verfahren und Schaltungsanordnung zur gleichmäßigen Aufteilung der Sperrspannung in einer Reihenschaltung gategesteuerter Halbleiter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1998115957 DE19815957A1 (de) 1998-04-09 1998-04-09 Verfahren und Schaltungsanordnung zur gleichmäßigen Aufteilung der Sperrspannung in einer Reihenschaltung gategesteuerter Halbleiter

Publications (1)

Publication Number Publication Date
DE19815957A1 true DE19815957A1 (de) 1999-10-14

Family

ID=7864124

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1998115957 Ceased DE19815957A1 (de) 1998-04-09 1998-04-09 Verfahren und Schaltungsanordnung zur gleichmäßigen Aufteilung der Sperrspannung in einer Reihenschaltung gategesteuerter Halbleiter

Country Status (1)

Country Link
DE (1) DE19815957A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1693962A1 (de) * 2005-02-18 2006-08-23 E2V Technologies (UK) Limited Hochspannungs-Schaltgerät

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3714173C2 (de) * 1987-04-24 1989-06-01 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt, De
DE4241174A1 (de) * 1992-12-07 1994-05-05 Asea Brown Boveri Verfahren zum synchronisierten Abschalten von GTO-Thyristoren
WO1997038491A1 (en) * 1996-04-08 1997-10-16 Electric Power Research Institute Apparatus and method for simultaneously deactivating series-connected switching devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3714173C2 (de) * 1987-04-24 1989-06-01 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt, De
DE4241174A1 (de) * 1992-12-07 1994-05-05 Asea Brown Boveri Verfahren zum synchronisierten Abschalten von GTO-Thyristoren
WO1997038491A1 (en) * 1996-04-08 1997-10-16 Electric Power Research Institute Apparatus and method for simultaneously deactivating series-connected switching devices

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
REUBER,Claus: GTO-Thyristoren in Serie. In: Elektronik 3/1996, S.46,48,50 *
STAMBERGER,Andrew: Serie- oder parallel- geschaltete Hochleistungs-GTOs mit genau synchronisierter Abschaltung. In: Elektroniker, Nr.3/1985, S.68-72 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1693962A1 (de) * 2005-02-18 2006-08-23 E2V Technologies (UK) Limited Hochspannungs-Schaltgerät

Similar Documents

Publication Publication Date Title
DE4403941C2 (de) Verfahren und Schaltungsanordnung zur Ansteuerung von Halbleiterschaltern einer Reihenschaltung
DE102018124351B4 (de) Echtzeit-steigungssteuerungsvorrichtung für einen spannungsregler und verfahren zum betreiben dieser vorrichtung
DE3109482A1 (de) Kurzschlussschutzvorrichtung fuer einen gleichstromsteller
DE3335220A1 (de) Phasenregelschaltung fuer eine niederspannungslast
DE2216123B2 (de) Verfahren und Anordnung zur Analog-Digital-Umsetzung unter mehrfacher Integration
DE69417297T2 (de) Schaltung und Verfahren zur Unterdrückung von Störsignalen
EP3696558A1 (de) Vorrichtung und verfahren zur automatischen prüfung eines schaltorgans
DE3529033C2 (de)
DE19527487C1 (de) Schaltungsanordnung zum Prüfen der Funktionsfähigkeit einer Stromüberwachungsschaltung für einen Leistungstransistor
DE2403180A1 (de) Digitales verbindungsbauteil
DE2917126A1 (de) Verfahren zum pruefen einer integrierten schaltung
DE4131237A1 (de) Ausgangspufferschaltung und betriebsverfahren fuer dieselbe
DE69128116T2 (de) Flash-A/D-Wandler mit Prüfschaltung
EP2110950B1 (de) Schaltung und Verfahren zur Signalspannungsübertragung innerhalb eines Treibers eines Leistungshalbleiterschalters
DE3601160C2 (de)
DE69109609T2 (de) Überbrückungspaar-Steuergerät für Thyristorbrücke.
DE19815957A1 (de) Verfahren und Schaltungsanordnung zur gleichmäßigen Aufteilung der Sperrspannung in einer Reihenschaltung gategesteuerter Halbleiter
EP0735493A1 (de) Bus-Treiberschaltung
EP0179262A1 (de) Fehlerschutzverfahren und -schaltung
DE69222010T2 (de) Integrierte Schaltung mit Anzeige für das Ende ihrer Lebensdauer
DE3143622C2 (de)
DE3636154A1 (de) Verbesserter verzoegerungsschaltkreis fuer inverter
EP1095284B1 (de) Schaltung zur ermittlung der zeitdifferenz zwischen flanken eines ersten und eines zweiten digitalen signals
DE102019129728B4 (de) Verfahren, Vorrichtung und Computerprogramm zum Überwachen zumindest eines Halbbrücken-Leistungsmoduls eines Umrichters
DE69223658T2 (de) Ausgangstufe für eine digitale Schaltung

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
8110 Request for examination paragraph 44
8131 Rejection